DE102014102860A1

DE102014102860A1 - System und Verfahren für eine Leistungsversorgung

Info

Publication number: DE102014102860A1
Application number: DE102014102860.0A
Authority: DE
Inventors: Dirk Hammerschmidt
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2013-03-05
Filing date: 2014-03-04
Publication date: 2014-09-11
Anticipated expiration: 2034-03-05
Also published as: CN104035474A; DE102014102860B4; US20140253071A1; US9201435B2; CN104035474B; US9523989B2; US20160091905A1

Abstract

Gemäß einer Ausführungsform beinhaltet ein Verfahren zum Regeln eines Leistungsversorgungsknotens das Messen einer Spannung des Leistungsversorgungsknotens, das Bestimmen eines ersten Stroms auf Basis des Messens, das Bestimmen eines ersten Stroms und eines zweiten Stroms auf Basis des Messens und das Summieren des ersten Stroms und des zweiten Stroms am Leistungsversorgungsknoten. Das Bestimmen des ersten Stroms beinhaltet das Betreiben eines ersten Reglers, der eine erste Bandbreite aufweist, und das Bestimmen des zweiten Stroms beinhaltet das Betreiben eines zweiten Reglers, der eine zweite Bandbreite aufweist, die größer als die erste Bandbreite ist.

Description

Diese Erfindung bezieht sich im Allgemeinen auf Halbleiterschaltungen und -verfahren, und insbesondere auf ein System und Verfahren für eine Leistungsversorgung.
Elektronische Kraftfahrzeugsysteme, wie zum Beispiel Airbag-Systeme, Bremsanlagen mit ABS (Antilock Brake System) und Insassen-Rückhaltesysteme, enthalten häufig elektronische Komponenten, die physisch über das gesamte Kraftfahrzeug verteilt sind. Zum Beispiel kann ein Airbag-System eine elektronische Steuereinheit (ECU, Electronic Control Unit) umfassen, die mit einem oder mehreren Sensoren gekoppelt ist, eine Treiberschaltung und einen Airbag. Der Treiber wird von der ECU gesteuert und kann eine Zündpille und ein auslösendes Element enthalten. Wenn ein Sensor eine plötzliche Änderung der Beschleunigung abtastet, sendet er ein Signal an die ECU, die wiederum der Treiberschaltung ein Signal sendet, die Zündpille zu zünden, wodurch der Airbag entfaltet wird.
Die Sensoren liegen häufig außerhalb der ECU, häufig in relativ großen Abständen, und können über mehrere Meter von Drähten mit der ECU verbunden sein. Diese Drähte sind ein erheblicher Kostenfaktor in Kraftfahrzeugsystemen und tragen außerdem zum Gewicht des Fahrzeugs bei. Um das Gewicht und die Kosten des Systems zu minimieren, wird die Anzahl der Drähte, die zum Verbinden eines Sensors mit seiner zugehörigen ECU verwendet werden, häufig auf das Minimum von 2 Leitungen begrenzt. Diese Leitungen werden verwendet, um den Sensor mit Leistung zu versorgen und die Daten zurück zur ECU zu senden, indem der Stromverbrauch des Sensors moduliert wird. Beispielhafte Schnittstellen, die den Betrieb auf die Art und Weise unterstützen, sind die Peripheral Sensor Interface PSI5 und die Digital Sensor Interface (DSI), die beide für die Verwendung in Kraftfahrzeug-Airbag- oder Antriebssystemen vorgesehen sind. Zu anderen Beispielen zählen die Protokolle auf Basis von Pulsbreitenmodulation (PWM), die von den ABS-Raddrehzahlsensoren TLE4941 und TLE4942 von Infineon und vom ABS-Sensorprotokoll, das in der europäischen Patentanmeldung EP 0 944 888 B1 beschrieben wird, verwendet werden.
Ein Problem bei der Verwendung langer Drähte zum Verbinden von Sensoren mit der ECU ist die Leitungsresonanz aufgrund von Leitungsinduktivität und -kapazität. In einigen Systemen kann ein RC-Filter zwischen der Schnittstelle des Sensors und den langen Drähten platziert sein, die zum Verbinden der ECU mit den dezentralen Sensoren verwendet werden, um sowohl Dämpfung der Resonanz zwischen der Leitungsinduktivität und den Kondensatoren auf der Sensorseite als auch auf der ECU-Seite bereitzustellen und die eingekoppelte EMV zu dämpfen. In anderen Systemen wird Nachschwingen aufgrund von Resonanz durch aktives Regeln der Leitungsspannung unter Verwendung eines Regelkreises gedämpft.
Das der Erfindung zugrundeliegende Problem ist es, ein verbessertes Verfahren zur Regelung eines Leistungsversorgungsknotens zur Überwindung der oben umrissenen Nachteile, eine verbesserte Schaltung zur Regelung eines Leistungsversorgungsknotens und ein Leistungsversorgungssystem bereitzustellen.
Dieses Problem wird durch ein Verfahren gemäß Anspruch 1, durch eine Schaltung gemäß Anspruch 10 und durch ein Leistungsversorgungssystem gemäß Anspruch 21 gelöst.
Gemäß einer Ausführungsform beinhaltet ein Verfahren zum Regeln eines Leistungsversorgungsknotens das Messen einer Spannung des Leistungsversorgungsknotens, das Bestimmen eines ersten Stroms auf Basis des Messens, das Bestimmen eines zweiten Stroms auf Basis des Messens und das Summieren des ersten Stroms und des zweiten Stroms am Leistungsversorgungsknoten. Das Bestimmen des ersten Stroms beinhaltet das Betreiben eines ersten Reglers, der eine erste Bandbreite aufweist, und das Bestimmen des zweiten Stroms beinhaltet das Betreiben eines zweiten Reglers, der eine zweite Bandbreite aufweist, die größer als die erste Bandbreite ist.
Für ein vollständigeres Verständnis der vorliegenden Erfindung und ihrer Vorteile wird jetzt Bezug auf die folgenden Beschreibungen in Verbindung mit den zugehörigen Zeichnungen genommen, in denen:
1a–b ein Blockschaltbild und Schaltpläne eines konventionellen Spannungsreglers veranschaulichen;
2a–b ein Blockschaltbild eines ausführungsgemäßen Spannungsreglers und einen Graphen der zugehörigen Frequenzantwort veranschaulichen;
3a–b ein Blockschaltbild eines weiteren ausführungsgemäßen Spannungsreglers und einen Graphen der zugehörigen Frequenzantwort veranschaulichen;
4 eine Ausführungsform eines ausführungsgemäßen Spannungsreglers, der an eine ausführungsgemäße Steuerdatenschnittstelle angeschlossen ist, veranschaulicht;
5 eine ausführungsgemäße integrierte Spannungsreglerschaltung veranschaulicht; und
6 ein Blockschaltbild des ausführungsgemäßen Verfahrens veranschaulicht.
Entsprechende Nummerierungen und Symbole in unterschiedlichen Figuren beziehen sich im Allgemeinen auf entsprechende Teile, es sei denn, es ist anders angegeben. Die Figuren sind gezeichnet, um die maßgeblichen Aspekte der bevorzugten Ausführungsformen klar zu veranschaulichen, und sind nicht notwendigerweise maßstabsgetreu gezeichnet. Um gewisse Ausführungsformen klarer zu veranschaulichen, kann ein Buchstabe auf eine Figurennummer folgen, der Varianten der gleichen Struktur, des gleichen Materials oder Prozessschrittes veranschaulicht.
Die Herstellung und die Verwendung von gegenwärtig bevorzugten Ausführungsformen werden unten ausführlich erörtert. Es versteht sich jedoch, dass die vorliegende Erfindung viele anwendbare erfindungsgemäße Konzepte bereitstellt, welche in einer großen Vielzahl spezifischer Zusammenhänge umgesetzt werden können. Die erörterten spezifischen Ausführungsformen dienen lediglich der Veranschaulichung spezifischer Wege, die Erfindung herzustellen und zu verwenden, und schränken nicht den Schutzbereich der Erfindung ein.
Die vorliegende Erfindung wird in Hinsicht auf bevorzugte Ausführungsformen in einem spezifischen Zusammenhang erörtert, nämlich einer für dezentrale Sensoren in Kraftfahrzeugsystemen verwendeten Leistungsversorgungsschaltung. Insbesondere können Ausführungsformen der vorliegenden Erfindung auf Spannungsregler angewendet werden, die digitale Regelkreise und gesteuerte Stromquellen als Ausgangsstufen verwenden. In einigen Ausführungsformen kann die Regelungsbandbreite des Systems ohne einen übermäßigen Wirkungsgradverlust erhöht werden, definiert durch
wobei P₀ die am Ausgang der Versorgung abgegebene Leistung ist und P_INT die intern aufgenommene Leistung. Die Erfindung kann allerdings auch auf andere Arten von Schaltungen, Systemen und Verfahren angewandt werden, die auf Leistungsversorgungen, Signalgeneratoren oder Regelungssysteme ausgerichtet sind.
1a veranschaulicht ein konventionelles Sensor-Versorgungssystem 100, das den Spannungsregler 102 enthält, der mit einem als Stromquelle 116 dargestellten Sensor über den Versorgungsknoten V_SUPPLY gekoppelt ist. Das kapazitive Aufladen an V_SUPPLY wird weiterhin durch den Kondensator 114 dargestellt. Der Spannungsregler 102 stellt Strom am Versorgungsknoten V_SUPPLY über die positive Stromquelle 110a und die negative Stromquelle 110b bereit, die vom PID-Regler (Proportional, Integral, Differential) 104 geregelt werden. Die Rückkopplung vom Knoten V_SUPPLY stammt vom Komparator oder Analog-Digital-Wandler (ADC, analog-to-digital converter) 106, der die Spannung des Versorgungsknotens V_SUPPLY mit einer Referenzspannung V_ref vergleicht, die vom Referenzspannungsgenerator 108 erzeugt wird. Der Widerstand 112 ist im System enthalten, um Leitungsdämpfung zur Begrenzung des Q-Faktors der Leitungswiderstände bereitzustellen.
Falls während des Betriebs des Spannungsreglers 102 der Eingang des Komparators 106 größer oder kleiner als V_RFF ist, gibt der Komparator 106 ein Signal an den PID-Regler 104, der das Steuersignal D_PID für die Ausgangsstromquellen 110a und 110b entsprechend setzt. Falls zum Beispiel die Eingangsspannung des Komparators 106 größer als V_REF ist, wird die Tätigkeit des Regelkreises dazu führen, dass die Stromquelle 110b im Durchschnitt Strom abgibt, um die Ausgangsspannung V_SUPPLY zu verringern. Falls auf der anderen Seite die Eingangsspannung des Komparators 106 kleiner als V_REF ist, wird die Tätigkeit des Regelkreises dazu führen, dass die Stromquelle 110a im Durchschnitt Strom abgibt, um die Ausgangsspannung V_SUPPLY zu erhöhen. Das Endergebnis dieser Anpassung ist, dass V_SUPPLY auf eine Spannung von etwa der Spannung V_REF geregelt wird. Die Dynamik dieser Operation kann entsprechend den Regelparametern des PID-Reglers 104 angepasst werden.
Bei schnellen Regelkreisen begrenzen allerdings die Bandbreiten der Stromquellen 110a und 110b die Leistung des Spannungsreglers aufgrund der großen Ströme, die abgegeben werden müssen und der daraus resultierenden physischen Größe der Stromquellen. In einer PSI- oder DSI-Sensor-Busanwendung kann zum Beispiel der Dynamikbereich des Ausgangsstroms im Bereich von zwischen etwa –100 mA bis etwa +150 mA liegen, und die Ausgangsspannung kann im Bereich von etwa 0 V bis etwa 18 V liegen. Halbleiterbauelemente, die dazu ausgelegt sind, mit Strömen dieser Größe umzugehen, sind im Allgemeinen physisch groß und enthalten parasitäre Kapazität in einem maßgeblichen Umfang.
1b veranschaulicht eine konventionelle Stromquellenanordnung, die zum Umsetzen der Stromquellen 110a und 110b verwendet werden kann. Hier wird der Ausgangsstrom des Digital-Analog-Stromwandlers (IDAC) 150 zum Ausgangsknoten Vout mittels einiger Stromspiegel gespiegelt. Zum Beispiel wird der negative Ausgang des IDAC 150 mittels eines ersten Spiegels, der die PMOS-Bauelemente M7 und M12 enthält, und dann zum Ausgangsknoten mittels eines negativen Ausgangsstromspiegels, der die NMOS-Bauelemente M3 und M4 enthält, gespiegelt. Gleichermaßen wird der positive Ausgang des IDAC 105 mittels eines zweiten Stromspiegels, der die PMOS-Bauelemente M8 und M9 enthält, eines dritten Stromspiegels, der die NMOS-Bauelemente M10 und M11 enthält, und eines positiven Ausgangsspiegels, der die PMOS-Bauelemente M1 und M2 enthält, gespiegelt. Die optionalen Kaskodenbauelemente M5 und M6 verhindern den Bauelementeausfall bei Hochspannungsbedingungen in Fällen, in denen die Versorgungsspannung Vdd_HV ein Problem für Bauelementeausfall darstellt oder in denen die Spiegelungsgenauigkeit der NMOS-Bauelemente M11 und M4 aufgrund von höheren Drain-Source-Spannungen einbezogen wird. Die Diode D1 stellt Verpolungsschutz bereit. Die in 1b aufgezeigten Stromspiegelstrukturen und Kaskodenbauelemente können auf andere Arten realisiert werden. Zum Beispiel kann ein Verstärker eingeschlossen sein, um das Vorspannen der Kaskodenbauelemente M5 und M6 zu regeln, um die Leistung des Stromspiegels auf der NMOS- und/oder PMOS-Seite zu verbessern. Im veranschaulichten Fall wird der IDAC 150 als ein stromsteuernder IDAC umgesetzt, bei dem das MSB oder das Vorzeichen-Bit des DAC-Steuerworts bestimmt, ob der programmierte Strom über den Transistor M4 oder über den Transistor M2 ausgegeben wird.
Wie in 1b zu erkennen ist, weisen der positive und der negative Ausgangsstromspiegel ein Bauelementeverhältnis von 1:200 auf, was bedeutet, dass das Breiten/Längenverhältnis der Ausgangsbauelemente M2 und M4 200-mal das Breiten/Längenverhältnis der Spiegelbauelemente M1 bzw. M3 beträgt. Das Vorliegen eines großen Spiegelverhältnisses reduziert die Gesamtleistungsaufnahme der Schaltung durch Reduzieren der von Zwischen-Stromspiegeln aufgenommenen Leistung. Auf der anderen Seite schafft das Vorhandensein eines großen Spiegelverhältnisses eine hohe Impedanz am Ausgang der Transistoren M5 und M12 am Eingang der Ausgangsstromspiegel sowie eine große Kapazität an den Gates der Transistoren M2 und M4 am Ausgang der Ausgangsstromspiegel. Von daher begrenzt dies effektiv die Ausgangsbandbreite des Stromspiegels. In einigen Anwendungen kann diese begrenzte Bandbreite bei etwa 2 MHz auftreten, was für Spannungsregler mit niedrigen Bandbreiten ausreichen kann, jedoch die Fähigkeit begrenzen kann, mit der die Leitung bei höheren Frequenzen geregelt werden kann.
Im Fall von PSI- und DSI-Schnittstellen enthält die vom Spannungsregler gesehene Last eine zweiadrige Leitung mit einem Blockkondensator, der durch den Kondensator 114 auf der ECU-Seite dargestellt wird, und bis zu 4 entlang der Leitung verteilte Sensoren. Wenn die Sensoren dicht beieinander angeordnet liegen, können sie elektrische Modelle, wie ein konzentriertes Netzwerk aus Kondensatoren und Widerständen, sein. Diese Last bildet zusammen mit der Leitungsinduktivität wenigstens eine Parallelresonanz und eine Reihenresonanz, die beide spezifische Regelungsprobleme verursachen. Die Reihenresonanz schafft bei ihrer Resonanzfrequenz eine niedrige Impedanz der Anlage, die dazu führen kann, dass eine hohe Regelkreisverstärkung in der Nähe der Reihenresonanzfrequenz benötigt wird. Die Parallelresonanzfrequenz liegt normalerweise höher als die Reihenresonanz und produziert einen starken Anstieg der Impedanz in der Nähe der Parallelresonanzfrequenz. Diese Parallelresonanz kann im Fall von kleinen Sensoreingangswiderständen einen großen Q-Faktor aufweisen.
Das Problem eines hohen Q-Faktors bei der Parallelresonanzfrequenz kann zum Beispiel durch Reduzieren der Regelkreisverstärkung bei dieser Frequenz behandelt werden, zum Beispiel unter 1. Allerdings könnte es die Reduzierung dieser Regelkreisverstärkung für das System schwieriger machen, Signale auf dem Sensor-Bus zu verfolgen. Alternativ könnte die Regelungsbandbreite des Systems so angepasst werden, dass sie höher als die Parallelresonanzfrequenz ist. Eine Art, die Regelungsbandbreite zu erhöhen, ist es, das Spiegelverhältnis der Ausgangsstromquelle zu reduzieren, zum Beispiel von 1:200 auf 1:10. Eine derartige Reduzierung kann allerdings den Wirkungsgrad des Reglers wegen der Erhöhung des innerhalb des Systems abgebauten Referenzstroms reduzieren.
Ausführungsformen der vorliegenden Erfindung stellen eine hohe Regelungsbandbreite bereit, während sie effiziente Leistungsaufnahme durch Aufteilen der Regelstrecke in wenigstens eine niederfrequente langsame Strecke und eine höherfrequente schnelle Strecke aufrechterhalten. Zum Beispiel kann die langsame Strecke den Hauptversorgungsstrom für die jeweils versorgte Schaltung abgeben, wie zum Beispiel einen Sensor, und die schnelle Strecke kann zum Regeln höherfrequenter Ströme verwendet werden, deren Größe geringer als die Größe des von der langsamen Strecke geregelten Versorgungsstroms ist. Zum Beispiel können diese höherfrequenten Ströme auf resonantes Nachschwingen bei der Parallelresonanzfrequenz zurückzuführen sein. In einigen Ausführungsformen kann der von der langsameren Strecke verwendete Regler an einer langsameren Taktfrequenz als der Regler laufen, der von der schnellen Strecke verwendet wird, und kann eine Ausgangsstufe verwenden, die eine Bandbreite aufweist, die geringer als die Reihen- oder Parallelresonanzfrequenz des Systems ist. Folglich kann in einigen Ausführungsformen die langsame Strecke unter Verwendung großer Spiegelverhältnisse umgesetzt werden, die die Leistungsaufnahme in vorhergehenden Stufen reduzieren. Auf der anderen Seite können eine oder mehrere schnelle Strecken umgesetzt werden, die höhere Bandbreiten und weniger effiziente Stromquellen aufweisen, um auf schnellere Leitungstransienten anzusprechen. Weil die Gesamtstrommenge, die von diesen Stromquellen mit höherer Bandbreite geliefert werden muss, geringer ist, setzt in einigen Ausführungsformen die intern von den schnellen Strecken aufgenommene Leistung nicht wesentlich den Gesamtwirkungsgrad des ganzen Reglers herab.
2a veranschaulicht den Spannungsregler 200 gemäß einer Ausführungsform der vorliegenden Erfindung. In dieser Ausführungsform wird der Spannungsregler 200 in drei parallele Regelstrecken aufgeteilt. Die Eingangsstufe des Spannungsreglers 200 enthält den Komparator 204, der die Spannung am Ausgangsknoten der Versorgung mit einer Referenzspannung, die vom Referenzspannungsgenerator 202 erzeugt wird, vergleicht. In einigen Ausführungsformen wird das analoge Rückkopplungssignal unter Verwendung eines einzelnen schnellen Komparators, wie zum Beispiel des Komparators 204, digitalisiert. Alternativ kann ein Analog-Digital-Wandler verwendet werden, zum Beispiel ein Zwei-Bit oder Vier-Bit Flash-ADC oder ein ADC, der eine höhere Bit-Auflösung aufweist. In anderen Ausführungsformen kann der ADC auch in einen schnellen ADC, z. B. einen Komparator oder niedrig auflösenden Flash-ADC, für die schnelle Strecke und einen langsamen ADC mit höherer Auflösung, z. B. einen ADC mit schrittweiser Näherung oder Delta-Sigma-ADC, für die langsameren Strecken aufgeteilt werden.
Die erste parallele Regelstrecke ist ein Integralregler, der aus dem digitalen Integrator 210 und der Analogausgangsstufe 216 besteht, die einen IDAC und einen Stromspiegel enthält, der zum Beispiel ein großes Spiegelverhältnis aufweist. Der Dezimator 206 kann verwendet werden, um die vom digitalen Integrator 210 genutzte Taktrate über ein erstes Downsampling-Verhältnis zu reduzieren, um eine weitere Reduzierung der Leistungsaufnahme im digitalen Teil zu erreichen. In Ausführungsformen kann der digitale Integrator 210 unter Verwendung zum Beispiel eines digitalen Akkumulators umgesetzt werden. Der Verstärkungsfaktor Ki kann angewendet werden, indem der Ausgang des Akkumulators verschoben wird, oder durch Anwenden eines Verstärkungsfaktors in der Analogdomäne im Block 216 durch Anpassen eines internen Referenzstroms.
Die zweite Regelstrecke ist ein Proportionalregler, der aus dem digitalen Proportionalblock 212 und der analogen Ausgangsstufe 218 besteht, die einen IDAC und einen Stromspiegel enthält, der zum Beispiel ein Spiegelverhältnis aufweist, das kleiner als ein Spiegelverhältnis einer in der analogen Ausgangsstufe 216 enthaltenen Ausgangsstromquelle ist. Der Dezimator 208 kann verwendet werden, um die vom digitalen Proportionalblock 212 genutzte Taktrate über ein zweites Downsampling-Verhältnis zu reduzieren, und der digitale Proportionalblock 212 kann unter Verwendung eines Puffers und/oder Registers umgesetzt werden. In einer Ausführungsform ist das zweite Downsampling-Verhältnis kleiner als das Downsampling-Verhältnis des Dezimator 206. Der Proportionalfaktor Kp kann in der Analogdomäne innerhalb von Block 218 durch Anpassen eines internen Referenzstroms eingestellt werden. Alternativ kann der Faktor Kp in der Digitaldomäne angepasst werden.
Schließlich ist die dritte Regelstrecke ein Differentialregler, der aus dem digitalen Differenzierer 214 und der analogen Ausgangsstufe 220 besteht, die einen IDAC und einen Stromspiegel enthält, der zum Beispiel ein Spiegelverhältnis aufweist, das kleiner als die Spiegelverhältnisse der analogen Ausgangsstufen 216 und 218 ist. In einer Ausführungsform kann der digitale Differenzierer 214 unter Verwendung eines Registers und einer digitalen Subtraktionsschaltung umgesetzt werden. Der Differentialverstärkungsfaktor Kd kann in der Analogdomäne innerhalb von Block 220 durch Anpassen eines internen Referenzstroms eingestellt werden. Alternativ kann Kd in der Digitaldomäne unter Verwendung eines Multiplizierers und/oder durch Verschieben seines Ausgangs angepasst werden.
In der Ausführungsform in 2a werden der Integralregler 210, der Proportionalregler 212 und der Differenzierer 214 verwendet, um den Regler 200 umzusetzen. Es versteht sich, dass in alternativen Ausführungsformen andere Reglertypen anstelle des Integralreglers 210, des Proportionalreglers 212 und des Differenzierers 214 verwendet werden können. In einigen Ausführungsformen können zum Beispiel die verschiedenen Regelstrecken unter Verwendung von Zustandsraumentwurf und anderen bekannten Regelungssystem-Techniken, die verschiedene Rückkopplungsstrukturen verwenden, ausgelegt und umgesetzt werden. In derartigen Ausführungsformen kann der Regler in unterschiedliche Strecken heruntergebrochen werden, die verschiedene Bandbreiten aufweisen, so dass Strecken mit höheren Bandbreiten mit einer höheren Frequenz als Strecken mit niedrigerer Bandbreite getaktet werden und/oder unter Verwendung verschiedener Auflösungen umgesetzt werden. In weiteren Ausführungsformen können auch verschiedene nichtlineare Regelungselemente verwendet werden.
In Ausführungsformen wird die Abtastrate jeder Regelstrecke auf etwa 5- bis 20-mal höher als eine höchste für jede Regelstrecke erforderliche Abtastfrequenz eingestellt. In einer Ausführungsform beträgt zum Beispiel die Abtastrate des Komparators 204 und der Blöcke 214 und 220 der schnellen Strecke etwa 80 MHz; die Abtastrate der Blöcke 212 und 218 der Proportionalstrecke beträgt etwa 20 MHz, und die Abtastrate der Blöcke 210 und 216 der langsamen Strecke beträgt etwa 5 MHz. In einer derartigen Ausführungsform sollen die Dezimationsverhältnisse der Dezimatoren 206 und 208 auf etwa 16 bzw. 4 eingestellt werden. Es versteht sich, dass diese Abtastraten lediglich ein Beispiel für viele mögliche Abtastratenkombinationen sein können, und alternative Ausführungsformen andere Abtastraten und Dezimationsfaktoren einsetzen können.
Die analoge Eingangsstufe jeder Strecke kann auf eine ähnliche Art und Weise wie die Abtastfrequenzen der digitalen Regelungs-Hardware optimiert werden. Zum Beispiel kann jeder Stromspiegel so ausgelegt werden, dass er eine Bandbreite in Übereinstimmung mit der jeweils in jeder Stufe erforderlichen Steuerfrequenz aufweist. Zum Beispiel kann der Ausgangsblock 216 eine Regelungsbandbreite von bis zu 500 KHz aufweisen, der Ausgangsblock 218 kann eine Regelungsbandbreite zwischen etwa 500 KHz bis zu etwa 2 MHz aufweisen, und der Ausgangsblock 220 kann eine Regelungsbandbreite über 2 MHz aufweisen. Weiterhin kann die Bit-Auflösung der IDACs innerhalb jedes analogen Ausgangsblocks angepasst werden. Zum Beispiel kann der analoge Ausgangsblock 216 einen 8–16 Bit IDAC aufweisen, der Ausgangsblock 218 kann einen 4–10 Bit IDAC aufweisen, und der analoge Ausgangsblock 220 kann einen 1–4 Bit IDAC aufweisen. Weiterhin kann auch der Maximalstrom, der von jeder Ausgangsstufe geliefert werden kann, zugeteilt werden. In einer Ausführungsform kann die Ausgangsstufe 216 einen maximalen Ausgangsstrom von etwa 100 mA aufweisen, die Ausgangsstufe 218 kann einen maximalen Ausgangsstrom von zwischen etwa 50 mA und etwa 20 mA aufweisen, und die Ausgangsstufe 220 einen maximalen Ausgangsstrom von etwa 10 mA oder sogar noch weniger aufweisen. Weiterhin können die DACs unter Verwendung anderer Schaltungstopologien realisiert werden. Zum Beispiel kann ein Delta-Sigma-DAC, der Analogfilter enthält, für die langsamsten DACs verwendet werden, und ein Stromsteuer-DAC kann für den schnellsten DAC verwendet werden. Es versteht sich wiederum, dass diese Regelungsbandbreiten, Auflösungen der Datenwandler und Zuteilungen von Ausgangsströmen lediglich ein Beispiel für viele mögliche Kombinationen sind und dass alternative Ausführungsformen andere Regelungsbandbreiten, Auflösungen der Datenwandler und Zuteilungen von Ausgangsströmen, Raten und Dezimationsfaktoren einsetzen können.
Es versteht sich, dass in alternativen Ausführungsformen der vorliegenden Erfindung andere Reglertopologien neben PID, PD und PI verwendet werden können. Zum Beispiel können verschiedene Reglertopologien mit verschiedenen Bandbreiten verwendet werden, um die in 2a gezeigten verschieden schnellen Regelungsstrecken umzusetzen.
2b veranschaulicht einen Verlauf der Frequenzantwort des in 2a gezeigten kombinierten Reglers. Die Kurve 250 stellt einen Betriebsbereich dar, in dem die Integralantwort dominiert, die Kurve 252 stellt einen Betriebsbereich dar, in dem die Proportionalantwort dominiert, und die Kurve 254 veranschaulicht einen Betriebsbereich, in dem die Differentialantwort dominiert. In einer Ausführungsform dominiert die Integralantwort bis zu einer Eckfrequenz von etwa f_I2P, die Proportionalantwort dominiert bis zu einer Eckfrequenz von etwa f_P2D, darüber dominiert die Differentialantwort. Die Frequenzen f_SI, f_SP und f_SD stellen die Abtastfrequenzen der Integral-, der Proportional- bzw. der Differentialstrecke dar. In einer Ausführungsform beträgt f_I2P etwa 500 KHz, f_SI beträgt etwa 5 MHz, f_P2D liegt zwischen etwa 5 MHz und etwa 10 MHz, f_SP beträgt etwa 20 MHz, und f_SD beträgt etwa 80 MHz. Alternativ können andere Werte für diese Frequenzen verwendet werden.
3a veranschaulicht den ausführungsgemäßen Spannungsregler 300, bei dem die Regelstrecken in zwei Pfade aufgeteilt sind. Die erste Regelstrecke ist eine PI-Strecke, die den digitalen Integratorblock 310 parallel zum digitalen Proportionalblock 312 aufweist. Die Ausgänge der Blöcke 310 und 312 werden summiert und mit dem analogen Ausgangsblock 322 gekoppelt, der einen IDAC und einen Ausgangsstromspiegel umfasst. Die zweite Regelstrecke ist eine PD-Strecke, die den digitalen Proportionalblock 314 parallel gekoppelt zum digitalen Differentialblock 316 aufweist, deren Ausgänge summiert werden und mit dem Eingang des analogen Ausgangsblocks 324 gekoppelt werden. Der analoge Ausgangsblock 324 umfasst einen IDAC und einen Stromspiegel. In einer Ausführungsform wird die zweite Regelstrecke bei einer höheren Frequenz als die erste Regelstrecke betrieben, weil der Dezimator 306 den Eingang der digitalen Blöcke 310 und 312 dezimiert. Der analoge Ausgangsblock 322 der ersten Regelstrecke kann einen hochauflösenden IDAC und einen Stromspiegel mit geringer Bandbreite aufweisen, der zum Beispiel ein großes Spiegelverhältnis aufweist. Auf der anderen Seite kann der analoge Ausgangsblock 324 der zweiten Regelstrecke einen geringer auflösenden IDAC und einen Stromspiegel mit höherer Bandbreite aufweisen, der zum Beispiel ein Spiegelverhältnis aufweist, das geringer als das Spiegelverhältnis im analogen Block 322 ist. Zusätzlich kann der analoge Block 322 dazu ausgelegt sein, einen höheren Maximalstrom als der analoge Ausgangsblock 324 auszugeben.
In einer Ausführungsform können die Verstärkungsfaktoren Ki des digitalen Integratorblocks 310, Kp_s des digitalen Proportionalblocks 312, Kp_f des digitalen Proportionalblocks 314 und Kd des digitalen Differentialblocks 316 nach zusätzlichen, durch Block 330 dargestellten Funktionen programmierbar sein. Derartige zusätzliche Funktionen können zum Beispiel Koeffizientenanpassung, Emulation des Ausgangswiderstands, EMV-Detektion, Verbesserung der Flankensteilheit, Linearisierung, Selbsttestfunktionen, Funktionsüberwachung und/oder Empfang von Sensornachrichten enthalten. Diese und andere Funktionen werden in der US-Patentanmeldung 13/197,288 mit dem Titel „Sensor interface with Variable Control Coefficients”, eingereicht am 3. August 2011, in der US-Patentanmeldung 13/212,463 mit dem Titel „Sensor Interface Making Use of Virtual Resistor Techniques”, eingereicht am 18. August 2011, und in der US-Patentanmeldung 13/430,105 mit dem Titel „Sensor Interface Transceiver”, eingereicht am 26. März 2012, beschrieben, wobei diese Anmeldungen hierin durch Bezugnahme in ihrer Gänze aufgenommen sind. Weiterhin können in einigen Ausführungsformen einige oder alle der Verstärkungsfaktoren Ki, Kp_s, Kp_f und Kd in der Digitaldomäne in den Blöcken 310, 312, 314 bzw. 316 und/oder in der Analogdomäne durch Skalierung von Strömen in den analogen Blöcken 322 und 324 umgesetzt sein. In einigen Ausführungsformen kann die Umsetzung eines einzelnen Verstärkungsfaktors zwischen der Analog- und der Digitaldomäne aufgeteilt sein. Weiterhin kann in einigen Umsetzungsformen die Verwendung von zwei Regelstrecken anstelle von drei Regelstrecken zu einigen Leistungseinsparungen führen.
In einer Ausführungsform wird der IDAC innerhalb des analogen Ausgangsblocks 322 unter Verwendung eines 8-Bit Strom-DAC umgesetzt, der bei einer Abtastrate von 50 MHz betrieben wird, und der IDAC innerhalb des analogen Ausgangsblocks 324 wird unter Verwendung eines 4-Bit IDAC umgesetzt, der bei einer Abtastrate von 250 MHz betrieben wird. In alternativen Ausführungsformen können diese IDACs andere Bit-Auflösungen oder Schaltfrequenzen aufweisen.
3b veranschaulicht einen Verlauf der Frequenzantwort des in 3a gezeigten kombinierten Reglers. Die Kurve 350 stellt den Betriebsbereich dar, in dem die PI-Integralantwort dominiert, und die Kurve 252 stellt einen Betriebsbereich dar, in dem die PD-Antwort dominiert. In einer Ausführungsform dominiert die PI-Antwort bis zu einer Eckfrequenz von etwa f_S2F, darüber dominiert die PD-Antwort. Die Frequenzen f_SIP und f_SPD stellen die Abtastfrequenzen der ersten (PI-)Strecke bzw. der zweiten (PD-)Strecke dar. In einer Ausführungsform beträgt f_S2F etwa 2 MHz, f_SIP beträgt etwa 50 MHz, und f_SPD beträgt etwa 250 MHz. Alternativ können andere Werte für diese Frequenzen verwendet werden. Die Abtastfrequenzen der langsamen Strecke können mit einem ausreichenden Spielraum über der Bandbreite der langsamen Ausgangsstufe gewählt werden, um eine sichtbare Verringerung der Leistung der langsamen Strecke aufgrund von Verzögerung in der digitalen Berechnungs-Hardware zu vermeiden. Auf der anderen Seite kann die Abtastfrequenz der schnellen Strecke mit einer Bandbreitenanforderung des Regelkreises verknüpft sein, die zum Beispiel vom Frequenzbereich bestimmt wird, in dem hochfrequente Transienten (d. h. aufgrund von Resonanz) unterdrückt werden sollen.
4 veranschaulicht ein Blockschaltbild eines Reglers 400, das zeigt, wie die Ausgänge der digitalen Steuerblöcke 402, 404 und 406 an die Steuerdatenschnittstelle 414 angeschlossen sein können, um verschiedene andere Reglerfunktionen auszuführen. Wie veranschaulicht wird, enthält der Regler 400 den digitalen Integrator 402, der mit der analogen Ausgangsstufe 408 gekoppelt ist, den digitalen Proportionalblock 404, der mit der analogen Ausgangsstufe 410 gekoppelt ist, und den digitalen Differenzierer 406, der mit der analogen Ausgangsstufe 412 gekoppelt ist. Zusätzlich stellt der Ausgang der digitalen Blöcke 402, 404 und 406 Daten mit unterschiedlichen Datenraten 1, 2 bzw. 3 bereit. In einer Ausführungsform ist die Datenrate 1 geringer als die Datenrate 2, und die Datenrate 3 ist die höchste Datenrate. Diese Datenraten kann den Datenraten der hierin oben in 2a gezeigten Ausführungsform entsprechen oder sie können anderen Datenratenentsprechen.
Die Steuerdatenschnittstelle 414 führt die unterschiedlichsten Funktionen auf den Ausgängen der digitalen Steuerblöcke 402, 404 und 406 aus, zum Beispiel das Kombinieren, Filtern, Dezimieren und Interpolieren von Datenströmen, um Daten für Folgendes bereitzustellen: eine in Block 416 mit Datenrate 1 ausgeführte Datenempfangsfunktion, eine von Block 418 mit Datenrate 2 ausgeführte Funktion eines virtuellen Widerstands, eine in Block 420 mit Datenrate 1 ausgeführte EMV-Detektionsfunktion, eine in Block 422 mit Datenrate 2 ausgeführte Verbesserung der Flankensteilheit und eine in Block 424 mit Datenrate 1 ausgeführte Linearisierung. Diese Funktionen können wie in den oben referenzierten US-Patentanmeldungen 13/197,288, 13/212,463 und 13/430,105 beschrieben umgesetzt sein.
In einer Ausführungsform detektiert die Empfangsfunktion von Block 416 die Strompegel und koppelt die Daten aus, die vom Sensor gemäß dem jeweils verwendeten Protokoll gesendet wurden (z. B. PSI oder DSI). Der Block 416 verwendet eine Kombination von Ausgängen von Integralblock 402 und Proportionalblock 404, in denen der Ausgang des Proportionalblocks 404 um einen Faktor von zwei dezimiert und zum Ausgang des Integralblocks 402 summiert wird.
Die Funktion des virtuellen Widerstands von Block 418 emuliert das Verhalten des Widerstands 112, ohne dass sie an dieser Stelle einen realen Widerstand aufweist. Dies kann zum Beispiel durch Regeln des Ausgangs auf eine Art, dass seine Spannung in dem Fall abfällt, dass der Sensorstrom ansteigt, erfolgen. In einigen Ausführungsformen kann dieses Verhalten auf Frequenzen im Bereich der Modulations- und Resonanzfrequenzen begrenzt werden. In derartigen Fällen kann der DC-Versorgungsstrom von der Erzeugung des Spannungsabfalls ausgeschlossen werden, wodurch Leistung eingespart wird. Der virtuelle Widerstandsblock 418 verwendet zum Beispiel die Ausgänge aller digitalen Steuerblöcke 402, 404 und 406 und dezimiert den Ausgang des Differentialblocks 406 um einen Faktor von zwei, was zum Ausgang des Integralblocks 402 und des Proportionalblocks 404 summiert wird. In diesem Fall kann der Ausgang des Integralblocks 402 über zwei Taktzyklen gehalten oder linear interpoliert werden. Der EMV-Detektionsblock 420 verwendet ebenfalls die Ausgänge aller digitalen Steuerblöcke 402, 404 und 406, dezimiert den Ausgang des Differentialblocks 406 um einen Faktor von vier, und dezimiert den Ausgang des Proportionalblocks 404 um einen Faktor von zwei und summiert die dezimierten Signale zum Ausgang des Integralblocks 402 mit einer ersten Datenrate.
Der Block 422 zur Verbesserung der Flankensteilheit bestimmt, ob Transienten erzeugt werden sollen, indem er einem Soll-Muster für die Referenzspannung folgt und zeitweise die PID-Regelungskoeffizienten erhöht. In einigen Ausführungsformen wird diese Änderung der PID-Regelungskoeffizienten auf eine Art und Weise bewirkt, die einen Kompromiss zwischen Geschwindigkeit und Stabilität vor dem Hintergrund umsetzt, dass jeder Ecke einer Spannungsmodulation ein konstanter Zeitraum im Protokoll folgt. Während dieser konstanten Zeiträume können die Koeffizienten zurück in eine stabilere Einstellung geschaltet werden, so dass entstehende Schwingungen schnell unterdrückt werden können.
Der Block 422 zur Verbesserung der Flankensteilheit verwendet die Ausgänge des Proportionalblocks 404, zu denen der Ausgang des Differentialblocks 406, dezimiert um einen Faktor von zwei, summiert wird. Der Linearisierungsblock 424 schließlich verwendet den um einen Faktor von zwei dezimierten Ausgang des Proportionalblocks 404, der zum Ausgang des Integralblocks 402 summiert wird. In alternativen Ausführungsformen können andere Signalkombinationen und andere Dezimationsfaktoren in Abhängigkeit von den relativen Bandbreiten und den von jeder Funktion benötigten dynamischen Steuerdaten verwendet werdem. In weiteren Ausführungsformen können andere Funktionen mit vom Integralblock 402, dem Proportionalblock 404 und dem Differentialblock 406 abgeführten Eingängen geliefert werden. In einer weiteren Ausführungsform auch andere Signalkombinationen unter Verwendung anderer Regelstreckenanordnungen gleichermaßen kombiniert werden, zum Beispiel der in 2a gezeigten und hierin oben erörterten Zwei-Strecken-Anordnung.
5 veranschaulicht die ausführungsgemäße integrierte Spannungsreglerschaltung 500, die n Regelstrecken zur Regelung des Versorgungsknotens V_SUPPLY aufweist. Der Komparator 504 vergleicht die Spannung an V_SUPPLY mit einer vom Referenzgenerator 502 erzeugten Spannung. In einer Ausführungsform ist der Ausgang des Komparators ein digitaler Bitstrom, der zu n parallelen Regelstrecken geführt wird, wobei n 2 oder größer sein kann. In einer Ausführungsform weist jede Regelstrecke einen digitalen Regler 510 ₁ bis 510 _n, einen IDAC 512 ₁ bis 512 _n und einen Stromspiegel 514 ₁ bis 514 _n auf, deren Ausgänge am Knoten V_SUPPLY summiert werden. Die ersten n – 1 Regelstrecken weisen die Dezimatoren 506 ₁ bis 506 _n-1 auf, die die Abtastrate reduzieren. In einer Ausführungsform ist die Dezimationsrate des Dezimators 506 _k geringer als die Dezimationsrate des Dezimators 506 _k-1, mit k zwischen 2 und n – 1. Weiterhin ist die Bandbreite des Stromspiegels 514k größer als die Bandbreite des Stromspiegels 514 _k-1, und der maximale Ausgangsstrom des Stromspiegels 514 _k ist größer als der maximale Ausgangsstrom des Stromspiegels 514 _k-1, mit k zwischen 2 und n für einige Ausführungsformen in Übereinstimmung mit anderen oben beschriebenen Ausführungsformen. Der Regelalgorithmus der digitalen Regler 510 ₁ bis 510 _n kann derart sein, dass die Regelbandbreite sich mit zunehmendem n erhöht. Wie gezeigt wird, ist der Versorgungsknoten V_SUPPLY mit dem Sensor 530 über die Leitung 532 gekoppelt.
6 veranschaulicht ein Blockschaltbild des ausführungsgemäßen Verfahrens 600. In einer Ausführungsform wird in Schritt 602 eine Spannung des Leistungsversorgungsknotens gemessen. In Schritt 604 wird ein erster Strom auf Basis des Messens bestimmt, wobei das Bestimmen des ersten Stroms das Betreiben eines ersten Reglers, der eine erste Bandbreite aufweist, beinhaltet. In Schritt 606 wird ein zweiter Strom auf Basis des Messens bestimmt, wobei das Bestimmen des zweiten Stroms das Betreiben eines zweiten Reglers, der eine zweite Bandbreite, größer als die erste Bandbreite, aufweist, beinhaltet. In Schritt 608 werden der erste und der zweite Strom am Leistungsversorgungsknoten summiert.
Gemäß einer Ausführungsform beinhaltet ein Verfahren zum Regeln eines Leistungsversorgungsknotens das Messen einer Spannung des Leistungsversorgungsknotens, das Bestimmen eines ersten Stroms auf Basis des Messens, das Bestimmen eines zweiten Stroms auf Basis des Messens und das Summieren des ersten Stroms und des zweiten Stroms am Leistungsversorgungsknoten. Das Bestimmen des ersten Stroms beinhaltet das Betreiben eines ersten Reglers, der eine erste Bandbreite aufweist, und das Bestimmen des zweiten Stroms beinhaltet das Betreiben eines zweiten Reglers, der eine zweite Bandbreite aufweist, die größer als die erste Bandbreite ist. In einigen Ausführungsformen kann Leistung an ein elektronisches Bauelement geliefert werden, das eine mit dem Leistungsversorgungsknoten gekoppelte Leistungsversorgung aufweist.
Der erste Regler kann einen Proportional-Integral(PI)-Regler enthalten, und der zweite Regler kann einen Proportional-Differential(PD)-Regler enthalten. Weiterhin kann das Betreiben des ersten Reglers das Betreiben des ersten Reglers mit einer ersten Abtastrate beinhalten, das Betreiben des zweiten Reglers kann das Betreiben des zweiten Reglers mit einer zweiten Abtastrate beinhalten, die größer ist als die erste Abtastrate. In einer Ausführungsform beinhaltet das Summieren des ersten Stroms und des zweiten Stroms das Spiegeln des ersten Stroms zum Leistungsversorgungsknoten unter Verwendung eines ersten Stromspiegels und das Spiegeln des zweiten Stroms zum Leistungsversorgungsknoten unter Verwendung eines zweiten Stromspiegels.
In einer Ausführungsform beinhaltet das Bestimmen des ersten Stroms weiterhin das Bestimmen einer Größe des ersten Stroms in einer Digitaldomäne, um eine erste digitale Größe zu bilden, und das Wandeln der ersten digitalen Größe in den ersten Strom unter Verwendung eines ersten Digital-Analog(D/A)-Stromwandlers. Gleichermaßen beinhaltet das Bestimmen des zweiten Stroms weiterhin das Bestimmen einer Größe des zweiten Stroms in der Digitaldomäne, um eine zweite digitale Größe zu bilden, und das Wandeln der zweiten digitalen Größe in den zweiten Strom unter Verwendung eines zweiten Digital-Analog(D/A). Stromwandlers. In einigen Fällen weist der erste D/A-Wandler eine höhere Bit-Auflösung als der zweite D/A-Wandler auf.
In einer Ausführungsform beinhaltet das Verfahren weiterhin das Bestimmen eines dritten Stroms auf Basis des Messens und das Summieren des dritten Stroms zum ersten Strom und zum zweiten Strom am Leistungsversorgungsknoten. Das Bestimmen des dritten Stroms beinhaltet das Betreiben eines dritten Reglers, der eine dritte Bandbreite aufweist, die größer als die erste Bandbreite und größer als die zweite Bandbreite ist. In derartigen Ausführungsformen kann der erste Regler einen Integral(I)-Regler enthalten, der zweite Regler kann einen Proportional(P)-Regler enthalten, und der dritte Regler kann einen Differential(D)-Regler enthalten. Alternativ können andere Reglertypen für den ersten, den zweiten und den dritten Regler verwendet werden.
Gemäß einer weiteren Ausführungsform enthält eine Schaltung eine erste und zweite Regelstrecke, die mit einem Leistungsversorgungsknoten gekoppelte Eingänge aufweisen. Die erste Regelstrecke enthält einen ersten Regler, der eine erste Bandbreite aufweist, so dass die erste Regelstrecke dazu ausgelegt ist, einen ersten Ausgangsstrom am Leistungsversorgungsknoten zu produzieren. Gleichermaßen enthält die zweite Regelstrecke einen zweiten Regler, der eine zweite Bandbreite aufweist, die höher als die erste Bandbreite ist, so dass die zweite Regelstrecke dazu ausgelegt ist, einen zweiten Ausgangsstrom am Leistungsversorgungsknoten zu produzieren. Der erste Regler kann einen Proportional-Integral(PI)-Regler enthalten, und der zweite Regler einen Proportional-Differential(PD)-Regler enthalten.
In einer Ausführungsform kann die Schaltung weiterhin eine dritte Regelstrecke enthalten, die einen mit dem Leistungsversorgungsknoten gekoppelten Eingang aufweist, so dass die dritte Regelstrecke einen dritten Regler aufweist, der eine dritte Bandbreite aufweist, die höher als die zweite Bandbreite ist, und die dritte Regelstrecke ist dazu ausgelegt, einen dritten Ausgangsstrom am Leistungsversorgungsknoten zu produzieren. Der erste Regler kann einen Integral(I)-Regler enthalten, der zweite Regler kann einen Proportional(P)-Regler enthalten, und der dritte Regler kann einen Differential(D)-Regler enthalten. Alternativ können andere Reglertypen verwendet werden.
In einer Ausführungsform ist der Eingang des ersten Reglers mit dem Leistungsversorgungsknoten über eine erste Eingangsstufe gekoppelt, und der Eingang der zweiten Regelstrecke ist mit dem Leistungsversorgungsknoten über eine zweite Eingangsstufe gekoppelt. Alternativ sind der Eingang der ersten Regelstrecke und der Eingang der zweiten Regelstrecke mit dem Leistungsversorgungsknoten über eine Eingangsstufe gekoppelt. Die Eingangsstufe kann einen Komparator enthalten, der einen ersten, mit dem Leistungsversorgungsknoten gekoppelten Eingang aufweist.
In einer Ausführungsform enthält die Schaltung weiterhin einen Dezimator, der zwischen der Eingangsstufe und der ersten Regelstrecke gekoppelt ist, und die erste Regelstrecke enthält eine erste digitale Regelungsschaltung, die einen mit einem Ausgang des Dezimators gekoppelten Eingang aufweist. Die Schaltung kann weiterhin einen ersten Digital-Analog-Stromwandler (IDAC) enthalten, der einen ersten, mit einem Ausgang der ersten digitalen Regelungsschaltung gekoppelten Eingang aufweist. Weiterhin kann die zweite Regelstrecke eine zweite digitale Regelungsschaltung enthalten, die einen mit der Eingangsstufe gekoppelten Eingang aufweist, und einen zweiten IDAC, der einen ersten, mit einem Ausgang der zweiten digitalen Regelungsschaltung gekoppelten Eingang aufweist. Die erste Regelstrecke kann weiterhin einen ersten Stromspiegel enthalten, der zwischen dem ersten IDAC und dem Leistungsversorgungsknoten gekoppelt ist, so dass der erste Stromspiegel ein erstes Stromspiegelverhältnis aufweist. Gleichermaßen kann die zweite Regelstrecke weiterhin einen zweiten Stromspiegel enthalten, der zwischen dem zweiten IDAC und dem Leistungsversorgungsknoten gekoppelt ist, so dass der zweite Stromspiegel ein zweites Stromspiegelverhältnis aufweist. In einigen Fällen ist das erste Stromspiegelverhältnis größer als das erste Stromspiegelverhältnis. Der erste Stromspiegel kann weiterhin eine höhere Kapazität als der zweite Stromspiegel enthalten.
Gemäß einer weiteren Ausführungsform enthält ein Leistungsversorgungssystem einen Analog-Digital-Wandler (ADC), der einen mit einem Ausgangsknoten der Leistungsversorgung, einer ersten Regelstrecke und einer zweiten Regelstrecke gekoppelten Eingang aufweist. Die erste Regelstrecke enthält einen ersten digitalen Regler, der Folgendes enthält: einen mit einem Ausgang des ADC gekoppelten Eingang, einen ersten Digital-Analog-Stromwandler (IDAC), der einen mit einem Ausgang des ersten digitalen Reglers gekoppelten Eingang aufweist, und einen ersten Stromspiegel, der einen mit einem Ausgang des ersten IDAC gekoppelten Eingang und einen mit dem Leistungsversorgungsknoten gekoppelten Ausgang aufweist. Die zweite Regelstrecke enthält einen zweiten digitalen Regler, der Folgendes umfasst: einen mit einem Ausgang des ADC gekoppelten Eingang, einen zweiten Digital-Analog-Stromwandler (IDAC), der einen mit einem Ausgang des zweiten digitalen Reglers gekoppelten Eingang aufweist, und einen zweiten Stromspiegel, der einen mit einem Ausgang des zweiten IDAC gekoppelten Eingang und einen mit dem Leistungsversorgungsknoten gekoppelten Ausgang aufweist. Die Bandbreite der zweiten Regelstrecke ist größer als eine Bandbreite der ersten Regelstrecke.
In einer Ausführungsform weist der erste Stromspiegel ein höheres Stromspiegelverhältnis als der zweite Stromspiegel auf. In einigen Fällen enthält der erste Stromspiegel einen ersten Ausgangstransistor, der eine erste Gate-Kapazität aufweist, der zweite Stromspiegel enthält einen zweiten Ausgangstransistor, der eine zweite Gate-Kapazität aufweist, und die erste Gate-Kapazität kann größer als die zweite Gate-Kapazität sein.
In einer Ausführungsform ist der erste digitale Regler dazu ausgelegt, mit einer ersten Abtastrate betrieben zu werden, der zweite digitale Regler ist dazu ausgelegt, mit einer zweiten Abtastrate betrieben zu werden, und die zweite Abtastrate ist größer als die erste Abtastrate. Der erste digitale Regler kann einen Proportional-Integral(PI)-Regler enthalten, und der zweite digitale Regler umfasst einen Proportional-Differential(PD)-Regler. Alternativ können andere Reglertypen verwendet werden.
In einer Ausführungsform ist der erste Stromspiegel dazu ausgelegt, einen höheren mittleren Ausgangsstrom als der zweite Stromspiegel bereitzustellen. In einer weiteren Ausführungsform ist die zweite Regelstrecke dazu ausgelegt, Transienten am Leistungsversorgungsknoten zu dämpfen, die eine Frequenz aufweisen, die höher als die Bandbreite der ersten Regelstrecke ist.
In einer Ausführungsform enthält das Leistungsversorgungssystem weiterhin eine Steuerdatenschnittstelle, die mit Ausgängen des ersten digitalen Reglers und des zweiten digitalen Reglers gekoppelt ist, sowie einen weiteren Funktionsblock, der mit einem Ausgang der Steuerdatenschnittstelle gekoppelt ist. Die Steuerdatenschnittstelle kann dazu ausgelegt sein, wenigstens einen der Ausgänge des ersten Reglers und des zweiten Reglers zu filtern, zu dezimieren und/oder zu interpolieren, und der weitere Funktionsblock kann einen Block zur Verbesserung der Flankensteilheit enthalten.
Zu den Vorteilen von Ausführungsformen der vorliegenden Erfindung zählt die Fähigkeit, Spannungsregelung auf einer Leistungsleitung bei hohen Frequenzen auf stabile Art und Weise bereitzustellen, während immer noch geringe interne Leistungsaufnahme aufrechterhalten wird. In einigen Ausführungsformen werden die Umsetzungskosten im Vergleich zu anderen Ausführungsformen reduziert, was auf das Reduzieren und/oder das Minimieren von hohen Geschwindigkeiten und/oder hohen Abtastraten des Reglers zurückzuführen ist.
Vorteile von Ausführungsformen, die für Koeffizienten wie Ki, Kp und Kd in der Analogdomäne Koeffizientenskalierung durch Skalieren oder Anpassen von Strömen einsetzen, ermöglichen eine einfache Umsetzung von digitalen Strecken und eine hohe erreichbare Betriebsfrequenz.
Zu einem weiteren Vorteil von Ausführungsformen zählt die Fähigkeit, die Datenübertragungsrate auf dem Sensorbus zu verbessern, was auf schnelleres und exakteres Einstellverhalten zurückzuführen ist, das durch bessere Regelung von Resonanzeffekten auf der Leitung erreicht wird. In einigen Ausführungsformen kann dieses exaktere Einstellverhalten Interferenz zwischen Symbolen reduzieren.
Während diese Erfindung unter Bezugnahme auf veranschaulichende Ausführungsformen beschrieben worden ist, soll diese Beschreibung nicht in einem einschränkenden Sinn ausgelegt werden. Verschiedene Modifikationen und Kombinationen der veranschaulichenden Ausführungsformen wie auch anderer Ausführungsformen der Erfindung werden sich für Fachleute unter Bezugnahme auf die Beschreibung ergeben.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

EP 0944888 B1 [0003]

Claims

Verfahren zur Regelung eines Leistungsversorgungsknotens, wobei das Verfahren aufweist: Messen einer Spannung des Leistungsversorgungsknotens; Bestimmen eines ersten Stroms auf Basis des Messens, wobei das Bestimmen des ersten Stroms das Betreiben eines ersten Reglers, der eine erste Bandbreite aufweist, aufweist; Bestimmen eines zweiten Stroms auf Basis des Messens, wobei das Bestimmen des zweiten Stroms das Betreiben eines zweiten Reglers, der eine zweite Bandbreite aufweist, die größer als die erste Bandbreite ist, aufweist,; und Summieren des ersten und des zweiten Stroms am Leistungsversorgungsknoten.
Verfahren nach Anspruch 1, bei dem: der erste Regler einen Proportional-Integral(PI)-Regler aufweist; und der zweite Regler einen Proportional-Differential(PD)-Regler aufweist.
Verfahren nach Anspruch 1 oder 2, bei dem: das Betreiben des ersten Reglers das Betreiben des ersten Reglers mit einer ersten Abtastrate aufweist; und das Betreiben des zweiten Reglers das Betreiben des zweiten Reglers mit einer zweiten Abtastrate, die größer als die erste Abtastrate ist, aufweist.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Summieren des ersten Stroms und des zweiten Stroms aufweist: das Spiegeln des ersten Stroms zum Leistungsversorgungsknoten unter Verwendung eines ersten Stromspiegels; und das Spiegeln des zweiten Stroms zum Leistungsversorgungsknoten unter Verwendung eines zweiten Stromspiegels.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem: das Bestimmen des ersten Stroms weiterhin aufweist: Bestimmen einer Größe des ersten Stroms in einer Digitaldomäne, um eine erste digitale Größe zu bilden, und Wandeln der ersten digitalen Größe in den ersten Strom unter Verwendung eines ersten Digital-Analog(D/A)-Stromwandlers; und das Bestimmen des zweiten Stroms weiterhin aufweist: Bestimmen einer Größe des zweiten Stroms in der Digitaldomäne, um eine zweite digitale Größe zu bilden, und Wandeln der zweiten digitalen Größe in den zweiten Strom unter Verwendung eines zweiten Digital-Analog(D/A)-Stromwandlers.
Verfahren nach Anspruch 5, bei dem der erste D/A-Wandler eine höhere Bit-Auflösung als der zweite D/A-Wandler aufweist.
Verfahren nach einem der vorhergehenden Ansprüche, das weiterhin aufweist: Bestimmen eines dritten Stroms auf Basis des Messens, wobei das Bestimmen des dritten Stroms das Betreiben eines dritten Reglers aufweist, der eine dritte Bandbreite, die größer als die erste Bandbreite und größer als die zweite Bandbreite ist, aufweist; und Summieren des dritten Stroms am Leistungsversorgungsknoten mit dem ersten Strom und dem zweiten Strom.
Verfahren nach Anspruch 7, bei dem: der erste Regler einen Integral-(I)-Regler aufweist; der zweite Regler einen Proportional-(P)-Regler aufweist; und der dritte Regler einen Differential-(D)-Regler aufweist.
Verfahren nach einem der vorhergehenden Ansprüche, das weiterhin aufweist, Leistung an ein elektronisches Bauelement zu liefern, das eine mit dem Leistungsversorgungsknoten gekoppelte Leistungsversorgung aufweist.
Schaltung, die aufweist: eine erste Regelstrecke, die einen mit einem Leistungsversorgungsknoten gekoppelten Eingang aufweist, wobei die erste Regelstrecke einen ersten Regler aufweist, der eine erste Bandbreite aufweist, und die erste Regelstrecke dazu ausgelegt ist, einen ersten Ausgangsstrom am Leistungsversorgungsknoten zu produzieren; und eine zweite Regelstrecke, die einen mit dem Leistungsversorgungsknoten gekoppelten Eingang aufweist, wobei die zweite Regelstrecke einen zweiten Regler aufweist, der eine zweite Bandbreite aufweist, die höher als die erste Bandbreite ist, und die zweite Regelstrecke dazu ausgelegt ist, einen zweiten Ausgangsstrom am Leistungsversorgungsknoten zu produzieren.
Schaltung nach Anspruch 10, bei der: der erste Regler einen Proportional-Integral(PI)-Regler aufweist; und der zweite Regler einen Proportional-Differential(PD)-Regler aufweist.
Schaltung nach Anspruch 10 oder 11, die weiterhin eine dritte Regelstrecke aufweist, die einen mit dem Leistungsversorgungsknoten gekoppelten Eingang aufweist, wobei die dritte Regelstrecke einen dritten Regler aufweist, der eine dritte Bandbreite aufweist, die höher als die zweite Bandbreite ist, und die dritte Regelstrecke dazu ausgelegt ist, einen dritten Ausgangsstrom am Leistungsversorgungsknoten zu produzieren.
Schaltung nach Anspruch 12, bei der: der erste Regler einen Integral(I)-Regler aufweist; der zweite Regler einen Proportional(P)-Regler aufweist; und der dritte Regler einen Differential(D)-Regler aufweist.
Schaltung nach einem der Ansprüche 10–13, bei der: der Eingang der ersten Regelstrecke mit dem Leistungsversorgungsknoten über eine erste Eingangsstufe gekoppelt ist; und der Eingang der zweiten Regelstrecke mit dem Leistungsversorgungsknoten über eine zweite Eingangsstufe gekoppelt ist.
Schaltung nach einem der Ansprüche 10–14, bei der der Eingang der ersten Regelstrecke und der Eingang der zweiten Regelstrecke mit dem Leistungsversorgungsknoten über eine Eingangsstufe gekoppelt sind.
Schaltung nach Anspruch 15, bei der die Eingangsstufe einen Komparator aufweist, der einen ersten, mit dem Leistungsversorgungsknoten gekoppelten Eingang aufweist.
Schaltung nach Anspruch 16, bei der: die Schaltung weiterhin einen Dezimator aufweist, der zwischen der Eingangsstufe und der ersten Regelstrecke gekoppelt ist; die erste Regelstrecke eine erste digitale Regelungsschaltung aufweist, die einen mit einem Ausgang des Dezimators gekoppelten Eingang aufweist; ein erster Digital-Analog-Stromwandler (IDAC) einen ersten, mit einem Ausgang der ersten digitalen Regelungsschaltung gekoppelten Eingang aufweist; die zweite Regelstrecke eine zweite digitale Regelungsschaltung aufweist, die einen mit der Eingangsstufe gekoppelten Eingang aufweist; und ein zweiter IDAC einen ersten, mit einem Ausgang der zweiten digitalen Regelungsschaltung gekoppelten Eingang aufweist.
Schaltung nach Anspruch 17, bei der: die erste Regelstrecke weiterhin einen ersten Stromspiegel aufweist, der zwischen dem ersten IDAC und dem Leistungsversorgungsknoten gekoppelt ist, wobei der erste Stromspiegel ein erstes Stromspiegelverhältnis aufweist; und die zweite Regelstrecke weiterhin einen zweiten Stromspiegel aufweist, der zwischen dem zweiten IDAC und dem Leistungsversorgungsknoten gekoppelt ist, wobei der zweite Stromspiegel ein zweites Stromspiegelverhältnis aufweist.
Schaltung nach Anspruch 18, bei der das erste Stromspiegelverhältnis größer als das erste Stromspiegelverhältnis ist.
Schaltung nach Anspruch 18, bei der der erste Stromspiegel eine höhere Kapazität als der zweite Stromspiegel aufweist.
Leistungsversorgungssystem, das aufweist: einen Analog-Digital-Wandler (ADC), der einen mit einem Ausgangsknoten der Leistungsversorgung gekoppelten Eingang aufweist; eine erste Regelstrecke, die aufweist: einen ersten digitalen Regler, der einen mit einem Ausgang des ADC gekoppelten Eingang aufweist, einen ersten Digital-Analog-Stromwandler (IDAC), der einen mit einem Ausgang des ersten digitalen Reglers gekoppelten Eingang aufweist, einen ersten Stromspiegel, der einen mit einem Ausgang des ersten IDAC gekoppelten Eingang und einen mit dem Ausgangsknoten der Leistungsversorgung gekoppelten Ausgang aufweist; und eine zweite Regelstrecke, die aufweist: einen zweiten digitalen Regler, der einen mit einem Ausgang des ADC gekoppelten Eingang aufweist, einen zweiten Digital-Analog-Stromwandler (IDAC), der einen mit einem Ausgang des zweiten digitalen Reglers gekoppelten Eingang aufweist, und einen zweiten Stromspiegel, der einen mit einem Ausgang des zweiten IDAC gekoppelten Eingang und einen mit dem Ausgangsknoten der Leistungsversorgung gekoppelten Ausgang aufweist, wobei eine Bandbreite der zweiten Regelstrecke größer als eine Bandbreite der erste Regelstrecke ist.
Leistungsversorgungssystem nach Anspruch 21, bei der der erste Stromspiegel ein höheres Stromspiegelverhältnis als der zweite Stromspiegel aufweist.
Leistungsversorgungssystem nach Anspruch 21 oder 22, bei der: der erste Stromspiegel einen ersten Ausgangstransistor, der eine erste Gate-Kapazität aufweist, aufweist; der zweite Stromspiegel einen zweiten Ausgangstransistor, der eine zweite Gate-Kapazität aufweist, aufweist; und die erste Gate-Kapazität größer als die zweite Gate-Kapazität ist.
Leistungsversorgungssystem nach einem der Ansprüche 21–23, bei der: der erste digitale Regler dazu ausgelegt ist, mit einer ersten Abtastrate betrieben zu werden; der zweite digitale Regler dazu ausgelegt ist, mit einer zweiten Abtastrate betrieben zu werden; und die zweite Abtastrate größer als die erste Abtastrate ist.
Leistungsversorgungssystem nach einem der Ansprüche 21–24, bei der: der erste digitale Regler einen Proportional-Integral(PI)-Regler aufweist; und der zweite digitale Regler einen Proportional-Differential(PD)-Regler aufweist.
Leistungsversorgungssystem nach einem der Ansprüche 21–25, bei der der erste Stromspiegel dazu ausgelegt ist, einen größeren mittleren Ausgangsstrom als der zweite Stromspiegel bereitzustellen.
Leistungsversorgungssystem nach einem der Ansprüche 21–26, bei der die zweite Regelstrecke dazu ausgelegt ist, Transienten am Leistungsversorgungsknoten zu dämpfen, die eine Frequenz aufweisen, die höher als die Bandbreite der ersten Regelstrecke ist.
Leistungsversorgungssystem nach einem der Ansprüche 21–27, das weiterhin aufweist: eine Steuerdatenschnittstelle, die mit Ausgängen des ersten digitalen Reglers und des zweiten digitalen Reglers gekoppelt ist, wobei die Steuerdatenschnittstelle dazu ausgelegt ist, wenigstens einen der Ausgänge des ersten digitalen Reglers und des zweiten digitalen Reglers zu filtern, zu dezimieren und/oder zu interpolieren; und einen weiteren Funktionsblock, der mit einem Ausgang der Steuerdatenschnittstelle gekoppelt ist.
Leistungsversorgungssystem nach einem der Ansprüche 21–28, wobei der weitere Funktionsblock einen Block zur Verbesserung der Flankensteilheit aufweist.