DE102014200856B3

DE102014200856B3 - Delta-Sigma-Modulator

Info

Publication number: DE102014200856B3
Application number: DE201410200856
Authority: DE
Inventors: Matthias Völker; Johann Hauer
Original assignee: Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Current assignee: Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date: 2014-01-17
Filing date: 2014-01-17
Publication date: 2015-03-12
Anticipated expiration: 2034-01-18
Also published as: WO2015107091A1; EP3095195A1

Abstract

Ausführungsbeispiele schaffen einen Delta-Sigma-Modulator zum Bereitstellen eines Ausgangssignals basierend auf einem Eingangssignal mit einer Integratorschaltung, einem ersten Digital-Analog-Umsetzer, einem zweiten Digital-Analog-Umsetzer, einem Analog-Digital-Umsetzer und einer Steuerschaltung. Die Integratorschaltung ist ausgebildet, um das Ausgangssignal an einem Integratorausgang bereitzustellen. Der erste Digital-Analog-Umsetzer (DAC) ist mit einem Integratoreingang gekoppelt und ausgebildet, um einen Strom basierend auf einem ersten digitalen Signal bereitzustellen. Der zweite DAC ist mit dem Integratorausgang gekoppelt und ausgebildet, um einen Strom basierend auf einem zweiten digitalen Signal bereitzustellen. Der Analog-Digital-Umsetzer ist mit dem Integratorausgang gekoppelt und ausgebildet, um das Ausgangssignal in einer digitalen Form bereitzustellen. Die Steuerschaltung ist mit dem Analog-Digital-Umsetzer gekoppelt und ausgebildet, um das erste digitale Signal und das zweite digitale Signal basierend auf dem digitalen Ausgangssignal zu erzeugen. Das erste digitale Signal beschreibt Pulse, wobei das digitale Signal zwischen den Pulsen auf einen Nullwert zurückkehrt. Das zweite digitale Signal beschreibt eine Überlagerung von Pulsen sowie eines variablen Offsets, der dem Eingangssignal folgt.

Description

Ausführungsbeispiele der vorliegenden Erfindung beziehen sich auf einen Delta-Sigma-Modulator zum Bereitstellen eines Ausgangssignals basierend auf einem Eingangssignal. Weitere Ausführungsbeispiele der vorliegenden Erfindung beziehen sich auf ein Verfahren zum Bereitstellen eines Ausgangssignals basierend auf einem Eingangssignal und auf ein Computerprogramm.
Stand der Technik
Bei im Zeitbereich kontinuierlich arbeitenden Delta-Sigma-Modulatoren (Continuous Time Delta-Sigma-Modulatoren) wird die Summe eines Eingangssignals (I_IN) und eines Rückkopplungssignals (I_DAC) integriert. Typischerweise sind die Frequenzanteile im Eingangssignal deutlich geringer als die verwendete Taktfrequenz des Rückkopplungssignals. Die Ausgangsspannung des Integrators wird durch einen Analog-Digital-Umsetzer (Analog-to-Digital-Converter – ADC) in eine digitale Darstellung (D_ADC) gewandelt. Ein Digital-Analog-Umsetzer (Digital-to-Analog-Converter – DAC) wird mit Hilfe eines Algorithmus so angesteuert, dass der von dem DAC bereitgestellte Strom I_DAC dem Eingangsstrom I_IN möglichst gut entspricht, das heißt diesen approximiert. Ein Verstärker des Delta-Sigma-Modulators liefert einen Ausgangsstrom (I_VERSTÄRKER), der der Differenz zwischen I_DAC und I_IN entspricht, wie es in der 8 dargestellt ist.
Der Ausgangsstrom kann mittels folgender Beziehung ausgedrückt werden: I_VERSTÄRKER = I_DAC – I_IN (1)
Eine schematische Darstellung eines resultierenden Verlaufs des Verstärkerstroms I_VERSTÄRKER ist in der 2b dargestellt. 2a zeigt zugrunde liegende Verläufe des Eingangssignals I_IN und I_DAC.
Die Anforderungen an den Verstärker können reduziert werden, wenn die Auflösungen des DACs und des ADCs erhöht werden. Dies ist dann möglich, wenn der DAC kontinuierlich arbeitet, das heißt sogenannte Non-Return-to-Zero (NRZ) Pulse ausgibt. Ein Nachteil von NRZ Pulsen ist, dass eine rückgekoppelte Ladungsmenge von der Impulsfolge des Datenstroms abhängt. Aufgrund der Anstiegs- und Abfallszeiten sowie kapazitiven Eigenschaften in Integratoren variiert die Ladungsmenge beispielsweise zwischen der Signalfolge –1, 1, –1, 1, –1, 1 und der Folge 1, 1, 1, –1, –1, –1. Dieses Problem kann durch sogenannte Return-to-Zero (RZ) Pulse gelöst werden. In diesem Fall wird die Impulsdauer reduziert, und am Ende eines Pulses der DAC ausgeschaltet, das heißt, dass das Signal kehrt zu einem Nullwert zurück. Der Strom zur Bereitstellung der Ladungsmenge muss entsprechend erhöht werden, um die gleiche Ladungsmenge wie bei NRZ Pulsen zurück zu koppeln. 9 zeigt eine Gegenüberstellung der Impulsformen NRZ und RZ.
Im Falle von RZ Pulsen muss der Verstärker einen höheren Strom liefern, da der Unterschied zwischen dem Eingangssignal und dem Rückkopplungssignal stark erhöht wird. Die Verzögerung des Pfades von DAC zum ADC in 8 muss möglichst minimiert werden, um die Stabilität des Systems sicherzustellen.
Das bedeutet, dass bei RZ Pulsen höhere Anforderungen an den Verstärker gestellt werden. Gemäß einer ersten Lösungsvariante kann der Verstärker für diese höheren Anforderungen ausgelegt werden, was zu einem höheren Stromverbrauch und einem erhöhten Flächenbedarf führt.
Gemäß einer zweiten Lösungsvariante, wie sie beispielsweise aus der WO 2010/119456 A2 bekannt ist, wird ein Kompensations-DAC am Ausgang des Verstärkers angeschlossen. Dadurch braucht der Verstärker nur den Eingangsstrom I_IN zu liefern, welcher sich mit einer geringeren Frequenz als das Rückkopplungssignal ändert. Außerdem führen Fehler bei der Integration des Eingangsstroms nicht zu Instabilitäten. Diese Variante ist schematisch in 10 dargestellt.
Nachteil dieses Verfahrens ist, dass ein Verstärkerausgangsstrom (I**_VERSTÄRKER) im Betrag gleich dem Eingangsstrom (I_IN) sein muss. Dadurch werden die Anforderungen an den Verstärkerausgangsstrom erhöht.
WO 2010/119456 A2 beschreibt einen Ansatz, um dieses Problem für Schaltungen mit einem Spannungseingang zu lösen, jedoch kann dieses Verfahren nicht für Modulatoren mit Stromeingang angewendet werden.
Eine schematische Darstellung eines resultierenden Verstärkerstroms, wie ihn ein System gemäß 10 ermöglicht, ist in 11 dargestellt.
US 6,140,952 A beschreibt einen Delta-Sigma-Wandler mit einem Integratoreingang, der mit einem analogen Signal koppelbar ist. Der Wandler weist eine getaktete Steuereinheit zum Erzeugen eines umgewandelten digitalen Ausgang auf, der das analoge Signal repräsentiert.
US 2008/0104156 A1 beschreibt einen Zufallszahlengenerator mit einem Sigma-Delta-Modulator. Der Sigma-Delta-Modulator umfasst eine Modulationseinheit und eine Rückkopplungsschleife die angeordnet sind, um ein digitales Ausgangssignal von dem Modulator zu empfangen und um ein Stellsignal in Abhängigkeit von dem digitalen Ausgangssignal zu bilden.
Wünschenswert wäre demnach ein Delta-Sigma-Modulator, der eine hohe Systemstabilität, einen geringen Verstärkerstrom und mithin eine geringe Stromaufnahme des Verstärkers ermöglicht.
Eine Aufgabe der vorliegenden Erfindung besteht darin, Delta-Sigma-Modulatoren zu schaffen, die verringerte Anforderungen an den Verstärker stellen. Bspw. kann ein geringer Ausgangsstrom eine Verwendung von klein bauenden Verstärkern ermöglichen, so dass Delta-Sigma-Modulatoren mit einer geringeren Baugröße und energieeffizienter bereitgestellt werden.
Diese Aufgabe wird durch den Gegenstand der unabhängigen Patentansprüche gelöst.
Weitere vorteilhafte Ausführungsformen sind der Gegenstand der abhängigen Patentansprüche.
Ausführungsbeispiele der vorliegenden Erfindung beziehen sich auf einen Delta-Sigma-Modulator zum Bereitstellen eines digitalen Ausgangssignals basierend auf einem Eingangssignal. Der Delta-Sigma-Modulator weist eine Integratorschaltung, einen ersten Digital-Analog-Umsetzer, einen zweiten Digital-Analog-Umsetzer, einen Analog-Digital-Umsetzer und eine Steuerschaltung auf. Die Integratorschaltung ist ausgebildet, um ein analoges Ausgangssignal an einem Integratorausgang bereitzustellen. Der erste Digital-Analog-Umsetzer ist mit einem Integratoreingang gekoppelt und ausgebildet, um einen Strom basierend auf einem ersten digitalen Signal, das Pulse beschreibt und zwischen den Pulsen auf einen Nullwert zurückkehrt, bereitzustellen. Der zweite Digital-Analog-Umsetzer ist mit dem Integratorausgang gekoppelt und ausgebildet, um basierend auf dem analogen Ausgangssignal einen Strom basierend auf einem zweiten digitalen Signal, das eine Überlagerung von Pulsen sowie eines variablen Offsets, der dem Eingangssignal folgt, bereitzustellen. Der Analog-Digital-Umsetzer ist mit dem Integratorausgang gekoppelt und ausgebildet, um das digitale Ausgangssignal bereitzustellen. Die Steuerschaltung ist mit dem Analog-Digital-Umsetzer gekoppelt und ausgebildet, um das erste digitale Signal und das zweite digitale Signal basierend auf dem digitalen Ausgangssignal des Analog-Digital-Umsetzers zu erzeugen.
Vorteilhaft an diesem Ausführungsbeispiel ist, dass das zweite digitale Signal so erzeugt werden kann, dass ein Strom des zweiten Digital-Analog-Umsetzers, der auf dem zweiten digitalen Signal basiert, einen Strom des Verstärkers derart kompensiert, d. h. anstelle des Verstärkers bereitstellt, so dass der Verstärker einen geringeren Ausgangsstrom bereitstellen kann und mithin die Anforderungen an den Verstärker bezüglich der Strombereitstellung verringert ist.
Weitere Ausführungsbeispiele der vorliegenden Erfindung beziehen sich auf einen Delta-Sigma-Modulator, bei dem die Steuerschaltung ausgebildet ist, um das zweite digitale Signal so bereitzustellen, dass der Offset des zweiten digitalen Signals zu einem Zeitpunkt, an dem das erste digitale Signal den Nullwert verlässt, variiert wird.
Vorteilhaft an diesem Ausführungsbeispiel ist, dass basierend auf einem variierendem Offset das zweite digitale Signal auch zu Zeiten, in denen das erste digitale Signal zu dem Nullwert zurückgekehrt ist, von Null verschieden sein kann und so über die gesamte Zeitspanne eine höhere Ladungsmenge zur Kompensation des Verstärkerstroms bereitstellbar ist. Damit kann eine erhöhte Kompensation des Verstärkerstroms und mithin ein weiter reduzierter Verstärkerstrom erreicht werden. Ferner kann das zweite digitale Signal für Zeiten, in denen das erste digitale Signal zu dem Nullwert zurückgekehrt ist, und für Zeiten, in denen die Pulse des ersten digitalen Signals einen von Null verschiedenen Wert annehmen können, verschieden berechnet werden, etwa durch den variablen Offset.
Weitere Ausführungsbeispiele schaffen Delta-Sigma-Modulatoren, bei denen die Steuerschaltung ausgebildet ist, um den Offset des zweiten digitalen Signals so zu bestimmen, dass er einer Abschätzung des Eingangssignals entspricht.
Vorteilhaft an diesem Ausführungsbeispiel ist, dass zu Zeitpunkten an denen das erste digitale Signal den Nullwert aufweist mittels des zweiten digitalen Signals eine Kompensation des Eingangssignals erfolgen kann und dass diese Kompensation mittels des variablen Offsets erfolgen kann, wodurch sich eine Amplitude des Stroms, der durch den Verstärker geliefert werden muss, verringert ist.
Weitere Ausführungsbeispiele der vorliegenden Erfindung schaffen einen Delta-Sigma-Modulator, der ferner eine Filterschaltung aufweist, die mit dem zweiten Digital-Analog-Umsetzer gekoppelt ist und die ausgebildet ist, um einen Mittelwert des ersten digitalen Signals über eine Anzahl von Zeitschritten bereitzustellen, wobei eine Auflösung des zweiten Digital-Analog-Umsetzers größer ist als eine Auflösung des ersten Digital-Analog-Umsetzers.
Vorteilhaft an diesem Ausführungsbeispiel ist, dass das zweite digitale Signal so erzeugt werden kann, dass ein Spitze-zu-Spitze Wert des Verstärkerstroms weiter reduzierbar ist, indem ein Verstärkerstrom, der auf Quantisierungsfehlern des Analog-Digital-Umsetzers basiert, durch die Mittelung bzw. Mittelwertbildung reduziert werden kann.
Weitere Ausführungsbeispiele der vorliegenden Erfindung beziehen sich auf ein Verfahren und ein Computerprogramm zum Bereitstellen eines Ausgangssignals basierend auf einem Eingangssignal.
Kurzbeschreibung der Figuren
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen erläutert. Es zeigen:
1 ein schematisches Blockschaltbild eines Delta-Sigma-Modulators zum Bereitstellen eines Ausgangssignals basierend auf einem Eingangssignal gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
2a die Eingangssignale der Integratorschaltung in 1 in einem Strom-Zeit-Diagramm über eine Zeit t, die fünf Perioden aufweist.
2b ein schematisches Strom-Zeit-Diagramm mit einem Verlauf eines Verstärkerstroms eines Systems das zum Stand der Technik gehört und welches lediglich den ersten DAC aufweist;
2c ein schematisches Strom-Zeit-Diagramm mit einem Verlauf des Stroms des zweiten DAC aus 1 und eines resultierenden Verstärkerstroms gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
3a eine detaillierteres Strom-Zeit-Diagramm des Stroms I_DAC aus 2a. Die Abszisse des Graphen ist eine Zeitachse mit den Zeitschritten t = 0 bis t = 10, wobei je zwei aufeinanderfolgende Zeitschritte eine Periode bilden.
3b eine detaillierteres Strom-Zeit-Diagramm der Stromverläufe aus 2c mit der gleichen Abszisse wie 3a.
4 ein schematisches Blockschaltbild eines Delta-Sigma-Modulators gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung.
5a eine schematisches Strom-Zeit-Diagramm eines Signalverlaufs des Stroms I_DAC und des Eingangssignals I_IN gemäß 2a.
5b eine schematisches Strom-Zeit-Diagramm, dessen Ordinate eine Stromstärke I und dessen Abszisse die Zeitachse t gemäß den 2a–c, 3a, 3b und 5a beschreibt.
6 ein Strom-Zeit-Diagramm analog zu 3b, mit beispielhaften Stromverläufen, wie sie bspw. mit einer in 4 beschriebenen Filterung des Ausgangssignals erhalten werden können;
7 eine schematische Darstellung eines Graphen an dessen Abszisse die Zeit und an dessen Ordinate Stromwerte angetragen sind und in dem der der Verlauf eines geschätzten Stroms I_SCHÄTZ dargestellt ist, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
8 einen Delta-Sigma-Modulator, gemäß dem Stand der Technik;
9 eine schematische Darstellung der Unterschiede zwischen NRZ und RZ Pulsen gemäß dem Stand der Technik;
10 ein schematisches Blockschaltbild eines weiteren Delta-Sigma-Modulators gemäß dem Stand der Technik;
11a ein schematisches Strom-Zeit-Diagramm der Eingangssignale I_DAC und I_IN analog den 2a und 5a; und
11b ein schematisches Strom-Zeit-Diagramm über die Zeit t, das Verläufe von DAC-Strömen und eines daraus resultierenden Verstärkerstroms gemäß dem Delta-Sigma-Modulators aus 10 darstellt.
Detaillierte Beschreibung von Ausführungsbeispielen der vorliegenden Erfindung
Bevor nachfolgend Ausführungsbeispiele der vorliegenden Erfindung im Detail anhand der Zeichnungen näher erläutert werden, wird darauf hingewiesen, dass identische, funktionsgleiche oder gleichwirkende Elemente, Objekte und/oder Strukturen in den unterschiedlichen Figuren mit den gleichen Bezugszeichen versehen sind, so dass die in unterschiedlichen Ausführungsbeispielen dargestellte Beschreibung dieser Elemente untereinander austauschbar ist bzw. aufeinander angewendet werden kann.
1 zeigt ein schematisches Blockschaltbild eines Delta-Sigma-Modulators 100 zum Bereitstellen eines Ausgangssignals D_ADC basierend auf einem Eingangssignal (Eingang, engl. Input – In) I_IN. Der Delta-Sigma-Modulator 100 weist eine Integratorschaltung 110 auf, die ausgebildet ist, um eine analoge Form A_ADC des Ausgangssignals D_ADC an einem Integratorausgang 112 bereitzustellen.
Der Delta-Sigma-Modulator 100 weist ferner einen Analog-Digital-Umsetzer (Analog-to-Digital-Converter – ADC) 102 auf, der mit dem Integratorausgang 112 gekoppelt ist. Der ADC 102 ist ausgebildet, um das Ausgangssignal in einer analogen Form A_ADC zu empfangen, in eine digitale Form D_ADC zu überführen und das Ausgangssignal in der digitalen Form D_ADC bereitzustellen. Das bedeutet, dass der ADC 102 ausgebildet ist, um ein von der Integratorschaltung 110 an dem Integratorausgang 112 bereitgestelltes analoges Signal zu digitalisieren. Das Ausgangssignal existiert in einer analogen Form A_ADC und/oder einer digitalen Form D_ADC. Unter Vernachlässigung von Abweichungen zwischen den beiden Formen, beispielsweise durch Quantisierungsfehler, werden beide Signale als Ausgangssignal bezeichnet und sind bezüglich ihres Informationsgehaltes gleich.
Der Delta-Sigma-Modulator 100 umfasst einen ersten Digital-Analog-Umsetzer (Digital-to-Analog-Converter – DAC) 104, der mit einem Integratoreingang 114 gekoppelt ist. Der erste DAC 104 ist ausgebildet, um einen Strom I_DAC basierend auf einem ersten digitalen Signal D_DAC bereitzustellen bzw. aufzunehmen. In anderen Worten ist der Strom I_DAC eine analoge bzw. analogisierte Form des digitalen Signals D_DAC.
Der Delta-Sigma-Modulator 100 umfasst ferner einen zweiten DAC 106, der mit dem Integratorausgang 112 gekoppelt ist. Der zweite DAC 106 kann als Unterstützungs-DAC (engl. Support-DAC) beschrieben werden und ist ausgebildet, um einen Strom I_{SUPPORT_DAC} basierend auf einem zweiten digitalen Signal D_{SUPPORT_DAC} bereitzustellen bzw. aufzunehmen. In anderen Worten ist der Strom I_{SUPPORT_DAC} eine analoge bzw. analogisierte Form des digitalen Signals D_{SUPPORT_DAC}.
Das erste digitale Signal D_DAC ist ein return-to-zero – RZ – Signal bzw. ein auf Null zurückkehrendes Signal, das heißt es beschreibt Pulse, wobei das Signal zwischen den Pulsen auf einen Nullwert zurückkehrt. Das zweite digitale Signal D_{SUPPORT_DAC} beschreibt eine Überlagerung von Pulsen und eines variablen Offsets. Der Offset folgt dem Eingangssignal I_IN.
Der Delta-Sigma-Modulator 100 umfasst ferner eine Steuerschaltung 108. Die Steuerschaltung 108 ist mit dem ADC 102 gekoppelt und ausgebildet, um die digitale Form D_ADC des Ausgangssignals zu empfangen und basierend auf der digitalen Form D_ADC des Ausgangssignals das erste digitale Signal D_DAC und das zweite digitale Signal D_{SUPPORT_DAC} zu erzeugen.
Die Steuerschaltung 108 kann beispielsweise eine Hardware-Schaltung sein. Alternativ kann die Steuerschaltung 108 zumindest teilweise in Software implementiert sein, etwa in Form eines Mikrocontrollers, der an einem Eingang das Ausgangssignal D_ADC in digitaler Form empfängt und an einem oder mehreren Ausgängen das erste digitale Signal D_DAC und das zweite digitale Signal D_{SUPPORT_DAC} bereitstellt. Alternativ kann es sich bei der Steuerschaltung 108 um eine integrierte Schaltung, um einen programmierbaren Baustein (Feldprogrammierbares Gattergld, engl. Field Programmable Gate Array – FPGA) handeln.
Die Integratorschaltung umfasst eine Verstärkerschaltung 116 und ein Integrationsglied 118. Bei der Verstärkerschaltung 116 kann es sich beispielsweise um einen oder mehrere Operationsverstärker, einen oder mehrere Transistoren oder dergleichen bzw. eine Kombination davon handeln. Bei dem Integrationsglied 118 kann es sich beispielsweise um einen Kondensator oder eine kapazitive Schaltung handeln. Das Integrationsglied 118 ist zwischen einen Eingang und einen Ausgang der Verstärkerschaltung 116 gekoppelt. Wird das Eingangssignal I_IN beispielsweise an einem invertierenden Eingang der Verstärkerschaltung 116 angelegt, wenn die Verstärkerschaltung 116 ein Operationsverstärker ist, so ist das Integrationselement 118 ebenfalls mit dem invertierenden Eingang der Verstärkerschaltung 116 verbunden. Der invertierende Verstärkereingang weist eine vernachlässigbare Stromaufnahme auf. Die Integratorschaltung 110 kann als Integrierer ausgeführt sein, der den Strom basierend auf der Differenz I_IN – I_DAC integriert. Die Verstärkerschaltung 116 ist aufgrund der Beschaltung ausgebildet, um den Verstärkerstrom I_VERSTÄRKER bereitzustellen oder aufzunehmen, mit dem die Integratorschaltung 118 beaufschlagt wird, soweit dieser Strom, bspw. ausgedrückt durch I_VERSTÄRKER = I_DAC – I_IN + I_{SUPPORT_DAC} nicht von dem zweiten DAC bzw. dem Strom I_{SUPPORT_DAC} ausgeglichen wird.
Die Steuerschaltung 108 ist ausgebildet, um das erste digitale Signal D_DAC so bereitzustellen, dass der resultierende Strom I_DAC den Eingangsstrom I_IN zumindest teilweise zu kompensieren und, um eine Ausgangsspannung des Verstärkers klein zu halten. Dies kann zu einem verringerten Verstärkerstrom I_VERSTÄRKER führen.
Die Steuerschaltung 108 ist ausgebildet, um das zweite digitale Signal D_{SUPPORT_DAC} so bereitzustellen dass der Ausgangsstrom I_VERSTÄRKER reduziert oder minimal wird. Ein Strom bzw. eine Ladungsmenge, die pro Bit des digitalen Signals D_{SUPPORT_DAC} von dem zweiten DAC 106 bereitgestellt wird, kann beispielsweise herstellerseitig oder im Zuge einer Kalibrierungsroutine ermittelt werden, so dass dieser Wert der Steuerschaltung 108 bereitgestellt oder in dieser hinterlegt werden kann, etwa, wenn die Steuerschaltung einen Speicher aufweist. Abhängig davon, welche Ladungsmengen die Steuerschaltung 108 als an dem Ausgang der Integratorschaltung 110 in Form des Stroms I_{SUPPORT_DAC} bereitzustellen ermittelt, ist die Steuerschaltung 108 ausgebildet, eine entsprechende Bitfolge des zweiten digitalen Signals D_{SUPPORT_DAC} zu erzeugen.
Ein schematischer Verlauf des Verstärkerstroms I_VERSTÄRKER ist in der 2c dargestellt.
Das erste digitale Signal D_DAC ist ein RZ Signal. Dies kann so formuliert werden, dass ein Puls bzw. eine Dauer eines (theoretischen) DAC NRZ Pulses mittels eines Faktors a reduziert ist, wobei der Faktor a in einem Bereich von größer als null bzw. 0% und kleiner als 1 bzw. 100% beliebig ist. Für einen RZ Puls, der nach der halben Pulsdauer zu einem Nullwert zurückkehrt, bedeutet dies, dass der Faktor a einem Wert von 0,5 bzw. 50% entspricht.
Ein zurück zu koppelnder Strom, welcher eine Kompensation des Verstärkerstroms I_VERSTÄRKER ermöglicht, kann von der Steuerschaltung 108 bspw. mittels der Vorschrift I_{DAC_NRZ}·T_PERIODE = I_{DAC_RZ}·a·T_PERIODE (2) bestimmt werden, wobei T_PERIODE eine Periodendauer des entsprechenden Signaltakts oder Bits beschreibt. Umgeformt ergibt sich I_{DAC_NRZ} = I_{DAC_RZ}·a (3)
Das bedeutet, dass der Strom I_{DAC_RZ} mittels des Faktors 1/a gegenüber einem Strom I_{DAC_NRZ}, der benötigt werden würde, wenn der erste DAC 104 NRZ Pulsen empfangen würde, erhöht ist.
Die Steuerschaltung 108 ist ausgebildet, um den DAC 104 mit dem ersten digitalen Signal D_DAC anzusteuern, das ein RZ Signal ist. Das RZ Signal weist eine Phase 1 auf, in der das erste digitale Signal D_DAC einen Wert von ungleich null aufweisen kann, das heißt der DAC ist aktiv. Die Steuerschaltung 108 ist ferner ausgebildet, um das zweite digitale Signal D_{SUPPORT_DAC} so bereitzustellen, dass die Beziehung I_{SUPPORT_DAC} = –I_{DAC_RZ} + I_{DAC_NRZ} (4) im Wesentlichen erfüllt ist. Die Beziehung kann bspw. als im Wesentlichen erfüllt bezeichnet werden, wenn das tatsächliche Ergebnis, das heißt der Strom I_{SUPPORT_DAC} eine Abweichung von weniger als 5%, weniger als 10% oder weniger als 50% zu dem Ergebnis der Formel (4) aufweist.
Das zweite digitale Signal D_{SUPPORT_DAC} weist ferner eine Phase 2 auf, in der das erste digitale Signal D_DAC zu dem Nullwert zurückgekehrt ist, das bedeutet, dass der erste DAC 104 aus bzw. inaktiv ist. Die Steuerschaltung 108 ist ausgebildet, um das zweite digitale Signal D_{SUPPORT_DAC} so bereitzustellen, dass für die Phase 2 eine Beziehung I_{SUPPORT_DAC} = I_{DAC_NRZ} = –aI_{DAC_RZ} (5) im Wesentlichen erfüllt ist. Die Beziehung kann bspw. als im Wesentlichen erfüllt bezeichnet werden, wenn das tatsächliche Ergebnis, das heißt der Strom I_{SUPPORT_DAC} eine Abweichung von weniger als 5%, weniger als 10% oder weniger als 50% zu dem Ergebnis der Formel (5) aufweist.
Alternativ oder zusätzlich kann der Strom I_{SUPPORT_DAC} kann auch als Kombination des invertierten RZ Feedbackstromes und einer Abschätzung des Eingangssignals aufgefasst werden. Das bedeutet, dass obige Gleichung (4) I_{SUPPORT_DAC} = –I_{DAC_RZ} + I_{DAC_NRZ} (4)
Für Phase 1 als I_{SUPPORT_DAC} = –I_{DAC_RZ} + I_{IN_ABGESCHÄTZT} (6) darstellbar ist.
Im einfachsten Fall, beispielsweise bei einem Multi-bit-Delta-Sigma-Modulator kann in Phase 1 I_{IN_ABGESCHÄTZT} = I_{DAC_NRZ} gelten.
Der Delta-Sigma-Modulator kann beispielsweise als Multi-bit Delta-Sigma-Modulator eingesetzt werden.
In anderen Worten kann der zweite DAC 106 als Unterstützungs-Digital-Analog-Umsetzer für Delta-Sigma-Analog-Digital-Wandler mit Return-to-Zero Rückkopplung beschrieben werden. Das zweite digitale Signal D_{SUPPORT_DAC} beschreibt eine Ansteuerung des zweiten DAC 106 zur Unterstützung eines Verstärkers. Die Ansteuerung ist so ausgelegt, dass die Geschwindigkeit und der Ausgangsstrom eines Verstärkers reduziert werden kann. Somit ist eine Energieeinsparung möglich.
Die 2a–c zeigen verschiedene Stromverläufe über eine gemeinsame Zeitachse zur Verdeutlichung unterschiedlicher Stromsignale.
2a zeigt die Eingangssignale I_DAC und I_IN der Integratorschaltung 110 in 1 über eine Zeit t, die fünf Perioden, das heißt Pulsintervalle, P₁–P₅ aufweist. Die Perioden P₁–P₅ sind je ein Taktzyklus des ersten digitalen Signals und mithin des Stromverlaufs I_DAC. Die Amplitude des Stroms I_DAC nimmt beispielhaft mit sinkender Amplitude des Eingangssignals I_IN ab, das bedeutet, dass das erste digitale Signal bzw. eine Amplitude des ersten digitalen Signals dem Eingangssignal folgt. I_IN kann bspw. ein Sensorsignal eines Sensors sein. Basierend auf einem Messwert des Sensors kann I_IN beliebige Werte annehmen.
Das zweite digitale Signal und mithin der Stromverlauf I_{SUPPORT_DAC} ist taktsynchron zum ersten digitalen Signal. Jede der Perioden weist eine Phase 1 (Ph1) und eine Phase 2 (Ph2) auf, wobei die jeweils erste Phase dadurch gekennzeichnet ist, dass der erste DAC aktiv ist, das heißt bei einem entsprechenden Eingangssignal I_IN eine Signalamplitude ungleich null aufweisen kann. In Phase 2 ist der erste DAC inaktiv, so dass das Signal I_DAC zu dem Nullwert zurückkehrt. Der Strom I_IN weist einen kontinuierlichen Verlauf auf, der sich gegenüber dem Strom I_DAC nur langsam ändert.
2b zeigt einen Verlauf eines Verstärkerstroms I*_VERSTÄRKER eines Systems, welches lediglich den ersten DAC, jedoch keinen zweiten DAC aufweist und als ein Delta-Sigma-Modulator ohne Support-DAC beschrieben werden kann. Ein solches System ist beispielhaft in 8 dargestellt. Der Verstärkerstrom I*_VERSTÄRKER kann gemäß Formel 1 berechnet werden. Der Verstärkerstrom I*_VERSTÄRKER weist einen Maximalwert I*_max und einen Spitze-Spitze-(engl. Peak-to-Peak – pp)Wert I*_pp auf. Ein maximaler Spitze-Spitze-Wert des Verstärkerstroms kann einen Auslegungsgrundlage für einen maximal von dem Verstärker bereitzustellenden Strom sein.
2c zeigt einen Verlauf des Stroms I_{SUPPORT_DAC} des zweiten DAC 106 aus 1 und einem resultierenden Verstärkerstrom I_VERSTÄRKER. Der Strom I_{SUPPORT_DAC} kann für die Phase 1 und Phase 2 gemäß den Formeln (4) und (5) berechnet werden. Offsetwerte O₁, O₂ und O₅ an der Ordinate weisen für die erste und die zweite Periode P₁ und P₂ den jeweiligen, für jede Periode variablen, Offset auf. Die Offsetwerte O₁, O₂ und O₅ können gemäß Formel (5) berechnet werden. Bei einer über die Zeit abfallenden Amplitude des Eingangssignals I_IN können auch die Offsetwerte O₁–O₅ abnehmende Werte aufweisen. In anderen Worten kann der variable Offset des zweiten digitalen Signals dem Eingangssignal I_IN folgen, da auch I_{DAC_NRZ} bzw. I_{DAC_RZ} dem Eingangssignal folgen.
In anderen Worten kann das digitale Signal D_ADC beispielsweise eine Abschätzung des Eingangssignals I_IN sein. Somit kann der variable Offset einer Abschätzung des Eingangsstroms bzw. des Eingangssignals entsprechen. Alternativ oder zusätzlich kann der variable Offset auch eine Abschätzung des Ausgangssignals D_ADC des Analog-Digital-Umsetzers entsprechen.
Eine entsprechende Steuerschaltung, etwa die Steuerschaltung 108, kann ausgebildet sein, um das zweite digitale Signal, auf dessen Basis der Strom I_{SUPPORT_DAC} bereitgestellt wird, so zu erzeugen, dass der variable Offset zu Zeitpunkten variiert wird, an denen das erste digitale Signal, vergleiche I_DAC in 2a, den Nullwert verlässt. Die Steuerschaltung kann ferner ausgebildet sein, um den Offset während einer Periode P₁–P₅ unverändert, das heißt konstant, zu lassen. Alternativ ist ebenfalls vorstellbar, dass die Steuerschaltung ausgebildet ist, um den variablen Offset auch während der Perioden P₁–P₅ zu variieren, etwa um Stromspitzen des Verstärkerstroms zu reduzieren oder zu vermeiden. Mit Ausnahme der Periode P₄ weist das Signal I_{SUPPORT_DAC} während einer Periode P₁–P₅ einen Vorzeichenwechsel zu Zeitpunkten, an denen das erste digitale Signal bzw. der dadurch induzierte oder generierte Strom I_DAC zu dem Nullwert zurückkehrt, auf.
Zu Beginn der Periode P₄ ist das Eingangssignal I_IN in etwa null, vergleiche 2a. Dadurch kann der Strom I_DAC mit einem Wert von null über diese Periode resultieren, etwa wenn I_DAC eine, gegebenenfalls skalierte, Schätzung des Eingangssignals I_IN ist und dieses den Wert von etwa null aufweist. Folglich kann eine Kompensation des Stroms I_DAC entfallen, so dass der Strom I_{SUPPORT_DAC} in Periode 4 Werte von null aufweisen kann.
Ein maximaler Verstärkerstrom I_max eines Delta-Sigma-Modulators, wie er beispielsweise in 1 dargestellt ist, kann geringer sein, als der maximale Verstärkerstrom I*_max. Ein maximaler Spitze-Spitze-Wert I_pp kann geringer sein, als der Spitze-Spitze-Wert I*_pp. Das heißt, dass ein Hinzufügen eines unabhängigen Unterstützungs-DAC (Support-DAC) den maximalen Verstärkerstrom I_max bzw. den Verstärkerstrom I_VERSTÄRKER und/oder den Spitze-Spitze Strom I_pp reduzieren kann. Ein reduzierter Verstärkerstrom ermöglicht schnellere Taktzyklen der Signale.
Die Steuerschaltung ist ausgebildet, um das zweite digitale Signal so bereitzustellen, dass der Strom I_{SUPPORT_DAC} durch das zweite digitale Signal an dem Verstärkerausgang in etwa taktsynchron zu dem Strom durch das erste digitale Signal ist. Das bedeutet, dass das erste und das zweite digitale Signal so von der Steuerschaltung bereitgestellt werden, dass eventuelle Zeitunterschiede zwischen einem Pfad „Steuerschaltung, erster DAC, Verstärker” hin zum Verstärkerausgang und einem Pfad „Steuerschaltung, zweiter DAC” hin zum Verstärkerausgang vernachlässigbar sind. Vernachlässigbar bedeutet, dass ein eventueller Zeitversatz (Jitter) und mithin möglicherweise Stromschwankungen oder Stromspitzen die Systemstabilität nicht beeinträchtigen. Eine akzeptable Obergrenze des Jitters zwischen dem ersten digitalen Signal und dem zweiten digitalen Signal bzw. der daraus resultierenden Ströme kann am Verstärkerausgang beispielsweise bei 1%, 5% oder 10% der Periodendauer liegen.
Das zweite digitale Signal, vergleiche I_{SUPPORT_DAC}, kann als mit einem variablen Offset O_1,2,5 versehenes, invertiertes erstes digitales Signal, bzw. daraus resultierender Strom bezeichnet werden. Somit kann das zweite digitale Signal als dem ersten digitalen Signal folgend beschrieben werden.
3a zeigt eine detaillierte Darstellung des Stroms I_DAC aus 2a. Die Abszisse des Graphen ist eine Zeitachse mit den Zeitschritten t = 0 bis t = 10, wobei je zwei aufeinanderfolgende Zeitschritte eine Periode P₁–P₅ bilden. Das bedeutet, dass die Periode P₁ von T = 0 bis T = 2 und die Periode P₂ von T = 2 bis T = 4, usw. dauert. Die Ordinate des Graphen zeigt normierte Stromwerte I. In Periode P₁ weist I_DAC eine normierte Amplitude I_DAC1 mit einem Wert von 3 auf. In Periode P₂ weist I_DAC eine normierte Amplitude I_DAC2 mit einem Wert von 2 auf. In der Periode P₃ weist I_DAC eine normierte Amplitude I_DAC3 mit einem Wert von 1 auf. In Periode P₄ weist I_DAC eine normierte Amplitude I_DAC4 mit einem Wert von null auf. In Periode P₅ weist I_DAC eine normierte Amplitude I_DAC5 mit einem Wert von 1 und einem negativen Vorzeichen auf.
3b zeigt eine detailliertere Darstellung des Graphen aus 2c mit der gleichen Abszisse wie 3a. Das Signal I_{SUPPORT_DAC} weist in Periode P₁ einen Hub, das heißt einen Spitze-zu-Spitze Wert von Δ₁ zwischen +1,5 und –1,5, das heißt einen Wert von 3 auf, was in 3 der normierten Amplitude I_DAC1 entspricht. Der Offset O₁ weist einen Wert von 1,5 auf. Dies kann beispielsweise basierend auf einer mittels des Faktors a = 0,5 reduzierten Pulsbreite multipliziert mit der normierten Amplitude I_DAC1 = 3 erhalten werden. Ein Signalhub Δ₂ in Periode P₂ weist einen Wert von 2 auf, was der normierten Amplitude I_DAC2 in 3a entspricht. Das bedeutet, dass der variable Offset einer Periode P₁–P₅ der halbe Wert der jeweiligen normierten Amplitude I_DAC1–5 unter Berücksichtigung des Vorzeichens des Stroms I_DAC ersten DACs, etwa des DACs 104, sein kann und ein Signalhub Δ₁–Δ₅ dem Signalhub bzw. der normierten Amplitude I_DAC1–5 entsprechen, so dass das zweite digitale Signal, bzw. der daraus resultierende Strom dem ersten digitalen Signal bzw. dem daraus resultierenden Strom folgen kann.
4 zeigt ein schematisches Blockschaltbild eines Delta-Sigma-Modulators 400 gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung. Der Delta-Sigma-Modulator 400 weist die Integratorschaltung 110 auf, die mit dem Analog-Digital-Umsetzer 102 gekoppelt ist. Der Delta-Sigma-Modulator 400 weist einen Digital-Analog-Umsetzer 404 auf, der mit dem Integratoreingang 114 gekoppelt ist. Der DAC 404 ist ausgebildet, um einen Strom I'_DAC basierend auf einem ersten digitalen Signal D'_DAC bereitzustellen. Der Delta-Sigma-Modulator 400 weist ferner einen Digital-Analog-Umsetzer 406 auf, der mit dem Integratorausgang 112 gekoppelt ist. Der DAC 406 ist ausgebildet, um einen Strom I'_{SUPPORT_DAC} basierend auf einem zweiten digitalen Signal D'_{SUPPORT_DAC} bereitzustellen.
Der Delta-Sigma-Modulator 400 weist eine Steuerschaltung 408 auf, die mit dem ADC 102 gekoppelt ist. Die Steuerschaltung 408 ist ausgebildet, um das erste digitale Signal D'_DAC und das zweite digitale Signal D'_{SUPPORT_DAC} zu erzeugen. Die Steuerschaltung 408 ist mit dem DAC 404 und dem DAC 406 verbunden. Die Steuerschaltung 408 weist eine Filterschaltung 409 auf, die mit dem ADC 102 verbunden ist. Die Filterschaltung 409 ist eine digitale Filterschaltung und ausgebildet, um die digitale Version D'_ADC des Ausgangssignals D_ADC zu empfangen und, um einen Mittelwert des Ausgangssignals über eine Anzahl von Zeitschritten, das heißt Pulsdauern oder Perioden, zu bilden. Beispielsweise kann die Filterschaltung 409 ausgebildet sein, um einen Mittelwert über zwei Perioden, drei Perioden, fünf Perioden oder eine beliebige andere Anzahl von Perioden zu bilden. Alternativ kann die Filterschaltung 409 auch als eine analoge Filterschaltung ausgeführt sein und mit einer Eingangsseite des ADC 102 bzw. einer Ausgangsseite der Integratorschaltung 110 verbunden sein, so dass die Filterschaltung 409 ausgebildet sein kann, um eine analoge Version des Ausgangssignals A'_ADC zu empfangen und den Mittelwert über eine Anzahl oder einen Zeitraum von Analogwerten bildet.
Dies ermöglicht, dass in Formel 6 I_{IN_ABGESCHÄTZT} mittels der Filterung von D'_ADC oder A'_ADC ein Fehler des Signals, das heißt eine Abweichung zwischen dem Schätzwert und dem tatsächlichen Eingangssignal I_IN, reduziert bzw. eine Genauigkeit erhöht werden kann. Dies ermöglicht die Verwendung des Delta-Sigma-Modulators als Single-bit Delta-Sigma-Modulator.
Der DAC 406 weist eine höhere Auflösung auf als der DAC 404. Ist die Filterschaltung 409 beispielsweise ausgebildet, um einen Mittelwert des Ausgangssignals D'_ADC über zwei Perioden zu bilden, so weist der DAC 406 eine um zumindest 1 Bit höhere Auflösung auf als der DAC 404. Eine gegenüber dem DAC 404 erhöhte Auflösung des DAC 406 ermöglicht eine Darstellung von Zwischenwerten des Wertebereichs des DAC 404 und mithin eine Generierung von Stromamplituden des Stroms I'_{Support_DAC}, die zwischen den Quantisierungsstufen des Signals D'_DAC bzw. den Stromamplituden des Stroms I'_DAC liegen.
Alternativ kann die Filterschaltung 409 auch eine eigenständige Komponente sein und zwischen der Steuerschaltung 408 und dem ADC 102 angeordnet sein. Dann kann beispielsweise die Steuerschaltung 408 die Steuerschaltung 108 sein. Weist der DAC 406 eine höhere Auflösung auf als der DAC 104, so kann der DAC 404 auch der DAC 104 sein. Weist der DAC 404 oder der DAC 104 eine geringere Auflösung auf als der DAC 106, so kann der DAC 406 auch der DAC 106 sein.
In anderen Worten kann in Formel (6) I_{IN_ABGESCHÄTZT} durch die Mittelwertbildung über zwei oder mehrere Werte von D'_ADC gebildet werden. Dadurch kann eine Reduzierung des maximalen Stroms oder des Spitze-zu-Spitze Wertes am Verstärkerausgang um einen Faktor, beispielsweise 2, ermöglicht werden.
5a zeigt einen Signalverlauf des Stroms I_DAC und des Eingangssignals I_IN gemäß 2a.
5b zeigt eine schematische Darstellung eines Graphen, dessen Ordinate eine Stromstärke I und dessen Abszisse die Zeitachse t gemäß den 2a–c, 3 und 5a beschreibt.
Ein Verlauf des Verstärkerstroms I'_VERSTÄRKER zeigt schematisch eine mögliche Reduktion eines maximalen Spitze-Spitze Wertes I'_pp durch Verwendung eines Delta-Sigma-Modulators, wie etwa dem Delta-Sigma-Modulator 400. Bei gleichen Signalen I_DAC und I_IN kann ein Spitze-Spitze Wert I'_pp des Verstärkerstroms kleiner sein als der Spitze-Spitze-Wert I_pp in 2c, etwa da die negativen Werte des Stroms I_VERSTÄRKER entfallen.
Der Verstärkerstrom I'_VERSTÄRKER kann auch als Ausgangsstrom basierend auf einem Delta-Sigma-Modulator mit Unterstützungs- bzw. Support DAC-Tiefpassfilter in der Eingangssignalabschätzung beschrieben werden.
Vorteilhaft an den beschriebenen Ausführungsbeispielen ist, dass die Anforderungen an den Ausgangsstrom des Verstärkers bzw. der Verstärkerschaltung 116 im Falle eines Multi-bit Delta-Sigma-Modulators stark reduziert werden können. Dabei können die Vorteile des Multi-bit Delta-Sigma-Verfahrens, das heißt ein geringerer Ausgangsstrom, auch bei einer Verwendung von „return-to-zero”-Pulsen genutzt werden. Dies war bislang nur bei „non-return-to-zero”-Pulsen möglich. Durch RZ Pulse kann eine höhere Linearität erreicht werden, da der Einfluss der Ein- und Ausschaltzeiten geringer ist oder da eine Anzahl von Signalflanken erhöht ist, so dass eine Synchronisation basierend auf den Signalflanken vereinfacht ist. Das bedeutet, dass die Stromaufnahme des Verstärkers verringert werden kann und/oder Eingangsströme verarbeitet werden können, die mit bisherigen Delta-Sigma-Modulatoren nicht verarbeitet werden konnten, da beispielsweise ein basierend auf dem Eingangsstrom benötigter Ausgangsstrom zu groß für den jeweiligen Verstärker bzw. Verstärkerschaltung wäre. Die beschriebenen Ausführungsbeispiele können beispielsweise als Sigma-Delta-ADCs für eine Strommessung oder für eine Ladungsmessung in Form des Eingangssignals verwendet werden.
6 zeigt ein Strom-Zeit-Diagramm analog zu 3b, mit beispielhaften Stromverläufen I'_{SUPPORT_DAC} und I'_VERSTÄRKER, wie sie bspw. mit der in 4 beschriebenen Filterung des Ausgangssignals D'_ADC erhalten werden können, über die Perioden P₁–P₅. Das Eingangssignal I_IN und der Strom des ersten DAC I_DAC sind gegenüber der 3b unverändert.
Wie es beispielhaft für die Periode P₂ gezeigt ist, bleiben die variablen Offsets gegenüber den ungefilterten digitalen Signalen, wie es in der 1 beschrieben ist, unverändert. Beispielsweise weist O₂ eine normierten Amplitude von 1,0 auf und ist gegenüber O₂ in 3b unverändert. Gegenüber der Darstellung in der 3b sind jedoch die Hübe der Signale, etwa Δ'₂ verändert. Die Veränderung kann aus der Bildung des Mittelwerts des Signals D'_ADC bzw. dem tiefpassgefilterten Signal I_{DAC_NRZ} resultieren. Basierend auf dem geringeren Wert des Kompensationsstroms (beispielsweise ca. –0,75 in 6 gegenüber –1 in 3b) kann der resultierende Restfehler in Form des Verstärkerstroms I'_VERSTÄRKER in seiner Amplitude um den Wert der Verringerung, also in etwa 0,25, verschoben sein. Gegenüber den Ausführungen in 3b bedeutet dies, dass ein Strom, der von dem Verstärker bereitgestellt werden muss, von einem Wert zwischen –0,25 und +0,25 auf einen Wert zwischen 0 und 0,25 reduzierbar ist, so dass die Anforderungen an den Verstärker bezüglich des bereitzustellenden Maximalstroms oder Spitze-Spitze-Stroms weiter reduziert werden können. Damit kann eine geringere Baugröße des Verstärkers erreicht werden.
Dabei können die beschriebenen Sigma-Delta-Modulatoren bzw. die Ansteuerung des Support-DACs sowohl für Multi-bit als auch für Single-bit Delta-Sigma-ADCs eingesetzt werden. Ein Einsatz bei einem Multi-bit ADC kann gegenüber einem Einsatz in einem Single-bit ADC deutlich effektiver sein. Durch die gegenüber Single-bit ADC erhöhte Auflösung kann eine genauere Abschätzung der Ausgangssignale ermöglicht werden, so dass ebenfalls eine genauere Abschätzung des Verstärkerstroms ermöglicht wird. Eine genauere Abschätzung ermöglicht geringere Fehler bzw. Abweichungen, bspw. Quantisierungsfehler, so dass bei Multi-bit ADC ein geringerer Verstärkerstrom erforderlich sein kann, der dann durch die dargestellten Ausführungsbeispiele weiter reduzierbar ist.
Prinzipiell kann das Verfahren der gezielten Ansteuerung der Support-DAC auch für ADCs höherer Ordnung eingesetzt werden. Dies kann für alle ADC mit einem Stromeingang gelten.
7 zeigt eine schematische Darstellung eines Graphen an dessen Abszisse die Zeitachse und an dessen Ordinate Stromamplituden angetragen sind. Der Verlauf des Eingangssignals I_IN ist gegenüber den vorangegangenen Ausführungsbeispielen unverändert. Der Verlauf des Stroms I_{DAC_NRZ} ist eine Schätzung des Eingangssignals I_IN. In etwa der Hälfte einer jeden Periode P₁–P₅ entspricht der Wert von I_{DAC_NRZ} dem Wert von I_IN. Ein Verlauf I_SCHÄTZ beschreibt den Mittelwert von zwei aufeinanderfolgenden Werten des Stroms I_{DAC_NRZ}. I_SCHÄTZ weist jeweils einen Amplitudenwert zwischen dem Wert von I_{DAC_NRZ} der aktuellen Periode, etwa Periode P₂ und der vorangegangenen Periode, etwa Periode P₁, auf.
8 zeigt einen Delta-Sigma-Modulator, bei dem am Eingang einer Integratorschaltung 810, die beispielsweise die Integratorschaltung 110 sein kann, ein DAC 804, etwa der DAC 104 oder 404, angeordnet ist. Der DAC 804 ist ausgebildet, um das digitale Signal D_DAC zu empfangen. Die Integratorschaltung 810 ist ausgebildet, um den Verstärkerstrom I*_VERSTÄRKER bereitzustellen. Ein Analog-Digital-Umsetzer 802 ist ausgebildet, um basierend auf dem Verstärkerstrom I*_VERSTÄRKER ein digitales Ausgangssignal D*_ADC bereitzustellen.
9 zeigt eine schematische Darstellung der Unterschiede zwischen NRZ und RZ Pulsen. NRZ Pulse weisen während einer jeweiligen Periode P'₁–P'₆ eine jeweils unveränderte Amplitude auf. RZ Pulse kehren nach einem der Teil der Periode P'₁–P'₆ zu dem Nullwert zurück, bevor in der nächsten Periode ein neuer Amplitudenwert von dem entsprechenden Signal angenommen wird. Ein Anteil an der Periode P'₁–P'₆ in welcher das Signal einen Wert von ungleich null annehmen kann, kann als der Faktor a beschrieben werden.
10 zeigt ein schematisches Blockschaltbild eines Delta-Sigma-Modulators gemäß dem Stand der Technik. Ein zweiter DAC 1002 ist mit einem Ausgang einer Integratorschaltung 1010 verbunden. Ein DAC 1004 ist mit einem Eingang der Integratorschaltung 1010 verbunden. Der DAC 1002 ist ausgebildet, um das mittels eines Invertierens 1006 invertierte Signal D_DAC zu empfangen, was zu einem Verstärkerstrom I**_VERSTÄRKER führt, der in etwa dem invertierten Eingangsstrom I_IN entspricht, wie es in der 11 dargestellt ist.
11a zeigt die Eingangssignale I_DAC und I_IN analog den 2a und 5a. 11b zeigt über eine Zeitachse t die Verläufe der Ströme I**_DAC und eines daraus resultierenden Verstärkerstroms I**_VERSTÄRKER.
Obwohl manche Aspekte im Zusammenhang mit einer Vorrichtung beschrieben wurden, versteht es sich, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, sodass ein Block oder ein Bauelement einer Vorrichtung auch als ein entsprechender Verfahrensschritt oder als ein Merkmal eines Verfahrensschrittes zu verstehen ist. Analog dazu stellen Aspekte, die im Zusammenhang mit einem oder als ein Verfahrensschritt beschrieben wurden, auch eine Beschreibung eines entsprechenden Blocks oder Details oder Merkmals einer entsprechenden Vorrichtung dar.
Je nach bestimmten Implementierungsanforderungen können Ausführungsbeispiele der Erfindung in Hardware oder in Software implementiert sein. Die Implementierung kann unter Verwendung eines digitalen Speichermediums, beispielsweise einer Floppy-Disk, einer DVD, einer Blu-ray Disc, einer CD, eines ROM, eines PROM, eines EPROM, eines EEPROM oder eines FLASH-Speichers, einer Festplatte oder eines anderen magnetischen oder optischen Speichers durchgeführt werden, auf dem elektronisch lesbare Steuersignale gespeichert sind, die mit einem programmierbaren Computersystem derart zusammenwirken können oder zusammenwirken, dass das jeweilige Verfahren durchgeführt wird. Deshalb kann das digitale Speichermedium computerlesbar sein. Manche Ausführungsbeispiele gemäß der Erfindung umfassen also einen Datenträger, der elektronisch lesbare Steuersignale aufweist, die in der Lage sind, mit einem programmierbaren Computersystem derart zusammenzuwirken, dass eines der hierin beschriebenen Verfahren durchgeführt wird.
Allgemein können Ausführungsbeispiele der vorliegenden Erfindung als Computerprogrammprodukt mit einem Programmcode implementiert sein, wobei der Programmcode dahin gehend wirksam ist, eines der Verfahren durchzuführen, wenn das Computerprogrammprodukt auf einem Computer abläuft. Der Programmcode kann beispielsweise auch auf einem maschinenlesbaren Träger gespeichert sein.
Andere Ausführungsbeispiele umfassen das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren, wobei das Computerprogramm auf einem maschinenlesbaren Träger gespeichert ist.
Mit anderen Worten ist ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens somit ein Computerprogramm, das einen Programmcode zum Durchführen eines der hierin beschriebenen Verfahren aufweist, wenn das Computerprogramm auf einem Computer abläuft. Ein weiteres Ausführungsbeispiel der erfindungsgemäßen Verfahren ist somit ein Datenträger (oder ein digitales Speichermedium oder ein computerlesbares Medium), auf dem das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren aufgezeichnet ist.
Ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens ist somit ein Datenstrom oder eine Sequenz von Signalen, der bzw. die das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren darstellt bzw. darstellen. Der Datenstrom oder die Sequenz von Signalen kann bzw. können beispielsweise dahin gehend konfiguriert sein, über eine Datenkommunikationsverbindung, beispielsweise über das Internet, transferiert zu werden.
Ein weiteres Ausführungsbeispiel umfasst eine Verarbeitungseinrichtung, beispielsweise einen Computer oder ein programmierbares Logikbauelement, die dahin gehend konfiguriert oder angepasst ist, eines der hierin beschriebenen Verfahren durchzuführen.
Ein weiteres Ausführungsbeispiel umfasst einen Computer, auf dem das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren installiert ist.
Bei manchen Ausführungsbeispielen kann ein programmierbares Logikbauelement (beispielsweise ein feldprogrammierbares Gatterfeld, ein FPGA) dazu verwendet werden, manche oder alle Funktionalitäten der hierin beschriebenen Verfahren durchzuführen. Bei manchen Ausführungsbeispielen kann ein feldprogrammierbares Gatterfeld mit einem Mikroprozessor zusammenwirken, um eines der hierin beschriebenen Verfahren durchzuführen. Allgemein werden die Verfahren bei einigen Ausführungsbeispielen seitens einer beliebigen Hardwarevorrichtung durchgeführt. Diese kann eine universell einsetzbare Hardware wie ein Computerprozessor (CPU) sein oder für das Verfahren spezifische Hardware, wie beispielsweise ein ASIC.
Die oben beschriebenen Ausführungsbeispiele stellen lediglich eine Veranschaulichung der Prinzipien der vorliegenden Erfindung dar. Es versteht sich, dass Modifikationen und Variationen der hierin beschriebenen Anordnungen und Einzelheiten anderen Fachleuten einleuchten werden. Deshalb ist beabsichtigt, dass die Erfindung lediglich durch den Schutzumfang der nachstehenden Patentansprüche und nicht durch die spezifischen Einzelheiten, die anhand der Beschreibung und der Erläuterung der Ausführungsbeispiele hierin präsentiert wurden, beschränkt sei.

Claims

Delta-Sigma-Modulator (100) zum Bereitstellen eines digitalen Ausgangssignals (D_ADC; D'_ADC) basierend auf einem Eingangssignal (I_IN) mit folgenden Merkmalen: einer Integratorschaltung (110), die ausgebildet ist, um ein analoges Ausgangssignal (A_ADC; A'_ADC) an einem Integratorausgang (112) bereitzustellen; einem ersten Digital-Analog-Umsetzer (104; 404), der mit einem Integratoreingang (114) gekoppelt ist und der ausgebildet ist, um einen Strom (I_DAC; I'_DAC) basierend auf einem ersten digitalen Signal (D_DAC; D'_DAC) bereitzustellen; einem zweiten Digital-Analog-Umsetzer (106; 406), der mit dem Integratorausgang (112) gekoppelt ist und der ausgebildet ist, um einen Strom (I_{SUPPORT_DAC}; I'_{SUPPORT_DAC}) basierend auf einem zweiten digitalen Signal (D_{SUPPORT_DAC}; D'_{SUPPORT_DAC}) bereitzustellen; einem Analog-Digital-Umsetzer (102), der mit dem Integratorausgang (112) gekoppelt ist und der ausgebildet ist, um das digitale Ausgangssignal (D_ADC; D'_ADC) bereitzustellen; und einer Steuerschaltung (108; 408), die mit dem Analog-Digital-Umsetzer (102) gekoppelt ist und die ausgebildet ist, um das erste digitale Signal (D_DAC; D'_DAC) und das zweite digitale Signal (D_{SUPPORT_DAC}; D'_{SUPPORT_DAC}) basierend auf dem digitalen Ausgangssignal (D_ADC; D'_ADC) zu erzeugen; wobei das erste digitale Signal (D_DAC; D'_DAC) Pulse beschreibt und zwischen den Pulsen auf einen Nullwert zurückkehrt; und wobei das zweite digitale Signal (D_{SUPPORT_DAC}; D'_{SUPPORT_DAC}) eine Überlagerung von Pulsen sowie eines variablen Offsets, der dem Eingangssignal (I_IN) folgt, beschreibt.
Delta-Sigma-Modulator gemäß Anspruch 1, bei dem die Integratorschaltung (110) eine Verstärkerschaltung (116) und ein Integrationsglied (118) aufweist, das mit der Verstärkerschaltung (116) gekoppelt ist, wobei das Verstärkerschaltung (116) ausgebildet ist, um einen Verstärkerstrom (I_VERSTÄRKER; I'_VERSTÄRKER) basierend auf dem Eingangssignal (I_IN) und dem Strom (I_DAC; I'_DAC) des ersten Digital-Analog-Umsetzers (104; 404) bereitzustellen, wobei das Integrationsglied (118) ausgebildet ist, um den Verstärkerstrom (I_VERSTÄRKER; I'_VERSTÄRKER) zumindest teilweise von einer Verstärkerausgangsseite zu einer Verstärkereingangsseite zu leiten, so dass der Strom (I_{SUPPORT_DAC}; I'_{SUPPORT_DAC}) des zweiten Digital-Analog-Wandlers (106; 406) den Verstärkerstrom (I_VERSTÄRKER; I'_VERSTÄRKER) zumindest teilweise kompensiert.
Delta-Sigma-Modulator gemäß Anspruch 1 oder 2, bei dem die Steuerschaltung ausgebildet ist, um das zweite digitale Signal so zu bereitzustellen, dass der Strom durch das zweite digitale Signal an dem Verstärkerausgang taktsynchron zu dem Strom durch das erste digitale Signal ist und der Offset des zweiten digitalen Signals zu einem Zeitpunkt, an dem das erste digitale Signal auf den Nullwert zurückkehrt variiert wird.
Delta-Sigma-Modulator gemäß einem der vorangehenden Ansprüche, bei dem die Steuerschaltung ausgebildet ist, um das zweite digitale Signal so bereitzustellen, dass der variable Offset (O₁; O₂; O₅) des zweiten digitalen Signals zu einem Zeitpunkt, an dem das erste digitale Signal (D_DAC; D'_DAC) den Nullwert verlässt, variiert wird, und eine Amplitude des zweiten digitalen Signals (D SUPPORT_DAC, D' SUPPORT_DAC) bezogen auf die Periodendauer des ersten oder zweiten digitalen Signals konstant bleibt.
Delta-Sigma-Modulator gemäß einem der vorangehenden Ansprüche, bei dem die Steuerschaltung (108; 408) ausgebildet ist, um das zweite digitale Signal so bereitzustellen, dass der Strom (I_{SUPPORT_DAC}; I'_{SUPPORT_DAC}) des zweiten Digital-Analog-Umsetzers (106; 406) während einer Zeitspanne, in welcher das erste digitale Signal nicht zu dem Nullwert zurückgekehrt ist, einem Ergebnis einer Berechnungsvorschrift
und während einer Zeitspanne, in welcher das erste digitale Signal zu dem Nullwert zurückgekehrt ist, einem Ergebnis einer Berechnungsvorschrift
entspricht; wobei I_{SUPPORT_DAC} den Strom des zweiten Digital-Analog-Umsetzers (106; 406), –I_{DAC_RZ} den invertierten Strom des ersten Digital-Analog-Umsetzers (104; 404), und I_{DAC_NRZ} den variablen Offset (O₁; O₂; O₅) bezeichnet.
Delta-Sigma-Modulator gemäß Anspruch 5, bei dem die Steuerschaltung ausgebildet ist, um den variablen Offset (O₁; O₂; O₅) so bereitzustellen, dass der variable Offset (O₁; O₂; O₅) einer Abschätzung des Eingangsstromes entspricht.
Delta-Sigma-Modulator gemäß Anspruch 6, bei dem die Steuerschaltung ausgebildet ist, um den variablen Offset (O1; O2; O5) so bereitzustellen, dass die Abschätzung des Eingangssignals auf dem Ausgangssignal des Analog-Digital-Umsetzers (ADC) basiert.
Delta-Sigma-Modulator gemäß einem der Ansprüche 5–7, bei dem die Steuerschaltung (108; 408) ausgebildet ist, um das zweite digitale Signal (D_{SUPPORT_DAC}; D'_{SUPPORT_DAC}) so bereitzustellen, dass der Strom (I_{SUPPORT_DAC}; I'_{SUPPORT_DAC}) des zweiten Digital-Analog-Umsetzers (106; 406) während einer Zeitspanne, in welcher das erste digitale Signal (D_DAC; D'_DAC) zu dem Nullwert zurückgekehrt ist, einem Ergebnis einer Berechnungsvorschrift
entspricht; wobei a ein Maß für die Zeit einer Periode des ersten digitalen Signals (D_DAC; D'_DAC), in welcher das erste digitale Signal (D_DAC; D'_DAC) nicht zu dem Nullwert zurückkehrt, bezeichnet.
Delta-Sigma-Modulator gemäß einem der Ansprüche 5–8, bei dem die Steuerschaltung (108; 408) ausgebildet ist, um das erste digitale Signal (D_DAC; D'_DAC) so bereitzustellen, dass eine Amplitude des ersten digitalen Signals (D_DAC; D'_DAC) dem Eingangssignal (I_IN) folgt und bei dem die Steuerschaltung (108; 408) ferner ausgebildet ist, um das zweite digitale Signal (D_{SUPPORT_DAC}; D'_{SUPPORT_DAC}) so bereitzustellen, dass eine Amplitude des Stroms (I_{SUPPORT_DAC}; I'_{SUPPORT_DAC}) des zweiten digitalen Signals (D_{SUPPORT_DAC}; D'_{SUPPORT_DAC}) dem Strom (I_DAC; I'_DAC) des ersten digitalen Signals (D_DAC; D'_DAC) folgt.
Delta-Sigma-Modulator gemäß einem der vorangehenden Ansprüche, der ferner eine Filterschaltung (409) aufweist, die mit dem Analog-Digital-Umsetzer (102) gekoppelt ist und die ausgebildet ist, um einen Mittelwert des Ausgangssignals (A_ADC; A'_ADC; D_ADC; D'_ADC) über eine Anzahl von Zeitschritten bereitzustellen, wobei eine zweite Auflösung des zweiten Digital-Analog-Umsetzers (106; 406) größer ist als eine erste Auflösung des ersten Digital-Analog-Umsetzers (104; 404).
Delta-Sigma-Modulator gemäß Anspruch 10, bei der die Filterschaltung (409) Teil der Steuerschaltung (408) ist.
Verfahren zum Bereitstellen eines digitalen Ausgangssignals (D_ADC; D'_ADC) basierend auf einem Eingangssignal (I_IN) mit folgenden Schritten: Bereitstellen eines analogen Ausgangssignals (A_ADC; A'_ADC) an einem Integratorausgang (112); Bereitstellen eines Stroms (I_DAC; I'_DAC) basierend auf einem ersten digitalen Signal (D_DAC; D'_DAC), das Pulse beschreibt und zwischen den Pulsen auf einen Nullwert zurückkehrt; Bereitstellen eines Stroms (I_{SUPPORT_DAC}; I'_{SUPPORT_DAC}) basierend auf einem zweiten digitalen Signal (D_{SUPPORT_DAC}; D'_{SUPPORT_DAC}), das eine Überlagerung von Pulsen sowie eines variablen Offsets, der dem Eingangssignal (I_IN) folgt, beschreibt; und Bereitstellen des digitalen Ausgangssignals (D_ADC; D'_ADC); Erzeugen des ersten digitalen Signals (D_DAC; D'_DAC) und des zweiten digitalen Signals (D_{SUPPORT_DAC}; D'_{SUPPORT_DAC}) basierend auf dem digitalen Ausgangssignal (D_ADC; D'_ADC).
Computerprogramm mit einem Programmcode zur Durchführung des Verfahrens nach Anspruch 12, wenn das Programm auf einem Computer läuft.