DE60309812T2 - System und Verfahren zur Erweiterung des dynamischen Bereichs eines Analog-Digital-Wandlers - Google Patents

System und Verfahren zur Erweiterung des dynamischen Bereichs eines Analog-Digital-Wandlers Download PDF

Info

Publication number
DE60309812T2
DE60309812T2 DE60309812T DE60309812T DE60309812T2 DE 60309812 T2 DE60309812 T2 DE 60309812T2 DE 60309812 T DE60309812 T DE 60309812T DE 60309812 T DE60309812 T DE 60309812T DE 60309812 T2 DE60309812 T2 DE 60309812T2
Authority
DE
Germany
Prior art keywords
converter
signal
offset
dynamic range
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60309812T
Other languages
English (en)
Other versions
DE60309812D1 (de
Inventor
Heinz Loreck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BEI Technologies Inc San Francisco
Custom Sensors and Technologies Inc
Original Assignee
BEI Technologies Inc San Francisco
BEI Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEI Technologies Inc San Francisco, BEI Technologies Inc filed Critical BEI Technologies Inc San Francisco
Application granted granted Critical
Publication of DE60309812D1 publication Critical patent/DE60309812D1/de
Publication of DE60309812T2 publication Critical patent/DE60309812T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/18Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

  • Diese Erfindung betrifft allgemein die Umwandlung von Signalen von analoger zu digitaler Form, und insbesondere ein System und ein Verfahren zum Erweitern des Dynamikbereichs eines Analog-Digital-(A/D)Wandlers.
  • Sensorsysteme mit einem gegebenen Temperaturüberspannungsbereich sind typischerweise auf eine Null-Ausgangsstabilität kalibriert, in dem sie vor der Digitalisierung über die Temperatur in der analogen Domaine kalibriert werden. Ein noch kostengünstigerer und stabilerer Weg, die Kalibrierung durchzuführen, ist es, dies in der digitalen Domaine zu tun. Jedoch muss in solchen Systemen der Dynamikbereich des A/D-Wandlers zwischen dem Eingangssignal und der Offsetveränderung aufgeteilt werden, und der Dynamikbereich des kalibrierten Signals wird reduziert.
  • Ein Weg, die Reduktion im Dynamikbereich zu überwinden, ist es, die analoge Kalibrierung des Signals zu reduzieren. Jedoch resultiert dies in einem niedrigeren Signalrauschverhältnis und einer reduzierten Auflösung des digitalen Signals.
  • Die Reduktion der Auflösung kann mittels eines A/D-Wandlers vermieden werden, der eine höhere Auflösung hat. Obwohl dies die Auflösung des digitalen Signals erhält oder verbessert, erfordert dies einen teureren A/D-Wandler.
  • Die U.S. 5,329,281 beschreibt einen Analog-Digitalwandler, der ein analoges Offsetsignal erzeugt, um dieses von dem Eingangssignal zu subtrahieren.
  • Eine allgemeine Aufgabe der Erfindung ist es, ein neues und verbessertes System und Verfahren zum Erweitern des Dynamikbereichs eines A/D-Wandlers anzugeben.
  • Eine andere Aufgabe der Erfindung ist es, ein verbessertes System und Verfahren der obigen Art anzugeben, die die Einschränkungen und Nachteile der herkömmlichen Technik überwinden.
  • Diese und andere Ziele werden gemäß der Erfindung erreicht, in dem ein System und ein Verfahren zum Verbessern des Dynamikbereichs eines A/D-Wandlers angegeben werden, worin der Betrieb des A/D-Wandlers überwacht wird, und ein Offsetsignal mit einem analogen Eingangssignal kombiniert wird, um den Betrieb des A/D-Wandlers innerhalb des Dynamikbereichs zu halten.
  • Hierzu sieht die vorliegende Erfindung in einem Aspekt ein System zum Verbessern des Dynamikbereichs eines A/D-Wandlers gemäß Anspruch 1 vor.
  • Die vorliegende Erfindung sieht in einem anderen Aspekt ein Verfahren zur Verbesserung des Dynamikbereichs eines A/D-Wandlers gemäß Anspruch 8 vor.
  • 1 ist ein Blockdiagramm einer Ausführung eines Systems zur Verbesserung des Dynamikbereichs eines A/D-Wandlers gemäß der Erfindung;
  • 2 ist eine grafische Darstellung, die die Art und Weise zeigt, in der im Dynamikbereichs eines A/D-Wandlers in der Ausführung von 1 verbessert wird; und
  • 34 sind Blockdiagramme zusätzlicher Ausführungen eines Systems zum Verbessern des Dynamikbereichs eines A/D-Wandlers gemäß der Erfindung.
  • In 1 ist das System in Verbindung mit einem Wandler 11 gezeigt, der ein analoges elektrisches Signal liefert, das einer zu messenden physikalischen Eigenschaft entspricht. Das Signal von dem Wandler wird einer Vorbearbeitungsschaltung 12 zugeführt, und das vorverarbeitete Signal wird im ersten Eingang einer Summierschaltung 13 zugeführt. Der Ausgang der Summierschaltung ist mit dem Eingang des A/D-Wandlers 14 verbunden.
  • Der Betrieb des A/D-Wandlers wird durch digitale Signalverarbeitung und eine Steuerschaltung 16 überwacht, die ein Offset-Steuersignal an einen zweiten Eingang der Summierschaltung anlegt, wo dieses mit dem vorverarbeiteten analogen Signal kombiniert wird. Der A/D-Wandler 14 und die Verarbeitungs- und Steuerschaltung 16 stellen eine Prozesseinheit 17 dar.
  • Die Verarbeitungs- und Steuerschaltung liefert Signale dreier unterschiedlicher Pegel, in Abhängigkeit davon, wo der A/D-Wandler relativ zu seinem Dynamikbereich arbeitet. Wenn in der Ausführung von 1 der A/D-Wandler innerhalb seines Dynamikbereichs arbeitet, ist das Offset-Steuersignal Null. Wenn der Wandler die Obergrenze seines Dynamikbereichs erreicht, erzeugt die Bearbeitungs- und Steuerschaltung ein negatives Offsetsignal, um das analoge Signal von der Summierschaltung zurück in den Dynamikbereich des A/D-Wandlers zu bringen. Wenn das kompensierte Signal wieder in dem Dynamikbereich liegt, kehrt das Offsetsignal auf Null zurück. Wenn der A/D-Wandler die Untergrenze seines Dynamikbereichs erreicht, erzeugt die Verarbeitungs- und Steuerschaltung ein positives Offset-Signal, um das analoge Signal von der Summierschaltung zurück in den Dynamikbereich des A/D-Wandlers zu bringen. Wenn das kompensierte Signal wieder innerhalb des Dynamikbereichs liegt, kehrt das Offset-Signal auf Null zurück.
  • Nach der A/D-Wandlung wird das digitalisierte Signal verarbeitet, um das Offset-Signal zu kompensieren, so dass das digitale Ausgangssignal das ursprüngliche analoge Eingangssignal korrekt wiedergibt. Dies erfolgt durch Subtrahieren des digitalen Äquivalents des analogen Offset-Signals von dem digitalisierten Signal. Für einen gegebenen Wandler hat das Offset-Signal einen bekannten konstanten Wert, der entweder konstruktiv oder durch Messung während der Kalibrierung des Systems bestimmt werden kann.
  • Der Betrieb der Ausführung von 1 ist in dem Wellenverlaufdiagramm von 2 dargestellt. In diesem Beispiel hat der A/D-Wandler einen Dynamikbereich von 0,5 bis 4,5 Volt, und das vorverarbeitete analoge Signal 18 hat einen Dynamikbereich von –0,5 bis 5,5 Volt. So lange das analoge Signal zwischen 0,5 und 4,5 Volt bleibt, wird an die Summierschaltung kein Offset angelegt. Wenn das analoge Signal auf den unteren Schwellenwert des Dynamikbereichs des A/D-Wandlers (0,5 Volt) abfällt, wird eine positive Offset-Spannung von 1,5 Volt zu dem analogen Wert addiert, um die Spannung am Eingang des Wandlers (Wellenverlauf 19) in den Dynamikbereich zurückzubringen. So lange das analoge Eingangssignal unterhalb der unteren Schwellenspannung bleibt, wird die Offset-Spannung angelegt. Wenn das analoge Eingangssignal auf den unteren Schwellenwert zurück ansteigt, wird die Offset-Spannung beseitigt.
  • Wenn das analoge Signal den oberen Schwellenwert des Dynamikbereichs des A/D-Wandlers (4,5 Volt) erreicht, wird die negative Offsetspannung von 1,5 Volt zu der analogen Spannung addiert, um die Spannung am Eingang des A/D-Wandlers in den Dynamikbereich zurückzubringen. So lange das analoge Eingangssignal oberhalb der Schwellenspannung bleibt, wird die Offsetspannung angelegt. Wenn das analoge Eingangssignal auf den oberen Schwellenwert zurückfällt, wird die Offsetspannung beseitigt. Somit arbeitet der A/D-Wandler weiter innerhalb seines Dynamikbereichs, obwohl das analoge Eingangssignal aus diesem hinaus schwingen könnte.
  • Die Ausführung von 3 ist allgemein jener von 1, und gleiche Bezugszahlen bezeichnen entsprechende Elemente in den zwei Ausführungen. In der Ausführung von 3 wird das vorverarbeitete analoge Signal an den nicht invertierenden Eingang eines Summierverstärkers 21 durch einen Eingangswiderstand R4 angelegt. Der Ausgang des Verstärkers ist mit dem Eingang des A/D-Wandlers 14 verbunden, und ein Rückkopplungswiderstand R3 ist zwischen dem Ausgang und dem nicht konvertierenden Eingang des Verstärkers angeschlossen. In dieser Ausführung liefert die digitale Signalverarbeitungs- und Steuerschaltung 16 zwei Ausgangssignale, die an den nicht invertierenden Eingang des Verstärkers durch die Widerstände gleichen Werts R1 und R2 angelegt werden. Der invertierende Eingang des Verstärkers ist mit einer Spannung VCC/2 verbunden.
  • Wenn das analoge Signal am Ausgang des Verstärkers 21 innerhalb des Dynamikbereichs des A/D-Wandlers 14 liegt, legt die Verarbeitungs- und Steuerschaltung 16 Spannungen von +VCC an den Widerstand R1 und 0 an den Widerstand R2 an. Mit diesen an die Widerstände angelegten Spannungen sind die Ströme I1, I2, die durch die Widerstände fließen, VCC/2R1 und –VCC/2R1. Da R1 = R2, heben die Ströme einander auf, und der Offsetstrom IS, der an dem Summierknoten am nicht invertierenden Eingang des Verstärkers fließt, ist Null.
  • Wenn das analoge Signal am Ausgang des Verstärkers 21 oberhalb des oberen Schwellenwerts des Dynamikbereichs des A/D-Wandlers liegt, legt die Verarbeitungs- und Steuerschaltung eine Spannung von +VCC an die beiden Widerstände R1, R2 an. Mit dieser an die beiden Widerstände angelegten Spannung ist der in den Summierknoten fließende Strom: IS = 2 VCC/(R1 + R2),und mit R1 = R2, wird eine negative Offsetspannung an den Summierknoten angelegt: VOFFSET = –2 VCC R3/(R1 + R2).
  • Wenn das analoge Signal am Ausgang des Verstärkers 21 unterhalb des unteren Schwellenwerts des Dynamikbereichs des A/D-Wandlers liegt, legt die Verarbeitungs- und Steuerschaltung in beiden Widerstände R1, R2 eine Spannung von 0 an. Mit den an die beiden Widerstände angelegten 0 Volt ist der in den Summierknoten fließende Strom: IS = –2VCC/(R1 + R2),und mit R1 = R2, wird an den Summierknoten eine positive Offsetspannung angelegt: VOFFSET = 2 VCC R3/(R1 + R2).
  • Die Ausführung von 4 ist allgemein der Ausführung von 3 ähnlich, außer dass in dieser Ausführung die Verarbeitungs- und Steuerschaltung 16 einen einzigen Dreizustands-Ausgang aufweist, und die drei Offset-Pegel in Summierknoten an dem nicht invertierenden Eingang des Summierverstärkers 13 durch einen einzelnen Widerstand R1 zugeführt werden. Wenn das Eingangssignal an dem A/D-Wandler unterhalb der Untergrenze des Dynamikbereichs des Wandlers liegt, hat das Dreizustands-Signal einen Pegel von VCC, und wenn das Eingangssignal oberhalb der Obergrenze des Bereichs liegt, hat das Dreizustands-Signal einen relativ negativen Pegel von VSS. Wenn das Eingangssignal innerhalb des Dynamikbereichs des A/D-Wandlers liegt, gibt die Verarbeitungs- und Steuerschaltung dem Widerstand R1 eine hohe Inpedanz, und es tritt kein Offset auf.
  • Da alle Offset-Signale durch den selben Widerstand angelegt werden, vereinfacht die Ausführung von 4 nicht nur das System durch Verringerung der Teilezahl, sondern beseitigt auch jegliche Möglichkeit, dass aus einer Fehlpassung mehrerer Widerstände in dem System ein Fehler entsteht.
  • In jeder der offenbarten Ausführungen kann die Genauigkeit der durch das Offsetsignal erlangten Kompensation verbessert werden, in dem die Höhe des Offsets während der Herstellung des Systems gemessen wird und die Kompensationswerte in dem Speicher der Prozessoreinheit gespeichert werden.
  • In sicherheitskritischen Anwendungen kann die Reaktion auf einen Offsetbefehl durch Software überwacht werden, so lange die Einschwingzeit des befohlenen Offsets im Vergleich zur im tiefsten Zeitkonstanten des Signals, die durch die Bandbreite des Signals bestimmt wird, niedrig ist.
  • Die Erfindung hat eine Anzahl wichtiger Merkmale und Vorteile. Sie erweitert den Dynamikbereich eines A/D-Wandlers, so dass er größere analoge Signale verarbeiten kann, ohne den Dynamikbereich des Wandlers einzuschränken und ohne die analoge Spannbreite des Signals zu reduzieren.
  • Aus dem Vorstehenden wird ersichtlich, dass ein neues und verbessertes System und Verfahren zum Erweitern des Dynamikbereichs eines A/D-Wandlers aufgezeigt worden ist.

Claims (13)

  1. System zum Verbessern des Dynamikbereichs eines A/D-Wandlers (14), enthaltend ein Mittel (16) zum Überwachen der Ausgabe des A/D-Wandlers und Bereitstellen eines einen ersten Pegel aufweisenden Offset-Signals, wenn der A/D-Wandler in seinem Dynamikbereich arbeitet, eines einen zweiten Pegel aufweisenden Offset-Signals, wenn der A/D-Wandler die Obergrenze seines Dynamikbereichs erreicht, sowie eines einen dritten Pegel aufweisenden Offset-Signals, wenn der A/D-Wandler die Untergrenze seines Dynamikbereichs erreicht; und ein Mittel (16) zum Kombinieren der Offset-Signale mit einem analogen Eingangssignal und Anlegen des kombinierten Signals an den Eingang des A/D-Wandlers, so dass der A/D-Wandler selbst dann in seinem Dynamikbereich arbeitet, wenn das analoge Eingangssignal außerhalb dieses Bereichs liegt, gekennzeichnet durch: ein Mittel (16) zum Bearbeiten eines von dem A/D-Wandler digitalisierten Signals zum digitalen Kompensieren der Offset-Signale und zum Bereitstellen eines digitalen Ausgangsignals, das das analoge Eingangssignal ohne die Offset-Signale repräsentiert, und worin der erste Pegel, der zweite Pegel und der dritte Pegel jeweils auf einem unterschiedlichen Pegel liegen.
  2. System nach Anspruch 1, worin das Mittel zum Bearbeiten des digitalisierten Signals ein Mittel (16) zum Subtrahieren einer digitalen Darstellung des Offset-Signals von dem digitalisierten Signal enthält.
  3. System nach Anspruch 1 oder Anspruch 2, worin das Mittel zum Überwachen der Ausgabe des A/D-Wandlers und Bereitstellen der Offset-Signale ein Mittel (16) zum Bereitstellen eines Null-Offset- Signals, wenn der A/D-Wandler innerhalb seines Dynamikbereichs arbeitet, eines negativen Offset-Signals, wenn der A/D-Wandler die Obergrenze seines Dynamikbereichs erreicht, sowie eines positiven Offset-Signals, wenn der A/D-Wandler die Untergrenze seines Dynamikbereichs erreicht, enthält.
  4. System nach einem der Ansprüche 1–3, worin das Mittel zum Überwachen der Ausgabe des A/D-Wandlers und Bereitstellen der Offset-Signale eine digitale Bearbeitungs- und Steuereinheit (16) enthält.
  5. System nach einem der Ansprüche 1–3, worin das Mittel zum Kombinieren der Offset-Signale mit dem analogen Signal einen Summierverstärker (13) umfasst, der mit dem Eingang des A/D-Wandlers verbunden ist, wobei das analoge Signal und das Offset-Signal in dem Verstärker zusammenaddiert werden.
  6. System nach einem der Ansprüche 1–3, worin das Mittel zum Überwachen der Ausgabe des A/D-Wandlers und Bereitstellen der Offset-Signale sowie das Mittel zum Kombinieren der Offset-Signale mit dem analogen Eingangssignal und Anlegen des kombinierten Signals an den Eingang des A/D-Wandlers enthalten: einen analogen Summierverstärker (21), der einen ersten Eingangsanschluss, an den das analoge Eingangssignal angelegt wird, einen zweiten Eingangsanschluss mit zum ersten Eingangsanschluss entgegengesetzter Polarität sowie einen Ausgangsanschluss, mit dem der Eingang des A/D-Wandlers (14) verbunden ist, aufweist; einen Rückkopplungswiderstand (R3), der zwischen dem Ausgangsanschluss und dem ersten Eingangsanschluss angeschlossen ist; ein Mittel zum Anlegen einer Spannung Vcc/2 an den zweiten Eingangsanschluss; erste und zweite Widerstände (R1, R2) gleichen Werts, die mit dem ersten Eingangsanschluss verbunden sind; und ein Mittel (16) zum Überwachen des Betriebs des A/D-Wandlers und Verbinden des ersten Widerstands mit Vcc und des zweiten Widerstands mit 0 Volt, wenn der A/D-Wandler innerhalb eines Dynamikbereichs arbeitet, Verbinden sowohl des ersten Widerstands als auch des zweiten Widerstands mit Vcc, wenn der A/D-Wandler die Obergrenze seines Dynamikbereichs erreicht, und Verbinden sowohl des ersten Widerstands als auch des zweiten Widerstands mit 0 Volt, wenn der A/D-Wandler die Untergrenze seines Dynamikbereichs erreicht.
  7. System nach einem der Ansprüche 1–3, worin das Mittel zum Überwachen der Ausgabe des A/D-Wandlers und zum Bereitstellen der Offset-Signale und das Mittel zum Kombinieren der Offset-Signale mit dem analogen Eingangssignal und Anlegen des kombinierten Signals an den Eingang des A/D-Wandlers enthalten: einen analogen Summierverstärker (21), der einen ersten Eingangsanschluss, an den das analoge Eingangssignal angelegt wird, einen zweiten Eingangsanschluss und einen Ausgangsanschluss, der mit dem Eingang des A/D-Wandlers (14) verbunden ist, aufweist; einen Rückkopplungswiderstand (R3), der zwischen dem Ausgangsanschluss und dem ersten Eingangsanschluss angeschlossen ist; ein Mittel zum Anlegen einer Referenzspannung an den zweiten Eingangsanschluss des Summierverstärkers; einen Offset-Widerstand (R1), der mit dem ersten Eingangsanschluss verbunden ist, und ein Mittel (16), das mit dem Ausgang des A/D-Wandlers verbunden ist, zum Anlegen das den ersten Pegel aufweisenden Offset-Signals an den Offset-Widerstand, wenn der A/D-Wandler in seinem Dynamikbereich arbeitet, Anlegen des den zweiten Pegel aufweisenden Offset-Signals an den Offset-Widerstand, wenn der A/D-Wandler die Obergrenze seines Dynamikbereichs erreicht, und Anlegen des den dritten Pegel aufweisenden Offset-Signals an den Offset-Widerstand, wenn der A/D-Wandler die Untergrenze seines Dynamikbereichs erreicht.
  8. Verfahren zum Verbessern des Dynamikbereichs eines A/D-Wandlers, welches die Schritte enthält: Überwachen der Ausgabe des A/D-Wandlers (14), Bereitstellen eines ersten Offset-Signals, wenn der A/D-Wandler innerhalb seines Dynamikbereichs arbeitet, Bereitstellen eines zweiten Offset-Signals, wenn der A/D-Wandler die Obergrenze seines Dynamikbereichs erreicht, Bereitstellen eines dritten Offset-Signals, wenn der A/D-Wandler die Untergrenze seines Dynamikbereichs erreicht, Kombinieren der Offset-Signale mit einem analogen Eingangssignal, Anlegen des kombinierten Signals an den Eingang des A/D-Wandlers derart, dass der A/D-Wandler selbst dann in seinem Dynamikbereich arbeitet, wenn das analoge Eingangssignal außerhalb dieses Bereichs liegt, gekennzeichnet durch den Schritt: Bearbeiten eines von dem A/D-Wandler digitalisierten Signals, um die Offset-Signale digital zu kompensieren, und Bereitstellen eines digitalen Ausgangssignals, das das analoge Eingangssignal ohne die Offset-Signale repräsentiert, und worin der erste Pegel, der zweite Pegel und der dritte Pegel jeweils auf einem unterschiedlichen Pegel liegen.
  9. Verfahren nach Anspruch 8, worin eine digitale Darstellung des Offset-Signals von dem digitalisierten Signal subtrahiert wird.
  10. Verfahren nach Anspruch 8 oder Anspruch 9, worin ein Null-Offset-Signal bereitgestellt wird, wenn der A/D-Wandler innerhalb seines Dynamikbereichs arbeitet, ein negatives Offset-Signal bereitgestellt wird, wenn der A/D-Wandler die Obergrenze seines Dynamikbereichs erreicht, und ein positives Offset-Signal bereitgestellt wird, wenn der A/D-Wandler die Untergrenze seines Dynamikbereichs erreicht.
  11. Verfahren nach einem der Ansprüche 8–10, worin die Offset-Signale mit dem analogen Signal in einem Summierverstärker (13) kombiniert werden und die Ausgabe des Verstärkers an den Eingang des A/D-Wandlers (14) angelegt wird.
  12. Verfahren nach einem der Ansprüche 8–10, das ferner die Schritte umfasst: Anlegen des analogen Eingangssignals an einen ersten Eingang eines analogen Summierverstärkers (21), der einen zweiten Eingang mit zum ersten Eingang entgegengesetzter Polarität sowie einen Ausgang, mit dem der Eingang des A/D-Wandlers (14) verbunden ist, einen Rückkopplungswiderstand (R3), der zwischen dem Ausgang und dem ersten Eingang angeschlossen ist, sowie erste und zweite Widerstände (R1, R2) gleichen Werts, die mit dem ersten Eingang verbunden sind, aufweist; Anlegen einer Spannung Vcc/2 an den zweiten Eingang des Verstärkers (21); Überwachen der Ausgabe des A/D-Wandlers (14) zur Bestimmung, ob der A/D-Wandler innerhalb seines Dynamikbereichs arbeitet; Verbinden des ersten Widerstands (R1) mit Vcc und des zweiten Widerstands (R2) mit 0 Volt, wenn der A/D-Wandler innerhalb seines Dynamikbereichs arbeitet; Verbinden sowohl des ersten Widerstands (R1) als auch des zweiten Widerstands (R2) mit Vcc, wenn der A/D-Wandler die Obergrenze seines Dynamikbereichs erreicht; und Verbinden sowohl des ersten Widerstands (R1) als auch des zweiten Widerstands (R2) mit 0 Volt, wenn der A/D-Wandler die Untergrenze seines Dynamikbereichs erreicht.
  13. Verfahren nach einem der Ansprüche 8–10, das ferner die Schritte umfasst: Anlegen eines analogen Eingangssignals an den ersten Eingang eines analogen Summierverstärkers (21), der einen Ausgang, der mit dem Eingang des A/D-Wandlers (14) verbunden ist, einen Rückkopplungswiderstand (R3), der zwischen dem Ausgang und dem ersten Eingang angeschlossen ist, sowie einen mit dem ersten Eingang verbundenen Offset-Widerstand (R1) aufweist; Anlegen einer Referenzspannung an einen zweiten Eingang des Verstärkers (21); Überwachen der Ausgabe des A/D-Wandlers (14) zur Bestimmung, ob der A/D-Wandler innerhalb seines Dynamikbereichs arbeitet; Anlegen des ersten Offset-Signals an den Offset-Widerstand (R3), wenn der A/D-Wandler in seinem Dynamikbereich arbeitet; Anlegen des zweiten Offset-Signals an den Offset-Widerstand (R3), wenn der A/D-Wandler die Obergrenze seines Dynamikbereichs erreicht; und Anlegen des dritten Offset-Signals an den Offset-Widerstand (R3), wenn der A/D-Wandler die Untergrenze seines Dynamikbereichs erreicht.
DE60309812T 2002-10-22 2003-10-21 System und Verfahren zur Erweiterung des dynamischen Bereichs eines Analog-Digital-Wandlers Expired - Fee Related DE60309812T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US278827 2002-10-22
US10/278,827 US6639539B1 (en) 2002-10-22 2002-10-22 System and method for extending the dynamic range of an analog-to-digital converter

Publications (2)

Publication Number Publication Date
DE60309812D1 DE60309812D1 (de) 2007-01-04
DE60309812T2 true DE60309812T2 (de) 2007-09-13

Family

ID=29250363

Family Applications (2)

Application Number Title Priority Date Filing Date
DE60309812T Expired - Fee Related DE60309812T2 (de) 2002-10-22 2003-10-21 System und Verfahren zur Erweiterung des dynamischen Bereichs eines Analog-Digital-Wandlers
DE0001414157T Pending DE03256627T1 (de) 2002-10-22 2003-10-21 System und Verfahren zur Erweiterung des dynamischen Bereichs eines Analog-Digital-Wandlers

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE0001414157T Pending DE03256627T1 (de) 2002-10-22 2003-10-21 System und Verfahren zur Erweiterung des dynamischen Bereichs eines Analog-Digital-Wandlers

Country Status (4)

Country Link
US (1) US6639539B1 (de)
EP (1) EP1414157B1 (de)
JP (1) JP3928870B2 (de)
DE (2) DE60309812T2 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967603B1 (en) * 2004-07-19 2005-11-22 Realtek Semiconductor Corp. ADC background calibration timing
JP4053034B2 (ja) 2004-10-12 2008-02-27 Necエレクトロニクス株式会社 半導体装置
JP2006352442A (ja) * 2005-06-15 2006-12-28 Seiko Epson Corp 集積回路装置、マイクロコンピュータ及び電子機器
JP2007132905A (ja) * 2005-11-14 2007-05-31 Yokogawa Electric Corp Icテスタ
JP4569647B2 (ja) * 2008-03-18 2010-10-27 ソニー株式会社 Ad変換装置、ad変換方法、固体撮像素子、およびカメラシステム
JP5146758B2 (ja) * 2008-09-25 2013-02-20 横河電機株式会社 信号処理装置
GB201102562D0 (en) 2011-02-14 2011-03-30 Nordic Semiconductor Asa Analogue-to-digital converter
US9160379B2 (en) * 2012-03-22 2015-10-13 Nec Corporation Transmitter and transmitting method
US20140198820A1 (en) * 2013-01-17 2014-07-17 Honeywell International Inc. Systems and methods for an auto-ranging temperature sensor
CN104734715B (zh) * 2015-04-20 2018-04-17 山东大学 一种提高a/d转换器分辨率的方法
US9793912B1 (en) 2016-12-27 2017-10-17 Western Digital Technologies, Inc. Analog-to-digital conversion circuitry with real-time adjusted gain and resolution

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0866548B1 (de) * 1992-04-30 2001-01-03 Hewlett-Packard Company Differenztieller integrierender Verstärker mit geschalteten Kapazitäten zur Bildung von Prezisionswiderständen
US5726771A (en) * 1994-10-31 1998-03-10 Hewlett-Packard Company System and method for optimizing tonal resolution in an optical scanner
US5786142A (en) * 1995-05-30 1998-07-28 Visible Genetics Inc. Electrophoresis and fluorescence detection method

Also Published As

Publication number Publication date
EP1414157A2 (de) 2004-04-28
JP3928870B2 (ja) 2007-06-13
DE03256627T1 (de) 2004-08-26
US6639539B1 (en) 2003-10-28
JP2004147326A (ja) 2004-05-20
EP1414157B1 (de) 2006-11-22
EP1414157A3 (de) 2004-09-29
DE60309812D1 (de) 2007-01-04

Similar Documents

Publication Publication Date Title
EP0707383B1 (de) Schaltungsanordnung zur Analog-Digital-Wandlung von Signalen
EP2041874B1 (de) Verfahren zur verarbeitung von offset-behafteten sensorsignalen sowie für die durchführung des verfahrens ausgebildete sensoranordnung
DE60309812T2 (de) System und Verfahren zur Erweiterung des dynamischen Bereichs eines Analog-Digital-Wandlers
DE10156027A1 (de) Schaltung zum Abgleichen eines aktiven Filters
DE102015219097A1 (de) Vielseitiger Stromsensor für Schaltregler
DE102014102860A1 (de) System und Verfahren für eine Leistungsversorgung
DE60127865T2 (de) Digital-analog-wandler mit sigma-delta schleife und rückkopplungs-daw-model
DE602004002968T2 (de) D/A-Wandler mit Versatzkompensationsfunktion und Verfahren zur Kompensation des Versatzes in einem D/A-Wandler
DE4230192A1 (de) Digital-analog-wandler
DE69731365T2 (de) Analog-digital-umsetzerprüfungsverfahren
DE3718937C2 (de) Bipolarer A/D-Wandler mit automatischer Offsetkompensation
DE102021116136A1 (de) Neues verfahren für eine schnelle erkennung und eine automatische verstärkungsanpassung in einem adc-basierten signal
DE2411062C3 (de) Dynamisch vorgespannte Differentialverstärkeranordnung
DE1212990B (de) Analog-Digital-Wandler
DE102006003282A1 (de) Verfahren zum Bestimmen und Verfahren zum Kompensieren einer Kennlinie eines A/D-Wandlers, Schaltungsanordnung zum Bestimmen einer solchen Kennlinie bzw. A/D-Wandler-Schaltungsanordnung
DE19938045C2 (de) Erweiterter Gleichtakt-Eingangsbereich für einen Delta-Sigma-Modulator
EP1916771B1 (de) Delta-Sigma-Datenkonverter-Anordnung und Verfahren zum Überprüfen eines Delta-Sigma-Datenkonverters
DE60014568T2 (de) Analog-digital-wandlung
DE102014117457A1 (de) Stochastische codierung bei analog-digital-umsetzung
DE102008024218B4 (de) Vorrichtung und Verfahren mit Verstärkungsstrukturen
DE60009028T2 (de) Signalverarbeitungsschaltung
DE102007020477B4 (de) Sigma-Delta-Modulator und Verfahren zum Erzeugen eines Sigma-Delta-Modulationssignals
DE102021127122B4 (de) Vorrichtung und Verfahren zur Erfassung eines elektrischen Leitungsstromes mit optimierter Abtastrate
DE4122195C2 (de)
DE102021127129B4 (de) Vorrichtung und Verfahren zur Erfassung eines elektrischen Leitungsstromes mit optimierter Abtastrate

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee