JP2004147326A - アナログ・デジタル変換器のダイナミックレンジを拡張するためのシステム及び方法 - Google Patents
アナログ・デジタル変換器のダイナミックレンジを拡張するためのシステム及び方法 Download PDFInfo
- Publication number
- JP2004147326A JP2004147326A JP2003361423A JP2003361423A JP2004147326A JP 2004147326 A JP2004147326 A JP 2004147326A JP 2003361423 A JP2003361423 A JP 2003361423A JP 2003361423 A JP2003361423 A JP 2003361423A JP 2004147326 A JP2004147326 A JP 2004147326A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- signal
- input
- dynamic range
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】 A/D変換器の作動が監視され、オフセット信号がアナログ入力信号と組み合わされて、該A/D変換器の作動をダイナミックレンジの範囲内に保持する、該A/D変換器のダイナミックレンジを改善するためのシステム及び方法である。
【選択図】 図1
Description
IS=2VCC/(R1+R2)
となり、R1=R2である場合には、負のオフセット電圧が加算ノードに加えられる:
Vオフセット=−2VCCR3/(R1+R2)。
IS=−2VCC/(R1+R2)
となり、R1=R2である場合には、正のオフセット電圧が加算ノードにかけられる:
Vオフセット=2VCCR3/(R1+R2)。
16:処理・制御回路
17:処理ユニット
21:増幅器
Claims (17)
- A/D変換器のダイナミックレンジを改善するためのシステムであって、
前記A/D変換器の出力を監視し、該A/D変換器がそのダイナミックレンジの上限値に達した場合には負のオフセット信号を提供し、該A/D変換器がそのダイナミックレンジの範囲内で作動している場合にはゼロのオフセット信号を提供し、該A/D変換器がそのダイナミックレンジの下限値に達した場合には正のオフセット信号を提供するための手段と、前記オフセット信号をアナログ入力信号と組み合わせ、たとえ前記アナログ入力信号が前記レンジの外にある場合でも該A/D変換器がダイナミックレンジで作動するように、前記組み合わされた信号を該A/D変換器の入力に適用するための手段とを備えることを特徴とするシステム。 - 前記A/D変換器の出力を監視し、前記オフセット信号を提供するための前記手段が、デジタル処理・制御回路を含むことを特徴とする請求項1に記載のシステム。
- 前記オフセット信号を前記アナログ信号と組み合わせるための前記手段が、前記A/D変換器の入力に接続された加算増幅器を備え、該アナログ信号及び該オフセット信号が前記増幅器内に共に加えられたことを特徴とする請求項1に記載のシステム。
- 前記オフセット信号をデジタル方式で補償し、該オフセット信号を有していない前記アナログ入力信号を表すデジタル出力信号を提供するために、前記A/D変換器からのデジタル化された信号を処理しする手段を含むことを特徴とする請求項1に記載のシステム。
- 前記デジタル化された信号を処理するための前記手段が、該デジタル化された信号からの前記オフセット信号のデジタル表現を減算するための手段を含むことを特徴とする請求項4に記載のシステム。
- A/D変換器のダイナミックレンジを改善する方法であって、
前記A/D変換器の出力を監視し、該A/D変換器がそのダイナミックレンジの上限値に達した場合には負のオフセット信号を提供し、該A/D変換器がそのダイナミックレンジの範囲内で作動している場合にはゼロのオフセット信号を提供し、該A/D変換器がダイナミックレンジの下限値に達した場合には正のオフセット信号を提供し、前記オフセット信号をアナログ入力信号と組み合わせ、たとえ前記アナログ入力信号が前記レンジの外にある場合でも該A/D変換器がダイナミックレンジで作動するように、前記組み合わされた信号を該A/D変換器の入力に適用する段階を含むことを特徴とする方法。 - 前記オフセット信号が加算増幅器内のアナログ信号と組み合わせられ、前記増幅器の出力が前記A/D変換器の入力に適用されたことを特徴とする請求項6に記載の方法。
- 前記オフセット信号をデジタル方式で補償し、該オフセット信号を有していない前記アナログ入力信号を表すデジタル出力信号を提供するために、前記A/D変換器からのデジタル化された信号処理する段階を含むことを特徴とする請求項6に記載の方法。
- 前記オフセット信号のデジタル表現が、前記デジタル化された信号から減算されたことを特徴とする請求項8に記載の方法。
- A/D変換器のダイナミックレンジを改善するためのシステムであって、反対の極性をもつ第1及び第2の入力端子と前記A/D変換器の入力に接続された出力端子とを有するアナログ加算増幅器と、アナログ入力信号を前記第1の入力端子に適用するための手段と、前記出力端子と該第1の入力端子との間に接続されたフィードバック・レジスタと、電圧VCC/2を前記第2の入力端子に適用するための手段と、該第1の入力端子に接続された等しい値をもつ第1及び第2のレジスタと、該A/D変換器の作動を監視し、該A/D変換器がそのダイナミックレンジの範囲内で作動している場合には前記第1のレジスタをVCCに且つ前記第2のレジスタを0ボルトに接続し、該A/D変換器がそのダイナミックレンジの上限値に達した場合には該第1のレジスタ及び該第2のレジスタの両方をVCCに接続し、該A/D変換器がそのダイナミックレンジの下限値に達した場合には該第1のレジスタ及び該第2のレジスタの両方を0ボルトに接続するための手段とを備えることを特徴とするシステム。
- A/D変換器のダイナミックレンジを改善する方法であって、
第1の入力と反対の極性をもつ第2の入力と、前記A/D変換器の入力に接続された出力と、前記出力と前記第1の入力との間に接続されたフィードバック・レジスタと、該第1の入力に接続された等しい値をもつ第1及び第2のレジスタとを有するアナログ加算増幅器の第1の入力にアナログ入力信号を適用し、
電圧VCC/2を前記増幅器の前記第2の入力に適用し、
前記A/D変換器の出力を監視して、該A/D変換器がダイナミックレンジの範囲内で作動しているかどうかを判断し、
前記A/D変換器がそのダイナミックレンジの範囲内で作動している場合には前記第1のレジスタをVCCに且つ前記第2のレジスタを0ボルトに接続し、
前記A/D変換器がそのダイナミックレンジの上限値に達した場合には前記第1のレジスタ及び前記第2のレジスタの両方をVCCに接続し、
前記A/D変換器がそのダイナミックレンジの下限値に達した場合には前記第1のレジスタ及び前記第2のレジスタの両方を0ボルトに接続する、
段階を含むことを特徴とする方法。 - A/D変換器のダイナミックレンジを改善するシステムであって、
第1及び第2の入力端子と前記A/D変換器の入力に接続された出力端子とを有するアナログ加算増幅器と、アナログ入力信号を前記増幅器の前記第1の入力端子に適用するための手段と、前記出力端子と該第1の入力端子との間に接続されたフィードバック・レジスタと、基準電圧を該加算増幅器の第2の入力端子に適用するための手段と、前記第2の入力端子に接続されたオフセット・レジスタと、該A/D変換器がそのダイナミックレンジの範囲内で作動している場合には第1のレベルを有するオフセット信号を前記オフセット・レジスタに適用し、該A/D変換器がそのダイナミックレンジの上限値に達した場合には第2のレベルを有するオフセット信号を該オフセット・レジスタに適用し、該A/D変換器がそのダイナミックレンジの下限値に達した場合には第3のレベルを有するオフセット信号を該オフセット・レジスタに適用するように、該A/D変換器の出力に接続された手段とを備えることを特徴とするシステム。 - 前記オフセット信号をデジタル方式で補償し、前記オフセット信号を有していない前記アナログ入力信号を表すデジタル出力信号を提供するために、前記A/D変換器からのデジタル化された信号を処理するための手段を含むことを特徴とする請求項12に記載のシステム。
- 前記デジタル化された信号を処理するための前記手段が、該デジタル化された信号からの前記オフセット信号のデジタル表現を減算するための手段を含むことを特徴とする請求項13のシステム。
- A/D変換器のダイナミックレンジを改善する方法であって、
前記A/D変換器の入力に接続された出力と、前記出力と第1の入力との間に接続されたフィードバック・レジスタと。前記第1の入力に接続されたオフセット・レジスタとを有するアナログ加算増幅器の該第1の入力にアナログ入力信号を適用し、
基準電圧を前記増幅器の第2の入力に適用し、
前記A/D変換器の前記出力を監視して、該A/D変換器がそのダイナミックレンジの範囲内で作動しているかどうかを判断し、
前記A/D変換器がそのダイナミックレンジの範囲内で作動している場合には第1のオフセット信号を前記オフセット・レジスタに適用し、
前記A/D変換器がそのダイナミックレンジの上限値に達した場合には第2のオフセット信号を前記オフセット・レジスタに適用し、
前記A/D変換器がそのダイナミックレンジの下限値に達した場合には第3のオフセット信号を前記オフセット・レジスタに適用する、
段階を含むことを特徴とする方法。 - 前記オフセット信号をデジタル方式で補償し、該オフセット信号を有していない前記アナログ入力信号を表すデジタル出力信号を提供するために、前記A/D変換器からのデジタル化された信号を処理する段階を含むことを特徴とする請求項15に記載の方法。
- 前記オフセット信号のデジタル表現が前記デジタル化された信号から減算されたことを特徴とする請求項16に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/278,827 US6639539B1 (en) | 2002-10-22 | 2002-10-22 | System and method for extending the dynamic range of an analog-to-digital converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004147326A true JP2004147326A (ja) | 2004-05-20 |
JP3928870B2 JP3928870B2 (ja) | 2007-06-13 |
Family
ID=29250363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003361423A Expired - Fee Related JP3928870B2 (ja) | 2002-10-22 | 2003-10-22 | アナログ・デジタル変換器のダイナミックレンジを拡張するためのシステム及び方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6639539B1 (ja) |
EP (1) | EP1414157B1 (ja) |
JP (1) | JP3928870B2 (ja) |
DE (2) | DE60309812T2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006352442A (ja) * | 2005-06-15 | 2006-12-28 | Seiko Epson Corp | 集積回路装置、マイクロコンピュータ及び電子機器 |
JP2007132905A (ja) * | 2005-11-14 | 2007-05-31 | Yokogawa Electric Corp | Icテスタ |
US7312733B2 (en) | 2004-10-12 | 2007-12-25 | Nec Electronics Corporation | Semiconductor apparatus with an analog-to-digital converter and amplifier |
EP2104235A1 (en) | 2008-03-18 | 2009-09-23 | Sony Corporation | Analog-to-digital converter, analog-to-digital converting method, solid-state image pickup device, and camera system |
JP2010081190A (ja) * | 2008-09-25 | 2010-04-08 | Yokogawa Electric Corp | 信号処理装置 |
JPWO2013140914A1 (ja) * | 2012-03-22 | 2015-08-03 | 日本電気株式会社 | 送信機および送信方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6967603B1 (en) * | 2004-07-19 | 2005-11-22 | Realtek Semiconductor Corp. | ADC background calibration timing |
GB201102562D0 (en) * | 2011-02-14 | 2011-03-30 | Nordic Semiconductor Asa | Analogue-to-digital converter |
US20140198820A1 (en) * | 2013-01-17 | 2014-07-17 | Honeywell International Inc. | Systems and methods for an auto-ranging temperature sensor |
CN104734715B (zh) * | 2015-04-20 | 2018-04-17 | 山东大学 | 一种提高a/d转换器分辨率的方法 |
US9793912B1 (en) | 2016-12-27 | 2017-10-17 | Western Digital Technologies, Inc. | Analog-to-digital conversion circuitry with real-time adjusted gain and resolution |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0866548B1 (en) * | 1992-04-30 | 2001-01-03 | Hewlett-Packard Company | Differential integrating amplifier with switched capacitor circuit for precision input resistors |
US5726771A (en) * | 1994-10-31 | 1998-03-10 | Hewlett-Packard Company | System and method for optimizing tonal resolution in an optical scanner |
US5786142A (en) * | 1995-05-30 | 1998-07-28 | Visible Genetics Inc. | Electrophoresis and fluorescence detection method |
-
2002
- 2002-10-22 US US10/278,827 patent/US6639539B1/en not_active Expired - Fee Related
-
2003
- 2003-10-21 DE DE60309812T patent/DE60309812T2/de not_active Expired - Fee Related
- 2003-10-21 DE DE0001414157T patent/DE03256627T1/de active Pending
- 2003-10-21 EP EP03256627A patent/EP1414157B1/en not_active Expired - Fee Related
- 2003-10-22 JP JP2003361423A patent/JP3928870B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7312733B2 (en) | 2004-10-12 | 2007-12-25 | Nec Electronics Corporation | Semiconductor apparatus with an analog-to-digital converter and amplifier |
JP2006352442A (ja) * | 2005-06-15 | 2006-12-28 | Seiko Epson Corp | 集積回路装置、マイクロコンピュータ及び電子機器 |
JP2007132905A (ja) * | 2005-11-14 | 2007-05-31 | Yokogawa Electric Corp | Icテスタ |
EP2104235A1 (en) | 2008-03-18 | 2009-09-23 | Sony Corporation | Analog-to-digital converter, analog-to-digital converting method, solid-state image pickup device, and camera system |
JP2010081190A (ja) * | 2008-09-25 | 2010-04-08 | Yokogawa Electric Corp | 信号処理装置 |
JPWO2013140914A1 (ja) * | 2012-03-22 | 2015-08-03 | 日本電気株式会社 | 送信機および送信方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3928870B2 (ja) | 2007-06-13 |
DE60309812D1 (de) | 2007-01-04 |
US6639539B1 (en) | 2003-10-28 |
EP1414157A3 (en) | 2004-09-29 |
DE03256627T1 (de) | 2004-08-26 |
EP1414157B1 (en) | 2006-11-22 |
EP1414157A2 (en) | 2004-04-28 |
DE60309812T2 (de) | 2007-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3928870B2 (ja) | アナログ・デジタル変換器のダイナミックレンジを拡張するためのシステム及び方法 | |
US7138819B2 (en) | Differential voltage measuring apparatus and semiconductor testing apparatus | |
KR20100105962A (ko) | 배터리 전압의 영향을 받지 않는 절연저항 측정회로 | |
US20100302085A1 (en) | Field Device Having an Analog Output | |
JPH06249889A (ja) | 電圧電流測定ユニットおよび電圧電流測定方法 | |
US5959463A (en) | Semiconductor test apparatus for measuring power supply current of semiconductor device | |
KR20050035192A (ko) | 보상된 센서 출력을 위한 장치 및 방법 | |
CN110114638B (zh) | 模拟输入单元以及基准电压稳定化电路 | |
JP3707281B2 (ja) | 圧力センサ回路 | |
US6369584B1 (en) | Signal correction apparatus and signal correction method | |
EP1132715B1 (en) | Signal processing circuit | |
JPS5817407B2 (ja) | 零調装置 | |
JPH0225126Y2 (ja) | ||
JPH1188165A (ja) | アナログ信号の入力装置及びその入力方法ならびに記録媒体 | |
KR102087315B1 (ko) | Adc 측정오차 보상 장치 | |
US20240097632A1 (en) | Integrated circuit and semiconductor device | |
JPH0514196A (ja) | 自己診断機能付入力回路 | |
JPH1183611A (ja) | 計量装置のトランスデューサからの測定信号を処理するための処理方法及び信号処理回路 | |
JP3048377B2 (ja) | 穀物の水分測定装置 | |
JP2010124132A (ja) | モニタ電圧補正回路および電圧モニタ回路 | |
JPH0915272A (ja) | 電圧測定回路 | |
JP2578857B2 (ja) | 積分型a/d変換器 | |
JP2002340612A (ja) | 差動トランスの故障検出方法及び装置 | |
JP2000131093A (ja) | センサ出力検出回路 | |
JP2006222654A (ja) | コンパレータ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040816 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060306 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060516 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060519 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070301 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |