-
Die
vorliegende Erfindung betrifft allgemein die Umsetzung digitaler
Eingangssignale in analoge Ausgangssignale. Insbesondere betrifft
die vorliegende Erfindung die Erhöhung des Leistungsvermögens eines
handelsüblichen
Digital/Analog-Umsetzers unter Verwendung einer Sigma-Delta-Schleife und
anderer Digitalsignalverarbeitungsmethoden, und zwar zur Verwendung
in automatischer Testausrüstung.
-
HINTERGRUND DER ERFINDUNG
-
Allgemein
entsteht bei automatischer Testausrüstung (ATS) ein Bedarf, ein
zu prüfendes
Bauelement (DUT) mit analogen Wellenformen anzuregen. Beim herkömmlichen
ATS-Paradigma schreibt ein Testprogramm analoge Wellenformen vor,
die an ein DUT angelegt werden sollen. Ein Testsystem legt die Wellenformen
an und überwacht
Signale, die durch das DUT als Antwort auf die Wellenformen erzeugt
werden. Das Testprogramm entscheidet über Erfolg oder Mißerfolg
nach der Maßgabe,
ob die überwachten
Signale vom DUT bis zu einem hinreichenden Genauigkeitsgrad mit
erwarteten, korrekten Antworten übereinstimmen.
-
Allgemeinzweck-ATE-Systeme
sind vorzugsweise zum Testen verschiedenartiger Typen von Bauelementen
ausgerüstet,
die einen großen
Bereich von Frequenzen abdecken. Herkömmliche Digital/Analog-Umsetzer
(DACs) bieten im allgemeinen hohe Genauigkeit, allerdings nur über begrenzte
Frequenzbereiche. DACs, die bei hohen Frequenzen genau sind, sind
bei niedrigen Frequenzen häufig
ungenau, und DACs, die bei niedrigen Frequenzen genau sind, sind
häufig
bei hohen Frequenzen ungenau. Diese Beschränkungen haben ATS-Entwickler
veranlaßt,
unterschiedliche Schaltungstopologien zur Erzeugung von analogen
Wellenformen, die unterschiedliche Frequenzbereiche abdecken, bereitzustellen.
Zum Beispiel könnte
ein ATS-System eine Schaltungstopologie zur Erzeugung von Signalen niedriger
Frequenz und eine andere Schaltungstopologie zur Erzeugung von Signalen
höherer
Frequenz verwenden.
-
Entwickler
haben versucht, diese Beschränkungen
des DAC-Leistungsvermögens
durch Verwendung einfacher DACs mit hoher Geschwindigkeit und niedriger
Auflösung,
die durch Sigma-Delta-Schleifen
angesteuert werden, zu überwinden. 1 zeigt
ein Beispiel einer DAC-Topologie 100, die eine Sigma-Delta-Schleife
verwendet. Wie in 1 gezeigt, ist ein DAC 116 dafür konfiguriert,
ein analoges Ausgangssignal aus einem digitalen Eingangssignal mit
8 Bit zu erzeugen. Der DAC 116 wird mit einer Rate abgetastet,
die hoch genug ist, um ein Ausgangssignal mit hinreichender Qualität zu erzeugen (das
heißt
mindestens die Nyquist-Rate), und ein Tiefpaßfilter 124 glättet das
Ausgangssignal des DAC 116, um Abtast-Artefakte zu verringern.
-
Ungeachtet
der Tatsache, daß der
DAC nur eine Auflösung
von 8 Bit hat, überschreitet
die effektive Auflösung
der Schaltung 100 8 Bit bei weitem, was auf die Arbeitsweise
der Sigma-Delta-Schleife zurückzuführen ist.
Innerhalb der Sigma-Delta-Schleife wird ein digitales Eingangssignal "Digital In" mit relativ hoher
numerischer Auflösung
(zum Beispiel 25 Bit) an einen Eingang eines Summierers 110 übergeben.
Der Summierer 110 subtrahiert ein Rückkopplungssignal vom digitalen
Eingangssignal, um ein Fehlersignal Es zu erzeugen. Das Fehlersignal wird
dann in ein Schleifenfilter 112 eingegeben. Das Schleifenfilter
hilft, die Sigma-Delta-Rückkopplungsschleife
zu stabilisieren, und integriert im allgemeinen das Fehlersignal über die
Zeit (zum Beispiel akkumuliert es ES über unterschiedliche
Abtastwerte). Ein Quantisierer 114 gibt dann das Ausgangssignal des
Schleifenfilters 112 durch einfache Stutzung als ein 8-Bit-Signal wieder.
Zu jedem Zeitpunkt stellt das Fehlersignal die Differenz zwischen
dem digitalen Eingangssignal und dem in den DAC 116 eingegebenen
quantisierten Signal dar. Durch den Rückkopplungsbetrieb strebt die
Sigma-Delta-Schleife danach, das Fehlersignal gegen null zu steuern,
was bewirkt, daß die
8-bittige Eingabe in den DAC – mit
der Zeit – präzise mit
dem digitalen Eingangssignal hoher Auflösung übereinstimmt. Infolgedessen
reproduziert das Ausgangssignal vom DAC 116 das digitale
Eingangssignal mit einem effektiven Auflösungsrad, der viel höher als
die Auflösung
des DAC 116 ist.
-
Weil
der DAC 116 von sich aus eine niedrige Auflösung hat,
kann er leicht so aufgebaut werden, daß er mit relativ hoher Genauigkeit über einen
großen
Bereich von Frequenzen arbeitet. Weil er mit einer Sigma-Delta-Schleife
kombiniert ist, kann er außerdem
eine hohe effektive Auflösung
erreichen.
-
Ungeachtet
dieser Vorteile haben wir erkannt, daß der DAC selbst noch anfällig für Fehler
ist, die die Pegel überschreiten
lassen, die für
automatische Testausrüstung
erwünscht
sind. Diese Fehler umfassen zum Beispiel Gleichtaktfehler, Nichtlinearitäten und Übergangsfehler.
Obwohl die Sigma-Delta-Schleife die effektive Auflösung des
DAC stark erhöht,
verbessert sie nicht unbedingt die Genauigkeit des DAC. Folglich
sind weiterhin mehrere DAC-Topologien erforderlich, die jeweils
für ihren
eigenen bestimmten Frequenzbereich optimiert sind.
-
Was
benötigt
wird, ist eine einfache Topologie zur Erzeugung eines analogen Ausgangssignals aus
einem digitalen Eingangssignal, die einen großen Frequenzbereich sowohl
mit hoher effektiver Auflösung
als auch mit hoher Genauigkeit abdecken kann.
-
US-Patent Nr. 5 101 205 offenbart
einen Digital/Analog-Umsetzer vom Typ des Sigma-Delta-Modulators, umfassend
eine Korrekturschaltung mit einem ROM, der Kalibrierungsdaten speichert, und
die ein Tiefpaßfilter
verwendet, um das Fehlersignal zu filtern.
-
US-Patent Nr. 4 829 236 offenbart
ein Digital/Analog-Kalibrierungssystem, das einen Kalibrierungsspeicher
zur Speicherung von Kalibrierungscharakteristiken für Digital/Analog-Umsetzer
verwendet, um dadurch für
einheitliche analoge Antworten auf digitale Daten zu sorgen.
-
Der
Artikel XP010084892 von T. Cataltepe et al., "Digitally corrected multi-bit Sigma
Delta data converters",
IEEE, 8. Mai 1989, Seiten 647-650, offenbart eine Schaltung zur
Erzeugung eines analogen Ausgangssignals aus einem digitalen Eingangssignal,
das das analoge Ausgangssignal darstellt, umfassend: ein Schleifenfilter
mit einem Ausgang, der ein gefiltertes Signal weitergibt, das sich
als Antwort auf eine Differenz zwischen dem digitalen Eingangssignal
und einem Rückkopplungssignal ändert; einen
DAC mit einem Eingang, der mit dem Ausgang des Schleifenfilters
gekoppelt ist, und der ein analoges Ausgangssignal erzeugt; und
ein DAC-Modell, das eine Vielzahl von Verhaltensinformation über den DAC
speichert, wobei das DAC-Modell einen Eingang hat, der mit dem Ausgang
des Schleifenfilters gekoppelt ist, welches das Rückkopplungssignal
erzeugt.
-
Die
Erfindung stellt eine Schaltung und ein Verfahren bereit, wie in
Anspruch 1 und 12 definiert.
-
Die
Erfindung kann genaue analoge Ausgangssignale aus digitalen Eingangssignalen
erzeugen, und zwar über
einen großen
Bereich von Frequenzen unter Verwendung einer einzigen Schaltungstopologie.
-
KURZBESCHREIBUNG DER ZEICHNUNGEN
-
Weitere
Aufgaben, Vorteile und neuartige Merkmale der Erfindung werden aus
einer Betrachtung der nachfolgenden Beschreibung und der Zeichnungen
deutlich, wobei diese folgendes zeigen:
-
1 ist
ein vereinfachtes Blockschaltbild einer Schaltung nach dem Stand
der Technik zur Umsetzung eines digitalen Eingangssignals in ein
analoges Ausgangssignal unter Verwendung einer Sigma-Delta-Schleife;
-
2 ist
ein vereinfachtes Blockschaltbild einer Schaltung gemäß der vorliegenden
Erfindung zur Umsetzung eines digitalen Eingangssignals in ein analoges
Ausgangssignal;
-
3 ist
eine schematische Darstellung eines DAC-Modells, das gemäß der Schaltung
von 2 verwendet werden kann;
-
4 ist
eine schematische Darstellung eines Gegen-DAC-Modells, das gemäß der Schaltung von 2 verwendet
werden kann;
-
5 ist
ein Blockschaltbild eines Rauschformungs-Requantisierers, der zur
Verwendung mit der Schaltung von 2 geeignet
ist; und
-
6 ist
ein Blockschaltbild eines Schleifenfilters, das zur Verwendung in
der Schaltung von 2 geeignet ist.
-
BESCHREIBUNG DER BEVORZUGTEN
AUSFÜHRUNGSFORM
-
ÜBERSICHT
-
2 stellt
eine Topologie 200 gemäß der vorliegenden
Erfindung zur Erzeugung eines analogen Ausgangssignals aus einem
digitalen Eingangssignal dar. Die Topologie von 2 ähnelt der
von 1 in vielerlei Hinsicht. Zum Beispiel wird ein
digitales Eingangssignal "Digital
In" an den Eingang
eines Summierers 210 übergeben.
Der Summierer 210 erzeugt ein Fehlersignal, das gleich
der Differenz zwischen dem digitalen Eingangssignal und einem Rückkopplungssignal
ist. Das Fehlersignal wird in den Eingang eines Schleifenfilters 212 eingegeben, und
der Ausgang des Schleifenfilters 212 ist mit dem Eingang
eines Quantisierers 214 gekoppelt. Ein DAC 216 setzt
das quantisierte Signal in ein analoges Signal um, und ein Tiefpaßfilter 224 glättet das
Ausgangssignal des DAC 216, um die Abtast-Artefakte zu
verringern. Der Summierer 210, das Schleifenfilter 212,
der Quantisierer 214, der DAC 216 und das Filter 224 von 2 haben
somit ähnliche
Funktionen wie die entsprechenden Elemente 110, 112, 114, 116 und 124 von 1.
-
In
anderer Hinsicht unterscheidet sich die Topologie von 2 von
derjenigen von 1. Zum Beispiel weist 2 ein
DAC-Modell 222, ein Gegen-DAC-Modell 218 und einen
Summierer 220 auf, die in 1 fehlen.
Das DAC-Modell 222 ist mit dem Ausgang des Quantisierers 214 gekoppelt
und übergibt
das Rückkopplungssignal
an den Summierer 210. Das Gegen-DAC-Modell empfängt das
digitale Eingangssignal und erzeugt ein Ausgangssignal, das mittels
des zusätzlichen
Summierers 220 zum Ausgangssignal des Schleifenfilters
addiert wird. Diese Unterschiede zur herkömmlichen Sigma-Delta-DAC-Topologie bieten
erhebliche Vorteile, wie nachstehend ausführlicher beschrieben wird.
-
Wir
haben erkannt, daß Ungenauigkeiten
in DAC-Schaltungen, die Sigma-Delta-Schleifen verwenden, im allgemeinen
von Ungenauigkeiten in den DACs selbst herrühren. Kehren wir zur herkömmlichen
Topologie von 1 zurück, so erzeugt der Quantisierer 114 eine
nahezu perfekte Darstellung des digitalen Eingangssignals – so perfekt,
wie die Rückkopplung
der Sigma-Delta-Schleife dies tun kann. Wir haben herausgefunden,
daß Fehler
grundsätzlich
von der Tatsache herrühren,
daß der
DAC 116 eine nicht perfekte analoge Darstellung des quantisierten
Signals erzeugt.
-
Der
Grund dafür,
daß es
der Schaltung 100 als Ganzes an Genauigkeit mangelt, besteht
jedoch nicht nur darin, daß der
DAC ungenau ist. Ein wesentlicherer Grund ist, wie wir herausgefunden
haben, daß das
analoge Signal vom DAC 116 nicht perfekt mit dem Rückkopplungssignal
vom Quantisierer übereinstimmt.
Wir haben vermutet, daß,
wenn das analoge Ausgangssignal und das Rückkopplungssignal irgendwie
in Übereinstimmung
zu bringen wären, die
Fehler vom DAC 116 irrelevant würden, da die Sigma-Delta-Schleife
danach streben würde,
den DAC zum korrekten Ausgangssignal zu steuern. Dies im Sinn, haben
wir geschlußfolgert,
daß die
Fehler der Schaltung 100 nicht nur verringert werden können, indem
der DAC mit dem Rückkopplungssignal
in Übereinstimmung
gebracht wird (das heißt,
indem der DAC perfekt gemacht wird), sondern auch, indem das Rückkopplungssignal
mit dem DAC in Übereinstimmung
gebracht wird.
-
Zu
diesem Zweck ist das DAC-Modell 222 von 2 mit
der Absicht eingeführt
worden, das Rückkopplungssignal
so nachzuregeln, daß es
präzise
mit dem Ausgangssignal des DAC 216 übereinstimmt. Das DAC-Modell 222 hat
das gleiche Eingangssignal wie der DAC 216 (das heißt das Ausgangssignal
des Quantisierers 214) und erzeugt im Idealfall das gleiche
Ausgangssignal – nur
in digitaler Form.
-
Die
Arbeitsweise der Sigma-Delta-Schleife stellt sicher, daß das Ausgangssignal
des DAC 216 präzise
gleich dem Pegel ist, der durch das digitale Eingangssignal dargestellt
wird, und zwar ungeachtet von DAC-Fehlern. Wie bei der Topologie
von 1 steuert die Sigma-Delta-Schleife das Rückkopplungssignal
zu einem Wert, der mit der Zeit präzise gleich dem digitalen Eingangssignal
wird. Weil das Rückkopplungssignal
mit dem Ausgangssignal des DAC 216 übereinstimmt, steuert die Schleife
jedoch auch das Ausgangssignal des DAC präzise zu dem Wert, der durch
das digitale Eingangssignal dargestellt wird, was das Ausgangssignal
des DAC im wesentlichen fehlerfrei macht.
-
Obwohl
das DAC-Modell 222 Fehler korrigieren kann, die durch den
DAC 216 eingeführt
werden, sind die Korrekturen, die es erbringen kann, durch die Bandbreite
der Sigma-Delta-Schleife beschränkt.
Für Frequenzen
außerhalb
der Schleifenbandbreite mangelt es der Sigma-Delta-Schleife an hinreichender Verstärkung, um
Fehler im Rückkopplungssignal
und somit im Ausgangssignal des DAC 216 zu korrigieren.
-
Das
Gegen-DAC-Modell 218 und der Summierer 229 sind
in die Schaltung von 2 eingeführt worden, um DAC-Fehler bei
Frequenzen zu korrigieren, die höher
als die Schleifenbandbreite sind. Wie in 2 gezeigt,
speist das Gegen-DAC-Modell 218 ein Mitkopplungssignal
direkt in den Eingang des Quantisierers 214 ein. Das Ausgangssignal
des Gegen-DAC-Modells ist gleich dem digitalen Eingangssignal, aber
absichtlich verzerrt, um erwarteten Fehlern des DAC 216 entgegenzuwirken.
Wenn zum Beispiel bekannt ist, daß der DAC 216 als
Antwort auf eine bestimmte digitale Eingabe einen Ausgangspegel
erzeugt, der ein wenig zu hoch ist, dann ist das Gegen-DAC-Modell
dafür eingerichtet,
eine Ausgabe zu erzeugen, die ein wenig zu niedrig ist. Der abgesenkte
Wert verringert die quantisierte Eingabe in den DAC 216 ein
wenig und bewirkt, daß der
DAC ein Ausgangssignal mit einem wesentlich verringerten Fehler
erzeugt.
-
Abgesehen
vom DAC 216 und vom Tiefpaßfilter 224 wird die
gesamte Schaltung 200 vorzugsweise innerhalb eines einzigen
freiprogrammierbaren Gate-Arrays (FPGA) implementiert.
-
Alternativ
kann die gesamte Schaltung 200 einschließlich des
DAC und des Tiefpaßfilters
innerhalb eines einzigen anwendungsspezifischen integrierten Schaltkreises
(ASIC) implementiert werden.
-
DAC-MODELL
-
3 stellt
ein Beispiel für
ein DAC-Modell 222, das zur Verwendung mit der Sigma-Delta-DAC-Schaltung 200 geeignet
ist, in schematischer Form dar. In dem in 3 gezeigten
Beispiel besteht das DAC-Modell 222 aus einer einfachen
Verweistabelle 310. Die Verweistabelle 310 hat
vorzugsweise für
jeden Eingangscode des DAC 216 eine andere Adresse. Wenn
man zum Beispiel annimmt, daß der DAC 216 eine
Auflösung
von 16 Bit hat, dann hat die Verweistabelle 310 vorzugsweise
Adressen, die von 0 bis 65.535 (das heißt 216 – 1) reichen.
Für jeden
Eingangscode des DAC 216 speichert die Verweistabelle 310 vorzugsweise
einen Wert, der dem erwarteten Ausgangssignal des DAC 216 als
Antwort auf diesen Eingangscode entspricht.
-
Wegen
verschiedener DAC-Fehler erzeugt der DAC 216 im allgemeinen
Ausgangspegel, die nicht gleichmäßig verteilt
sind. Die Ausgangspegel weichen normalerweise von ihrem idealen
Abstand von 1 LSB (niedrigstwertiges Bit) um Bruchteile eines LSB
ab, und manchmal um mehr als 1 LSB. Um das Verhalten des DAC 216 genau
zu emulieren, stellt das DAC-Modell 222 vorzugsweise Ausgangswerte mit
einer Auflösung
bereit, die viel größer als
die Auflösung
des DAC selbst ist. In der bevorzugten Ausführungsform haben die im DAC-Modell
gespeicherten Werte eine Auflösung
von 25 Bit, um ein LSB eines 16-Bit-DAC genau aufzulösen.
-
Die
im DAC-Modell gespeicherten Werte reichen vorzugsweise von 0 bis
225 – 1
(33.554.431) und entsprechen 16-Bit-DAC-Codes, die von 0 bis 216 – 1 (65.535)
reichen. Diese 25-Bit-Werte können
so aufgefaßt
werden, daß sie
einen 16-Bit-Teil umfassen, der den gleichen Bereich abdeckt wie
die DAC-Codes, und
dazu einen 9-Bit-Bruchzahlteil, der die Auflösung darstellt, die das DAC-Modell
auf jedes LSB des DAC 216 anwendet.
-
Weil
Fehler im DAC-Ausgangssignal sowohl positiv als auch negativ sein
können,
wird vorzugsweise ein kleiner zusätzlicher Bereich (nicht gezeigt) jenseits
des 25-Bit-Bereichs bereitgestellt, der es ermöglicht, daß das DAC-Modell Werte erzeugen
kann, die ein wenig kleiner als null und ein wenig größer als Vollausschlag
sind. Alternativ kann ein Teil des 25-Bit-Bereichs des DAC-Modells
dafür vorgesehen werden,
negative Zahlen darzustellen, und der oberste Abschnitt des DAC-Wertebereichs
kann gekappt werden.
-
Das
DAC-Modell ist nicht darauf begrenzt, eine einfache Verweistabelle
zu sein. Zum Beispiel kann das DAC-Modell mit Verarbeitungsfähigkeiten zur
Berechnung emulierter Werte auf der Grundlage eines mathematischen
Modells des DAC 216 ausgestattet sein. Das DAC-Modell kann
außerdem
mit zusätzlichem
Speicher zum Speichern früherer
Zustände
des DAC ausgestattet sein. Indem sowohl aktuelle als auch frühere Zustände berücksichtigt
werden, kann das DAC-Modell Übergangsfehler
des DAC 216 vorhersagen und emulieren.
-
Die
im DAC-Modell gespeicherten Werte sind vorzugsweise von dem bestimmten
DAC 216 abgeleitet, den die Schaltung 200 verwendet.
Vorzugsweise wird zur Laufzeit eine Kalibrierungsroutine ausgeführt, und
Verhaltensinformation über
den DAC wird automatisch gemessen und im DAC-Modell 222 gespeichert.
Die Kalibrierungsroutine wird vorzugsweise regelmäßig oder
bei Bedarf ausgeführt,
um trotz der Zeit- und Temperaturdrift der Charakteristika des DAC
hohe Genauigkeit sicherzustellen. Alternativ kann Verhaltensinformation
während
einer einmaligen Charakterisierung aus dem DAC 216 extrahiert und
in einem nichtflüchtigen
Speicher, auf den das DAC-Modell zugreifen kann, dauerhaft gespeichert werden.
-
Wir
haben erkannt, daß das
Verhalten des DAC 216 stark von der Rate abhängt, mit
welcher der DAC abgetastet wird. Daher wird der DAC 216 vorzugsweise
mit einer festen Abtastrate betrieben, und die Kalibrierungsroutine
wird vorzugsweise bei dieser festen Abtastrate ausgeführt. Wenn
ein Anwender die Schaltung 200 unter Verwendung einer veränderlichen
Abtastrate zu programmieren wünscht,
wird vorzugsweise ein herkömmlicher
Abtastraten-Umsetzer eingeschlossen, um die veränderliche Abtastrate vor der
Anwendung in der Sigma-Delta-DAC-Schaltung 200 in eine
feste Abtastrate umzusetzen.
-
GEGEN-DAC-MODELL
-
4 stellt
ein Beispiel für
ein Gegen-DAC-Modell 218 dar, das zur Verwendung mit der
Sigma-Delta-DAC-Schaltung 200 geeignet
ist. Wie das DAC-Modell 222 besteht das in 4 gezeigte
Gegen-DAC-Modell
aus einer einfachen Verweistabelle 410. Die Verweistabelle 410 hat
einen Adreßbereich,
der dem Wertebereich des digitalen Eingangssignals "Digital In" entspricht. Zum
Beispiel stellt das Gegen-DAC-Modell 218 vorzugsweise
225 unterschiedliche Adressen bereit, eine
für jeden möglichen
Wert des digitalen Eingangssignals, das vorzugsweise 25 Bit breit
ist.
-
Für jede Adresse
speichert das Gegen-DAC-Modell 218 einen Wert, der annähernd gleich
dem digitalen Eingangssignal ist, aber verzerrt ist, um Fehler im
DAC 216 zu berücksichtigen.
Wenn zum Beispiel erwartet wird, daß der DAC 216 ein Ausgangssignal
erzeugt, das ein wenig zu niedrig ist, dann würde das Gegen-DAC-Modell einen
ein wenig erhöhten
Wert liefern. Der DAC 216 antwortet dann auf den leicht
erhöhten
Wert, indem er ein Ausgangssignal erzeugt, das für den DAC-Fehler bei dieser Eingabe
korrigiert ist.
-
Wie
das DAC-Modell 222 kann das Gegen-DAC-Modell 218 beliebig
komplex sein, um einen großen
Bereich von DAC-Verhalten zu berücksichtigen,
sowohl statisch als auch dynamisch. Folglich sollte das Gegen-DAC-Modell
nicht so aufgefaßt werden,
daß es
auf eine einfache Verweistabelle beschränkt ist. Zum Beispiel kann
das Gegen-DAC-Modell mit Verarbeitungsfähigkeiten ausgestattet sein, um
Berechnungen im laufenden Betrieb zu ermöglichen. Diese Berechnungen
können
verwendet werden, um das Ausgangssignal des Gegen-DAC-Modells auf
der Grundlage von mathematischen Funktionen zu verzerren, die das
Verhalten des DAC 216 beschreiben. Außerdem kann das Gegen-DAC-Modell
mit zusätzlichem
Speicher ausgestattet sein, um frühere Zustände des DAC 216 zu
berücksichtigen und
daher Korrekturen für
erwartete Übergangsfehler bereitzustellen.
-
Verhaltensinformation
für das
Gegen-DAC-Modell 218 wird vorzugsweise zur Laufzeit unter
Verwendung einer automatischen Kalibrierungsroutine erfaßt, die
Verhaltenscharakteristika des tatsächlich zu verwendenden DAC 216 mißt und diese
Charakteristika in einem Speicher speichert. Alternativ kann die
Verhaltensinformation während einer
einmaligen Charakterisierung aus dem DAC 216 extrahiert
und in einem nichtflüchtigen
Speicher, auf den das Gegen-DAC-Modell zugreifen kann, dauerhaft
gespeichert werden.
-
QUANTISIERER
-
5 stellt
ein Beispiel für
einen Quantisierer 214 dar, der zur Verwendung mit der
Sigma-Delta-DAC-Schaltung
von 2 geeignet ist. Im Gegensatz zum einfachen Rundungsquantisierer 114 von 1 ist
der Quantisierer von 5 vorzugsweise ein Rauschformungs-Requantisierer
oder "Rauschformer".
-
Bekanntlich
werden Rauschformer verwendet, um digitale Signale mit relativ hoher
Auflösung
in digitale Signale mit relativ niedriger Auflösung umzusetzen, ohne Signalqualität zu opfern.
Durch Rauschformung werden Rundungsfehler gespeichert und dann zu
nachfolgenden Abtastwerten addiert oder davon subtrahiert. Der Netto-Effekt
besteht darin, das Rauschspektrum eines requantisierten Signals
von einer relativ flachen Charakteristik zu einer umzuverteilen,
die bei den in Betracht kommenden Frequenzen ein stark verringertes
Rauschen und bei höheren
Frequenzen ein erhöhtes
Rauschen hat. Das Rauschen mit höherer
Frequenz kann im allgemeinen gefiltert werden, was Signale mit viel
niedrigerem Gesamtrauschen ergibt, als sie ohne Rauschformung bereitgestellt
werden könnten.
-
Rauschformung
der Eingabe in den DAC 216 ermöglicht, daß die Schaltung 200 von
der hohen Auflösung
der Werte vom Gegen-DAC-Modell 218 profitieren kann. Weil
der Rauschformer 214 die Auflösung effektiv erhöht, indem
Quantisierungsfehler über
viele Abtastwerte gespreizt werden, ermöglicht der Rauschformer, daß die Bits
höherer
Auflösung vom
Gegen-DAC-Modell 218 das Ausgangssignal des DAC 216 beeinflussen.
Der Rauschformer verbessert somit die Genauigkeit der Schaltung 200,
indem er sicherstellt, daß Korrekturen
mit hoher Auflösung
vom Gegen-DAC-Modell 218 nicht einfach gestutzt werden.
-
Rauschformer
sind bekannt, und die spezielle Form des Rauschformers ist für die Erfindung
nicht entscheidend. Wir haben jedoch herausgefunden, daß ein Rauschformer
zweiter Ordnung, wie etwa der in 5 gezeigte,
ein angemessenes Leistungsvermögen
bietet, ohne erhebliche Komplexität hinzuzufügen. Rauschformer höherer Ordnung
mit höherem Leistungsvermögen, aber
mit entsprechender Zunahme an Komplexität können verwendet werden.
-
Obwohl
der Rauschformungs-Requantisierer das Leistungsvermögen der
Schaltung 200 verbessert, ist er für die Erfindung nicht zwingend
erforderlich, da er das Leistungsvermögen der Schaltung nur für Frequenzen
außerhalb
der Bandbreite der Sigma-Delta-Schleife verbessert.
-
SCHLEIFENFILTER
-
6 stellt
ein Beispiel für
ein Schleifenfilter 212 dar, das zur Verwendung mit der
Sigma-Delta-DAC-Schaltung
von 2 geeignet ist. Innerhalb des Schleifenfilters 212 wird
das Fehlersignal ES an einen Eingang eines
Summierers 610 übergeben. Das
Fehlersignal wird mittels des Summierers 610 zu einen akkumulierten
Signal vom Ausgang eines Registers 612 addiert. Bei jeder
aktiven Flanke eines Abtasttaktes wird das Register 612 aktualisiert,
so daß es
die akkumulierte Summe aus dem vorigen Inhalt des Registers und
dem aktuellen Wert des Fehlersignals widerspiegelt. Weil die Rückkopplung
der Sigma-Delta-Schleife danach strebt, das Fehlersignal gegen null
zu steuern, pegelt sich die Ausgabe des Registers 612 bei
einem stabilen Wert ein. Indem es das Fehlersignal bei jeder Flanke
des Abtasttaktes akkumuliert, verhält sich das Schleifenfilter 212 in
einer Weise, die einem analogen Integrator vergleichbar ist, der
das Fehlersignal über
die Zeit integriert.
-
VORTEILE
-
Aus
der vorhergehenden Beschreibung wird deutlich, daß die Sigma-Delta-DAC-Schaltung 200 gemäß der vorliegenden
Erfindung eine erheblich größere Genauigkeit
als die herkömmliche
Topologie von 1 erzielen kann. Weil DAC-Fehler
effektiv kompensiert werden, können
relativ kostengünstige DACs
verwendet werden, um ein genaues Leistungsvermögen über einen großen Frequenzbereich
zu ermöglichen.
Eine einzige Topologie kann verwendet werden, um einen breiten Bereich
von Frequenzen abzudecken, wo früher
mehrere Topologien erforderlich waren. Die vorliegende Erfindung
verringert somit die Kosten von ATE-Systemen und nimmt weniger Platz
in Anspruch als frühere
Methoden.
-
ALTERNATIVEN
-
Zusätzlich zu
der bevorzugten Ausführungsform
und den oben beschriebenen Abwandlungen können weitere Ausführungsformen
und Abwandlungen vorgenommen werden.
-
Zum
Beispiel ist das Schleifenfilter 212 oben als ein einfacher
digitaler Akkumulator beschrieben worden. Dies ist jedoch nur ein
Beispiel. Es können mehrere
Akkumulatoren hintereinandergeschaltet werden, um effektiv mehrere
Integrationen des Fehlersignals zu bewirken. Andere Anpassungen
können am
Schleifenfilter 212 vorgenommen werden, um die Stabilität und das
Leistungsvermögen
der Schleife zu erhöhen.
-
Wie
oben beschrieben, wird die Sigma-Delta-DAC-Schaltung 200 vorzugsweise
mit einer festen Abtastrate betrieben. Alternativ kann die Schaltung 200 mit
einer Auswahl von unterschiedlichen Abtastraten versehen werden,
und im DAC-Modell 222 und im Gegen-DAC-Modell 218 kann
unterschiedliche Information gespeichert werden, um für genaue Korrekturen
des DAC-Verhaltens bei jeder der unterschiedlichen Abtastraten zu
sorgen. Als noch eine weitere Alternative kann der DAC 216 mit
veränderlichen
Abtastraten betrieben werden, und zwar mit einem Satz von Verhaltensinformation,
der für
ein angemessenes, wenn auch nicht optimales Leistungsvermögen bei
unterschiedlichen Abtastraten sorgt.
-
Die
Sigma-Delta-DAC-Schaltung 200 ist oben so beschrieben,
daß sie
sowohl ein DAC-Modell 222 als auch ein Gegen-DAC-Modell 218 aufweist,
wobei das Gegen-DAC-Modell 218 für Korrekturen außerhalb
der Bandbreite der Sigma-Delta-Schleife sorgt. Wenn Korrekturen
außerhalb
der Bandbreite der Schleife nicht erforderlich sind, kann das Gegen-DAC-Modell 218 weggelassen
werden, und der Rauschformungs-Requantisierer 214 kann durch
einen einfachen Rundungsquantisierer ersetzt werden. Wir haben auch
herausgefunden, daß der Beitrag
des Gegen-DAC-Modells 218 weniger erheblich ist, wenn Pipeline-Verzögerungen
durch die Schaltung 200 verringert werden. Wenn zum Beispiel die
Zahl der Pipeline-Verzögerungen
in der Schaltung 200 auf null verringert würde, würde das DAC-Modell 222 alle
DAC-Fehler korrigieren, wenn sie erzeugt werden. Das Gegen-DAC-Modell 218 könnte somit
weggelassen werden, und der Rauschformer könnte durch einen einfachen
Quantisierer ersetzt werden.
-
Außerdem sind
die spezifischen Strukturen, die in den Figuren dargestellt sind
und oben beschrieben wurden, dazu bestimmt, die an Signalen durchgeführten Handlungen
und den Signalfluß auf einer
konzeptionellen Ebene zu zeigen Die tatsächliche Hardware-Implementierung
kann erheblich von der angegebenen Struktur abweichen, und zwar
in Übereinstimmung
mit herkömmlichen
Regeln und Praktiken zur Implementierung digitaler Schaltungen..
-
Jede
dieser Alternativen und Abwandlungen sowie weitere haben die Erfinder
in Betracht gezogen, und es ist beabsichtigt, daß sie im Schutzbereich der
vorliegenden Erfindung liegen. Es ist daher verständlich,
daß die
vorstehende Beschreibung Beispielcharakter hat.