DE19723217A1 - Verfahren zum Testen eines Umsetzers - Google Patents

Verfahren zum Testen eines Umsetzers

Info

Publication number
DE19723217A1
DE19723217A1 DE19723217A DE19723217A DE19723217A1 DE 19723217 A1 DE19723217 A1 DE 19723217A1 DE 19723217 A DE19723217 A DE 19723217A DE 19723217 A DE19723217 A DE 19723217A DE 19723217 A1 DE19723217 A1 DE 19723217A1
Authority
DE
Germany
Prior art keywords
capacitor
voltage
analog
digital
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19723217A
Other languages
English (en)
Inventor
Jason Chen
Henry Fan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Holtek Semiconductor Inc
Original Assignee
Holtek Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US08/844,170 priority Critical patent/US5977893A/en
Application filed by Holtek Microelectronics Inc filed Critical Holtek Microelectronics Inc
Priority to DE19723217A priority patent/DE19723217A1/de
Publication of DE19723217A1 publication Critical patent/DE19723217A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/3167—Testing of combined analog and digital circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Testen eines Umsetzers und insbesondere ein Verfahren, zur Prüfung der Präzision und Linearität eines Umsetzers des Ladungsum­ verteilungstyps, wie eines Digital-Analog-Umsetzers (DAC) oder eines Analog-Digital-Umsetzers (ADC) mittels des di­ rekten Vergleiches des Kapazitätsverhältnisses in dem Um­ setzer.
Das Verfahren zum Testen eines Umsetzers, wie eines Analog- Digital-Umsetzers (ADC) oder eines Digital-Analog-Umsetzers (DAC) benötigt nach dem Stand der Technik insbesondere für diejenigen Umsetzer, die eine große Bitmenge aufweisen, ei­ ne exakte Referenzspannung zum Vergleich von Analog- Signalen. Weiterhin existiert eine strenge Anforderung an die Testspannung und die Unterdrückung des Rauschens, das vom Testgerät herrührt. Das Verfahren nach dem Stand der Technik nimmt zudem viel Zeit in Anspruch und erfordert ei­ ne kompliziertere Testprozedur.
Für einen Analog-Digital-Umsetzer (ADC) oder einen Digital- Analog-Umsetzer (DAC) des Ladungsumverteilungstyps hängen der Fehler und die Linearität der Signaltransformation nur von dem Kapazitätsverhältnis im Umsetzer ab, weil der Um­ setzer hauptsächlich aus Kondensatoren besteht. Somit ist es sehr zeit intensiv und wenig zuverlässig, den Umsetzer mit externen analogen Eingangssignalen zu testen und des­ halb, insbesondere zum Testen einer Massenproduktionen wünschenswert, ein effizientes Testverfahren zur Verfügung zu stellen, um die Testzeit zu reduzieren und um die Test­ prozedur zu vereinfachen.
Primäre Aufgabe der vorliegenden Erfindung ist es, ein Ver­ fahren zum Testen eines Umsetzers des Ladungsumverteilung­ styps, wie eines Analog-Digital-Umsetzers (ADC) oder eines Digital-Analog-Umsetzers (DAC) zur Verfügung zu stellen, um die Präzision und Linearität der Signaltransformation im Umsetzer zu ermitteln.
Ein weiteres Ziel der vorliegenden Erfindung ist es, ein Verfahren zum Testen eines Umsetzers des Ladungsumvertei­ lungstyps, wie eines Analog-Digital-Umsetzers (ADC) oder eines Digital-Analog-Umsetzers (DAC) zur Verfügung zu stel­ len, welches direkt einen Kapazitätsvergleich ausführt, um das Kapazitätsverhältnis im Umsetzer zu vergleichen, um so die Präzision und Linearität der Signaltransformation im Umsetzer zu ermitteln.
Im folgenden werden die Erfindung und deren Ausgestaltungen im Zusammenhang mit den Figuren näher erläutert. Es zeigen:
Fig. 1 ein Blockdiagramm eines Analog-Digital-Umsetzers (ADC) des Ladungsumverteilungstyps;
Fig. 2 ein schematisches Diagramm des Vorladungspro­ zesses gemäß der vorliegenden Erfindung;
Fig. 3 ein schematisches Diagramm des Ladungsprozesses gemäß der vorliegenden Erfindung; und
Fig. 4 ein schematisches Diagramm, das die Verbindung zwischen einer Anordnung von Kondensatoren und einem CMOS-Verstärker gemäß der vorliegenden Er­ findung zeigt.
Die vorliegende Erfindung betrifft ein Verfahren zum Testen eines Analog-Digital-Umsetzers (ADC) oder eines Digital- Analog-Umsetzers (DAC), der primär aus Kondensatoren gebil­ det ist und eine Ladungsumverteilungstechnik anwendet, um die Signaltransformation von analogen Eingangssignalen in digitale Ausgangssignale oder von digitalen Eingangssigna­ len in analoge Ausgangssignale durchzuführen. Dieses Ver­ fahren verwendet einen Teil des umsetzereigenen Schaltkrei­ ses, einen zusätzlichen Zeitsteuerungsschaltkreis und ein Kapazitätsverhältnis, um zu ermitteln, ob das Kapazitäts­ verhältnis innerhalb der Anforderungen des Vorladungs- und des Entladungsprozesses liegt. Die folgende Beschreibung erläutert die Funktionsweise zum Testen eines Analog- Digital-Umsetzers (ADC).
Gemäß Fig. 1 enthält der Analog-Digital-Umsetzer (ADC) des Ladungsumverteilungstyps eine Anordnung 11 von Kondensato­ ren, einen Schaltsteuerkreis 13, einen Komparatorkreis 15 und einen Daten-Speicherkreis 17. VDD ist die Stromversor­ gungsspannung, Vi ein analoges Eingangsspannungssignal und VrefP und VrefN sind jeweils hohe und niedrige Refe­ renzspannungen. Das Kapazitätsverhältnis in der Kondensa­ toranordnung 11 ist 1/2, d. h. die Kapazität der Kondensato­ ren, die die Kondensatoranordnung 11 bilden, ist:
2n-1.C, 2n-2.C, . . ., 22.C, 21.C, und 20.C
Wenn das Verhältnis zweier benachbarter Kondensatoren nicht 1/2 ist, dann liegt während der Signalumsetzung ein Problem eines Transformationsfehlers sowie einer unzureichenden Li­ nearität vor.
Die Unterdrückung bzw. Begrenzung des Transformationsfeh­ lers und die geringe Linearität sind die Merkmale des Um­ setzers. Der Schaltsteuerkreis 13 ist verantwortlich für die Schaltoperation, die das analoge Eingangsspannungs­ signal Vi und die Referenzspannungen VrefP und VrefN zur Kondensatoranordnung 11 überträgt, und führt den Vorla­ dungsprozeß und den Entladungsprozeß für jeden Kondensator in der Kondensatoranordnung 11 aus, so daß die Ladungen der Kondensatoren umverteilt werden. Die Knotenspannung des Kondensators, die durch den Ladungsumverteilungsprozeß er­ halten wird, wird dem Komparatorkreis 15 zur Verfügung ge­ stellt, um die Kapazitätswerte zu vergleichen.
Der Komparatorkreis 15 enthält eine Gruppe von CMOS-Ver­ stärkern, die ermittelt, ob das Eingangssignal Vi größer ist als die Spannung des Umkehrpunktes. Das Ausgangssignal des Komparatorkreises 15, das in der Form eines binären Codes mit hohen und niedrigen Pegeln vorliegt, wird sequen­ tiell im Datenspeicherkreis 17 gespeichert, und folglich sind die im Datenspeicherkreis 17 gespeicherten Daten die gewünschten digitalen Daten des Analog-Digital-Umsetzers (ADC).
Im Komparatorkreis 15 ist es schwierig, die Spannung des Umkehrpunktes für den CMOS-Verstärker so zu steuern, daß sie 1/2.VDD beträgt, wobei VDD die Stromversorgungsspan­ nung ist, und an den CMOS-Verstärker anzulegen. Folglich wendet die vorliegende Erfindung die Vergleichsmethode des Auf- und Entladens an, um zu erreichen, daß der Kapazitäts­ vergleich unabhängig von der Spannung des Umkehrpunktes ist, um so die Präzision der Umsetzoperation zu verbessern.
Gemäß Fig. 2 enthält der schematische Schaltkreis der Auf­ ladungsoperation zwei Kondensatoren C1 und C2 und einen CMOS-Verstärker. Die Schalter S1 und S2 sind jeweils mit den Spannungsquellen VrefP und VrefN verbunden, wobei VrefP größer ist als VrefN und der Schalter S3 im Rückkopplungs­ weg des CMOS-Verstärkers ist geschlossen. Wenn die Spannung des Umkehrpunktes für den CMOS-Verstärker 21 V1 ist, dann ist folglich die Spannung im statischen Zustand am Konden­ sator C1 VrefP-Vi, die Spannung am Kondensator C2 ist V1-VrefN und die Ausgangsspannung Vo ist die Spannung des Um­ kehrpunktes V1, weil der Schalter S3 geschlossen ist. Der oben erwähnte Prozeß ist der Vorladungsprozeß.
Gemäß Fig. 3 enthält der schematische Schaltkreis einen Schalter S1, der von VrefP auf VrefN umschaltet, einen Schalter S2, der von VrefN auf VrefP umschaltet, wobei dies bedeutet, daß die Versorgungsspannungen bei der obigen Vor­ ladungsoperation umgekehrt werden, und einen Schalter S3 im Rückkopplungsweg des CMOS-Verstärkers 21, der geschlossen ist. Die Ladungen an den Kondensatoren C1 und C2 werden während des Schaltens der Versorgungsspannungen umverteilt. Die Ausgangsspannung des CMOS-Verstärkers, die sich eben­ falls entsprechend dem Ladungsumverteilungsprozeß ändert, ist Vo. Wenn der Änderungsbetrag der Ladungen an den Kon­ densatoren C1 und C2 Q ist, wird gemäß der Knotenspannung im statischen Zustand folgende Relation erhalten:
-V1+VrefN+Q/C2-VrefP+V1+Q/C1 = VrefP-VrefN
(C1+C2)/C1/C2.Q = 2.(VrefP-VrefN)
Q = 2.C1.C2.(VrefP-VrefN)/(C1+C2).
Deshalb wird die Knotenspannung, die die Spannung an dem Verbindungspunkt der in Reihe geschalteten Kondensatoren ist, ausgedrückt als
V2 = VrefN-VrefP+V1+Q/C1 = V1+(C2-C1)/(C1+C2).(VrefP-VrefN)
oder
V2-V1 = (C2-C1)/(C1+C2).(VrefP-VrefN).
Aus dem obigen Ausdruck folgt, daß wenn V2-V1 < 0 ist, C2-C1 < 0 gilt, weil VrefP bei der vorliegenden Erfindung grö- ßer ist als VrefN. Somit wird vom CMOS-Verstärker 21 ein entsprechendes Ausgangssignal erzeugt, des durch den direk­ ten Vergleich von V2 mit V1 ermittelt, ob C1 größer ist als C2. Das bedeutet, daß, wenn C2 < C1 ist, die Ausgangsspan­ nung Vo des CMOS-Verstärkers 21 einen niedrigen Pegel auf­ weist, und daß, wenn C2 < C1, die Ausgangsspannung einen hohen Pegel besitzt. Die digitalen Ausgangsdaten werden über einen Nachverstärker, der die Originaldaten auf für die Speicherung geeignete Pegel verstärkt, im Datenspei­ cherkreis 17 gespeichert.
Gemäß Fig. 4 zeigt das schematische Diagramm der Verbin­ dung zwischen der Anordnung der Kondensatoren und dem CMOS- Verstärker die interne Konfiguration eines N-bit Analog- Digital-Umsetzers (ADC), der eine Gruppe von Kondensatoren 41, eine Gruppe von Schaltern 44, einen CMOS-Verstärker 43, einen Schalter 47 und einen Nachverstärker 45 enthält. Die Gruppe der Schalter 44 enthält N Schalter und jeder Schal­ ter kann gemäß dem Steuersignal von dem Schaltsteuerkreis 13 die Versorgungsspannung, die an den entsprechenden Kon­ densator in der Gruppe der Kondensatoren 41 angelegt ist, auf VrefP oder VrefN umschalten, um zu erreichen, daß nur zwei Untergruppen von Kondensatoren sich in der Vorladungs- und Entladungsoperation befinden, ähnlich dem Fall, der in den Fig. 2 und 3 geschildert ist, wobei jede Gruppe aus Kondensatoren der Gruppe der Kondensatoren 41 besteht. Wei­ terhin ist der Schaltsteuerkreis 13 geeignet angeordnet, um unterschiedliche Konfigurationen der zwei Untergruppen für jede Vorladungs- und Entladungsoperation des Vergleiches durchzuführen. Anschließend wird die relative Größe des entsprechenden Kondensators ermittelt und der CMOS- Verstärker 43 erzeugt eine Ausgangsspannung Vo gemäß dem Resultat des Vergleiches, das zum Datenspeicherkreis über­ tragen und dort gespeichert wird, um zu entscheiden, ob der Analog-Digital-Umsetzer (ADC) den Anforderungen seiner Spe­ zifikation genügt.
Die Gruppe der Kondensatoren 41 in der Kondensatoranordnung 11 enthält Kondensatoren C0, C1, C2, . . ., Cn-2, Cn-1, Ce, Ck, und Ct. Ce ist ein Testkondensator und Ck ein Verschie­ bungskondensator mit einem Verschiebungswert am Umkehr­ punkt. Die Kapazitätswerte der obigen Kondensatoren werden wie folgt ausgedrückt:
C0 = 2°.C, C1 = 21.C, . . ., Cn-1= (2n-1).C, Ck = k.C, und Ce = e.C,
wobei C eine Referenzkapazität ist und k und e Konstanten sind.
Wenn der Verschiebungskondensator Ck gleich dem Testkonden­ sator Ce ist, dann können beide Kondensatoren in der vor­ liegenden Erfindung verwendet werden, d. h. wenn der Ver­ schiebungskondensator Ck und der Testkondensator Ce den Wert 1.C aufweisen, k = 1 und e = 0 sind, und beide können verwendet werden, wenn Ck = 1.C und Ce = 2.C, k = 1 und e = 1 sind, oder k+e = 2 und beide Kondensatoren stehen zum Te­ sten zur Verfügung.
Der Transformationskondensator Ct ganz rechts hängt von der Art der Transformation im Analog-Digital-Umsetzer (ADC) ab, d. h. wenn die Spannung am Umkehrpunkt (N+0.5.k)/2n.(VrefP-VrefN) beträgt, wobei N = 0, 1, 2, . . ., 2n-2 ist, dann wird Ct benötigt. Wenn die Spannung am Umkehrpunkt (N+0.5.k)/(2n-1).(VrefP-VrefN) beträgt, wobei N = 0, 1, 2, . . ., 2n-2 ist, dann wird Ct nicht benötigt.
Der Vergleichsprozeß nach der vorliegenden Erfindung kann die relativen Größen der zwei sich entsprechenden Kondensa­ torenuntergruppen bei jedem Schritt ermitteln, wobei die zwei Untergruppen wie folgt ausgedrückt werden:
Schritt (1), Vergleichen: Cn-1+Ce+Ck mit Cn-2+. . .+C1+C0+Ct;
Schritt (2), Vergleichen: Cn-2+Ce+Ck mit Cn-3+. . .+C1+C0+Ct;
Schritt (3), Vergleichen: Cn-3+Ce+Ck mit Cn-4+. . .+C1+C0+Ct;
Schritt (n-1), Vergleichen: C1+Ce+Ck mit C0+Ct;
Schritt (n), Vergleichen: Cn-1 mit Cn- + +C1+C0+Ct+Ck;
Schritt (n+1), Vergleichen: Cn-2 mit Cn-3+. . .+C1+C0+Ct+Ck;
Schritt (n+2), Vergleichen: Cn-3 mit Cn-4+. . .+C1+C0+Ct+Ck;
Schritt (2.n-2), Vergleichen: C1 mit C0+Ct+Ck.
Die Schritte (1) bis (n-1) entsprechen dem ersten sequenti­ ellen Vergleich und die Schritte (n) bis (2.n-2) dem zwei­ ten sequentiellen Vergleich.
Die Schritte (1) und (n) können ermitteln, ob
Cn-1-Ce-Ck < Cn-2+. . .+ C1+C0+Ct < Cn-1+Ce+Ck.
Die Schritte (2) und (n+1) können ermitteln, ob
Cn-2-Ce-Ck < Cn-3t+. . .+ C1+C0+Ct < Cn-2+Ce+Ck.
Die Schritte (3) und (n+2) können ermitteln, ob
Cn-3-Ce-Ck < Cn-4+. . .+C1+C0+Ct < Cn-3+Ce+Ck.
Die Schritte (n-1) und (2.n-2) können ermitteln, ob
C1-Ce-Ck < C0+Ct < C1+Ce+Ck.
Die Vergleichspunkte des Analog-Digital-Umsetzers (ADC) werden durch Multiplikation der folgenden Werte, die durch VrefP-VrefN bezüglich der vorher erwähnten Werte umgeordnet werden, gewonnen:
(Cn-1-Ce-Ck)/(Cn-1+. . .+C1+C0+Ct) und
(Cn-1+Ce+Ck)/(Cn-1+. . .+C1+C0+Ct)
in den Schritten (1) und (n);
(Cn-2-Ce-Ck)/(Cn-1+. . .+C1+C0+Ct) und
(Cn-2+Ce+Ck)/(Cn-1+. . .+C1+C0+Ct)
in den Schritten (2) und (n+1);
(Cn-3-Ce-Ck)/(Cn-1+. . .+C1+C0+Ct) und
(Cn-3+Ce+Ck)/(Cn-1+. . .+C1+C0+Ct)
in den Schritten (3) und (n+2);
(C0-Ce-Ck)/(Cn-1+. . .+C1+C0+Ct) und
(C0+Ce+Ck)/(Cn-1+. . .+C1+C0+Ct)
in den Schritten (n-1) und (2.n-2).
Die oben aufgelisteten Werte sind die digitalen Umsetzpunk­ te für 0 bis 2n-1-1, wobei diejenigen digitalen Umsetzpunk­ te, für Werte größer als 2n-1-1, durch direkte Kompression oder Vergrößerung und Anpassen an die entsprechenden digi­ talen Werte gewonnen werden. Deswegen implizieren die digi­ talen Umsetzpunkte für 0 bis 2n-1-1 die digitalen Umsetz­ punkte für Werte größer als 2n-1-1. Folglich können die Um­ setzeigenschaften des Analog-Digital-Umsetzers (ADC) durch die Vergleichsoperation mit den Schritten (1) bis (2.n-2) ermittelt werden.
Ähnlich kann das oben beschriebene Verfahren des Kapazi­ tätsvergleichs auch zum Testen eines Digital-Analog- Umsetzers (DAC), des Ladungsumverteilungstyps eingesetzt werden, weil der Digital-Analog-Umsetzer (DAC) ebenfalls hauptsächlich aus einer Kondensatoranordnung besteht und die Präzision und Linearität der Signaltransformation le­ diglich von dem Kapazitätsverhältnis abhängt.
Obwohl nur die bevorzugten Ausführungsformen dieser Erfin­ dung gezeigt und beschrieben worden sind, soll jede Modifi­ kation oder Kombination im Sinne der Erfindung geschützt werden.
Die Erfindung betrifft ein Verfahren zum Testen eines Um­ setzers des Ladungsumverteilungstyps, wie z. B. eines Digi­ tal-Analog-Umsetzers oder eines Analog-Digital-Umsetzers durch die Merkmale der Ladungsumverteilung, bei der die Präzision und die Linearität der Signaltransformation le­ diglich vom Kapazitätsverhältnis im Umsetzer abhängen und unabhängig von der Referenzspannung, der Testspannung und dem Rauschen des Testgerätes sind, so daß es effizient ist, das Kapazitätsverhältnis im Umsetzer direkt zu vergleichen, um die Präzision und die Linearität der Signaltransformati­ on zu ermitteln und zusätzlich die Testzeit zu reduzieren, die Testprozedur zu vereinfachen und die Testeffizienz zu verbessern.

Claims (12)

1. Verfahren zum Testen eines Analog-Digital-Umsetzers (ADC) des Ladungsumverteilungstyps, um die Präzision und Linea­ rität der Signaltransformation des Analog-Digital- Umsetzers (ADC) lediglich durch ein Kapazitätsverhältnis eines internen Schaltkreises in diesem Analog-Digital- Umsetzer (ADC) zu ermitteln, mit folgenden Schritten:
  • a) Anlegen jeweils zweier Aufladungsspannungen (VrefP, VrefN) an zwei Anschlußpunkte (2n-1C bis 2°C) eines Kondensators (Cn-1 bis Ct) in einer von zwei Unter­ gruppen von seriell geschalteten Kondensatoren in dem zu testenden Analog-Digital- oder Digital-Analog- Umsetzer, und Schließen eines Schalters (47) im Rück­ kopplungsweg eines CMOS-Verstärkers (43);
  • b) Umkehren der Verbindung zwischen den zwei Aufladungs­ spannungen (VrefP, VrefN) und den zwei Anschlußpunk­ ten, um die zwei Untergruppen der Kondensatoren zu entladen und Öffnen des Schalters (47) im Rückkopp­ lungsweg und
  • c) Vergleichen einer Ausgangsspannung des CMOS- Verstärkers (43) im statischen Zustand mit einer Aus­ gangsspannung des CMOS-Verstärkers (43) in Schritt a) und Ermitteln welche Kondensatorgruppe den höheren Wert aufweist.
2. Verfahren nach Anspruch 1, wobei der CMOS-Verstärker (43) mit einem Anschlußpunkt verbunden ist, an dem die zwei Untergruppen der Kondensatoren in Reihe geschaltet sind und wobei der Schalter (47) im Rückkopplungsweg geschlos­ sen wird, so daß eine Spannung an diesem Anschlußpunkt eine Spannung eines Umkehrpunktes der CMOS- Rückkopplungskonfiguration im statischen Zustand ist.
3. Verfahren nach Anspruch 1 oder 2, wobei die Ladung an den zwei Kondensatorengruppen wegen des Entladungsprozesses durch Schließen des Schalters (47) im Rückkopplungsweg umverteilt wird, so daß im statischen Zustand eine Span­ nungsdifferenz zwischen einer Spannung am Anschlußpunkt nach dem Aufladungsprozeß, wenn der Schalter (47) offen ist und einer Spannung am Anschlußpunkt nach dem Entla­ dungsprozeß, wenn der Schalter (47) geschlossen ist, vorliegt, wobei die Spannungsdifferenz proportional zu einer Kapazitätsdifferenz zwischen den beiden Konden­ satorengruppen ist.
4. Verfahren nach einem der Ansprüche 1 bis 3, mit dem wei­ teren Schritt des Ermittelns welche Kondensatorengruppe größer ist, durch Vergleichen der Spannung nach dem Auf­ laden mit der Spannung nach dem Entladen am Anschluß­ punkt.
5. Verfahren nach einem der Ansprüche 1 bis 4, wobei die zwei Aufladungsspannungen, die an die zwei Anschlußpunkte des Kondensators angelegt werden, eine Spannung mit einem hohen Pegel bzw. eine Spannung mit einem niedrigen Pegel ist.
6. Verfahren nach Anspruch 5, wobei die Spannung mit dem ho­ hen Pegel und die Spannung mit dem niedrigen Pegel entge­ gengesetzt angelegt werden.
7. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Er­ mittlung der Kondensatorengruppe mit dem höheren Wert durch eine Anzahl von sequentiellen Vergleichsschritten und eine Vergleichseinrichtung durchgeführt wird, welche eine Kondensatorengruppe mit einem konstanten Kapazi­ tätsverhältnis in dem zu testenden Analog-Digital- oder Digital-Analog-Umsetzer, einen Testkondensator, einen Verschiebungskondensator und einen Transformati­ onskondensator enthält.
8. Verfahren nach Anspruch 7, wobei das konstante Kapazi­ tätsverhältnis 1/2 ist, mit einer Referenzkapazität als Kapazität des niedrigsten Kondensators.
9. Verfahren nach Anspruch 7, wobei der Verschiebungskonden­ sator einen Kapazitätswert aufweist, der ein ganzzahliges Vielfaches der Referenzkapazität beträgt.
10. Verfahren nach Anspruch 7, wobei der Transformationskon­ densator einen Kapazitätswert aufweist, der gleich der Referenzkapazität ist.
11. Verfahren nach Anspruch 7, wobei der Transformationskon­ densator für einen N-bit Analog-Digital-Umsetzer (ADC) benötigt wird, wenn der Umkehrpunkt des Analog-Digital- Umsetzers (N+0.5.k)/2n.(VrefP-VrefN) beträgt, wobei N = 0, 1, 2, . . ., 2n-2, k ein Verhältnis des Verschiebungskon­ densators und des Referenzkondensators, VrefP und VrefN die hochpegelige bzw. die niedrigpegelige Aufladungsspan­ nung sind und der Transformationskondensator nicht benö­ tigt wird, wenn der Umkehrpunkt (N+0.5.k)/(2n-1).(VrefP-VrefN) ist, wobei N = 0, 1, 2, . . ., 2n-2 gilt.
12. Verfahren nach einem der Ansprüche 1 bis 11, geeignet zum Testen eines Digital-Analog-Umsetzers (DAC) des Ladungs­ umverteilungstyps.
DE19723217A 1997-04-18 1997-06-03 Verfahren zum Testen eines Umsetzers Withdrawn DE19723217A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US08/844,170 US5977893A (en) 1997-04-18 1997-04-18 Method for testing charge redistribution type digital-to-analog and analog-to-digital converters
DE19723217A DE19723217A1 (de) 1997-04-18 1997-06-03 Verfahren zum Testen eines Umsetzers

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/844,170 US5977893A (en) 1997-04-18 1997-04-18 Method for testing charge redistribution type digital-to-analog and analog-to-digital converters
DE19723217A DE19723217A1 (de) 1997-04-18 1997-06-03 Verfahren zum Testen eines Umsetzers

Publications (1)

Publication Number Publication Date
DE19723217A1 true DE19723217A1 (de) 1998-12-10

Family

ID=26037099

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19723217A Withdrawn DE19723217A1 (de) 1997-04-18 1997-06-03 Verfahren zum Testen eines Umsetzers

Country Status (2)

Country Link
US (1) US5977893A (de)
DE (1) DE19723217A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026966B2 (en) * 2002-05-13 2006-04-11 Austriamicrosystems Ag Digital-to-analog converter comprising an integrated test circuit
TW200805878A (en) * 2006-07-12 2008-01-16 Sunplus Technology Co Ltd Programmable gain amplifier
JP4929060B2 (ja) * 2006-07-14 2012-05-09 ローム株式会社 アナログ／ディジタル変換器、照度センサ、照明装置、電子機器
US7868795B2 (en) * 2008-09-30 2011-01-11 Freescale Semiconductor, Inc. Data conversion circuitry with an extra successive approximation step and method therefor
US7880650B2 (en) * 2008-09-30 2011-02-01 Freescale Semiconductor, Inc. Method and apparatus for testing data converter
US7733258B2 (en) 2008-09-30 2010-06-08 Freescale Semiconductor, Inc. Data conversion circuitry for converting analog signals to digital signals and vice-versa and method therefor
US7876254B2 (en) * 2008-09-30 2011-01-25 Freescale Semiconductor, Inc. Data conversion circuitry having successive approximation circuitry and method therefor
US7868796B2 (en) * 2008-09-30 2011-01-11 Freescale Semiconductor, Inc. Self-calibrating data conversion circuitry and method therefor
CN101789787B (zh) * 2010-01-27 2012-10-03 中国电子科技集团公司第五十八研究所 一种电荷传输损失率的检测方法及实现电路
US8477052B2 (en) * 2011-04-05 2013-07-02 Freescale Semiconductor, Inc. Method and apparatus for self-test of successive approximation register (SAR) A/D converter
US10079610B2 (en) * 2015-07-07 2018-09-18 Infineon Technologies Ag Built-in self-test for ADC
US10761135B2 (en) * 2018-09-11 2020-09-01 Infineon Technologies Ag Built-in self test for an array of circuit elements

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3725663C2 (de) * 1987-08-03 1989-10-26 Telefunken Electronic Gmbh, 7100 Heilbronn, De
DE4313745A1 (de) * 1993-04-27 1994-11-03 Bosch Gmbh Robert Verfahren zur Kompensation von Bauteiletoleranzen in Analog-Digital-Konvertern
WO1994027373A1 (en) * 1993-05-12 1994-11-24 Analog Devices, Incorporated Algorithmic a/d converter with digitally calibrated output

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4129863A (en) * 1977-10-03 1978-12-12 Regents Of The University Of California Weighted capacitor analog/digital converting apparatus and method
US4198622A (en) * 1978-02-21 1980-04-15 National Semiconductor Corporation Double digital-to-analog converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3725663C2 (de) * 1987-08-03 1989-10-26 Telefunken Electronic Gmbh, 7100 Heilbronn, De
DE4313745A1 (de) * 1993-04-27 1994-11-03 Bosch Gmbh Robert Verfahren zur Kompensation von Bauteiletoleranzen in Analog-Digital-Konvertern
WO1994027373A1 (en) * 1993-05-12 1994-11-24 Analog Devices, Incorporated Algorithmic a/d converter with digitally calibrated output
US5510789A (en) * 1993-05-12 1996-04-23 Analog Devices, Incorporated Algorithmic A/D converter with digitally calibrated output

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
LEE, H.S., HODGES, D.A.: Accuracy Considerations in Self-Calibrating A/D Converters, in: IEEE Transactions on Circuits and Systems, 1985, Vol. CAS-32, No.6, S.590-597 *
NAKANO, M., TSUKAMOTO, K., MIYATA, T.: A Continuously Calibrating Charge Redistribution A/D Converter, in: Electronics and Communications in Japan, 1989, Part 2, Vol.72, No.12 S.96-104 *

Also Published As

Publication number Publication date
US5977893A (en) 1999-11-02

Similar Documents

Publication Publication Date Title
DE19946750B4 (de) Zweischritt-Analog-Digital-Wandler und -Verfahren
DE69124709T2 (de) Eingebaute Selbstprüfung für Analog-Digitalumsetzer
DE112016003066B4 (de) Eingebauter Selbsttest für einen ADC
DE102007033689B4 (de) Analog-Digital-Wandler mit sukzessivem Approximationsregister und großem Eingangsbereich
DE3201297C2 (de)
DE10027349A1 (de) Umlauf-A/D-Wandler
DE19732840A1 (de) Pipeline-Analog-Digital-Wandler
DE3642070A1 (de) Verfahren zum abgleichen einer mehrzahl von kapazitaeten in einem monolitischen integrierten schaltkreis
DE19723217A1 (de) Verfahren zum Testen eines Umsetzers
DE69122404T2 (de) A/d oder d/a wandler, a/d und d/a wandlersystem und verfahren zur eichung dieses systems
DE102019112542B4 (de) Reservoirkondensator-basierter analog-digital-wandler
DE102015107885A1 (de) Fehlermessung und Kalibrierung von Analog-Digital-Umsetzern
DE60127865T2 (de) Digital-analog-wandler mit sigma-delta schleife und rückkopplungs-daw-model
DE3039901A1 (de) Digital-analogwandler
DE10139488C1 (de) Analog/Digital-Wandler
WO2001010030A2 (de) Analog/digital- oder digital/analog-umsetzer
DE102012213691A1 (de) Analog-Digital-Wandler mit dualen integrierenden Kondensatorsystemen
DE102013222252A1 (de) Verfahren und Schaltung für einen Analog-Digital-Kapazitätswandler
DE2856955C2 (de) Verfahren und Vorrichtung zur Digital-Analog- und Analog-Digital-Umwandlung
DE102014204518A1 (de) Schaltungsanordnung, Analog-Digital-Wandler, Gradientenverstärker und Verfahren zur Unterdrückung von Offset, Offsetdrift und 1/f-Rauschen einer der Analog-Digital-Konvertierung
DE69123397T2 (de) Integrierender Spannung-Frequenzwandler
EP0217120A2 (de) Schaltungsanordnung zur Echokompensation
DE102014200624B3 (de) Digital-Analog-Wandler, Analog-Digital-Wandlern und Verfahren zur Kalibrierung eines Digital-Analog-Wandlers
DE2305204A1 (de) System zum umwandeln eines eingangssignals in einen logarithmischen wert
DE2319195A1 (de) Abgleichschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: HOLTEK SEMICONDUCTOR INC., HSINCHU, TW

8139 Disposal/non-payment of the annual fee