-
HINTERGRUND
-
Die vorliegende Anmeldung betrifft Verfahren und Vorrichtungen zum Testen von Analog-Digital-Wandlern.
-
Analog-Digital-Wandler werden für eine Vielzahl von Anwendungen benutzt. Eine Art von verbreitet benutzten Analog-Digital-Wandlern sind Sigma-Delta(ΣΔ)-Analog-Digital-Wandler, welche beispielsweise für Audio- oder Videoanwendungen, in der drahtlosen oder drahtgebundenen Kommunikation, bei Mikrosteuerungen, beim Digitalisieren von Sensorsignalen und vielen anderen Anwendungen benutzt werden. Bei derartigen Anwendungen kann der Analog-Digital-Wandler zusammen mit anderen Bauelementen, welche für die jeweilige Anwendung benötigt werden, ganz oder teilweise auf einem Chip integriert sein oder auch getrennt bereitgestellt werden.
-
Derartige Analog-Digital-Wandler werden meistens nach oder während der Herstellung getestet, um eine ordnungsgemäße Funktion von an Kunden ausgelieferten Analog-Digital-Wandlern zu gewährleisten. Hierzu wird dem Analog-Digital-Wandler üblicherweise ein Testsignal zugeführt und das resultierende ausgegebene Signal ausgewertet. Dabei besteht eine Herausforderung darin, Testsignale hinreichend hoher Güte zuzuführen, um auch Analog-Digital-Wandler mit hoher Auflösung effizient testen zu können.
-
Aus der
WO 2012/001019 A1 ist ein Sigma-Delta-Analog-Digital-Wandler mit einer Testschaltung bekannt, bei welcher wahlweise ein Eingangssignal oder ein digitales Testsignal zugeführt werden kann. Der Sigma-Delta-Wandler umfasst dabei einen Integrator sowie Rückkopplungspfade mit Digital-Analog-Wandlern.
-
Dabei kann zum Testen insbesondere auch ein Signal mit drei möglichen Zuständen erzeugt werden, und in Abhängigkeit von diesen Zuständen können verschiedene Testspannungen mit einem Eingang des Analog-Digital-Wandlers verbunden werden.
-
Weitere Testvorrichtungen für Analog-Digital-Wandler, insbesondere Sigma-Delta-Analog-Digital-Wandler, sind aus der
US 2007/0111670 A1 oder der
US 6,907,374 B1 bekannt.
-
Aus der
US 2007/0111670 A1 ist eine Analyse von Testausgangsdaten im Frequenzbereich bekannt.
-
Es ist daher eine Aufgabe der vorliegenden Erfindung, Verfahren und Vorrichtungen bereitzustellen, welche ein effizientes Testen derartiger Analog-Digital-Wandler, möglichst mit niedrigem Flächenbedarf auf dem Chip, ermöglichen.
-
KURZZUSAMMENFASSUNG
-
Es wird eine Vorrichtung nach Anspruch 1 sowie ein Verfahren nach Anspruch 18 bereitgestellt. Die Unteransprüche definieren weitere Ausführungsbeispiele.
-
KURZBESCHREIBUNG DER ZEICHNUNGEN
-
Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert. Es zeigen:
-
1 ein Blockdiagramm einer Vorrichtung gemäß einem Ausführungsbeispiel,
-
2 ein Flussdiagramm zur Veranschaulichung eines Verfahrens gemäß einem Ausführungsbeispiel, und
-
3 ein detailliertes Diagramm einer Vorrichtung gemäß einem Ausführungsbeispiel.
-
DETAILLIERTE BESCHREIBUNG
-
Ausführungsbeispiele der Erfindung werden nunmehr detailliert beschrieben. Es ist zu beachten, dass die nachfolgende detaillierte Beschreibung sowie die beigefügten Zeichnungen lediglich zur Veranschaulichung mancher Implementierungsmöglichkeiten der vorliegenden Erfindung dienen und nicht als einschränkend auszulegen sind.
-
Merkmale verschiedener Ausführungsbeispiele können miteinander kombiniert werden, sofern nichts anderes angegeben ist. Zudem ist eine Beschreibung eines Ausführungsbeispiels mit einer Vielzahl von Merkmalen nicht dahingehend auszulegen, dass alle diese Merkmale zur Realisierung der Erfindung notwendig sind. Insbesondere können andere Ausführungsbeispiele auch weniger Merkmale und/oder alternative Merkmale aufweisen.
-
Bei manchen Ausführungsbeispielen kann über eine Schalteinrichtung wahlweise ein auf einem digitalen Testsignal basierendes Signal oder ein zu wandelndes Analogsignal einer Filtereinrichtung, insbesondere einem Anti-Aliasing-Filter, zugeführt werden. Ein Ausgang der Filtereinrichtung ist mit einem Eingang eines Analog-Digital-Wandlers, beispielsweise eines Sigma-Delta-Analog-Digital-Wandlers, verbunden. Bei manchen Ausführungsbeispielen ist dabei zwischen der Filtereinrichtung und dem Analog-Digital-Wandler eine Pufferschaltung, welche einen Verstärker umfassen kann, vorgesehen. Bei manchen Ausführungsbeispielen kann durch die Filtereinrichtung eine Qualität eines zugeführten Signals, insbesondere auch des Signals auf Basis des digitalen Testsignals, verbessert werden. Bei manchen Ausführungsbeispielen kann zudem zur weiteren Filterung an einem Eingang der Schalteinrichtung eine weitere Kapazität bereitgestellt werden.
-
Zur Auswertung kann ein Ausgang des Analog-Digital-Wandlers bei manchen Ausführungsbeispielen mit einer Einrichtung zur Fourier-Transformation gekoppelt sein, um somit das Ausgangssignal analysieren zu können.
-
Ein digitales Testsignal kann eine 1-Bit-Testsequenz oder eine 2-Bit-Testsequenz sein, wobei eine 1-Bit-Testsequenz durch ein digitales Filter wie ein Kammfilter gefiltert werden kann, um eine 2-Bit-Testsequenz zu erzeugen, bevor sie der Schalteinrichtung zugeführt wird.
-
In 1 ist ein Blockdiagramm einer Vorrichtung gemäß einem Ausführungsbeispiel dargestellt.
-
Die Vorrichtung der 1 umfasst eine Schalteinrichtung 12, welcher wahlweise über einen ersten Eingang 10 ein von der Vorrichtung in ein digitales Signal zu wandelndes analoges Signal oder über einen zweiten Eingang 11 ein digitales Testsignal, beispielsweise eine 1-Bit- oder 2-Bit-Testsequenz, zuführbar ist. Über die Schalteinrichtung 12, welche insbesondere einen oder mehrere Schalter umfassen kann, wird wahlweise entweder das analoge Signal oder ein auf dem digitalen Testsignal basierendes Signal einem Anti-Aliasing-Filter 13 bereitgestellt. Für dieses wahlweise Bereitstellen kann beispielsweise in einer ersten Betriebsart über die Schalteinrichtung 12 der erste Eingang 10 mit dem Anti-Aliasing-Filter 13 verbunden werden, während in einer zweiten Betriebsart Schalter der Schalteinrichtung 12 derart durch das digitale Testsignal gesteuert werden, dass ein entsprechendes Signal dem Anti-Aliasing-Filter 13 bereitgestellt wird. Die Schalteinrichtung 12 kann also bei manchen Ausführungsbeispielen die Funktion eines Multiplexers ausüben.
-
Das von dem Anti-Aliasing-Filter 13 gefilterte Signal wird dann einem Analog-Digital-Wandler 14, beispielsweise einem Sigma-Delta-Wandler oder einer anderen Art von Wandler, bereitgestellt. Ein von dem Analog-Digital-Wandler 14 ausgegebenes digitales Signal kann dann an einem Eingang 15 abgegriffen werden.
-
In der zweiten Betriebsart, in welcher ein digitales Testsignal an dem Eingang 11 zugeführt wird, kann das abgegriffene Signal dann ausgewertet werden, um ein Testergebnis zu erhalten, beispielsweise um zu überprüfen, ob der Analog-Digital-Wandler 14 geforderte Spezifikationen erfüllt. Durch das Anti-Aliasing-Filter 13 kann dabei bei manchen Ausführungsbeispielen eine Qualität des Testsignals verbessert werden.
-
Das Anti-Aliasing-Filter 13 kann bei Ausführungsbeispielen eine oder mehrere Kapazitäten, beispielsweise in Form von Kondensatoren, umfassen. Bei manchen Ausführungsbeispielen können diese Kapazitäten schaltbar sein, sodass das Anti-Aliasing-Filter 13 wahlweise zu- und abschaltbar ist. Zu bemerken ist, dass bei dem Ausführungsbeispiel der 1 das Anti-Aliasing-Filter 13 auch zur Filterung des an dem ersten Anschluss 10 zugeführten analogen Signals verwendet werden kann.
-
Während die Eingänge 10, 11 sowie der Ausgang 15 in 1 als einpolige Anschlüsse dargestellt sind, ist ebenso eine differenzielle Ausführung möglich.
-
Ein Flussdiagramm zur Veranschaulichung eines entsprechenden Verfahrens gemäß einem Ausführungsbeispiel ist in 2 dargestellt. Das Verfahren der 2 kann insbesondere in der bereits diskutierten Vorrichtung der 1 oder der weiter unten diskutierten Vorrichtung der 3 implementiert sein, kann jedoch auch auf andere Weise implementiert sein.
-
Bei 20 in 2 wird wahlweise ein analoges Eingangssignal, welches in ein digitales Signal zu wandeln ist, oder ein auf einem digitalen Testsignal basierendes Eingangssignal bereitgestellt. Zum Erzeugen eines Eingangssignals basierend auf dem digitalen Testsignal können dabei beispielsweise Schalter, welche mit verschiedenen Spannungspegeln verbunden sind, durch das digitale Testsignal gesteuert werden.
-
Bei 21 wird das analoge oder das auf dem digitalen Testsignal basierende Eingangssignal gefiltert, insbesondere mittels eines Anti-Aliasing-Filters. Bei 22 wird das gefilterte Eingangssignal dann in ein entsprechendes digitales Signal gewandelt, beispielsweise mittels eines Sigma-Delta-Analog-Digital-Wandlers oder mittels eines anderen Analog-Digital-Wandlers. Im Falle des Bereitstellens eines auf dem digitalen Testsignal basierenden Eingangssignals bei 20 kann dann das digitale Signal analysiert werden, beispielsweise durch eine Fourieranalyse, um eine korrekte Funktionsfähigkeit der Analog-Digital-Wandlung zu überprüfen. Im Falle des Bereitstellens eines analogen Eingangssignals bei 20 kann das digitale Signal für andere Zwecke weiterverarbeitet und genutzt werden.
-
Nunmehr wird unter Bezugnahme auf 3 eine Vorrichtung gemäß einem weiteren Ausführungsbeispiel beschrieben. Die Vorrichtung der 3 umfasst einen differenziellen Eingangsanschluss 31, 32, welchem in einer ersten Betriebsart ein von einem Sigma-Delta-Analog-Digital-Wandler 322 in ein digitales Signal zu wandelndes analoges Eingangssignal zuführbar ist.
-
In dieser ersten Betriebsart wird das analoge Eingangssignal insbesondere über Schalter S1P, S1N einer Schalteranordnung 39 Eingangswiderständen 310, 311, 315, 316 zugeführt, welche mit Kapazitäten 312, 313, 314 wie dargestellt verschaltet sind. Die Kapazitäten 312, 313, 314 bilden ein Anti-Aliasing-Filter zum Filtern des Eingangssignals und können wie dargestellt schaltbar ausgestaltet sein, sodass die Filterfunktion der Kapazitäten 312–314 auch abgeschaltet werden kann.
-
Den Widerständen 315, 316 ist eine als Puffer dienende aktive rückkopplungsbasierte Verstärkeranordnung nachgeschaltet, welche einen differenziellen Verstärker 319, Rückkopplungswiderstände 318, 320 sowie Rückkopplungskapazitäten 317, 321 wie in 3 dargestellt umfasst. Das Ausgangssignal des differenziellen Verstärkers 319 wird dem Sigma-Delta-Analog-Digital-Wandler 322 zugeführt, welcher ein entsprechendes Digitalsignal, beispielsweise einen digitalen 1-Bit-Datenstrom ausgibt. Das digitale Signal wird dann von einem Tiefpassfilter 322 gefiltert. Hier können hochfrequente Komponenten, welche durch ein Rauschformen des Sigma-Delta-Analog-Digital-Wandlers 322 erzeugt werden, herausgefiltert werden.
-
In einer zweiten Betriebsart kann der Vorrichtung der 3 ein digitales Testsignal 37 zugeführt werden. Im Falle der 3 wird dieses digitale Testsignal einer Schaltersteuerung 38 zugeführt, welche Schalter S1P–S4P, S1N–S4N der Schalteranordnung 39 ansteuert. Die Schaltersteuerung 38 zusammen mit der Schalteranordnung 39 stellt ein Beispiel für eine Schalteinrichtung wie beispielsweise die Schalteinrichtung 12 der 1 dar.
-
Bei manchen Ausführungsbeispielen kann das digitale Testsignal ein 1-Bit-Signal sein. Im Falle eines derartigen 1-Bit-Testsignals können die Schalter S2P und S2N weggelassen sein, oder sie sind permanent geöffnet.
-
Des Weiteren sind beim Zuführen einer 1-Bit-Testsequenz die Schalter S1P, S1N, über welche wie oben erläutert das analoge Eingangssignal zugeführt werden kann, geöffnet. In anderen Fällen, in welchen eine externe Kapazität 30 an den Anschlüssen 31, 32 angeschlossen wird, um einen Filtereffekt der internen Kapazitäten 312–314 zu verstärken, können die Schalter S1P, S1N auch beim Zuführen einer digitalen Testsequenz geschlossen.
-
Im Falle einer 1-Bit-Testsequenz können beispielsweise im Falle einer logischen 1 die Schalter S4P und S3N geschlossen werden, während die übrigen Schalter geöffnet sind, und im Fall einer logischen 0 die Schalter S3P und S4N geschlossen werden, während die übrigen Schalter geöffnet sind. Die Schalter S3P, S3N können dabei wie dargestellt über Widerstände 34, 35 mit Masse (GND) verbunden sein, und die Schalter S4P, S4N können über Widerstände 33, 36 mit einer positiven Versorgungsspannung VDDA verbunden sein.
-
Die Spannung VDDA kann insbesondere eine stabilisierte interne Versorgungsspannung oder eine andere relativ störungsfreie interne Versorgungsspannung sein. Bei anderen Ausführungsbeispielen können auch externe Versorgungsspannungen, insbesondere stabilisierte oder relativ störungsfreie (beispielsweise durch entsprechende Filterung) Versorgungsspannungen benutzt werden.
-
Bei anderen Ausführungsbeispielen kann als digitales Testsignal auch ein 2-Bit-Datenstrom mit Bits DST<0> und DST<1> verwendet werden, welche beispielsweise 1,5 Bit Information (d. h. drei mögliche Zustände) kodieren. In diesem Fall werden über die Schaltersteuerung
38 auch die Schalter S2P, S2N, welche jeweils mit einer Gleichtaktspannung VCM (im Englischen als Common-Mode-Spannung bezeichnet) verbunden sind. Beispielsweise können die Schalter nach folgender Wahrheitstabelle angesteuert werden:
| DST<1> | DST<0> | geschlossene Schalter |
| 0 | 0 | keine |
| 0 | 1 | S4P, S3N |
| 1 | 0 | S3P, S4N |
| 1 | 1 | S2P, S2N |
-
Die übrigen Schalter sind jeweils geöffnet. In dem Fall, in welchem beim Zuführen des digitalen Testsignals 37 zusätzlich die Kapazität 30 als zusätzliches Filter mit den Anschlüssen 31, 32 verbunden ist, sind die Schalter S1P, S1N ebenfalls durchgehend geschlossen. Bei manchen Ausführungsbeispielen kann durch eine derartige externe Kapazität 30 die Leistungsfähigkeit des gesamten Anti-Aliasing-Filters (einschließlich der Kapazitäten 312–314) um ungefähr 6–9 dB verbessert werden.
-
Bei einem Ausführungsbeispiel weisen die Widerstände 33–36 den gleichen Widerstandswert auf, die Widerstände 310, 311 den gleichen Widerstandswert auf, die Widerstände 315, 316 den gleichen Widerstandswert auf sowie die Widerstände 318, 320 den gleichen Widerstandswert auf, wobei eine bessere Übereinstimmung der Widerstände bei manchen Ausführungsbeispielen zu einer besseren Qualität des dem Sigma-Delta-Analog-Digital-Wandler 322 auf Basis des digitalen Testsignals 37 zugeführten Signals führt.
-
Bei Ausführungsbeispielen ist zudem die Schaltzeit der Schalter der Schalteranordnung 39 zum Öffnen möglichst gleich der Schaltzeit zum Schließen. Bei manchen Ausführungsbeispielen kann in der Schalteranordnung 39 ein auf Null zurückkehrendes Schaltschema (englisch „return to zero”) verwendet werden, bei welchen ein Pegel des auf Basis des digitalen Testsignals 37 durch die Schaltanordnung 39 erzeugten Signals zwischen zwei Werten jeweils auf einen Nullwert zurückkehrt.
-
Zum Auswerten eines durch Zuführung des digitalen Testsignals 37 durchgeführten Tests kann das Ausgangssignal des Tiefpassfilters 323 oder auch direkt das Ausgangssignal des Sigma-Delta-Analog-Digital-Wandlers 322 einer Analyseeinrichtung, z. B. einer Einrichtung 324 zur diskreten Fourier-Transformation, beispielsweise schnellen Fourier-Transformation, zugeführt werden, um das Ausgangssignal in den Frequenzraum zu transformieren. Auf diese Weise können Eigenschaften des Ausgangssignals wie Signalstörabstand (SNR, vom englischen signal-to-noise ratio), harmonische Verzerrung (THD, vom englischen total harmonic distortion) oder Intermodulationsverzerrung (IMD, vom englischen intermodulation distortion) oder auch andere Kennzeichnungsdaten berechnet werden, um beispielsweise festzustellen, ob der Sigma-Delta-Analog-Digital-Wandler 322 gewünschte Spezifikationen erfüllt.
-
Dabei kann das digitale Testsignal 37 bei manchen Ausführungsbeispielen ein zyklisches Signal sein. Das digitale Testsignal kann beispielsweise basierend auf einem simulierten Ausgangssignal eines Sigma-Delta-Wandlers erzeugt werden und beispielsweise ein sinusbasiertes Signal oder ein Multitonsignal enthalten. Eine derartige Simulation kann beispielsweise durch eine Recheneinheit 327 in 3 durchgeführt werden. Bei anderen Ausführungsbeispielen kann das digitale Testsignal 37 ein einfaches pulsweitenmoduliertes Signal sein. Hochfrequentes Rauschen in einem derartigen simulierten Signal wird beispielsweise durch die Anti-Aliasing-Kapazitäten 312–314 und/oder durch die externe Kapazität 30 herausgefiltert.
-
Bei Ausführungsbeispielen kann in der Recheneinheit 327 zudem eine Filterung stattfinden, um das digitale Testsignal 37 zu erzeugen. Beispielsweise kann ein 1-Bit-Sigma-Delta-Datenstrom wie oben erläutert durch eine Simulation erzeugt werden und dann mit einem digitalen Filter 328, welches ebenfalls als Software implementiert sein kann, gefiltert werden. Als digitales Filter 328 kann beispielsweise ein Kammfilter zum Einsatz kommen. Das Kammfilter kann beispielsweise gemäß y = x·(1 – z–N) arbeiten, wobei y das Ausgangssignal des Filters, x das Eingangssignal des Filters und z–N eine Verzögerung um N Werte bedeutet. N kann beispielsweise im Bereich von 1–512 liegen. Hierdurch wird das verzögerte Signal von dem Signal abgezogen, und das Ergebnis kann drei mögliche Zustände annehmen, um so ein 1,5-Bit-Signal kodiert in einem 2-Bit-Datenstrom wie bereits oben erläutert zu ergeben. Beispielsweise sind bei möglichen Signalwerten des Eingangssignals des Filters von 1 und –1 die möglichen Ausgangssignalwerte 2, 0 und –2, also drei mögliche Werte.
-
Dieses digitale Filter weist N + 1 Nullstellen auf, in welchen hochfrequentes Rauschen z. B. eines ursprünglichen (simulierten) 1-Bit-Sigma-Delta-Bitstroms gedämpft wird. Eine dieser Nullstellen liegt dabei bei dem oben diskutierten Filter immer bei Gleichspannung. Dies kann bei manchen Ausführungsbeispielen ausgenutzt werden, dass bei dem Testen, d. h. beim Zuführen des digitalen Testsignals 37 an die Schaltersteuerung 38 und anschließender Auswertung der Ausgabe des Sigma-Delta-Wandlers 322, auch eine Berechnung eines Offsets präzise durchgeführt werden kann.
-
Während bei dem Ausführungsbeispiel der 3 das digitale Filter 328 als Software realisiert ist, ist bei anderen Ausführungsbeispielen auch eine Realisierung als Hardware möglich. Bei anderen Ausführungsbeispielen kann auch ein 2-Bit-Sigma-Delta-Datenstrom ohne Filterung oder auch ein 1-Bit-Sigma-Delta-Datenstrom ohne Filterung verwendet werden.
-
Bei manchen Ausführungsbeispielen können die zwischen gestrichelten Linien 325 und 326 dargestellten Komponenten auf einem Chip integriert sein. Bei anderen Ausführungsbeispielen kann die Recheneinheit 327 oder eine andere Einrichtung zur Erzeugung des Testsignals ebenso auf dem Chip integriert sein. Sie kann aber auch als externe Einrichtung vorgesehen sein. Bei manchen Ausführungsbeispielen kann auch die Einrichtung 324 zur Fourier-Transformation oder eine andere Analyseeinrichtung auf dem Chip integriert sein, wobei in diesem Fall das Ausgangssignal des Filters 323 beispielsweise wahlweise der Analyseeinrichtung oder einem Ausgang zur weiteren Verwendung zuführbar sein kann.
-
Mit der dargestellten Vorrichtung ist ein Test des Sigma-Delta-Analog-Digital-Wandlers 322 insbesondere während oder nach der Produktion möglich. Es sind jedoch ebenso periodische Tests nach der Auslieferung der Vorrichtung beispielsweise an einen Kunden durchführbar. Wie bereits erläutert kann zum Testen eine externe Kapazität 30 mit den Eingangsanschlüssen 31, 32 gekoppelt werden. Bei anderen Ausführungsbeispielen kann dies auch weggelassen werden. Die Kapazitäten 312, 313, 314 können wie diskutiert sowohl zur Filterung des auf dem digitalen Testsignal 37 basierenden Signals als auch zur Filterung eines Eingangssignals, welches von dem Sigma-Delta-Analog-Digital-Wandler 322 zu wandeln ist, verwendet werden.
-
Die oben diskutierten Ausführungsbeispiele sind lediglich als Beispiel zu verstehen, und in anderen Ausführungsbeispielen können andere Elemente und Merkmale bereitgestellt werden. Beispielsweise kann ein Anti-Aliasing-Filter auch mit anderen Anordnungen von Kapazitäten und/oder Induktivitäten als in 3 dargestellt realisiert werden, beispielsweise mit nur zwei Kapazitäten. Auch können zum Puffern des Signals andere Anordnungen als die dargestellte Verstärkeranordnung mit Feedback verwendet werden, oder auf eine Pufferung kann bei manchen Ausführungsbeispielen auch verzichtet werden. Somit sind die dargestellten Ausführungsbeispiele nicht als den Bereich der Erfindung einschränkend auszulegen.
