DE102016119246A1

DE102016119246A1 - Rauscharme präzisionseingangsstufe für analog-digital-wandler

Info

Publication number: DE102016119246A1
Application number: DE102016119246.5A
Authority: DE
Inventors: Colin G. Lyden; Pasquale Delizia; Yogesh Jayaraman Sharma; Arthur J. Kalb; Sanjay RAJASEKHAR; Marvin L. Shu; Gerard Mora-Puchalt; Roberto S. MAURINO
Original assignee: Analog Devices Global ULC
Current assignee: Analog Devices International ULC
Priority date: 2015-10-26
Filing date: 2016-10-10
Publication date: 2017-04-27
Anticipated expiration: 2036-10-11
Also published as: CN107017884A; DE102016119246B4; US9391628B1

Abstract

Eine Eingangsstufe in einen Analog-Digital-Wandler (ADC) weist mindestens einen Abtastkondensator (SC) zum Abtasten eines Eingangssignals in Erfassungsphasen, einen kapazitiven Gain-Verstärker (CGA) zum Liefern des Eingangssignals an den SC und eine Bandbreitensteuereinrichtung auf. Die Bandbreitensteuereinrichtung ist so ausgebildet, dass sie sicherstellt, dass der SC während eines ersten Teils einer Erfassungsphase eine erste Bandbreite aufweist und während eines nachfolgenden zweiten Teils der Erfassungsphase eine zweite Bandbreite aufweist, wobei die zweite Bandbreite kleiner ist als die erste. Auf diese Weise wird zuerst das Eingangssignal bei einer höheren ersten Bandbreite abgetastet, wobei zum Minimieren eines Ausregelfehlers an dem SC auf vorteilhafte Weise ein CGA mit hoher Bandbreite verwendet werden kann, und als Nächstes wird in einem zweiten Teil der gleichen Erfassungsphase das Eingangssignal bei einer niedrigeren zweiten Bandbreite abgetastet, wobei auf vorteilhafte Weise ein Rauschen, das aus der Verwendung eines CGA mit hoher Bandbreite resultiert, verringert wird.

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
Diese Anmeldung beansprucht den Vorteil der und die Priorität aus der vorläufigen US-Patentanmeldung mit der Serien-Nr. 62/246,488, eingereicht am 26 Oktober 2015, mit dem Titel “LOW NOISE PRECISION INPUT STAGE FOR ANALOG-TO-DIGITAL CONVERTERS,” die hier in ihrer Gesamtheit durch Verweis einbezogen ist.
TECHNISCHES GEBIET DER OFFENLEGUNG
Die vorliegende Erfindung betrifft das Gebiet der integrierten Schaltungen, insbesondere rauscharme Präzisionseingangsstufen für Analog-Digital-Wandler.
HINTERGRUND
Bei vielen elektronischen Anwendungen wird ein analoges Eingangssignal in ein digitales Ausgangssignal umgewandelt (z. B. für eine weitere Digitalsignalverarbeitung). Beispielsweise sind bei Präzisionsmesssystemen Elektroniken mit einem oder mehreren Sensoren zum Durchführen von Messungen vorgesehen, und diese Sensoren können ein analoges Signal erzeugen. Das analoge Signal wird dann als Eingang zu einem Analog-Digital-Wandler (ADC, analog-to-digital converter) geliefert zwecks Erzeugens eines digitalen Ausgangssignals zur weiteren Verarbeitung. In einem anderen Fall erzeugt eine Antenne ein analoges Signal auf der Basis von elektromagnetischen Wellen, die Informationen/Signale in der Luft transportieren. Das analoge Signal, das von der Antenne erzeugt wird, wird dann als Eingang zu einem ADC geliefert zwecks Erzeugens eines digitalen Ausgangssignals zur weiteren Verarbeitung.
ADCs sind an vielen Stellen zu finden, wie z. B. in Breitbandkommunikationssystemen, Audiosystemen, Empfängersystemen etc. ADCs können analoge elektrische Signale, die ein Phänomen aus der realen Welt darstellen, z. B. Licht, Ton, Temperatur oder Druck, zu Datenverarbeitungszwecken umsetzen. Das Auslegen eines ADC ist keine triviale Aufgabe, da bei jeder Anwendung unterschiedliche Erfordernisse hinsichtlich Leistung, Energie, Kosten und Größe auftreten können. ADCs werden in einem weiten Anwendungsbereich, einschließlich Kommunikationen, Energie, Gesundheitswesen, Messtechnik, Motor- und Energiesteuerung, industrieller Automatisierung und Luft- und Raumfahrt/Verteidigung verwendet. Da es immer mehr Anwendungen gibt, bei denen ADCs benötigt werden, wächst auch der Bedarf an einer genauen und zuverlässigen Umwandlungsleistung.
ÜBERBLICK
Ausführungsformen der vorliegenden Offenlegung stellen Systeme und Verfahren bereit, mit denen eine Eingangsstufe für ADCs mit geringem Rauschen, niedrigem Energiebedarf und hoher Präzision ermöglicht wird.
Bei einem Aspekt der vorliegenden Offenlegung wird ein System bereitgestellt, das als Eingangsstufe für einen ADC angesehen werden kann, wobei das Eingangsstufensystem mindestens einen Abtastkondensator, der so ausgebildet ist, dass er ein Eingangssignal in Erfassungsphasen abtastet, einen kapazitiven Gain-Verstärker (CGA, capacitive gain amplifier), der entweder ein programmierbarer oder ein fester Gain-Verstärker sein kann und so ausgebildet ist, dass er das Eingangssignal an den Abtastkondensator liefert, und eine Bandbreitensteuereinrichtung aufweist, die so ausgebildet ist, dass sie eine derartige Steuerung durchführt, dass der Abtastkondensator während eines ersten Teils einer Erfassungsphase eine erste Bandbreite aufweist und dass der Abtastkondensator während eines zweiten Teils der Erfassungsphase eine zweite Bandbreite aufweist, wobei der Teil dem ersten Teil der gleichen Erfassungsphase folgt, wobei die zweite Bandbreite kleiner ist als die erste Bandbreite.
Bei einem weiteren Aspekt der vorliegenden Offenlegung wird ein Verfahren geschaffen zum Betreiben einer ADC-Eingangsstufe, die mindestens einen Abtastkondensator, der so ausgebildet ist, dass er ein Eingangssignal in Erfassungsphasen abtastet, und einen CGA aufweist, der so ausgebildet ist, dass er das Eingangssignal an den Abtastkondensator liefert. Das Verfahren weist das Sicherstellen auf, dass der Abtastkondensator während eines ersten Teils einer Erfassungsphase eine erste Bandbreite aufweist und dass der Abtastkondensator während eines zweiten Teils der Erfassungsphase eine zweite Bandbreite aufweist, wobei der zweite Teil dem ersten Teil der gleichen Erfassungsphase folgt und wobei die zweite Bandbreite kleiner ist als die erste Bandbreite.
Ausführungsformen der vorliegenden Offenlegung basieren auf dem Verständnis des Verstärkens des Eingangssignals mit einem kapazitiven Verstärker und des anschließenden Filterns desselben, bevor das Abtasten zum Umwandeln eines speziellen analogen Eingangssignals beendet ist. Ein 'dynamisches' Filtern wird verwendet, um ein genaues Ausregeln während der ersten Phase mit einer hohen Bandbreite zu ermöglichen. Bei dem folgenden Modus mit einer niedrigen Bandbreite wird dann die abgetastete Rauschleistung reduziert. Der kapazitive Verstärker kann leicht modifiziert werden, so dass er einen DAC-Eingang akzeptiert und somit die kritische Summierstelle, die an vielen ADC-Architekturen, wie z. B. Pipeline, Sigma-Delta etc., zu finden ist, implementieren kann.
Wie ein Fachmann auf dem Sachgebiet erkennt, können Aspekte der vorliegenden Offenlegung auf verschiedene Arten ausgebildet sein – z. B. als Verfahren, System, Computerprogrammprodukt oder computerlesbares Speicherungsmedium. Entsprechend können Aspekte der vorliegenden Offenlegung in Form einer vollständigen Hardware-Ausführungsform, einer vollständigen Software-Ausführungsform (einschließlich Firmware, residenter Software, Mikrocode etc.) oder einer Ausführungsform, bei der Software- und Hardware-Aspekte kombiniert sind, die hier generell als "Schaltung", "Modul" oder "System" bezeichnet werden, ausgebildet sein. Funktionen, die in dieser Offenlegung beschrieben sind, können als Algorithmus implementiert sein, der von einer oder mehreren Verarbeitungseinheiten, z. B. einem oder mehreren Mikroprozessoren, eines oder mehrerer Computer ausgebildet wird. Bei verschiedenen Ausführungsformen können unterschiedliche Schritte und Abschnitte der Schritte jedes der hier beschriebenen Verfahren von unterschiedlichen Verarbeitungseinheiten durchgeführt werden. Ferner können Aspekte der vorliegenden Offenlegung als Computerprogrammprodukt ausgebildet sein, das in einem oder mehreren computerlesbaren Medien, vorzugsweise nichttransitorischen, mit einem darin enthaltenen, z. B. darin gespeicherten, computerlesbaren Programmcode enthalten ist. Bei verschiedenen Ausführungsformen kann ein solches Computerprogramm zum Beispiel auf die vorhandenen Vorrichtungen und Systeme (z. B. die vorhandenen CGAs, ADCs und/oder deren Controller etc.) heruntergeladen (aktualisiert) werden oder bei der Herstellung dieser Vorrichtungen und Systeme gespeichert werden. Weitere Merkmale und Vorteile der Offenlegung werden anhand der folgenden Beschreibung und anhand der Patentansprüche offensichtlich.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Um ein vollständigeres Verständnis der vorliegenden Offenlegung und der Merkmale und Vorteile derselben zu bieten, wird auf die folgende Beschreibung in Zusammenhang mit den beiliegenden Figuren verwiesen, wobei gleiche Bezugszeichen gleiche Teile darstellen und in denen:
1 eine Eingangsstufe für einen ADC gemäß einigen Ausführungsformen der vorliegenden Offenlegung darstellt;
2 ein Zeitdiagramm für eine Eingangsstufe eines ADC, bei der ein CGA implementiert ist, gemäß einigen Ausführungsformen der vorliegenden Offenlegung darstellt;
3 eine erste und eine zweite Erfassungsbandbreite gemäß einigen Ausführungsformen der vorliegenden Offenlegung darstellt;
4 eine Eingangsstufe für einen ADC mit einer Summierstelle gemäß einigen Ausführungsformen der vorliegenden Offenlegung darstellt;
5 eine Eingangsstufe für einen ADC mit einer Gleichtaktabtastung gemäß einigen Ausführungsformen der vorliegenden Offenlegung darstellt;
6 ein Zeitdiagramm für die in 5 gezeigte Eingangsstufe gemäß einigen Ausführungsformen der vorliegenden Offenlegung darstellt;
7 eine rauscharme Präzisionssummierstelle für einen ADC mit einer Gleichtaktabtastung gemäß einigen Ausführungsformen der vorliegenden Offenlegung darstellt;
8 eine rauscharme Präzisionssummierstelle für einen ADC mit einem alternativen Gleichtaktabtastschema gemäß einigen Ausführungsformen der vorliegenden Offenlegung darstellt;
9 eine Eingangsstufe mit zwei Back-End-ADCs gemäß einigen Ausführungsformen der vorliegenden Offenlegung darstellt;
10 ein Zeitdiagramm für die in 9 gezeigte Eingangsstufe gemäß einigen Ausführungsformen der vorliegenden Offenlegung darstellt;
11 ein alternatives dynamisches Filter für eine rauscharme Präzisionseingangsstufe gemäß einigen Ausführungsformen der vorliegenden Offenlegung darstellt;
12 einen Variable-Bandbreite-Verstärker zur Verwendung als in 11 gezeigter Verstärker A1 gemäß einigen Ausführungsformen der vorliegenden Offenlegung darstellt;
13 eine Eingangsstufe mit einem alternativen Gleichtaktabtastungsschema gemäß einigen Ausführungsformen der vorliegenden Offenlegung darstellt; und
14 ein Zeitdiagramm für die in 13 gezeigte Eingangsstufe gemäß einigen Ausführungsformen der vorliegenden Offenlegung darstellt.
BESCHREIBUNG VON BEISPIELHAFTEN AUSFÜHRUNGSFORMEN DER OFFENLEGUNG
Grundlagen von Analog-Digital-Wandlern (ADCs)
Analog-Digital-Wandler (ADCs) sind elektronische Vorrichtungen, die eine kontinuierliche physikalische Größe, welche von einem analogen Signal transportiert wird, in eine digitale Zahl, die die Amplitude der Größe darstellt (oder in ein digitales Signal, das diese digitale Zahl transportiert) umwandeln. Die Umwandlung weist das Quantifizieren des analogen Eingangssignals auf, somit wird bei der Umwandlung typischerweise ein kleiner Fehlerbetrag eingetragen. Typischerweise erfolgt die Quantifizierung durch periodisches Abtasten des analogen Eingangssignals. Das Ergebnis ist eine Sequenz von digitalen Werten (d. h. ein digitales Signal), bei der ein zeitkontinuierliches und amplitudenkontinuierliches analoges Eingangssignal in ein zeitdiskretes und amplitudendiskretes digitales Signal umgewandelt worden ist. Es gibt viele Typen von ADC-Technologien, wie z. B. Flash-, Sigma-Delta-, Sukzessive-Approximation-Routine-Wandler etc. Diese unterschiedlichen Arten von Wandlern können in Kombination verwendet werden. Bei einigen Wandlertopologien wird ein Eingangssignal auf einem Kondensator oder einem Array von Kondensatoren, die üblicherweise als "Abtastkondensatoren" bezeichnet werden, abgetastet, bevor die Analog-Digital-Umwandlung stattfindet. Während der Abtastoperation wird eine Ladung zwischen dem (den) Abtastkondensator(en) und einer Schaltung ausgetauscht, die den (die) Abtastkondensator(en) so treibt, dass der (die) Abtastkondensator(en) auf eine Spannung geladen wird (werden), die dem Wert des Eingangssignals zu diesem Zeitpunkt entspricht. Die Treiberschaltung weist typischerweise eine Impedanz auf, so dass es einige Zeit dauert, den Abtastkondensator auf seine korrekte Spannung zu laden und zu entladen. Ausdrücke, wie z. B. "Erfassung/Erfassungsphase" oder "Abtastphase" können verwendet werden zum Beschreiben einer Phase, d. h. einer Zeitperiode, in der (ein) Abtastkondensator(en), der (die) mit einem Eingangsknotenpunkt verbunden ist (sind), an dem das Eingangssignal empfangen wird, auf eine Spannung geladen wird (werden), die der Eingangsspannung entspricht. Mit anderen Worten bezieht sich "Erfassungsphase" oder "Abtastphase" auf eine Zeitperiode, in der (ein) Abtastkondensator(en) ein analoges Eingangssignal abtastet (abtasten), um das analoge Eingangssignal in ein digitales Ausgangssignal umzuwandeln. Die Ausdrücke "Abtast-" und "Erfassungsphase" können austauschbar verwendet werden und sich auf die Aktion eines oder mehrerer Abtastkondensatoren, die mit einem Eingangsknotenpunkt verbunden sind, zum Abtasten oder Erfassen eines Eingangssignals während einer bestimmten Zeitperiode beziehen. Einer Erfassungsphase folgt, was eine unmittelbare Nachfolge sein kann aber nicht sein muss (d. h. aufeinanderfolgend erfolgen kann oder nicht erfolgen kann), eine Phase, die typischerweise als "Umwandlungsphase" bezeichnet wird, wobei ein analoger Wert des Eingangssignals, das auf dem (den) Abtastkondensator(en) abgetastet wird, durch Vergleich der Ladung, die sich auf dem (den) Abtastkondensator(en) akkumuliert, mit einem oder mehreren Referenzspannungswerten in einen digitalen Wert umgewandelt wird. Wenn die Erfassungs- und die Umwandlungsphase zum Umwandeln eines analogen Eingangswerts beendet ist, wird die oben beschriebene Verarbeitung für den nächsten analogen Eingangswert wiederholt.
Ein ADC wird normalerweise durch die folgenden Anwendungsanforderungen definiert: seine Bandbreite (den Bereich von Frequenzen von analogen Signalen, die korrekt in ein digitales Signal umgewandelt werden können), seine Auflösung (die Anzahl von diskreten Levels, in die das maximale analoge Signal unterteilt werden kann und die in dem digitalen Signal dargestellt werden können), seinen Rauschabstand (wie genau der ADC das Signal relativ zu dem Rauschen, das der ADC einträgt, messen kann) und seinen dynamischen Bereich (die minimal auflösbare Stufengröße und das Verhältnis zwischen dem größtmöglichen und dem kleinstmögliche Eingang). ADCs können unterschiedliche Auslegungen aufweisen, die auf der Basis der Anwendungsanforderungen gewählt werden können.
Programmierbare Gain-Verstärker in ADCs
Ein programmierbarer Gain-Verstärker (PGA, programmable gain amplifier) ist ein elektronischer Verstärker, dessen Gain von externen digitalen oder analogen Schaltungen gesteuert wird.
Kapazitive PGAs sind elektronische Verstärker, die mehrere Eingangskondensatoren, welche mit einem Gleichtakteingang eines Verstärkers gekoppelt sind, und mehrere Rückkopplungskondensatoren, die mit einem Ausgang des Verstärkers gekoppelt sind, aufweisen.
CPGAs mit geringem Rauschen, niedriger Energie und hoher Genauigkeit können unter Verwendung eines Chopper-Differenzverstärkers mit Kondensatoren als Rückkopplungselementen implementiert werden, wobei der Ausdruck "Chopper" zum Beschreiben des Tauschens (d. h. des Wechsels) der Polarität der Eingänge und Ausgänge des CPGA bei einer Rate, die von dem Chopper-Takt vorgegeben wird, verwendet wird. Das Tauschen der Polarität der Eingänge (Ausgänge) des CPGA ist äquivalent zum Multiplizieren des Eingangssignals (Ausgangssignals) des CPGA mit einer +1, –1, +1, –1, ... Sequenz und erfolgt typischerweise zum Verstärken von DC- und Niederfrequenzsignalen mit dem CPGA. Dieser Typ von CPGA ist im U.S.-Pat. Nr. 7,795,960 beschrieben, dessen Offenlegung hier in ihrer Gesamtheit einbezogen ist.
CPGAs sind inhärent rauscharm, da die einzige Rauschquelle in einem CPGA der Verstärker ist. Kondensatoren sind im Wesentlichen rauschfrei. Kondensatoren übertragen keine DC-Signale, und daher wandelt eine Eingangs-Chopper-Schaltung ein Eingangs-DC-Signal in eine Rechteckwelle um. Die Rechteckwelle wird von dem Verstärker mit kapazitiver Rückkopplung verstärkt. Eine Ausgangs-Chopper-Schaltung demoduliert dann die verstärkte Rechteckwelle zurück zu einem verstärkten DC-Signal. Ein geringes Rauschen kann erreicht werden, da Kondensatoren rauschfrei sind und daher der Differenzverstärker die einzige Rauschquelle in dem PGA ist. Ein Gain wird von dem Verhältnis von Kondensatoren genau definiert, das stabil ist und bei den Herstellprozessen der integrierten Schaltung (integrated circuit " – IC") gut gesteuert werden kann. Ein programmierbares Gain kann durch Verändern der Werte der Kondensatoren, z. B. durch Schalten der Kondensatoren aus einer Kondensatorbank in die oder aus der Verstärkerschaltung, erreicht werden.
Ein PGA kann in einem ADC zum Vergrößern des dynamischen Bereichs des ADC verwendet werden.
Hinsichtlich eines hochgenauen ADC-Systems ist ein CPGA mit hoher Bandbreite zum Minimieren des Ausregelfehlers der Abtastkondensatoren eines ADC wünschenswert, wobei sich der Ausregelfehler generell auf den Restfehler bezieht, der durch die endliche Dauer der Erfassungsphase hervorgerufen wird. Typischerweise benötigt ein CPGA eine gewisse Zeit zum Laden eines ADC-Abtastkondensators auf eine vorgegebene Genauigkeit. Je höher die Bandbreite des CPGA, desto kleiner der Ausregelfehler und daher desto höher die Genauigkeit für eine vorgegebene Dauer der Erfassungsphase. Obwohl ein CPGA selbst rauscharm ist, führt jedoch das Treiben eines ADC direkt mit einem CPGA nicht notwendigerweise zu dem geringsten Rauschen. In der Tat führt das Verwenden eines CPGA mit einer hohen Bandbreite zu der unerwünschten Konsequenz einer wesentlichen Erhöhung des Rauschens, das von dem ADC abgetastet wird. Ein Grund dafür liegt darin, dass es immer ein Breitbandrauschen am Eingang des CPGA gibt, erzeugt entweder von dem Verstärker des CPGA oder von der Schaltungsanordnung, die dem CPGA vorangeht. Ein thermisches Rauschen ist ein Beispiel für ein unvermeidbares Breitbandrauschen. Neben dem Verstärken von erwünschten Signalen, die zu einer Abtaststufe eines ADC geliefert werden, wird ein solches Rauschen auch von dem Gain des CPGA erhöht und wird auf den Abtastkondensatoren der Abtaststufe abgetastet, was zum Abtasten eines großen Rauschens führt. Der Abtastvorgang eines ADC bewirkt, dass Rausch-Alias in das Nyquist-Band gefaltet werden. Die Anzahl der Rausch-Alias-Faltung ist proportional zu dem Verhältnis zwischen der Bandbreite des CPGA und der Abtastfrequenz des ADC. Im Wesentlichen gleiche Betrachtungen gelten für kapazitive Gain-Verstärker, die nicht programmierbar sind, d. h. festes Gain. Daher sind zwar Ausführungsformen der vorliegenden Offenlegung speziell für CPGAs geeignet, sie sind jedoch gleichermaßen für CGAs mit festem Gain geeignet.
Vorgeschlagene rauscharme Präzisionseingangsstufe für einen ADC
Die unerwünschte Konsequenz des Verwendens eines CGA zum Treiben eines ADC, die oben beschrieben worden ist, kann durch Abtasten des Eingangssignals in einer einzelnen Erfassungsphase bei zwei unterschiedlichen Bandbreiten abgemildert werden. Zuerst wird das Eingangssignal bei einer höheren ersten Bandbreite abgetastet, wodurch ermöglicht wird, zum Minimieren des Ausregelfehlers auf dem Abtastkondensator einen Vorteil aus der Verwendung eines CGA mit hoher Bandbreite zu ziehen. Als Nächstes wird während eines zweiten Abschnitts der gleichen Erfassungsphase das Eingangssignal bei einer niedrigeren zweiten Bandbreite abgetastet, wobei auf vorteilhafte Weise ein Rauschen, das aus der Verwendung eines CGA mit hoher Bandbreite resultiert, ausgefiltert oder zumindest verringert wird.
Daher wird bei einem Aspekt der vorliegenden Offenlegung ein ADC bereitgestellt, der mindestens einen Abtastkondensator, welcher so ausgebildet ist, dass er in einer Erfassungsphase ein Eingangssignal abtastet, einen kapazitiven programmierbaren Gain-Verstärker (CGA), der so ausgebildet ist, dass er das Eingangssignal an den Abtastkondensator liefert, und eine Bandbreitensteuereinrichtung aufweist, die so ausgebildet ist, dass sie den Abtastkondensator so steuert, dass dieser in einem ersten Teil einer Erfassungsphase eine erste Bandbreite aufweist und dass der Abtastkondensator in einem zweiten Teil der Erfassungsphase eine zweite Bandbreite aufweist, wobei der Teil dem ersten Teil der gleichen Erfassungsphase folgt, wobei die zweite Bandbreite kleiner ist als die erste Bandbreite.
Wie hier verwendet, wird der Ausdruck "Bandbreite eines Abtastkondensators" zum Beschreiben der Bandbreite der Übertragungsfunktion von dem Eingang des CGA zu den Anschlüssen des Abtastkondensators verwendet. Diese unterscheidet sich von einer "Bandbreite eines ADC", die sich auf einen Bereich von Frequenzen von analogen Signalen bezieht, welche der ADC korrekt in ein digitales Signal umwandeln kann. Durch ein Begrenzen einer Bandbreite eines Abtastkondensators von der ersten Bandbreite auf die zweite Bandbreite, die kleiner ist als die erste Bandbreite, wird die Rauschbandbreite eines CGA, der ein Eingangssignal an den Abtastkondensator liefert, effektiv verändert. Mit anderen Worten wird durch das Begrenzen einer Bandbreite eines Abtastkondensators von der ersten Bandbreite auf die zweite Bandbreite die Bandbreite des Eingangssignals effektiv verändert, das von dem CGA bereitgestellt wird, um von dem Abtastkondensator während einer speziellen Erfassungsphase abgetastet zu werden (d. h. die Bandbreite wird während einer einzelnen Erfassung verändert).
1 stellt eine Eingangsstufe 100 für einen ADC gemäß einigen Ausführungsformen der vorliegenden Offenlegung dar. Wie in 1 gezeigt ist, weist die Eingangsstufe einen kapazitiven programmierbaren Gain-Verstärker (CGA) 102 auf, dem ein dynamisches Filter folgt, das so ausgebildet ist, dass es die Bandbreit der Abtastkondensatoren dynamisch verändert, wie hier beschrieben ist.
Der CGA 102 kann einen Differenzeingang an den Eingangsknotenpunkten Vip, Vin 104 empfangen (um die in den Figuren dargelegten Zeichnungen nicht zu verkomplizieren, sind Bezugszeichen von Paaren von Differenzkomponenten nur auf einer Seite gezeigt – z. B. zeigt das Bezugszeichen 104 nur auf Vip, jedoch nicht auf Vin, obwohl es sich auf beides bezieht). Der CGA 102 kann einen Differenzverstärker A1 106, ein Paar von variablen Eingangskondensatoren Cin, Cip 108, ein Paar von variablen Rückkopplungskondensatoren Cfn, Cfp 110 und zwei Chopper-Schalter-Schaltungen ch1 112 und ch2 114 aufweisen. Eine erste Chopper-Schaltung 112 kann an einem Eingang zu dem CGA 102 vorgesehen sein, und eine zweite Chopper-Schaltung 114 kann an einem Ausgang des CGA 114 vorgesehen sein. Eine detaillierte Beschreibung der Funktionalität der Chopper-Schaltungen 112 und 114 erfolgt nachstehend mit Bezug auf 5, die analoge Chopper-Schaltungen 512, 514 darstellt. Wie nachstehend mit Bezug auf 5 beschrieben wird, weisen die Chopper-Schaltungen 112 und 114 Schalter auf, die von einem Steuersignal CH und CHB, von denen das Steuersignal CH in 2 gezeigt ist, gesteuert werden.
Kondensatoren Csn und Csp 116 stellen die Eingangsabtastkondensatoren des ADC dar und können ein Array von Abtastkondensatoren aufweisen oder Teil eines solchen sein (in 1 nicht spezifisch gezeigt).
Zum gleichzeitigen Bieten einer hohen Genauigkeit und eines geringen Rauschens wird bei dem Eingangszustand von 1 ein dynamisches Filter verwendet, das bei einer in 1 gezeigten beispielhaften Ausführungsform durch Bereitstellen eines Tiefpass-RC-Filters eines Widerstands in Reihe mit jedem Abtastkondensator implementiert werden kann, wie in 1 gezeigt ist, wobei einer der Widerstände Rn, Rp 118 in Reihe mit einem entsprechenden Abtastkondensator Csn, Csp 116 (d. h. Rn in Reihe mit Cs, Rp in Reihe mit Csp) geschaltet ist.
1 stellt ferner Schalteinrichtungen p1 120 und slugb 122 dar, die so ausgebildet sind, dass sie wie nachstehend beschrieben arbeiten, um die Bandbreite des Abtastkondensators während einer Erfassungsphase zu verändern. Zusammen können die Widerstände Rn, Rp 118 und die Schalter p1 120 und slugb 122 als ein Beispiel für eine Bandbreitensteuereinrichtung angesehen werden, die so ausgebildet ist, dass sie sicherstellt, dass die Abtastkondensatoren Csn, Csp 116 während eines ersten Teils einer Erfassungsphase eine erste Bandbreite zum Umwandeln eines speziellen Eingangswerts und während eines zweiten Teils der gleichen Erfassungsphase eine zweite Bandbreite aufweisen. Ein Durchschnittsfachmann auf dem Sachgebiet erkennt, dass bei anderen Ausführungsformen eine Bandbreitensteuereinrichtung, die so ausgebildet ist, dass sie eine Verringerung der Bandbreite eines (von) Abtastkondensator(en) während einer einzelnen Erfassungsphase sicherstellt, anders implementiert werden kann und daher sämtliche Implementierungen in den Schutzumfang der vorliegenden Offenlegung fallen.
Die Eingangsstufe 100 kann ferner einen (in 1 nicht gezeigte) Controller aufweisen, der z. B. in Reaktion auf ein externes Zeitsteuerungssignal, wie z. B. ein Taktsignal CLK, Steuersignale CH, P1 und SLUGB an den CGA 102 liefert.
2 stellt ein Zeitdiagramm für eine Eingangsstufe eines ADC, bei der ein CGA implementiert ist, z. B. die in 1 gezeigte Eingangsstufe 100, gemäß einigen Ausführungsformen der vorliegenden Offenlegung dar. 2 stellt Steuersignale SLUGB, P1 und CH jeweils für die Schalter slugb 122, Schalter p1 120 und die Schalter ch der Chopper-Schaltungen 112 und 114 dar.
Wie in dem Zeitdiagramm von 2 gezeigt ist, ist die Abtast-/Erfassungsphase 202 (Steuersignal P1 ist high) an den ADC-Eingangskondensatoren in zwei Teilphasen unterteilt.
In einer ersten Teilphase der Erfassungsphase 202, die in 2 als Teilphase 202-1 angezeigt ist, ist das Steuersignal P1 high (d. h. Schalter p1 ist geschlossen) und ist das Steuersignal SLUGB high (d. h. Schalter slugb ist geschlossen). Während dieser anfänglichen Teilphase sind die in 1 gezeigten Widerstände Rn und Rp kurzgeschlossen und sind die Eingangsabtastkondensatoren Csp und Csn genau auf die Ausgangsspannungen des CGA Vop und Von 124 geladen. Während dieser Teilphase ist die Bandbreite des CGA, die von den ADC-Abtastkondensatoren Csp und Csn geladen wird, hoch und entspricht einer breiten Erfassungsbandbreite BW1 302-1, die schematisch mit einer Übertragungsfunktion in 3 dargestellt ist. Dies bedeutet, dass Signal- und Rauschkomponenten bis zu einer Frequenzbandbreite BW1 von dem CGA-Gain verstärkt werden und über die Anschlüsse der Abtastkondensatoren Csp und Csn angelegt werden.
In 3 ist G0 das DC-Gain aus den CGA-Eingängen zu den Abtastkondensatoranschlüssen.
In einer zweiten Teilphase der Erfassungsphase 202, die in 2 als Teilphase 202-2 angezeigt ist, ist das Steuersignal P1 high (d. h. Schalter p1 ist geschlossen) und ist das Steuersignal SLUGB low (d. h. Schalter slugb ist offen). Während dieser zweiten Teilphase implementieren die Widerstände Rn und Rp in Reihe mit den Abtastkondensatoren Csp und Csn ein Tiefpass-RC-Filter, das die Bandbreite der Abtastkondensatoren verringert. Nur Signalkomponenten, einschließlich Rauschkomponenten, bis zu einer Frequenz BW2 302-2, die ebenfalls schematisch in 3 dargestellt sind, werden nun verstärkt und an die Abtastkondensatoren Csp und Csn angelegt. Dadurch wird der Betrag an Rauschen, der an Csp und Csn abgetastet wird, reduziert. Folglich kann die Spannung an den Kondensatoren Csp und Csn eine rauscharme und genaue Darstellung des Eingangssignals sein, das von dem CGA verstärkt wird.
In dem Zeitdiagramm von 3 definiert das Steuersignal "CH" den Zustand der Chopper-Schaltungen 112 und 114. Wenn das Steuersignal CH high ist, lassen die Chopper-Schaltungen das Signal durchlaufen, wenn das Steuersignal CH low ist, tauschen die Chopper-Schaltungen die Polarität des Signals.
Viele ADC-Architekturen, einschließlich Pipeline und Sigma-Delta, erfordern die Implementierung eines Funktionsblocks, der die Differenz zwischen dem Eingang und einem DAC-Signal produziert. Die Eingangsstufe von 1 kann auf einfache Weise modifiziert werden, um eine solche Funktion durch einfaches Hinzufügen eines zweiten Paars von Kondensatoren zu implementieren, wie in 4 gezeigt ist.
Es sei darauf hingewiesen, dass der DAC selbst einfach durch Aufteilen von Cdacp und Cdacn in eine Anzahl von Teilkondensatoren als kapazitiver DAC implementiert werden kann.
Eine in 4 gezeigte modifizierte Eingangsstufe 400 weist sämtliche der Elemente der Eingangsstufe 100 auf, die in einem in gestrichelten Linien angezeigten Kasten mit einem Bezugszeichen 100 umschlossen sind, sowie einen Differenz-DAC-Eingang Vdacp, Vdacn 402, eine weitere Chopper-Schaltung 404 und ein Paar von weiteren Kondensatoren Cdacp, Cdacn 406. Wie in 4 gezeigt ist, ist ein Anschluss jedes der Kondensatoren Cdacp, Cdacn 406 mit der Chopper-Schaltung 404 verbunden, während der andere Anschluss mit einem Eingang des Differenzverstärkers 106 verbunden ist.
Durch Definieren der DAC-Kapazität Cdac als Cdac = Cdacp = Cdacn, der Eingangskapazität Ci als Ci = Cip = Cin und der Rückkopplungskapazität Cf als Cf = Cfp = Cfn, wenn das Gain des Verstärkers A1 sehr groß (idealerweise unendlich) ist, kann gezeigt werden, dass Vop – Von = Ci/Cf (Vip – Vin) – Cdac/Cf (Vdacp – Vdacn)
Die Operation der modifizierten Eingangsstufe 400 ist analog zu der Operation der Eingangsstufe 100 mit dem einzigen Unterschied, dass der CGA-Ausgang (Vop – Von) jetzt durch die Differenz zwischen der Eingangsspannung (Vip – Vin), verstärkt um einen Faktor Ci/Cf, und der DAC-Spannung (Vdacp – Vdacn), verstärkt um einen Faktor Cdac/Cf, angegeben ist.
Es gibt eine Anzahl von unterschiedlichen Arten zum Implementieren eines dynamischen Filters, das zum dynamischen Verändern der Bandbreite der Abtastkondensatoren von BW1 zu BW2 während einer einzelnen Erfassungsphase verwendet werden kann. Einige davon sind in dem US-Patent 7,936,297 B2 , Hurrell and al., “Analog to Digital Converter,” beschrieben, dessen Offenlegung hier in ihrer Gesamtheit einbezogen ist.
Des Weiteren definieren CGAs nicht natürlicherweise den Gleichtakt einer an den Eingängen des Differenzverstärkers präsentierten Spannung, der an den Gleichtakt des Verstärkers selbst angepasst sein sollte. Eine Vorgehensweise zum Setzen dieser Spannung weist das Einbeziehen einer weiteren Schaltungsanordnung auf, die typischerweise sehr große Widerstände aufweist. Diese Vorgehensweise ist nicht immer geeignet, da sie intrinsisch langsam ist und weiteres Rauschen einträgt. Eine weitere Vorgehensweise zum Definieren der Gleichtaktspannung am Eingang des Verstärkers ist in dem US-Patent 8,791,754 C . Lyden et al., "Programmable gain amplifier with common mode sampling," beschrieben, dessen Offenlegung hier ebenfalls in ihrer Gesamtheit einbezogen ist. Diese Vorgehensweise kann bei einer Eingangsstufe mit einer Bandbreitensteuereinrichtung während einer Erfassungsphase, die hier beschrieben ist, wie z. B. der in 1 gezeigten Eingangsstufe 100, angewendet werden.
Eine detailliertere schematische Darstellung der Implementierung von 1, die die Schaltungsanordnung zeigt, welche den Gleichtakt des CGA definiert, ist in 5 als Eingangsstufe 500 gezeigt. Die Eingangsstufe 500 weist einen CGA 502 auf, der eine Variante des in 1 gezeigten CGA 102 ist, daher gelten, sofern nichts anderes angegeben ist, Beschreibungen bezüglich der Elemente von 1 auch für Elemente von 5 und werden der Kürze halber nicht wiederholt. Ferner zeigen gleiche Bezugszeichen, die sich hier auf gleiche Elemente in den Figuren beziehen, gleiche Elemente an, deren Beschreibung nicht wiederholt wird – z. B. sind die Eingangsknotenpunkte Vip, Vin 504, die in 5 gezeigt sind, analog zu den Eingangsknotenpunkten Vip, Vin 104, die in 1 gezeigt und oben beschrieben worden sind, ist der Differenzverstärker 506, der in 5 gezeigt ist, analog zu dem Differenzverstärker 106, der in 1 gezeigt und oben beschrieben worden ist, etc. 5 stellt ferner Chopper-Schaltungen 512, 514 jeweils am Eingang und am Ausgang des CGA 502 auf dem Schalterlevel dar. Die Chopper-Schaltungen 512, 514 können als Chopper-Schaltungen 112, 114 in der in 1 gezeigten Eingangsstufe verwendet werden. Ferner gelten, sofern nichts anderes angegeben ist, nachstehende Beschreibungen mit Bezug auf 5 auch für gleiche Elemente von 1.
Wie in 5 gezeigt ist, kann der CGA einen Differenzverstärker A1 506, ein Paar von variablen Eingangskondensatoren Cip, Cin 508, ein Paar von variablen Rückkopplungskondensatoren Cfn, Cfp 510 und zwei Chopper-Schalter-Schaltungen 512, 514 aufweisen. Eine erste Chopper-Schaltung 512 kann an einem Eingang an den PGA 502 vorgesehen sein. und eine zweite Chopper-Schaltung 514 kann an einem Ausgang des PGA 502 vorgesehen sein.
Wie in 5 gezeigt ist, kann die erste Chopper-Schaltung 512 ein Paar von Differenzeingangsanschlüssen Vip, Vin 504 des PGA 502 jeweils mit den ersten Anschlüssen der Eingangskondensatoren Cip, Cin 508 (der Einfachheit halber als "Eingangsanschlüsse" bezeichnet) verbinden. Ausgangsanschlüsse der Eingangskondensatoren Cip, Cin 508 ("Ausgangsanschlüsse") können jeweils mit Eingangsanschlüssen 532, 534 des Verstärkers A1 506 verbunden sein. Die Rückkopplungskondensatoren Cfn, Cfp 510 können jeweils in einer Rückkopplungskonfiguration zwischen jeweiligen Ausgängen 536, 538 des Verstärkers A1 und jeweiligen Eingängen 532, 534 des Verstärkers A1 gekoppelt sein. Die Verstärkerausgänge 536, 538 können mit Eingängen der zweiten Chopper-Schaltung 514 gekoppelt sein. Ausgänge der zweiten Chopper-Schaltung 514 können mit Ausgangsanschlüssen Von, Vop 524 des PGA 502 und ferner mit einem ADC 560 gekoppelt sein.
Die Chopper-Schaltungen 512, 514 können eine Orientierung des Signalflusses um den Verstärker A1 herum konfigurieren. Die Chopper-Schaltungen 512, 514 können jeweils ein Array von Schaltern aufweisen, die die Eingänge der jeweiligen Schaltungen selektiv mit deren Ausgängen verbindet. Insbesondere kann die erste Chopper-Schaltung 512 zwei Paare von Schaltern – Schalter ch 526 und Schalter chb 528 – aufweisen, die jeweils von in 6 gezeigten Steuersignalen "CH" und "CHB" gesteuert werden. Wie in 5 gezeigt ist, kann einer der ch-Schalter 526 einen Eingangsanschluss des Cip-Kondensators mit dem Vip-Anschluss verbinden und kann der andere ch-Schalter 526 einen Eingangsanschluss von Cin mit dem Vin-Anschluss verbinden. Einer der chb-Schalter 528 kann den Eingangsanschluss des Cip-Kondensators mit dem Vin-Anschluss verbinden, und der andere chb-Schalter 528 kann den Eingangsanschluss von Cin mit dem Vip-Anschluss verbinden. Die CH- und CHB-Steuersignale jeweils für die Schalter ch 526 und chb 528 können so arbeiten, dass dann, wenn während der Chopper-Phasen des PGA 502 eines high ist, das andere low ist (nachstehend beschrieben). Die Steuersignale CH und CHB können beide gleichzeitig low sein, da sie nicht überlappend sind, z. B. während der DCMS-Betriebsphasen. Somit können CH und CHB als komplementärer nicht überlappender Takt angesehen werden.
Auf im Wesentlichen gleiche Weise kann die zweite Chopper-Schaltung 514 zwei Paare von Schaltern aufweisen, die als Schalter 546, 548 gezeigt sind, welche jeweils von den Steuersignalen CH oder CHB gesteuert werden, und diese Steuersignale sind analog zu den oder die gleichen wie die Steuersignale(n) CH und CHB jeweils für die Schalter 526, 528. Wie in 5 gezeigt ist, kann einer der ch-Schalter 546 einen Ausgangsanschluss 536 des Verstärkers A1 mit dem Von-Anschluss 524 verbinden und kann der andere ch-Schalter 546 einen Ausgangsanschluss 538 des Verstärkers A1 mit dem Vop-Anschluss 524 verbinden. Einer der chb-Schalter 548 kann den Ausgangsanschluss 536 mit dem Vop-Anschluss verbinden, und der andere chb-Schalter 548 kann den Ausgangsanschluss 538 mit dem Von-Anschluss verbinden.
Die Kondensatoren Cip, Cin 508 sowie die Kondensatoren Cfn, Cfp 510 können variable Kondensatoren sein. Das heißt, dass jeder Kondensator Cip oder Cin 508 und Cfn oder Cfp 510 ein Array von (nicht gezeigten) geschalteten Kondensatorvorrichtungen sein kann. Bei Betrieb können die Eingangskondensatoren Cip, Cin, 508 so gesetzt sein, dass sie eine gleiche Kapazität relativ zueinander aufweisen, und können die Rückkopplungskondensatoren Cfn, Cfp 510 so gesetzt sein, dass sie eine gleiche Kapazität relativ zueinander aufweisen. Ein Verhältnis von Kapazitäten zwischen den Eingangskondensatoren Cip/Cin und den Rückkopplungskondensatoren Cfn/Cfp kann jedoch von (nicht gezeigten) Steuersignalen gesteuert werden, um ein programmierbares Gain des PGA 502 bereitzustellen.
Der PGA 502 unterscheidet sich dahingehend von dem PGA 102 von 1, dass der PGA 502 ein Paar von Spannungsquellen Vicm 530 und Vcma 540 aufweisen kann, die über jeweilige Abtastschalter smpl 550 und smp 552 mit dem Eingangskondensator Cip, Cin 508 gekoppelt sind. Die Spannung Vicm 530 kann auf eine Gleichtaktspannung von unterschiedlichen Signalen, die an den Vip-, Vin-Anschlüssen 504 in den PGA 502 eingegeben werden, gesetzt werden. Die Vicm-Spannungsquelle kann über ein Paar von Schaltern smpl 550, die sich in Reaktion auf ein erstes Steuersignal SMPL schließen, mit den Eingangsanschlüssen der Eingangskondensatoren Cip, Cin 508 gekoppelt sein. Die Spannung Vcma kann auf eine Eingangs-Gleichtaktspannung des Verstärkers A1 gesetzt sein. Die Vcma-Spannungsquelle kann über zweite Schalter smp 552, die sich in Reaktion auf ein zweites Steuersignal SMP schließen, mit den Eingangsanschlüssen 532, 534 des Verstärkers A1 (auch mit den Ausgangsanschlüssen der Eingangskondensatoren Cip, Cin 508) gekoppelt sein.
Die Eingangsstufe 500 kann ferner einen Controller 570 aufweisen, der Steuersignale SMP, SMPL, CH, CHB, P1 und SLUGB an den PGA 502 erzeugt, z. B. in Reaktion auf ein externes Zeitsteuerungssignal, wie z. B. ein Taktsignal CLK.
6 ist ein Zeitdiagramm mit Darstellung einer Operation des PGA 502 gemäß einer Ausführungsform der vorliegenden Erfindung. Wie dargestellt ist, kann die Operation des PGA 502 über mehrere Phasen, die mit "CMS, "CHP1", "CHP2" bezeichnet sind, und einer optionalen Phase, die mit "DCMS" bezeichnet ist, erfolgen. Während der CMS-Phase, einer Gleichtakt-Abtastphase, kann der PGA 502 die Gleichtaktspannungen Vicm und Vcma aufnehmen. Die smp-Schalter 552 und die smpl-Schalter 550 können geschlossen sein (wobei die SMP- und SMPL-Steuersignale high sind). wodurch die Eingangsganganschlüsse der Eingangskondensatoren Cip, Cin 508 mit Vicm und die Ausgangsanschlüsse der Kondensatoren Cip, Cin 508 mit Vcam verbunden sein können. Die Schalter der Chopper-Schaltungen 512, 514 können während der CMS-Phase offen gehalten werden (wobei die Steuersignale CH und CHB low sind). Somit kann jeder Kondensator Cip, Cin 508 eine Spannung (jeweils V_Cip, V_Cin) speichern, die eine Differenz zwischen den Gleichtaktspannungen der zwei Bereiche darstellt: V_Cin = V_Cip = Vicm – Vcma. Die Abtastoperation kann den Verstärkereingangs-Gleichtakt für den Verstärker A1 definieren und die Gleichtaktspannung während anderer Betriebsphasen an den Eingängen 532, 534 des Verstärkers persistent halten.
Während der ersten Chopper-Phase (CHP1) können die Chopper-Schaltungen 512, 514 aktiviert werden (CH-Steuersignal ist high) und können die Abtastschalter smp 552, smpl 550 geöffnet sein (wobei die SMP- und SMPL-Steuersignale low sind). Die Gleichtaktspannungsquellen Vicm, Vcma können durch die Abtastschalter smp 552, smpl 550 von den Eingangskondensatoren Cip, Cin 508 getrennt werden. Das CH-Steuersignal, das in dieser Phase high ist, kann bewirken, dass seine zugehörigen Schalter ch 526 in der Chopper-Schaltung 512 geschlossen werden, wodurch das Eingangssignal am Vip-Eingang mit dem Eingangskondensator Cip und das Eingangssignal am Vin-Eingang mit dem Eingangskondensator Cin verbunden werden. Das CH-Steuersignal kann ferner bewirken, dass seine zugehörigen Schalter 546 in der Chopper-Schaltung 514 geschlossen werden, wodurch der Rückkopplungskondensator Cfn mit dem Ausgangsanschluss Von und der Rückkopplungskondensator Cfp mit dem Ausgangsanschluss Vop verbunden werden können. Wenn der PGA 502 auf diese Weise konfiguriert ist, kann er ein Differenzeingangssignal verstärken, das auf der Basis eines Verhältnisses der Eingangskondensatoren Cip/Cin den Verstärker-Rückkopplungskondensatoren Cfn/Cfp als Eingangsspannungen Vip, Vin 504 präsentiert wird.
Die Differenzsignale, die in die Vip-, Vin-Anschlüsse 504 eingegeben werden, können um die Gleichtaktspannung Vicm der (nicht gezeigten) Vorläuferschaltung des PGA herum variieren. Ein Anlegen der Differenzsignale an die Eingangskondensatoren Cip, Cin 508 kann bewirken, dass Gegenspannungen an die Eingänge 532, 534 des Verstärkers A1 angelegt werden, jedoch während der CMS-Phase aufgrund der Spannungen, die an den Eingangskondensatoren Cip, Cin 508 abgetastet werden, zu der Gleichtaktspannung Vcma des Verstärkers A1 verschoben werden.
Während der zweiten Chopper-Phase (CHP2) kann die Konfiguration der Chopper-Schaltungen 512, 514 invertiert werden. Die Abtastschalter smp 552, smpl 550 können offen bleiben, wobei die Gleichtaktspannungsquellen Vicm, Vcma von den Eingangskondensatoren Cip, Cin 508 getrennt bleiben. Das CHB-Steuersignal kann bewirken, dass seine zugehörigen Schalter chb 528 in der Chopper-Schaltung 512 geschlossen werden, wodurch das Signal am Eingang Vip mit dem Eingangskondensator Cin und das Signal am Eingang Vin mit dem Eingangskondensator Cip verbunden werden. Auf diese Weise invertiert die Chopper-Schaltung 512 die Verteilung der PGA-Eingangssignale zu den Eingangsanschlüssen 532, 534 des Verstärkers A1, wenn der PGA 502 von der CHP1-Phase zu der CHP2-Phase übergeht, und sie invertiert die Verteilung erneut, wenn der PGA 502 von der CHP2-Phase zu der CHP1-Phase übergeht.
Das CHB-Steuersignal kann bewirken, dass seine zugehörigen Schalter chb 548 in der Chopper-Schaltung 514 ebenfalls geschlossen werden, wodurch der Verstärkerausgangsanschluss 536 mit dem Ausgangsanschluss Vop und der Verstärkerausgangsanschluss 538 mit dem Ausgangsanschluss Von verbunden werden. Wie bei der ersten Chopper-Schaltung 512 kann die zweite Chopper-Schaltung 514 die Verteilung der Spannungen von den Ausgangsanschlüssen 536, 538 des Verstärkers A1 zu den Ausgangsanschlüssen Von, Vop invertieren, wenn der PGA 502 von der CHP1-Phase zu der CHP2-Phase übergeht, und sie invertiert sie erneut, wenn der PGA 502 von der CHP2-Phase zu der CHP1-Phase übergeht. Trotzdem verstärkt der PGA 502 ein Differenzeingangssignal, das auf der Basis eines Verhältnisses der Eingangskondensatoren Cip/Cin den Verstärker-Rückkopplungskondensatoren Cfn/Cfp als Eingangsspannungen Vip, Vin 504 präsentiert wird.
Wie in der CHP1-Phase können während der CHP2-Phase die Eingangsspannungen Vip, Vin 504 um die Gleichtaktspannung Vicm der (nicht gezeigten) Vorläuferschaltung des PGA herum variieren. Durch ein Anlegen der Eingangsspannungen Vip, Vin 504 an die Eingangskondensatoren Cin, Cip 508 kann bewirkt werden, dass Gegenspannungen an Eingänge des Verstärkers A1 angelegt werden, jedoch aufgrund der Spannungen, die während der CMS-Phase an den Eingangskondensatoren Cip, Cin 508 abgetastet werden, zu der Gleichtaktspannung Vcma des Verstärkers A1 verschoben werden. Somit kann der PGA 502 eine Abtastoperation während der CMS-Phase durchführen, wodurch ein Gleichtakt für die Eingangssignale, die während der Betriebsphasen CHP1, CHP2 dem Verstärker A1 präsentiert werden, definiert wird, der an den Gleichtakt des Verstärkers angepasst ist.
In einigen Fällen kann die CHP2-Phase der CHP1-Phase unmittelbar folgen. Wahlweise kann jedoch eine "Dummy-Gleichtaktabtast-"Phase (dummy common mode sampling – DCMS) zwischen aufeinanderfolgenden Chopper-Phasen eingeführt werden. Die DCMS-Phase kann während des Betriebs eine Symmetrie der Verstärkerausgangssignale bieten.
Während der DCMS-Phase kann das SMPL-Signal bewirken, dass die eingangsseitigen Platten der Eingangskondensatoren Cip und Cin mit Vicm verbunden werden. Durch das Schließen der smpl-Schalter 550 (SMPL-Steuersignal high – wie in 6 gezeigt ist) kann bewirkt werden, dass der Verstärkerausgang auf null geht (Vernachlässigen des A1-Offset), wodurch bewirkt werden kann, dass die Ausgangsspannungen zu Beginn der CHP2-Phase die gleichen Anfangsbedingungen aufweisen wie zu Beginn der CHP1-Phase. Wie in 6 dargestellt ist, kann während der DCMS-Phase das SMP-Signal seine zugehörigen Schalter offen halten, und zwar diejenigen, die mit Vcma verbunden sind. Unter diesen Umständen erfolgt kein Abtastvorgang in der DCMS-Phase, und daher wird kein zusätzliches thermisches Rauschen an den Kondensatoren (kT/C-Rauschen) in den PGA eingeführt. Am Ende der Phase CHP2 kann eine neue CMS-Phase folgen, und das Zeitdiagramm kann wiederholt werden.
Bei einer weiteren Ausführungsform können einer einzelnen CMS-Abtastphase mehrere Chopper-Phasen (CHP1, CHP2) folgen. Dummy-Gleichtaktabtastphasen DCMS können zwecks besserer Symmetrie in dem Ausgangssignal zwischen aufeinanderfolgenden Chopper-Phasen CHP2, CHP1 eingeführt werden. Die Gleichtaktantwort der Schaltung 502 kann jedoch am schnellsten erfolgen, wenn der Gleichtakt nach der ersten CHP2-Phase erneut abgetastet wird. Ferner wird das kT/C-Rauschen, das während der CMS-Phase aufgenommen wird, bei der Chopper-Frequenz aufwärtskonvertiert und kann von dem digitalen Nachverarbeitungsfilter ausgefiltert werden.
Jetzt wird die Operation der Bandbreitensteuerung gemäß Ausführungsformen der vorliegenden Offenlegung für die Eingangsstufe von 5 beschrieben. Wie in 6 gezeigt ist, ist zu Beginn der Abtast-/Erfassungsphase CHP1 (erster Teil der Erfassungsphase) der Takt SLUGB high (Schalter slugb 522 ist geschlossen), wodurch der Widerstand 518 in Reihe mit den Abtastkondensatoren Csp und Csm 516 des ADC 560 kurzgeschlossen wird. Dadurch wird ein schnelles Ausregeln/Erfassen des Ausgangs des CGA Von, Vop 524 an den Abtastkondensatoren 516 des ADC ermöglicht. Nach der schnellen Erfassung geht SLUGB in einem zweiten Teil der gleichen Erfassungsphase CHP1 auf low, wobei der Widerstand 518 in Reihe mit jedem der Abtastkondensatoren Csp und Csm 516 hinzugefügt wird. Der Widerstand 518 reduziert die Bandbreite des ADC-Abtastnetzes und dämpft somit in hohem Maß das Rauschen aus dem CGA 502 oder einer Schaltungsanordnung, die dem CGA 502 vorangeht. Daher wird an der abfallenden Flanke von P1 eine genaue und rauscharme Darstellung des CGA-Ausgangs an den ADC-Eingangskondensatoren Csp und Csm abgetastet. Die abgetastete Spannung wird dann von der (nicht gezeigten) ADC-Schaltungsanordnung verarbeitet und an den optionalen digitalen Filter 580 geliefert. Das gleiche geschieht in CHP2.
Es sei darauf hingewiesen, dass die ADC-Schaltungsanordnung eine gewisse endliche Zeit zum Verarbeiten der abgetasteten Spannung benötigt. Diese Verarbeitung erfolgt, während P1 während der Chopper-Phasen low ist. Dies ist der Grund dafür, dass P1 auf low geht, bevor CH oder CHB in 6 sowie in 2 abfällt, wie oben beschrieben worden ist.
Das digitale Filter 580 kann so ausgebildet sein, dass es z. B. eine gewisse Mittelung der umgewandelten ADC-Abtastwerte bietet. Die Mittelung kann zum Entfernen des zerhackten kT/C-Rauschens, das an den CGA-Eingangskondensatoren Cip, Cin 508 abgetastet worden ist, vorgesehen sein, um den Eingangs-Gleichtakt zu definieren, wie oben beschrieben worden ist.
Es gibt eine Anzahl von unterschiedlichen Wegen zum Erzeugen der Eingangs-Gleichtaktspannung Vicm von 5, und diese sind in dem US-Patent 8,791,754 detailliert beschrieben.
Das mit Bezug auf die Eingangsstufe 500 beschriebene Schema kann leicht auf die Summierstellenschaltung von 4 angewendet werden, wie in 7 gezeigt ist. Es sei darauf hingewiesen, dass bei der Eingangsstufe von 5 die in 7 gezeigten DAC-Kondensatoren Cdacp und Cdacn 706 die DAC-Gleichtaktspannung Vcmdac abtasten. Wenn Vdacp und Vdacn den Bereich von 0 V bis Vref überspannen, dann wird Vcmdac auf Vref/2 gesetzt. Die Gleichtakt-DAC-Spannung Vcmdac muss nicht explizit erzeugt werden. Sie kann durch Abtasten der Hälfte von Cdacp zu Vref und der Hälfte von Cdacp zu 0 V (Masse) erzeugt werden und auf im Wesentlichen gleiche Weise an Cdacn durch Abtasten der Hälfte von Cdacn zu Vref und der Hälfte von Cdacn zu Masse, und zwar während der CMS-(oder DCMS-)Phasen.
Eine Variante des Gleichtaktabtastschemas ist in 8 gezeigt. Eine Anordnung 800 von 8 unterscheidet sich nur dahingehend von der Anordnung 700 von 7, dass Vicm und die zugeordneten Schalter smpl nicht vorhanden sind, während die übrigen Elemente die gleichen sind, und daher gelten die vorstehenden Beschreibungen für 7 und 5 auch hier, außer wenn sie Vicm betreffen. Infolge des Nichtvorhandenseins von Vicm in der in 8 gezeigten Konfiguration wird der Gleichtakt nur an Cdacp und Cdacn abgetastet. Bei diesem Schema der braucht die Gleichtaktspannung am Eingang des Verstärkers A1 länger zum Ausregeln auf den gewünschten Wert von Vcma, dies kann jedoch akzeptabel sein, wenn sich der Eingangs-Gleichtakt von Vip und Vin langsam bewegt.
9 zeigt eine Variante der Eingangsstufe von 5, wobei zwei Back-End-ADCs verwendet werden, die als ADC1 960-1 und ADC2 960-2 gezeigt sind. Jeder dieser ADCs ist so ausgebildet, dass er so arbeitet, wie oben für die ADCs 160 und 560 beschrieben worden ist, mit der Ausnahme, dass jetzt jeder jeweils seine eigenen Schalter P1 und P2 aufweist (wobei P2 für den ADC2 analog zu P1 für den ADC1 ist). Dadurch kann eine effizientere Nutzung der Zeit ermöglicht werden, da, während der ADC1 den Ausgang des CGA abtastet, der ADC2 den zuvor abgetasteten Wert umwandeln kann, und umgekehrt. Das Schema kann auf mehr als zwei Back-End-ADCs erweitert werden und ist leicht auch auf die Summierstellenschaltung von 4 anwendbar. 10 stellt ein Zeitdiagramm für die Eingangsstufe von 9 dar. Angesichts der obigen Beschreibungen sind dieses Zeitdiagramm sowie die Operation der Eingangsstufe 900 selbsterklärend, und daher werden der Kürze halber die Beschreibungen nicht wiederholt.
Wie zuvor beschrieben worden ist, kann es viele unterschiedliche Wege zum Implementieren eines dynamischen Filters mit einer ersten und einer zweiten Erfassungsbandbreite geben, wie hier beschrieben worden ist, von denen jeder in den Schutzumfang der vorliegenden Offenlegung fällt. 11 stellt eine weitere Ausführungsform einer Eingangsstufe 1100 dar, bei der der Verstärker A1 1106 des CGA 1102 so ausgebildet ist, dass er eine erste und eine zweite Bandbreite aufweist, wie in 3 gezeigt ist. Die übrigen Elemente des CGA 1102 sind analog zu denjenigen, die für den CGA 502 gezeigt sind, und daher wird deren Beschreibung nicht wiederholt.
Bei einer Ausführungsform kann der Verstärker A1 1106 so implementiert werden, wie in 12 anhand eines Schemas 1200 gezeigt ist. Das Zeitdiagramm von 6 ist auf diese Implementierung anwendbar unter Berücksichtigung der Tatsache, dass das Steuersignal SLUG einfach die logische Inversion des oben mit Bezug auf 6 beschriebenen Steuersignals SLUGB ist. Wie in 12 gezeigt ist, kann der Verstärker A1 1200 eine erste Stufe G1 1202 aufweisen, die ein Transkonduktanzverstärker ist, so dass eine Spannung an seinen Eingängen 1204 in einen Strom an seinem Ausgang 1206 umgewandelt wird. Dem Verstärker G1 folgt eine weitere Verstärkerstufe G2 1208. Die Spannungsdifferenz, die zwischen den Eingängen der Verstärkerstufe G2 1208 auftritt, kann durch Steuern des Werts eines resistiven Netzes 1210 variiert werden, das Widerstände R1 1212 und R2 1214 aufweist, die sich zwischen den Ausgängen des Differenzverstärkers G1 und den Eingängen des Differenzverstärkers G1 erstrecken. Wie in 12 gezeigt ist, kann sich der Widerstand R1 zwischen den Ausgängen des Verstärkers G1 und einem zweiten Widerstand R2 in Reihe mit einem Schalter SW 1216 erstrecken, so dass ein Stromfluss durch den Widerstand R2 in Abhängigkeit vom Zustand des Schalters SW wie jeweils anwendbar gesperrt oder durchgelassen werden kann. Somit kann das Gain des Verstärkers 1200 zwischen zwei Levels eingestellt werden in Abhängigkeit davon, ob der Schalter SW 1216 leitend ist oder nicht. Ein Schalten des Gain des Verstärkers, das durch die Aktion der Verstärker G1 und G2 bewirkt wird, führt nicht zu einem signifikanten Unterschied an dem Ausgang 1218 des Verstärkers G2, da das Gain des CGA von dem externen CGA-Rückkopplungsnetz, den Komponenten Cip, Cin, Cfn, Cfp (siehe 11) statt von den intrinsischen Gains des Verstärkers A1 definiert ist. Durch das Verändern des "internen" Gain, gesehen von den Verstärkern G1 und G2, variiert jedoch die Bandbreite, die auf eine Variation der Bandbreite an den Abtastkondensatoren 1116 des ADC 1160 umgesetzt wird. Bei weiteren Implementierungen, bei denen zum Beispiel Kaskodentransistoren in den Verstärkern vorgesehen sind, kann ein resisitives Netz oder ein Schalter zwischen geeigneten Knotenpunkten geschaltet sein, um die Bandbreite des Verstärkers kontrolliert zu reduzieren. Andere Bandbreitensteuerungstechniken können das Modifizieren von Vorströmen in den Verstärkern, die in den CGAs enthalten sind, aufweisen.
13 stellt eine Eingangsstufe 1300 mit einem alternativen Gleichtaktabtastschema gemäß einigen Ausführungsformen der vorliegenden Offenlegung dar. Die Eingangsstufe 1300 weist einen ADC 1360 auf, der analog an den oben beschriebenen ADC 160 oder 560 ist. Die Eingangsstufe 1300 weist ferner einen CGA 1302, der analog zu dem in 5 gezeigten CGA ist, mit den nachstehend beschriebenen Unterschieden auf. Auch hier werden der Kürze halber die Beschreibungen von in 13 gezeigten Elementen, die analog zu Elementen sind, welche oben mit Bezug auf andere Figuren beschrieben worden sind, nicht wiederholt.
Eine Implementierung von 13 stellt einen Weg zum Erzeugen der Eingangs-Gleichtaktspannung (Vip + Vin)/2 unter Wiederverwendung der Eingangskondensatoren Cip und Cin dar, statt dass diese mit einem Widerstandsteiler explizit erzeugt, gepuffert und dann zum Laden von Cip und Cin während der CMS-Phase verwendet werden muss. Bei einer Ausführungsform kann jeder Eingangskondensator als Paar von gleich gewichteten Teilkondensatoren vorgesehen sein – z. B. kann, wie in 13 gezeigt ist, der Eingangskondensator Cip als ein Paar von gleich gewichteten Teil_Kondensatoren Cip1 und Cip0 vorgesehen sein, während der Eingangskondensator Cin als ein Paar von gleich gewichteten Teil_Kondensatoren Cin0 und Cin1 vorgesehen sein kann. Ferner kann die erste Chopper-Schaltung vier Paare von Schaltern aufweisen, wie in 13 gezeigt ist, wobei ein Paar für jeden der Teil_Kondensatoren vorgesehen ist, wobei einer der Schalter in jedem Paar den jeweiligen Teilkondensator mit einem ersten CGA-Eingang koppelt und der andere der Schalter in jedem Paar den jeweiligen Teilkondensator mit einem zweiten CGA-Eingang koppelt.
Die Anordnung 1300 von 13 unterscheidet sich ebenfalls dahingehend von der Anordnung 500 von 5, dass Vicm und die zugehörigen Schalter smpl nicht vorhanden sind.
Bei einer Ausführungsform kann der CGA ferner einen Kurzschlussschalter aufweisen, der zwischen den Eingangsanschlüssen der zwei Eingangskondensatoren gekoppelt ist (in 13 oder anderen Figuren nicht gezeigt). Ein solcher Schalter kann zum Kurzschließen der Differenzspannung über die Eingangskondensatoren während der CMS-Phase oder der DCMS-Phase verwendet werden.
Bei einer Ausführungsform kann der GCA ferner einen Kurzschlussschalter aufweisen, der zwischen den Ausgangsanschlüssen des Differenzverstärkers gekoppelt ist (ebenfalls nicht in 13 und den anderen Figuren gezeigt). Ein solcher Schalter kann zum schnellen Kurzschließen der Differenzspannung über die Rückkopplungskondensatoren Cfp/Cfn während der CMS- und der DCMS-Phase verwendet werden.
14 stellt ein Zeitdiagramm für die in 13 gezeigte Eingangsstufe gemäß einigen Ausführungsformen der vorliegenden Offenlegung dar. Wie dargestellt ist, kann die Operation des CGA 1302 über mehrere Betriebsphasen CMS, CHP1, CHP2 und die optionale DCMS-Phase erfolgen. Während der CMS-Phase können die CGA-1302-Signale SMP, CH0 und CH1B bewirken, dass ihre jeweiligen Schalter smp, ch0 und ch1b, die in 13 gezeigt sind, geschlossen werden. Die smp-Schalter bewirken, dass die Ausgangsanschlüsse der Cip- und Cin-Kondensatoren, einschließlich der Teilkondensatoren Cip0, Cip1, Cin0, Cin1, mit der Verstärker-Gleichtaktspannung Vcma verbunden werden. Die ch0-Schalter der ersten Chopper-Schaltung 1312 können bewirken, dass die Eingangsanschlüsse der Cip0- und Cin0-Teilkondensatoren jeweils mit Vip und Vin verbunden werden. Die ch1b-Schalter der ersten Chopper-Schaltung 1312 können bewirken, dass die Cip1- und Cin1-Kondensatoren jeweils mit Vin und Vip verbunden werden. Somit können der Cip0- und der Cin1-Teilkondensator während der CMS-Phase eine Spannung Vip – Vcma aufnehmen und können der Cip1- und der Cin0-Teilkondensator während der CMS-Phase eine Spannung Vin – Vcma aufnehmen. Das CH- und das CHB-Steuersignal, die in 14 gezeigt sind, bewirken, dass die Schalter ch und chb jeweils während der CMS-Phase in der zweiten Chopper-Schaltung 1314 offen bleiben.
Somit kann der CGA 1302 während der CMS-Phase eine Abtastoperation durchführen, die einen Gleichtakt für die Eingangssignale, welche während der Betriebsphasen CHP1, CHP2 dem Verstärker A1 präsentiert werden, definiert, der an den Gleichtakt des Verstärkers angepasst ist.
Während der ersten Chopper-Phase (CHP1) können die Signale CH0 und CH1 bewirken, dass ihre zugehörigen jeweiligen Schalter ch0 und ch1 geschlossen werden, während das CH0B- und das CH1B-Signal bewirken können, dass ihre jeweiligen Schalter ch0b und ch1b geöffnet werden. Diese Steuersignale bewirken, dass die Eingangsanschlüsse des Cip-Kondensators, einschließlich der beiden Teilkondensatoren Cip0 und Cip1, mit dem Vip-Eingangsanschluss verbunden werden und die Eingangsanschlüsse des Cin-Kondensators, einschließlich der beiden Teilkondensatoren Cin0 und Cin1, mit dem Vin-Anschluss verbunden werden. Aus einer Gleichtakt-Perspektive betrachtet kann durch eine Ladungsumverteilung zwischen den Cip-Teilkondensatoren Cip0, Cip1 bewirkt werden, dass eine Spannung über den Cip-Kondensator als 1/2(Vip – Vin) – Vcma entwickelt wird, die Vicm – Vcma entspricht, wobei Vicm = 1/2(Vip – Vin) per Definition die Eingangs-Gleichtaktspannung für die Eingangsspannung Vip, Vin ist. Auf im Wesentlichen gleiche Weise kann durch eine Ladungsumverteilung zwischen den Cin-Teilkondensatoren Cin0, Cin1 bewirkt werden, dass eine Spannung über den Cin-Kondensator als Vicm – Vcma entwickelt wird. Somit kann während der CHP1-Phase dem Verstärker A1 ein Eingangssignal präsentiert werden, das eine Differenz zwischen dem Vip- und dem Vin-Signal darstellt, jedoch zu der Gleichtaktspannung Vcma des Verstärkers verschoben.
Während der CHP1-Phase kann das CH-Signal bewirken, dass seine zugehörigen Schalter ch der zweiten Chopper-Schaltung 1314 geschlossen werden, wodurch der Verstärkerausgangsanschluss 1336 mit dem Von-Anschluss und der Verstärkerausgangsanschluss 1338 mit dem Vop-Anschluss verbunden werden. Der CGA 1302 kann daher eine Differenzausgangsspannung erzeugen, die von den Kapazitäten zwischen den Cip/Cin-Kondensatoren und den Cfn/Cfp-Kondensatoren definiert wird.
Während der zweiten Chopper-Phase (CHP2) können das CH1B- und das CH0B-Signal bewirken, dass die ihnen zugeordneten jeweiligen Schalter ch1b und ch0b geschlossen werden. Das CH0- und das CH1-Signal können bewirken, dass ihre jeweiligen Schalter ch0 und ch1 geöffnet werden. Diese Steuersignale können bewirken, dass die Eingangsanschlüsse des Cip-Kondensators, einschließlich der beiden Teilkondensatoren Cip0 und Cip1, mit dem Vin-Eingangsanschluss verbunden werden und die Eingangsanschlüsse des Cin-Kondensators, einschließlich der beiden Teilkondensatoren Cin0 und Cin1, mit dem Vip-Anschluss verbunden werden. Aus einer Gleichtakt-Perspektive betrachtet kann wie bei der CHP1-Phase durch eine Ladungsumverteilung zwischen den Cip-Teilkondensatoren Cip0, Cip1 bewirkt werden, dass eine Spannung über den Cip-Kondensator als 1/2(Vip – Vin) – Vcma entwickelt wird, die Vicm – Vcma entspricht. Auf im Wesentlichen gleiche Weise kann durch eine Ladungsumverteilung zwischen den Cin-Teilkondensatoren Cin0, Cin1 bewirkt werden, dass eine Spannung über den Cin-Kondensator als Vicm – Vcma entwickelt wird. Somit kann während der CHP2-Phase dem Verstärker A1 ein Eingangssignal präsentiert werden, das eine Differenz zwischen dem Vip- und dem Vin-Signal darstellt, jedoch zu der Gleichtaktspannung Vcma des Verstärkers verschoben.
Während der CHP2-Phase kann das CHB-Signal bewirken, dass seine zugehörigen Schalter chb der zweiten Chopper-Schaltung 1314 geschlossen werden, wodurch der Verstärkerausgangsanschluss 1336 mit dem Vop-Anschluss und der Verstärkerausgangsanschluss 1338 mit dem Von-Anschluss verbunden werden. Der CGA 1302 kann eine Differenzausgangsspannung erzeugen, die von den Kapazitäten zwischen den Cip/Cin-Kondensatoren und den Cfn/Cfp-Kondensatoren definiert wird.
Bei einer Ausführungsform können die Steuersignale CH und CHB zu der zweiten Chopper-Schaltung 1304 eine kürzere Dauer haben als die Steuersignale CH1/CH0 und CH1B/CH0B, die in die erste Chopper-Schaltung 1303 eingegeben werden. Dadurch kann bewirkt werden, dass die Ausgangsanschlüsse VON, VOP von den Ausgangsanschlüssen des Verstärkers A1 getrennt werden, wenn die Chopper-Schaltung einen Übergang zwischen der CHP1- und der CHP2-Phase durchführt und dadurch Störimpulse reduziert, die andernfalls auftreten können, wenn die Verstärkerausgänge über die vollständig Dauer der CH0-/CH1-, CH0B-/CH1B-Signale mit den Ausgangsanschlüssen VON, VOP verbunden wären.
In einigen Fällen kann die CHP2-Phase der CHP1-Phase unmittelbar folgen. Wahlweise kann eine DCMS zwischen aufeinanderfolgenden Chopper-Phasen einführt werden. Die DCMS-Phase kann bei Betrieb eine Symmetrie in den Ausgangssignalen des Verstärkers schaffen. Während der DCMS-Phase können das CH0B- und das CH1-Signal bewirken, dass ihre zugehörigen Schalter geschlossen werden, während das CH0- und das CH1B-Signal bewirken können, dass ihre Schalter geöffnet werden. Die CH0B-Schalter können bewirken, dass die Eingangsanschlüsse des Cip0- und des Cin0-Teilkondensators jeweils mit Vin und Vip verbunden werden. Die CH1B-Schalter können bewirken, dass die Eingangsanschlüsse des Cip1- und des Cin1-Kondensators jeweils mit Vip und Vin verbunden werden. Während der DCMS-Phase sind jedoch die smp-Schalter und die Schalter der zweiten Chopper-Schaltung 1314 offen. In diesem Fall erfolgt kein Abtastvorgang in der DCMS-Phase, und daher wird kein zusätzliches kT/C-Rauschen in den CGA eingeführt.
Ferner können wie bei den oben beschriebenen Ausführungsformen einer einzelnen CMS-Phase mehrere CHP1-, CHP2- und wahlweise DCMS-Phasen folgen.
Bei verschiedenen Ausführungsformen können die Kondensatoren Cip, Cin,Cfn und Cfp variable Kondensatoren sein und kann ein Verhältnis der Kapazitäten zwischen den Cip/Cin-Kondensatoren und den Cfn/Cfp-Kondensatoren das Gain bestimmen, das von dem CGA 1302 bereitgestellt wird. Jeder Kondensator Cip, Cin, Cfn und Cfp kann als ein Array von Kondensatorvorrichtungen mit (nicht gezeigten) Zwischenverbindungsschaltern vorgesehen sein, die selektiv Kondensatoren aus dem Array in den oder aus dem CGA 1320 aufnehmen. Während der CMS-Phase können die Cip0-, die Cip1-, die Cin0- und die Cin1-Kapazität so gesetzt werden, dass sie einander gleich sind. Somit können dann, wenn die Kondensatoren aus dem Cip- und dem Cin-Kondensatorarray so ausgewählt sind, dass sie die Verstärkung des CGA setzen, die Hälfte der ausgewählten Kondensatoren zum Bilden des Cip1- und des Cin1-Teilkondensators vorgesehen sein und die andere Hälfte der ausgewählten Kondensatoren zum Bilden des Cip0- und des Cin0-Teilkondensators vorgesehen sein.
Die Operation der Eingangsstufe von 13 unterscheidet sich hauptsächlich in der Art und Weise, in der der Gleichtakt am Eingang des Verstärkers A1 definiert wird, von der Operation der Eingangsstufe von 5. Die Operation der "dynamischen" Filterung und die Operation des ADC 1360 sind analog und wird daher der Kürze halber nicht wiederholt.
Beispiele
Beispiel 1 stellt eine Eingangsstufe für einen ADC bereit, wobei die Eingangsstufe mindestens einen Abtastkondensator, der so ausgebildet ist, dass er ein Eingangssignal in Erfassungsphasen abtastet; einen kapazitiven Gain-Verstärker (CGA), der so ausgebildet ist, dass er das Eingangssignal an den mindestens einen Abtastkondensator des ADC liefert; und eine Bandbreitensteuereinrichtung aufweist, die so ausgebildet ist, dass sie: sicherstellt, dass der mindestens eine Abtastkondensator während eines ersten Teils einer Erfassungsphase eine erste Bandbreite aufweist, und sicherstellt, dass der mindestens eine Abtastkondensator während eines zweiten Teils der Erfassungsphase eine zweite Bandbreite aufweist, wobei der zweite Teil dem ersten Teil der Erfassungsphase folgt, wobei die zweite Bandbreite kleiner ist als die erste Bandbreite.
Beispiel 2 stellt die Eingangsstufe nach Beispiel 1 bereit, wobei die Bandbreitensteuereinrichtung mindestens einen Widerstand aufweist, der mit dem mindestens einen Abtastkondensator des ADC in Reihe implementiert ist, wobei während des ersten Teils der Erfassungsphase der mindestens eine Widerstand kurzgeschlossen wird, während während des zweiten Teils der Erfassungsphase der mindestens eine Widerstand in Reihe mit dem mindestens einen Abtastkondensator als Tiefpass-RC-Filter dient.
Beispiel 3 stellt die Eingangsstufe nach Beispiel 2 bereit, wobei während des zweiten Teils der Erfassungsphase der mindestens eine Widerstand nicht kurzgeschlossen wird.
Beispiel 4 stellt die Eingangsstufe nach Beispiel 1 bereit, wobei die Bandbreitensteuereinrichtung eine Einrichtung zum Verändern einer Bandbreite des Eingangssignals aufweist, das von dem CGA an den mindestens einen Abtastkondensator geliefert wird.
Beispiel 5 stellt die Eingangsstufe nach einem der vorhergehenden Beispiele bereit, wobei der CGA aufweist einen Differenzverstärker mit einem Paar von Eingängen und einem Paar von Ausgängen, ein Paar von Eingangskondensatoren mit Ausgangsanschlüssen, die jeweils mit Eingängen des Differenzverstärkers verbunden sind, ein Paar von Rückkopplungskondensatoren, die jeweils zwischen Ausgängen des Differenzverstärkers und entsprechenden Eingängen des Differenzverstärkers geschaltet sind, eine erste kreuzgekoppelte Chopper-Schaltung, die die Eingangskondensatoren mit jeweiligen Eingangsanschlüssen des CGA verbindet, und eine zweite kreuzgekoppelte Chopper-Schaltung, die die Ausgangsanschlüsse des Differenzverstärkers mit jeweiligen Ausgangsanschlüssen des CGA verbindet.
Beispiel 6 stellt die Eingangsstufe nach Beispiel 5 bereit, wobei der CGA ferner eine Spannungsquelle aufweist, die über jeweilige Schalter mit den Eingangsanschlüssen des Differenzverstärkers gekoppelt ist, wobei eine Spannung auf eine Gleichtaktspannung des Differenzverstärkers gesetzt ist.
Beispiel 7 stellt die Eingangsstufe nach Beispiel 6 bereit, wobei der CGA ferner eine zweite Spannungsquelle aufweist, die über jeweilige Schalter mit Eingangsanschlüssen der Eingangskondensatoren gekoppelt ist, wobei eine Spannung auf einen Gleichtakt von Signalen gesetzt ist, die in den CGA eingegeben werden.
Beispiel 8 stellt die Eingangsstufe nach Beispiel 6 bereit, wobei jeder Eingangskondensator als ein Paar von gleich gewichteten Teilkondensatoren vorgesehen ist und die erste Chopper-Schaltung vier Paare von Schaltern aufweist, wobei ein Paar für jeden der Teilkondensatoren vorgesehen ist, wobei einer der Schalter in jedem Paar den jeweiligen Teilkondensator mit einem ersten CGA-Eingang koppelt und der andere der Schalter in jedem Paar den jeweiligen Teilkondensator mit einem zweiten CGA-Eingang koppelt.
Beispiel 9 stellt die Eingangsstufe nach Beispiel 6 bereit, wobei der CGA ferner einen Kurzschlussschalter aufweist, der zwischen Eingangsanschlüssen der zwei Eingangskondensatoren gekoppelt ist.
Beispiel 10 stellt die Eingangsstufe nach Beispiel 6 bereit, wobei der CGA ferner einen Kurzschlussschalter aufweist, der zwischen Ausgangsanschlüssen des Differenzverstärkers gekoppelt ist.
Beispiel 11 stellt die Eingangsstufe nach Beispiel 6 bereit, wobei der CGA ferner einen Controller zum Verwalten von Schalterkonfigurationen des CGA aufweist, wobei der Controller den CGA zyklisch mehrere Betriebsphasen durchlaufen lässt: eine Gleichtaktabtastphase, während der die Eingangskondensatoren Spannungen abtasten, die eine Differenz zwischen einer Gleichtaktspannung von Eingangssignalen an den CGA und der Gleichtaktspannung des Differenzverstärkers darstellen, eine erste Chopper-Phase, während der die erste und die zweite Chopper-Schaltung die Ausbreitung von Eingangssignalen um den Differenzverstärker herum in einer ersten Orientierung konfigurieren, und eine zweite Chopper-Phase, während der die erste und die zweite Chopper-Schaltung die Ausbreitung von Eingangssignalen um den Differenzverstärker herum in einer zweiten Orientierung, die invers zu der ersten Orientierung ist, konfigurieren.
Beispiel 12 stellt die Eingangsstufe nach Beispiel 11 bereit, wobei der Controller so ausgebildet ist, dass er Schalterkonfigurationen für eine weitere Betriebsphase verwaltet, in der den Eingangskondensatoren die Gleichtaktspannung der Eingangssignale, jedoch nicht die Gleichtaktspannung des Differenzverstärkers präsentiert wird.
Beispiel 13 stellt die Eingangsstufe nach Beispiel 6 bereit, wobei der Differenzverstärker ein Autonullungsverstärker ist.
Beispiel 14 stellt die Eingangsstufe nach Beispiel 6 bereit, wobei der Differenzverstärker ein getrimmter Verstärker ist.
Beispiel 15 stellt die Eingangsstufe nach Beispiel 6 bereit, wobei der CGA ferner ein Paar von Digital-Analog-Wandler(DAC)-Kondensatoren aufweist, die jeweils mit dem Paar von Eingängen des Differenzverstärkers verbindbar sind und somit eine Eingangssummierstelle implementieren, wie z. B. in 4, 7 oder 8 gezeigt ist, die eine Differenz zwischen dem Eingangssignal Vip – Vin und einem weiteren Signal Vdachn – Vdacp, das aus einem DAC erzeugt wird, erzeugt.
Beispiel 16 stellt die Eingangsstufe nach einem der vorhergehenden Beispiele bereit, wobei der mindestens eine Abtastkondensator ein geschalteter Kondensator eines ersten Arrays von Kondensatoren ist, der bei einer Sukzessive-Approximation-Analog-Digital-Umwandlung verwendet wird.
Beispiel 17 stellt die Eingangsstufe nach einem der vorhergehenden Beispiele bereit, wobei der erste Teil der Erfassungsphase lang genug ist, um zu ermöglichen, dass der mindestens eine Abtastkondensator auf eine Ausgangsspannung des CGA geladen wird.
Beispiel 18 stellt die Eingangsstufe nach einem der vorhergehenden Beispiele bereit, wobei der zweite Teil der Erfassungsphase lang genug ist, um zu ermöglichen, dass das CGA-Rauschen von einem Tiefpassfilter des mindestens einen Abtastkondensators und dem mindestens einen Widerstand, der mit dem mindestens einen Abtastkondensator in Reihe implementiert ist, gedämpft wird.
Beispiel 19 stellt die Eingangsstufe nach einem der vorhergehenden Beispiele bereit, wobei die Bandbreitensteuereinrichtung so ausgebildet ist, dass sie vor der oder als Teil der Abtastung des Eingangssignals arbeitet.
Beispiel 20 schafft ein Verfahren zum Betreiben einer Eingangsstufe für einen ADC, wobei der ADC mindestens einen Abtastkondensator aufweist, der zum Abtasten eines Eingangssignals in Erfassungsphasen verwendet wird, und wobei der ADC so ausgebildet ist, dass er von einem kapazitiven programmierbaren Verstärker (CGA) getrieben wird. Das Verfahren weist das Sicherstellen auf, dass der mindestens eine Abtastkondensator während eines ersten Teils einer Erfassungsphase eine erste Bandbreite aufweist, und das Sicherstellen, dass der mindestens eine Abtastkondensator während eines zweiten Teils der Erfassungsphase eine zweite Bandbreite aufweist, wobei der zweite Teil dem ersten Teil der Erfassungsphase folgt, wobei die zweite Bandbreite kleiner ist als die erste Bandbreite.
Beispiel 21 schafft das Verfahren nach Beispiel 20, wobei das Verfahren die Schritte des Betreibens der Eingangsstufe nach einem der Beispiele 1–19 aufweist.
Beispiel 22 stellt ein Computerprogramm bereit, das so ausgebildet ist, dass es das Verfahren nach einem der vorhergehenden Beispiele implementiert.
Beispiel 23 stellt ein System bereit, das eine Einrichtung zum Implementieren des Verfahrens nach einem der vorhergehenden Ansprüche aufweist.
Beispiel 24 stellt ein System bereit, das mindestens ein Speicherelement, welches so ausgebildet ist, dass es computerausführbare Anweisungen speichert, und mindestens einen Prozessor aufweist, der mit dem mindestens einen Speicherelement gekoppelt ist und so ausgebildet ist, dass er beim Ausführen der Anweisungen das Verfahren nach einem der vorhergehenden Beispiele durchführt.
Beispiel 25 stellt eine oder mehrere nichttransitorische gegenständliche Medien kodierende Logiken bereit, die Anweisungen zur Ausführung aufweisen, welche beim Ausführen durch einen Prozessor zum Durchführen von Operationen des Verfahrens nach einem der vorhergehenden Beispiele wirksam sind.
Variationen und Implementierungen
Bei der Diskussion der vorstehenden Ausführungsformen können die Kondensatoren, Komparatoren, Induktivitäten, Widerstände, Verstärker, Schalter, der digitale Kern, Transistoren und/oder andere Komponenten leicht ersetzt, ausgetauscht oder anderweitig modifiziert werden, um speziellen Anforderungen einer Schaltungsanordnung gerecht zu werden. Ferner sei darauf hingewiesen, dass die Verwendung von komplementären elektronischen Vorrichtungen, Hardware, Software etc. eine gleichermaßen realisierbare Option zum Implementieren der Lehren der vorliegenden Offenlegung bieten.
Bei einer beispielhaften Ausführungsform kann jede Anzahl von elektrischen Schaltungen der Figuren auf einer Platine einer zugehörigen elektronischen Vorrichtung implementiert werden. Die Platine kann eine allgemeine Schaltplatine sein, die verschiedene Komponenten des inneren elektronischen Systems der elektronischen Vorrichtung halten kann und ferner Konnektoren für andere Peripheriegeräte bereitstellen kann. Insbesondere kann die Platine die elektrischen Verbindungen bereitstellen, über die die anderen Komponenten des Systems elektrisch kommunizieren können. Geeignete Prozessoren (einschließlich Digitalsignalprozessoren, Mikroprozessoren, unterstützende Chipsätze etc.), computerlesbare nichttransitorische Speicherelemente etc. können auf der Basis spezieller Konfigurationsanforderungen, Verarbeitungsanforderungen, Computerauslegungen etc. auf geeignete Weise mit der Platine gekoppelt sein. Andere Komponenten, wie z. B. eine externe Speicherungseinrichtung, weitere Sensoren, Controller für die Audio-/Videoanzeige und Peripherievorrichtungen können als Steckkarten, über Kabel mit der Platine verbunden sein oder in die Platine selbst integriert sein. Bei verschiedenen Ausführungsformen können die hier beschriebenen Funktionalitäten in Form einer Emulation als Software oder Firmware implementiert sein, die in einem oder mehreren konfigurierbaren (z. B. programmierbaren) Elementen laufen, welche in einer Struktur angeordnet sind, die diese Funktionen unterstützt. Die Software oder Firmware, die die Emulation bietet, kann auf einem nichttransitorischen computerlesbaren Speicherungsmedium vorgesehen sein, das Anweisungen aufweist, die es einem Prozessor ermöglichen, diese Funktionalitäten durchzuführen.
Bei einem weiteren Ausführungsbeispiel können die elektrischen Schaltungen der Figuren als unabhängige Module (z. B. eine Vorrichtung mit zugehörigen Komponenten und einer Schaltungsanordnung, die so ausgebildet ist, dass sie eine spezifische Anwendung oder Funktion durchführt) implementiert sein oder als Steckmodule in eine anwendungsspezifische Hardware von elektronischen Vorrichtungen implementiert sein. Es sei darauf hingewiesen, dass spezielle Ausführungsformen der vorliegenden Offenlegung entweder teilweise oder ganz in einer System-on-Chip(SoC)-Packung enthalten sein können. Ein SoC stellt eine IC dar, die Komponenten eines Computers oder eines anderen elektronischen Systems in einen einzelnen Chip integriert. Es kann digitale, analoge, Mischsignal- und häufig Funkfrequenzfunktionen enthalten: diese können alle auf einem einzelnen Chipsubstrat vorgesehen sein. Weitere Ausführungsformen können ein Multi-Chip-Modul (MCM) mit einer Vielzahl von separaten ICs aufweisen, die sich in einer einzelnen elektronischen Packung befinden und so ausgebildet sind, dass sie über die elektronische Packung eng miteinander interagieren. Bei verschiedenen anderen Ausführungsformen können die Überlastschutzfunktionalitäten in einem oder mehreren Siliziumkernen in anwendungsspezifischen integrierten Schaltungen (Application Specific Integrated Circuits – ASICs), feldprogrammierbaren Gatearrays (FPGAs) und anderen Halbleiterchips implementiert sein.
Es ist ferner zwingend notwendig, darauf hinzuweisen, dass sämtliche der hier dargelegten Spezifikationen, Abmessungen und Beziehungen (z. B. die Anzahl von Prozessoren, logischen Operationen etc.) nur beispielhaft und im Rahmen der Lehre dargelegt worden sind. Solche Informationen können beträchtlich variieren, ohne dass dadurch vom Wesen der vorliegenden Offenlegung oder dem Schutzumfang der beiliegenden Patentansprüche abgewichen wird. Die Spezifikationen gelten nur für ein nicht als Einschränkung anzusehendes Beispiel und entsprechend müssen sie auch so ausgelegt werden. In der vorstehenden Beschreibung sind beispielhafte Ausführungsformen mit Bezug auf spezielle Prozessor- und/oder Komponentenanordnungen beschrieben worden. Verschiedene Modifikationen und Änderungen können an solchen Ausführungsformen vorgenommen werden, ohne dass dadurch vom Schutzumfang der beiliegenden Patentansprüche abgewichen wird. Die Beschreibung und die Zeichnungen müssen entsprechend in einem veranschaulichenden und nicht in einem einschränkenden Sinn verstanden werden.
Es sei darauf hingewiesen, dass die oben mit Bezug auf die Figuren diskutierten Aktivitäten auf integrierte Schaltungen anwendbar sind, bei denen eine Signalverarbeitung vorgesehen ist, speziell diejenigen, die spezialisierte Softwareprogramme oder Algorithmen ausführen können, von denen einige mit dem Umwandeln eines analogen Signals in ein digitales Signal und dem Verarbeiten eines solchen digitalen Signals in Zusammenhang stehen können. Bestimmte Ausführungsformen können sich auf die Multi-DSP-Signalverarbeitung, Gleitkommaverarbeitung, Signal-/Steuerungsverarbeitung, Festfunktionsverarbeitung, Mikrocontrolleranwendungen etc. beziehen. In bestimmten Kontexten können die hier diskutierten Merkmale auf medizinische Systeme, wissenschaftliche Instrumentenausrüstung, drahtlose und drahtgebundene Kommunikationen, Radar, industrielle Prozesssteuerung, Audio- und Videoausrüstung, Stromabgriff, Instrumentenausrüstung (die hochpräzise sein kann) und andere digitalverarbeitungsbasierte Systeme, bei denen ein Delta-Sigma-ADC verwendet wird, anwendbar sein. Ferner können bestimmte hier diskutierte Ausführungsformen bei Digitalsignalverarbeitungstechnologien für die medizinische Bildgebung, Patientenüberwachung, medizinische Instrumentenausrüstung und heimische Gesundheitspflege vorgesehen sein. Diese können Lungenmonitore, Beschleunigungsmesser, Herzfrequenzmonitore, Schrittmacher etc. umfassen. Andere Anwendungen können Automobiltechnologien für Sicherheitssysteme (z. B. Stabilitätskontrollsysteme, Fahrerassistenzsysteme, Bremssysteme, Infotainment und interne Anwendungen jeder Art) umfassen. Ferner können bei Antriebsstrangsystemen (zum Beispiel in Hybrid- und Elektrofahrzeugen) Hochpräzisions- oder Hochgeschwindigkeits-Datenumwandlungsprodukte bei Batterieüberwachung, Steuersystemen, Meldesteuerungen, Wartungsaktivitäten etc. verwendet werden. Bei noch weiteren beispielhaften Szenarien können die Lehren der vorliegenden Offenlegung in den Industriemärkten anwendbar sein, die Prozesssteuerungssysteme umfassen, welche die Antriebsleistungsfähigkeit, Energieeffizienz und Zuverlässigkeit unterstützen. Bei Verbraucheranwendungen können die Lehren der oben diskutierten Signalverarbeitungsschaltungen für Produkte verwendet werden, die die Bildverarbeitung betreffen.
Es sei darauf hingewiesen, dass bei den zahlreichen hier dargelegten Beispielen eine Interaktion von zwei, drei, vier oder mehr elektrischen Komponenten beschrieben worden sein können. Dies ist jedoch nur aus Gründen der Klarheit und beispielhaft erfolgt. Es sei darauf hingewiesen, dass das System auf jede geeignete Weise zusammengesetzt sein kann. Bei im Wesentlichen gleichen Auslegungsalternativen kann jede(s) der dargestellten Komponenten, Module und Elemente der Figuren in verschiedenen möglichen Konfigurationen kombiniert werden, von denen alle eindeutig in den weit gefassten Schutzumfang dieser Spezifikation fallen. In bestimmten Fällen kann es einfacher sein, eine oder mehrere Funktionalitäten eines vorgegebenen Satzes von Abläufen nur durch Referenzieren einer begrenzten Anzahl von elektrischen Elementen zu beschreiben. Es sei darauf hingewiesen, dass die elektrischen Schaltungen der Figuren und deren Lehren leicht skalierbar sind und eine große Anzahl von Komponenten sowie komplizierteren/technisch ausgefeilteren Anordnungen und Konfigurationen umfassen können. Entsprechend dürfen die dargelegten Beispiele nicht den Schutzumfang der elektrischen Schaltungen, die potenziell auf eine Myriade von anderen Architekturen angewendet werden, einschränken oder deren weit ausgelegten Lehren einengen.
Es sei darauf hingewiesen, dass in dieser Spezifikation Bezugnahmen auf verschiedene Merkmale (z. B. Elemente, Strukturen, Module, Komponenten, Schritte, Operationen, Charakteristiken etc.), die in "einer der Ausführungsformen", "einer beispielhaften Ausführungsform", "einer Ausführungsform", "einer weiteren Ausführungsform", "einigen Ausführungsformen", "verschiedenen Ausführungsformen", "anderen Ausführungsformen", "alternativen Ausführungsformen" und dergleichen enthalten sind, bedeuten, dass solche Merkmale in einer oder mehreren Ausführungsformen der vorliegenden Offenlegung enthalten sind, jedoch in denselben Ausführungsformen kombiniert oder nicht notwendigerweise kombiniert sein können.
Es ist ferner wichtig, darauf hinzuweisen, dass die Funktionen, die den Überlastschutz betreffen, nur einige der möglichen Funktionen veranschaulichen, die von oder innerhalb von in den Figuren dargestellten Systemen ausgebildet werden können. Einige dieser Funktionen können, wo zweckmäßig, eliminiert oder entfernt werden, oder diese Operationen können beträchtlich modifiziert oder verändert werden, ohne dass dadurch vom Schutzumfang der vorliegenden Offenlegung abgewichen wird. Des Weiteren kann die Zeitsteuerung dieser Operationen beträchtlich geändert werden. Die vorhergehenden Betriebsabläufe sind beispielhaft und zum Zweck der Diskussion dargelegt worden. Die hier beschriebenen Ausführungsformen bieten dahingehend eine wesentliche Flexibilität, dass jede(r) geeignete Anordnung, Chronologie, Konfiguration und Zeitsteuerungsmechanismus vorgesehen sein kann, ohne dass dadurch von den Lehren der vorliegenden Offenlegung abgewichen wird.
Zahlreiche weitere Änderungen, Ersetzungen, Variationen, Abänderungen und Modifikationen können von einem Fachmann auf dem Sachgebiet ermittelt werden, und es ist vorgesehen, dass die vorliegende Offenlegung sämtliche solcher Änderungen, Ersetzungen, Variationen, Abänderungen und Modifikationen als in den Schutzumfang der beiliegenden Patentansprüche fallend umfasst. Es sei darauf hingewiesen, dass sämtliche optionalen Merkmale der oben beschriebenen Vorrichtung auch bei dem hier beschriebenen Verfahren oder Prozess implementiert werden können und spezifische Details in den Beispielen an anderer Stelle bei einer oder mehreren Ausführungsformen verwendet werden können.
Teile verschiedener Vorrichtungen zum Bereitstellen einer verbesserten Eingangsstufe, wie hier beschrieben worden ist, können eine elektronische Schaltungsanordnung zum Durchführen der hier beschriebenen Funktionen aufweisen. In einigen Fällen können ein oder mehrere Teile der Vorrichtung durch einen Prozessor bereitgestellt werden, der speziell so ausgebildet ist, dass er die hier beschriebenen Funktionen durchführt. Beispielsweise kann der Prozessor eine oder mehrere anwendungsspezifische Komponenten aufweisen oder kann programmierbare logische Gates aufweisen, die so ausgebildet sind, dass sie die hier beschriebenen Funktionen durchführen. Die Schaltungsanordnung kann in einem analogen Bereich, einem digitalen Bereich oder in einem Mischsignalbereich arbeiten. In einigen Fällen kann der Prozessor so ausgebildet sein, dass er die hier beschriebenen Funktionen durch Ausführen einer oder mehrere Anweisungen, die in einem nichttransitorischen Computermedium gespeichert sind, ausführt.
Es sei darauf hingewiesen, dass sämtliche optionalen Merkmale der oben beschriebenen Vorrichtung auch bei dem hier beschriebenen Verfahren oder Prozess implementiert werden können und spezifische Details in den Beispielen an anderer Stelle bei einer oder mehreren Ausführungsformen verwendet werden können.
Obwohl die Patentansprüche mit einem einfachen Rückbezug dargelegt worden sind, so wie es beim USPTO Usus ist, versteht sich jedoch, dass jeder Patentanspruch auf jeden vorhergehenden Patentanspruch des gleichen Typs bezogen und mit diesem kombiniert sein kann, sofern dies nicht eindeutig technisch undurchführbar ist.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 7795960 [0029]
US 7936297 B2 [0053]
US 8791754 C [0054]
US 8791754 [0075]

Claims

Analog-Digital-Wandler(ADC)-System, aufweisend: mindestens einen Abtastkondensator, der so ausgebildet ist, dass er ein Eingangssignal in Erfassungsphasen abtastet; einen kapazitiven Gain-Verstärker (CGA), der so ausgebildet ist, dass er das Eingangssignal an den mindestens einen Abtastkondensator liefert; und eine Bandbreitensteuereinrichtung, die so ausgebildet ist, dass sie: sicherstellt, dass der mindestens eine Abtastkondensator während eines ersten Teils einer Erfassungsphase eine erste Bandbreite aufweist, und sicherstellt, dass der mindestens eine Abtastkondensator während eines zweiten Teils der Erfassungsphase eine zweite Bandbreite aufweist, wobei der zweite Teil dem ersten Teil der Erfassungsphase folgt, wobei die zweite Bandbreite kleiner ist als die erste Bandbreite.
ADC-System nach Anspruch 1, wobei die Bandbreitensteuereinrichtung mindestens einen Widerstand aufweist, der mit dem mindestens einen Abtastkondensator des ADC in Reihe implementiert ist, wobei während des ersten Teils der Erfassungsphase der mindestens eine Widerstand kurzgeschlossen wird, wohingegen während des zweiten Teils der Erfassungsphase der mindestens eine Widerstand in Reihe mit dem mindestens einen Abtastkondensator als Tiefpass-RC-Filter dient.
ADC-System nach Anspruch 2, wobei während des zweiten Teils der Erfassungsphase der mindestens eine Widerstand nicht kurzgeschlossen wird.
ADC-System nach einem der vorhergehenden Ansprüche, wobei die Bandbreitensteuereinrichtung eine Einrichtung zum Verändern einer Bandbreite des Eingangssignals aufweist, das von dem CGA an den mindestens einen Abtastkondensator geliefert wird.
ADC-System nach einem der vorhergehenden Ansprüche, wobei der CGA aufweist: einen Differenzverstärker mit einem Paar von Eingängen und einem Paar von Ausgängen; ein Paar von Eingangskondensatoren mit einem Ausgangsanschluss, der jeweils mit dem Paar von Eingängen des Differenzverstärkers verbindbar ist; ein Paar von Rückkopplungskondensatoren, die jeweils zwischen dem Paar von Ausgängen des Differenzverstärkers und dem entsprechenden Paar von Eingängen des Differenzverstärkers verbindbar sind, eine erste kreuzgekoppelte Chopper-Schaltung, die so ausgebildet ist, dass sie die Eingangskondensatoren mit jeweiligen Eingangsanschlüssen des CGA verbindet, eine zweite kreuzgekoppelte Chopper-Schaltung, die so ausgebildet ist, dass sie die Ausgangsanschlüsse des Differenzverstärkers mit jeweiligen Ausgangsanschlüssen des CGA verbindet.
ADC-System nach Anspruch 5, wobei der CGA ferner aufweist: eine Spannungsquelle, die so ausgebildet ist, dass sie über jeweilige Schalter mit dem Paar von Eingangsanschlüssen des Differenzverstärkers gekoppelt ist, wobei eine Spannung auf eine Gleichtaktspannung des Differenzverstärkers gesetzt ist.
ADC-System nach Anspruch 6, wobei der CGA ferner eine zweite Spannungsquelle aufweist, die so ausgebildet ist, dass sie über jeweilige Schalter mit Eingangsanschlüssen der Eingangskondensatoren gekoppelt ist, wobei eine Spannung auf einen Gleichtakt von Signalen gesetzt ist, die in den CGA eingegeben werden.
ADC-System nach Anspruch 7, wobei jeder Eingangskondensator als ein Paar von gleich gewichteten Teilkondensatoren vorgesehen ist und die erste Chopper-Schaltung vier Paare von Schaltern aufweist, wobei ein Paar für jeden der Teilkondensatoren vorgesehen ist, wobei einer der Schalter in jedem Paar so ausgebildet ist, dass er den jeweiligen Teilkondensator mit einem ersten CGA-Eingang koppelt, und der andere der Schalter in jedem Paar so ausgebildet ist, dass er den jeweiligen Teilkondensator mit einem zweiten CGA-Eingang koppelt.
ADC-System nach einem der Ansprüche 6 bis 8, wobei der CGA ferner einen Kurzschlussschalter aufweist, der zwischen Eingangsanschlüssen der zwei Eingangskondensatoren gekoppelt ist.
ADC-System nach einem der Ansprüche 6 bis 8, wobei der CGA ferner einen Kurzschlussschalter aufweist, der zwischen Ausgangsanschlüssen des Differenzverstärkers gekoppelt ist.
ADC-System nach einem der Ansprüche 6 bis 8, wobei der CGA ferner einen Controller zum Verwalten von Schalterkonfigurationen des CGA aufweist, wobei der Controller den CGA zyklisch mehrere Betriebsphasen durchlaufen lässt: eine Gleichtaktabtastphase, während der die Eingangskondensatoren Spannungen abtasten, die eine Differenz zwischen einer Gleichtaktspannung von Eingangssignalen an den CGA und der Gleichtaktspannung des Differenzverstärkers darstellen, eine erste Chopper-Phase, während der die erste und die zweite Chopper-Schaltung die Ausbreitung von Eingangssignalen um den Differenzverstärker herum in einer ersten Orientierung konfigurieren, und eine zweite Chopper-Phase, während der die erste und die zweite Chopper-Schaltung die Ausbreitung von Eingangssignalen um den Differenzverstärker herum in einer zweiten Orientierung, die invers zu der ersten Orientierung ist, konfigurieren.
ADC-System nach Anspruch 11, wobei der Controller so ausgebildet ist, dass er Schalterkonfigurationen für eine weitere Betriebsphase verwaltet, in der den Eingangskondensatoren die Gleichtaktspannung der Eingangssignale, jedoch nicht die Gleichtaktspannung des Differenzverstärkers präsentiert wird.
ADC-System nach einem der Ansprüche 6 bis 12, wobei der Differenzverstärker ein Autonullungsverstärker ist.
ADC-System nach einem der Ansprüche 6 bis 13, wobei der Differenzverstärker ein getrimmter Verstärker ist.
ADC-System nach einem der Ansprüche 5 bis 14, wobei der CGA ferner aufweist: ein Paar von Digital-Analog-Wandler(DAC)-Kondensatoren, die jeweils mit dem Paar von Eingängen des Differenzverstärkers verbindbar sind.
ADC-System nach einem der vorhergehenden Ansprüche, wobei der mindestens eine Abtastkondensator ein geschalteter Kondensator eines ersten Arrays von Kondensatoren ist, der bei einer Sukzessive-Approximation-Analog-Digital-Umwandlung verwendet wird.
ADC-System nach einem der vorhergehenden Ansprüche, wobei der erste Teil der Erfassungsphase lang genug ist, um zu ermöglichen, dass der mindestens eine Abtastkondensator auf eine Ausgangsspannung des CGA geladen wird.
ADC-System nach einem der vorhergehenden Ansprüche, wobei der zweite Teil der Erfassungsphase lang genug ist, um zu ermöglichen, dass das CGA-Rauschen von einem Tiefpassfilter des mindestens einen Abtastkondensators und dem mindestens einen Widerstand, der mit dem mindestens einen Abtastkondensator in Reihe implementiert ist, gedämpft wird.
ADC-System nach einem der vorhergehenden Ansprüche, wobei die Bandbreitensteuereinrichtung so ausgebildet ist, dass sie vor der oder als Teil der Abtastung des Eingangssignals arbeitet.
Verfahren zum Betreiben eines Analog-Digital-Wandler(ADC)-Systems, wobei das ADC-System mindestens einen Abtastkondensator aufweist, der zum Abtasten eines Eingangssignals in Erfassungsphasen verwendet wird, und wobei der ADC so ausgebildet ist, dass er von einem kapazitiven Gain-Verstärker (CGA) getrieben wird, wobei das Verfahren aufweist: Sicherstellen, dass der mindestens eine Abtastkondensator während eines ersten Teils einer Erfassungsphase eine erste Bandbreite aufweist, und Sicherstellen, dass der mindestens eine Abtastkondensator während eines zweiten Teils der Erfassungsphase eine zweite Bandbreite aufweist, wobei der zweite Teil dem ersten Teil der Erfassungsphase folgt, wobei die zweite Bandbreite kleiner ist als die erste Bandbreite.