-
Gebiet der Offenbarung
-
Die vorliegende Offenbarung betrifft Systeme und Verfahren zum Bereitstellen von Fehlerkorrektur in einem Analog-Digital-Umsetzer (ADC: Analog-to-Digital Converter)
-
Hintergrund
-
Bestimmte Analog-Digital-Umsetzer (ADCs) beinhalten einen Digital-Analog-Umsetzer (DAC: Digital-to-Analog Converter), der eine analoge Eingangsspannung abtasten und eine digitale Ausgabe bereitstellen kann. ADCs können in einer breiten Vielfalt von Anwendungen, einschließlich Audio- und Videoaufzeichnung, digitaler Signalverarbeitung und wissenschaftlicher Messausrüstung, einschließlich Radar, Temperatursensoren und Lichtintensitätssensoren, verwendet werden.
-
US 4 972 189 A betrifft Mittel zur Korrektur des DC-Offsets in einem Analog-Digital-Wandler, das einen in Hardware implementierten iterativen digitalen Integrationsprozess verwendet. Während der Ausschaltzeit eines Analog-DigitalWandlers wird thermisches Rauschen durch den Analog-Digital-Wandler digitalisiert und eine bestimmte Anzahl von niedrigstwertigen Bits, die ausreichen, um die thermischen Rauschpegel zu verarbeiten, werden für eine gegebene Anzahl von Abtastwerten akkumuliert. Die akkumulierte Summe der Abtastwerte des thermischen Rauschens wird dann in ein analoges Signal umgewandelt und durch die Anzahl der genommenen Abtastwerte skaliert, um den Durchschnittswert der gesammelten Abtastwerte zu ermitteln. Dieses skalierte Analogsignal wird dann zu dem Eingangssignal des thermischen Rauschens addiert, wobei der Vorgang eine vorgegebene Anzahl von Malen wiederholt wird. Nach Abschluss der letzten Iteration wird das skalierte Analogsignal, das repräsentativ für den dem jeweiligen Analog-Digital-Wandler innewohnenden Gleichstrom-Offset ist, dem zu digitalisierenden echten Analogsignal hinzugefügt.
-
Kurzdarstellung der Offenbarung
-
Analog-Digital-Umsetzer (ADCs), wie etwa Sukzessive-Approximation-Register(SAR)-ADCs, können unter einem Offsetdrift leiden. Ein solcher Offsetdrift kann in einem Kondensatorfehlanpassungsdrift, einem Komparatoroffsetdrift und einem Pedestaleffektfehler begründet sein. Gewisse Ansätze zum Reduzieren oder Minimieren eines Kondensatorfehlanpassungsdrifts können eine dynamische Elementanpassung und/oder eine Hintergrundkalibrierung beinhalten. Gewisse Ansätze zum Reduzieren oder Minimieren eines Komparatoroffsetdrifts können eine Autonullung des Komparators vor seiner Verwendung beinhalten. Pedestaleffektfehler können sich aus einem Taktdurchgriff oder einer Kanalladungsinjektion von einem oder mehreren Feldeffekttransistor(FET)-Schaltern ergeben, die mit einem DAC mit geschaltetem Kondensator verwendet werden, und Ansätze zum Reduzieren oder Minimieren eines solchen Pedestalfehlers sind hier beschrieben. Bei einem Hochauflösung-SAR-ADC mit hoher Genauigkeit kann es herausfordernd sein, Offsetdrifts auf ein Niveau niedriger als ein niedrigstwertiges Bit (LSB: Least Significant Bit) des SAR-ADC zu reduzieren. Die Erfinder der vorliegenden Erfindung haben einen Bedarf erkannt, ein Fehlerkorrektursignal bereitzustellen, wie etwa zum Reduzieren eines Offsetdrifts des SAR-ADC, wie etwa zum Reduzieren von Umsetzungsfehlern an dem Ausgang des SAR-ADC.
-
Bei einem Aspekt kann die Offenbarung ein Verfahren zum Bereitstellen einer Fehlerkorrektur in einem Analog-Digital-Umsetzungssystem aufweisen. Das Verfahren kann Abtasten eines ersten analogen Signals beinhalten, wie etwa zum Einführen eines ersten additiven Fehlers in das abgetastete erste analoge Signal. Das Verfahren kann auch Umsetzen des abgetasteten ersten analogen Signals in einen ersten digitalen Wert beinhalten, wie etwa zum Einführen eines zweiten additiven Fehlers in den ersten digitalen Wert. Das Verfahren kann auch Liefern des ersten digitalen Wertes an einen ersten Digital-Analog-Umsetzer (DAC) beinhalten. Das Verfahren kann auch Umsetzen des ersten digitalen Wertes in ein zweites analoges Signal beinhalten und das zweite analoge Signal kann das erste analoge Signal und den ersten und zweiten additiven Fehler beinhalten. Das Verfahren kann auch Abtasten des zweiten analogen Signals beinhalten, wie etwa zum Einführen eines dritten additiven Fehlers in das abgetastete zweite analoge Signal. Das Verfahren kann auch Umsetzen des abgetasteten zweiten analogen Signals in einen zweiten digitalen Wert beinhalten, wie etwa zum Einführen eines vierten additiven Fehlers in den zweiten digitalen Wert. Das Verfahren kann auch Bereitstellen eines digitalen Fehlerkorrektursignals beinhalten, wie etwa jenes, das auf der Differenz zwischen dem ersten digitalen Wert und dem zweiten digitalen Wert basiert. Der erste Analog-Digital-Umsetzer (ADC) kann das abgetastete erste analoge Signal in den ersten digitalen Wert umsetzen und ein zweiter ADC kann das abgetastete zweite analoge Signal in den zweiten digitalen Wert umsetzen. Ein ADC kann das abgetastete erste analoge Signal in den ersten digitalen Wert umsetzen, den ersten digitalen Wert in einem Register speichern und dann das abgetastete zweite analoge Signal in den zweiten digitalen Wert umsetzen. Das Verfahren kann auch digitales Filtern des digitalen Fehlerkorrekturwertes beinhalten. Das Verfahren kann auch Liefern des digital gefilterten Fehlerkorrekturwertes an einen zweiten DAC beinhalten. Das Verfahren kann auch Umsetzen des digital gefilterten Fehlerkorrekturwertes in ein analoges Fehlerkorrektursignal beinhalten. Das Verfahren kann auch Addieren des analogen Fehlerkorrektursignals zu dem abgetasteten ersten analogen Signal beinhalten. Der erste additive Fehler und der dritte additive Fehler können Beiträge von einem Abtastpedestaleffekt beinhalten.
-
Bei einem Aspekt kann die Offenbarung ein Verfahren zum Bereitstellen einer Fehlerkorrektur in einem Analog-Digital-Umsetzungssystem aufweisen. Das Verfahren kann Abtasten eines ersten analogen Signals auf den ersten CDAC beinhalten, wie etwa zum Einführen eines ersten additiven Fehlers in das abgetastete erste analoge Signal. Das Verfahren kann auch Umsetzen des abgetasteten ersten analogen Signals in einen ersten digitalen Wert beinhalten, wie etwa zum Einführen eines zweiten additiven Fehlers in den ersten digitalen Wert. Das Verfahren kann auch Speichern des ersten digitalen Wertes in dem ersten CDAC beinhalten, wie etwa zum Produzieren eines zweiten analogen Signals. Das Verfahren kann auch Abtasten des zweiten analogen Signals beinhalten, wie etwa zum Einführen eines dritten additiven Fehlers in das abgetastete zweite analoge Signal. Das Verfahren kann auch Umsetzen des abgetasteten zweiten analogen Signals in einen zweiten digitalen Wert beinhalten, wie etwa zum Einführen eines vierten additiven Fehlers in den zweiten digitalen Wert. Das Verfahren kann auch Bereitstellen eines korrigierten digitalen Wertes beinhalten, wie etwa jenes, der auf der Differenz zwischen dem ersten digitalen Wert und dem zweiten digitalen Wert basiert. Das Verfahren kann auch Liefern eines digitalen Fehlerkorrekturwertwertes an den Eingang des ersten CDAC beinhalten, wie etwa zum Reduzieren eines durch Abtasten eingeführten additiven Fehlers. Das Verfahren kann auch Laden eines digitalen Wertes, wie etwa jenes, der auf der Umsetzung des ersten analogen Signals in einen ersten digitalen Wert basiert, in einen oberen Teil des ersten CDAC, dann Umsetzen des zweiten analogen Signals unter Verwendung eines unteren Teils des ersten CDAC in einen zweiten digitalen Wert beinhalten. Das Verfahren kann auch Liefern eines digitalen Fehlerkorrekturwertes an den Eingang des unteren Teils des ersten CDAC beinhalten, wie etwa zum Reduzieren eines durch Abtasten eingeführten additiven Fehlers. Ein zweiter CDAC kann mit dem ersten CDAC gekoppelt sein und Umsetzen des zweiten analogen Signals in einen zweiten digitalen Wert kann unter Verwendung des zweiten CDAC durchgeführt werden. Das Verfahren kann auch Liefern eines digitalen Fehlerkorrekturwertwertes an den Eingang des zweiten CDAC beinhalten, wie etwa zum Reduzieren eines durch Abtasten eingeführten additiven Fehlers. Der erste additive Fehler und der dritte additive Fehler können Beiträge von einem Pedestaleffekt beinhalten.
-
Bei einem Aspekt kann die Offenbarung ein Analog-Digital-Umsetzungssystem zum Umsetzen eines analogen Signals in einen digitalen Wert und zum Bereitstellen einer Fehlerkorrektur aufweisen. Das System kann einen ersten Kondensator-Digital-Analog-Umsetzer (CDAC: Capacitor Digital-to-Analog Converter) beinhalten, der zum Abtasten eines ersten analogen Signals konfiguriert sein kann, wie etwa zum Einführen eines ersten additiven Fehlers in das abgetastete erste analoge Signal. Das System kann auch einen Analog-Digital-Umsetzer (ADC) beinhalten, der zum Umsetzen des abgetasteten ersten analogen Signals in einen ersten digitalen Wert konfiguriert sein kann, wie etwa zum Einführen eines zweiten additiven Fehlers in den ersten digitalen Wert. Das System kann auch einen zweiten CDAC beinhalten, der zum Abtasten eines dritten additiven Fehlers konfiguriert ist, wie etwa jenes, der durch Schließen und Wiederöffnen eines Abtastschalters erzeugt wird, und der ADC kann den abgetasteten dritten additiven Fehler in einen zweiten digitalen Wert umsetzen, wie etwa zum Einführen eines vierten additiven Fehlers in den zweiten digitalen Wert. Das System kann auch einen Summierungsschaltkreis beinhalten, der zum Bereitstellen eines korrigierten digitalen ADC-Wertes konfiguriert sein kann, wie etwa jenes, der auf der Differenz zwischen dem ersten digitalen Wert und dem zweiten digitalen Wert basiert. Der zweite CDAC kann ferner zum Empfangen eines Fehlerkorrekturwertes konfiguriert sein, wie etwa jenes, der auf digital gefilterten zweiten digitalen Werten basiert. Der erste additive Fehler kann näherungsweise gleich dem dritten additiven Fehler sein und der zweite additive Fehler kann näherungsweise gleich dem vierten additiven Fehler sein. Der erste CDAC kann kapazitive Elemente beinhalten, die n digitalen Bits entsprechen, und der zweite CDAC kann kapazitive Elemente beinhalten, die m digitalen Bits entsprechen, und n kann größer als m sein.
-
Bei einem Aspekt kann die Offenbarung ein Analog-Digital-Umsetzungssystem zum Umsetzen eines analogen Signals in einen digitalen Wert und zum Bereitstellen einer Fehlerkorrektur aufweisen. Das System kann einen Kondensator-Digital-Analog-Umsetzer (CDAC) beinhalten, der zum Abtasten eines ersten analogen Signals konfiguriert sein kann, wie etwa zum Einführen eines ersten additiven Fehlers in das abgetastete erste analoge Signal. Das System kann auch einen Analog-Digital-Umsetzer (ADC) beinhalten, der zum Umsetzen des abgetasteten ersten analogen Signals in einen ersten digitalen Wert konfiguriert sein kann, wie etwa zum Einführen eines zweiten additiven Fehlers in den ersten digitalen Wert. Ein unterer Teil des CDAC kann dann zum Abtasten eines dritten additiven Fehlers rekonfiguriert werden, wie etwa jenes, der durch Schließen und Wiederöffnen eines Abtastschalters erzeugt wird. Der ADC kann den abgetasteten dritten additiven Fehler in einen zweiten digitalen Wert umsetzen, wie etwa zum Einführen eines vierten additiven Fehlers in den zweiten digitalen Wert. Das System kann auch einen Summierungsschaltkreis beinhalten, der zum Bereitstellen eines korrigierten digitalen ADC-Wertes konfiguriert sein kann, wie etwa jenes, der auf der Differenz zwischen dem ersten digitalen Wert und dem zweiten digitalen Wert basiert. Der untere Teil des CDAC kann ferner zum Empfangen eines Fehlerkorrekturwertes konfiguriert sein, wie etwa jenes, der auf digital gefilterten zweiten digitalen Werten basiert. Der erste additive Fehler kann näherungsweise gleich dem dritten additiven Fehler sein und der zweite additive Fehler kann näherungsweise gleich dem vierten additiven Fehler sein.
-
Weitere Merkmale der Offenbarung sind in der ausführlichen Beschreibung und den beigefügten Ansprüchen bereitgestellt, wobei die Merkmale optional miteinander in einer beliebigen Permutation oder Kombination kombiniert werden können, es sei denn, es wird anderswo in diesem Dokument ausdrücklich anders angegeben.
-
Figurenliste
-
Die vorliegende Offenbarung wird nun beispielhaft unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben, in denen gilt:
- 1 ist ein funktionales Blockdiagramm eines Beispiels für eine Analog-Digital-Umsetzer(ADC)-Schaltkreis-und-Fehlerkorrektur-Schaltungsanordnung.
- 2 ist ein funktionales Blockdiagramm eines Beispiels für eine Analog-Digital-Umsetzer(ADC)-Schaltkreis-und-Fehlerkorrektur-Schaltungsanordnung.
- 3 ist ein funktionales Blockdiagramm eines Beispiels für eine Analog-Digital-Umsetzer(ADC)-Schaltkreis-und-Fehlerkorrektur-Schaltungsanordnung.
- 4 veranschaulicht ein Beispiel für eine Analog-Digital-Umsetzer(ADC)-Schaltkreis-und-Fehlerkorrektur-Schaltungsanordnung.
- 5A veranschaulicht ein Beispiel für eine Analog-Digital-Umsetzer(ADC)-Schaltkreis-und-Fehlerkorrektur-Schaltungsanordnung.
- 5B veranschaulicht ein Beispiel für eine Analog-Digital-Umsetzer(ADC)-Schaltkreis-und-Fehlerkorrektur-Schaltungsanordnung.
- 5C veranschaulicht ein Beispiel für eine Analog-Digital-Umsetzer(ADC)-Schaltkreis-und-Fehlerkorrektur-Schaltungsanordnung.
- 6 veranschaulicht ein Diagramm eines Verfahrens einer Fehlerkorrektur in einem Analog-Digital-Umsetzer(ADC)-Schaltkreis.
-
Ausführliche Beschreibung von Ausführungsformen der Offenbarung
-
Analog-Digital-Umsetzer(ADCs), wie etwa Sukzessive-Approximation-Register(SAR)-ADCs, können eine analoge Eingangsspannung abtasten und eine digitale Ausgabe bereitstellen. Gewisse SAR-ADCs können unter einem Offsetdrift leiden. Ein solcher Offsetdrift kann in einem Kondensatorfehlanpassungsdrift, einem Komparatoroffsetdrift und einem Pedestalfehler begründet sein. Bei einem Hochauflösung-SAR-ADC mit hoher Genauigkeit kann es herausfordernd sein, Offsetdrifts auf ein Niveau niedriger als ein niedrigstwertiges Bit (LSB: Least Significant Bit) des SAR-ADC zu reduzieren. Die Erfinder der vorliegenden Erfindung haben einen Bedarf erkannt, ein Fehlerkorrektursignal bereitzustellen, wie etwa zum Reduzieren eines Offsetdrifts des SAR-ADC, wie etwa zum Reduzieren von Umsetzungsfehlern an dem Ausgang des SAR-ADC.
-
1 zeigt ein funktionales Blockdiagramm eines Beispiels für eine Analog-Digital-Umsetzer(ADC)-Schaltkreis-und-Fehlerkorrektur-Schaltungsanordnung 100. Die ADC-Schaltkreis-und-Fehlerkorrektur-Schaltungsanordnung 100 kann einen Schalter 102, einen Abtast-und-Halte-Schaltkreis 105, einen ersten ADC-Schaltkreis 115, einen Digital-Analog-Umsetzer(DAC)-Schaltkreis 125, einen zweiten ADC-Schaltkreis 130 und einen Summierungsschaltkreis 140 beinhalten. Der Schalter 102 kann eine Verbindung von einer analogen Eingangsspannung (Vin) zu einem Eingang des Abtast-und-Halte-Schaltkreises 105 bereitstellen. Der Schalter 102 kann auch eine Verbindung von dem Ausgang des DAC-Schaltkreises 125 zu dem Eingang des Abtast-und-Halte-Schaltkreises 105 bereitstellen. Der Ausgang des Abtast-und-Halte-Schaltkreises 105 kann mit dem ersten ADC-Schaltkreis 115 und dem zweiten ADC-Schaltkreis 130 verbunden sein. Der erste ADC-Schaltkreis 115 kann mit dem Eingang des DAC-Schaltkreises 125 und einem Eingang des Summierungsschaltkreises 140 verbunden sein. Der zweite ADC-Schaltkreis 130 kann mit einem Eingang des Summierungsschaltkreises 140 verbunden sein. Während des Betriebs kann der Schalter 102 ein analoges Eingangsspannungssignal (Vin) mit dem Eingang des Abtast-und-Halte-Schaltkreises 105 verbinden. Der Abtast-und-Halte-Schaltkreis 105 kann einen konzeptuell bei 110 repräsentierten additiven Fehler einführen, wie etwa jenen, der in einer Ladungsinjektion auf das abgetastete analoge Eingangsspannungssignal begründet ist. Bei einem Beispiel kann das analoge Eingangsspannungssignal 1 V sein und kann der Abtast-und-Halte-Schaltkreis einen additiven Fehler von 0,1 V einführen, was etwa zu einem abgetasteten analogen Eingangsspannungssignal von 1,1 V führen kann, wobei der durch den Abtast-und-Halte-Schaltkreis eingeführte additive Fehler von 0,1 V zu dem analogen Eingangsspannungssignal beitragen kann. Das abgetastete analoge Eingangsspannungssignal und der durch den Abtast-und-Halte-Schaltkreis 105 eingeführte additive Fehler 110 können an den Eingang des ersten ADC-Schaltkreises 115 geliefert werden. Der erste ADC-Schaltkreis 115 kann das abgetastete analoge Eingangsspannungssignal und den durch den Abtast-und-Halte-Schaltkreis 105 eingeführten additiven Fehler 110 in einen ersten digitalen Wert umsetzen. Der erste digitale Wert kann einen durch den ADC-Schaltkreis 115, wie etwa während des Analog-Digital-Umsetzungsprozesses, eingeführten additiven Fehler beinhalten, der konzeptuell bei 135A repräsentiert ist. Der erste digitale Wert kann an den Eingang des DAC-Schaltkreises 125 geliefert werden. Der DAC-Schaltkreis 125 kann den ersten digitalen Wert in eine erste analoge Spannung umsetzen, die die abgetastete analoge Eingangsspannung, den durch den Abtast-und-Halte-Schaltkreis 105 eingeführten additiven Fehler 110 und den durch den ersten ADC-Schaltkreis 115 eingeführten additiven Fehler 135A beinhaltet. Der Schalter 102 kann dann aktiviert werden, wie etwa zum Verbinden der ersten analogen Spannung mit dem Eingang des Abtast-und-Halte-Schaltkreises 105. Der Abtast-und-Halte-Schaltkreis 105 kann einen zusätzlichen additiven Fehler 110 einführen, wie etwa aufgrund einer Ladungsinjektion auf die abgetastete erste analoge Spannung, und die abgetastete erste analoge Spannung und der durch den Abtast-und-Halte-Schaltkreis 105 eingeführte zusätzliche additive Fehler 110 können bereitgestellt werden, wie etwa an den Eingang des zweiten ADC-Schaltkreises 130. Der zweite ADC-Schaltkreis 130 kann die abgetastete erste analoge Spannung und den durch den Abtast-und-Halte-Schaltkreis 105 eingeführten zusätzlichen additiven Fehler 110 in einen zweiten digitalen Wert umsetzen. Der zweite digitale Wert kann zwei additive Fehler 110, wie etwa durch den Abtast-und-Halte-Schaltkreis 105 eingeführt, und zwei additive Fehler, die konzeptuell durch 135A-B repräsentiert sind, wie etwa durch den ersten ADC-Schaltkreis 115 und den zweiten ADC-Schaltkreis 130 eingeführt, beinhalten, Der zweite digitale Wert kann von dem ersten digitalen Wert subtrahiert werden, wie etwa durch den Summierungsschaltkreis 140. Basierend auf der Subtraktion kann ein Fehlerkorrektursignal an dem Ausgang des Summierungsschaltkreises 140 bereitgestellt werden und kann das Fehlerkorrektursignal einen additiven Fehler 110, wie etwa jenen durch den Abtast-und-Halte-Schaltkreis 105 eingeführten, und einen additiven Fehler 135A-B, wie etwa jenen durch den ersten ADC-Schaltkreis 115 oder den zweiten ADC-Schaltkreis 130 eingeführten, beinhalten. Das Fehlerkorrektursignal kann dann von dem ersten digitalen Wert subtrahiert werden, wie etwa zum Bereitstellen einer fehlerkorrigierten Analog-Digital-Umsetzung des analogen Eingangsspannungssignals (z. B. des ersten digitalen Wertes, wobei die additiven Fehler, wie etwa jene aufgrund des Abtast-und-Halte-Schaltkreises 105 und des ADC-Schaltkreises 115, subtrahiert wurden). Wie unten mit Bezug auf 3 beschrieben wird, kann das Fehlerkorrektursignal digital gefiltert werden und an einen zweiten DAC geliefert werden und kann das digital gefilterte Fehlerkorrektursignal in ein analoges Fehlerkorrektursignal zum Bereitstellen einer Fehlerkorrektur in einer Analog-Digital-Umsetzung, wie etwa jener, die die ADC-Schaltkreis-und-Fehlerkorrektur-Schaltungsanordnung 100 verwendet, umgesetzt werden. Bei einem Beispiel kann der Abtast-und-Halte-Schaltkreis einen Kondensator und einen Schalter beinhalten. Bei dem Beispiel kann der Schalter geschlossen werden, wie etwa zum Verbinden einer Spannungsquelle mit dem Kondensator, was etwa den Kondensator auf eine Spannung der Spannungsquelle (z. B. 2 V) laden kann. Nachdem der Kondensator auf die Spannung geladen wurde, kann der Schalter geöffnet werden und kann der Kondensator geladen bleiben. Bei einem Beispiel kann der Summierungsschaltkreis 140 einen Operationsverstärker und ein Netz aus Widerständen beinhalten. Bei einem Beispiel kann der Summierungsschaltkreis 140 einen digitalen Addierer beinhalten. Bei dem Beispiel kann der nichtinvertierende Anschluss des Operationsverstärkers durch einen ersten Widerstand mit einer ersten Spannung verbunden sein und kann der invertierende Anschluss des Operationsverstärkers durch einen zweiten Widerstand mit einer zweiten Spannung verbunden sein. Ein dritter Widerstand kann von dem nichtinvertierenden Anschluss des Operationsverstärkers zu Masse verbunden sein und ein vierter Widerstand kann von dem invertierenden Anschluss des Operationsverstärkers zu einem Ausgangsanschluss des Operationsverstärkers verbunden sein. Bei dem Beispiel kann die Spannung an dem Ausgang des Operationsverstärkers proportional zu der Differenz zwischen der ersten Spannung und der zweiten Spannung sein.
-
2 zeigt ein funktionales Blockdiagramm eines Beispiels für eine Analog-Digital-Umsetzer(ADC)-Schaltkreis-und-Fehlerkorrektur-Schaltungsanordnung 200. Die ADC-Schaltkreis-und-Fehlerkorrektur-Schaltungsanordnung 200 kann einen Schalter 202, einen Abtast-und-Halte-Schaltkreis 205, einen ersten ADC-Schaltkreis 215, einen Digital-Analog-Umsetzer(DAC)-Schaltkreis 225, einen Registerschaltkreis 230 und einen Summierungsschaltkreis 240 beinhalten. Der Schalter 202 kann eine Verbindung von einer analogen Eingangsspannung zu einem Eingang des Abtast-und-Halte-Schaltkreises 205 bereitstellen. Der Schalter kann auch eine Verbindung von dem Ausgang des DAC-Schaltkreises 225 zu dem Eingang des Abtast-und-Halte-Schaltkreises 205 bereitstellen. Der Ausgang des Abtast-und-Halte-Schaltkreises 205 kann mit dem ersten ADC-Schaltkreis 215 verbunden sein. Der erste ADC-Schaltkreis 215 kann mit dem Eingang des Registerschaltkreises 230, einem Eingang des DAC 225 und einem Eingang des Summierungsschaltkreises 240 verbunden sein. Der Ausgang des Registerschaltkreises 230 kann mit einem Eingang des Summierungsschaltkreises 240 verbunden sein. Während des Betriebs kann der Schalter 202 ein analoges Eingangsspannungssignal mit dem Eingang des Abtast-und-Halte-Schaltkreises 205 verbinden. Der Abtast-und-Halte-Schaltkreis 205 kann einen konzeptuell bei 210 repräsentierten additiven Fehler einführen, wie etwa aufgrund einer Ladungsinjektion auf das abgetastete analoge Eingangsspannungssignal, und das abgetastete analoge Eingangsspannungssignal und der durch den Abtast-und-Halte-Schaltkreis 205 eingeführte additive Fehler 210 können an den Eingang des ersten ADC-Schaltkreises 215 geliefert werden. Der erste ADC-Schaltkreis 215 kann das abgetastete analoge Eingangsspannungssignal und den durch den Abtast-und-Halte-Schaltkreis 205 eingeführten additiven Fehler 210 in einen ersten digitalen Wert umsetzen. Der erste digitale Wert kann einen durch den ADC-Schaltkreis 215, wie etwa während des Analog-Digital-Umsetzungsprozesses, eingeführten additiven Fehler beinhalten, der konzeptuell bei 235 repräsentiert ist. Der erste digitale Wert kann an den Eingang des Registerschaltkreises 230 und an den Eingang des DAC-Schaltkreises 225 geliefert werden. Der Registerschaltkreis 230 kann den ersten digitalen Wert an einem Ausgang des Registerschaltkreises 230 speichern und kann den ersten digitalen Wert an einen Eingang des Summierungsschaltkreises 240 liefern. Der DAC-Schaltkreis 225 kann den ersten digitalen Wert in eine erste analoge Spannung umsetzen, die die abgetastete analoge Eingangsspannung, den durch den Abtast-und-Halte-Schaltkreis 205 eingeführten additiven Fehler 210 und den durch den ersten ADC-Schaltkreis 215 eingeführten additiven Fehler 235 beinhaltet. Der Schalter 202 kann dann aktiviert werden, wie etwa zum Verbinden der ersten analogen Spannung mit dem Eingang des Abtast-und-Halte-Schaltkreises 205. Der Abtast-und-Halte-Schaltkreis 205 kann einen zusätzlichen additiven Fehler 210 einführen, wie etwa aufgrund einer Ladungsinjektion auf die abgetastete erste analoge Spannung, und die abgetastete erste analoge Spannung und der durch den Abtast-und-Halte-Schaltkreis 205 eingeführte zusätzliche additive Fehler 210 können bereitgestellt werden, wie etwa an den Eingang des ersten ADC-Schaltkreises 215. Der erste ADC-Schaltkreis 215 kann die abgetastete erste analoge Spannung und den durch den Abtast-und-Halte-Schaltkreis 205 eingeführten zusätzlichen additiven Fehler 210 in einen zweiten digitalen Wert umsetzen. Der zweite digitale Wert kann zwei additive Fehler 210, wie etwa durch den Abtast-und-Halte-Schaltkreis 205 eingeführt, und zwei additive Fehler 235, wie etwa durch den ersten ADC-Schaltkreis 215 eingeführt, beinhalten, Der zweite digitale Wert kann von dem ersten digitalen Wert subtrahiert werden, wie etwa durch den Summierungsschaltkreis 240. Basierend auf der Subtraktion kann ein Fehlerkorrektursignal an dem Ausgang des Summierungsschaltkreises 240 bereitgestellt werden und kann das Fehlerkorrektursignal einen additiven Fehler 210, wie etwa jenen durch den Abtast-und-Halte-Schaltkreis 205 eingeführten, und einen additiven Fehler 235, wie etwa jenen durch den ersten ADC-Schaltkreis 215 eingeführten, beinhalten. Das Fehlerkorrektursignal kann digital gefiltert werden (wie etwa z. B. in 3 gezeigt) und an einen zweiten DAC geliefert werden und das digital gefilterte Fehlerkorrekturspannungssignal kann in ein analoges Fehlerkorrektursignal zum Bereitstellen einer Fehlerkorrektur in einer Analog-Digital-Umsetzung, wie etwa jener, die die ADC-Schaltkreis-und-Fehlerkorrektur-Schaltungsanordnung 200 verwendet, umgesetzt werden.
-
3 zeigt ein funktionales Blockdiagramm einer Analog-Digital-Umsetzer(ADC)-Schaltkreis-und-Fehlerkorrektur-Schaltungsanordnung 300. Die ADC-Schaltkreis-und-Fehlerkorrektur-Schaltungsanordnung 300 kann einen Schalter 302, einen Abtast-und-Halte-Schaltkreis 305, einen ersten ADC-Schaltkreis 315, einen Digital-Analog-Umsetzer(DAC)-Schaltkreis 325, einen zweiten ADC-Schaltkreis 330, einen Summierungsschaltkreis 340, ein digitales Filter 350, einen zweiten DAC 355 und einen Summierungsschaltkreis 360 beinhalten. Der Schalter 302 kann eine Verbindung von einer analogen Eingangsspannung zu einem Eingang des Abtast-und-Halte-Schaltkreises 305 bereitstellen. Der Schalter kann auch eine Verbindung von dem Ausgang des DAC-Schaltkreises 325 zu dem Eingang des Abtast-und-Halte-Schaltkreises 305 bereitstellen. Der Ausgang des Abtast-und-Halte-Schaltkreises 305 kann mit dem ersten ADC-Schaltkreis 315, dem zweiten ADC-Schaltkreis 330 und dem Summierungsschaltkreis 360 verbunden sein. Der erste ADC-Schaltkreis 315 kann mit einem Eingang des DAC-Schaltkreises 325 und einem Eingang des Summierungsschaltkreises 340 verbunden sein. Der zweite ADC-Schaltkreis 330 kann mit einem Eingang des Summierungsschaltkreises 340 verbunden sein. Der Ausgang des Summierungsschaltkreises 340 kann mit einem Eingang des digitalen Filters 350 verbunden sein. Der Ausgang des digitalen Filters 350 kann mit dem Eingang des zweiten DAC 355 verbunden sein. Der Ausgang des zweiten DAC 355 kann mit dem Summierungsschaltkreis 360 verbunden sein. Während des Betriebs kann der Schalter 302 kann ein analoges Eingangsspannungssignal mit dem Eingang des Abtast-und-Halte-Schaltkreises 305 verbinden. Der Abtast-und-Halte-Schaltkreis 305 kann einen konzeptuell bei 310 repräsentierten additiven Fehler einführen, wie etwa aufgrund einer Ladungsinjektion auf das abgetastete analoge Eingangsspannungssignal, und das abgetastete analoge Eingangsspannungssignal und der durch den Abtast-und-Halte-Schaltkreis 305 eingeführte additive Fehler 310 können an den Eingang des ersten ADC-Schaltkreises 315 geliefert werden. Der erste ADC-Schaltkreis 315 kann das abgetastete analoge Eingangsspannungssignal und den durch den Abtast-und-Halte-Schaltkreis 305 eingeführten additiven Fehler 310 in einen ersten digitalen Wert umsetzen. Der erste digitale Wert kann einen durch den ADC-Schaltkreis 315, wie etwa während des Analog-Digital-Umsetzungsprozesses, eingeführten additiven Fehler beinhalten, der konzeptuell bei 335A repräsentiert ist. Der erste digitale Wert kann an den Eingang des DAC-Schaltkreises 325 geliefert werden. Der DAC-Schaltkreis 325 kann den ersten digitalen Wert in eine erste analoge Spannung umsetzen, die die abgetastete analoge Eingangsspannung, den durch den Abtast-und-Halte-Schaltkreis 305 eingeführten additiven Fehler 310 und den durch den ersten ADC-Schaltkreis 315 eingeführten additiven Fehler 335 beinhaltet. Der Schalter 302 kann dann aktiviert werden, wie etwa zum Verbinden der ersten analogen Spannung mit dem Eingang des Abtast-und-Halte-Schaltkreises 305. Der Abtast-und-Halte-Schaltkreis 305 kann einen zusätzlichen additiven Fehler 310 einführen, wie etwa aufgrund einer Ladungsinjektion auf die abgetastete erste analoge Spannung, und die abgetastete erste analoge Spannung und der durch den Abtast-und-Halte-Schaltkreis 305 eingeführte zusätzliche additive Fehler 310 können bereitgestellt werden, wie etwa an den Eingang des zweiten ADC-Schaltkreises 330. Der zweite ADC-Schaltkreis 330 kann die abgetastete erste analoge Spannung und den durch den Abtast-und-Halte-Schaltkreis 305 eingeführten zusätzlichen additiven Fehler 310 in einen zweiten digitalen Wert umsetzen. Der zweite digitale Wert kann zwei additive Fehler 310, wie etwa durch den Abtast-und-Halte-Schaltkreis 305 eingeführt, und zwei additive Fehler, die konzeptuell durch 335A-B repräsentiert sind, wie etwa durch den ersten ADC-Schaltkreis 315 und den zweiten ADC-Schaltkreis 330 eingeführt, beinhalten, Der zweite digitale Wert kann von dem ersten digitalen Wert subtrahiert werden, wie etwa durch den Summierungsschaltkreis 340. Basierend auf der Subtraktion kann ein Fehlerkorrektursignal an dem Ausgang des Summierungsschaltkreises 340 bereitgestellt werden und kann das Fehlerkorrektursignal einen additiven Fehler 310, wie etwa jenen durch den Abtast-und-Halte-Schaltkreis 305 eingeführten, und einen additiven Fehler 335, wie etwa jenen durch den ersten ADC-Schaltkreis 315 oder den zweiten ADC-Schaltkreis 330 eingeführten, beinhalten. Das Fehlerkorrektursignal kann an das digitale Filter 350 geliefert werden. Das digitale Filter 350 kann eine digital gefilterte Version des Fehlerkorrektursignals an den Eingang des zweiten DAC 355 liefern. Der zweite DAC 335 kann das digital gefilterte Fehlerkorrektursignal in ein analoges Fehlerkorrekturspannungssignal umsetzen. Das analoge Fehlerkorrekturspannungssignal kann an den Summierungsschaltkreis 360 geliefert werden und der Summierungsschaltkreis kann das analoge Fehlerkorrektursignal von dem abgetasteten analogen Eingangsspannungssignal und dem additiven Fehler 310, die an dem Ausgang des Abtast-und-Halte-Schaltkreises bereitgestellt werden, subtrahieren. Bei einem Beispiel kann das digitale Filter 350 ein IIR-Tiefpassfilter (IIR: Infinite-Impulse-Response - unendliche Impulsantwort) erster Ordnung beinhalten. Bei einem Beispiel kann das digitale Filter 350 ein Mittelungsfilter sein. Bei einem Beispiel kann das digitale Filter ein IIR-Filter einer beliebigen Ordnung, ein Filter mit endlicher Impulsantwort, das eine beliebige Zahl an Taps und Koeffizienten für diese Taps aufweist, beinhalten. Das digitale Filter kann so ausgewählt werden, dass ein Rauschen in dem Fehlerkorrektursignal minimiert wird, schnell auf Änderungen des Fehlerkorrektursignals reagiert wird und eine Fläche und Leistung in einem Schaltkreis minimiert werden.
-
4 zeigt eine Analog-Digital-Umsetzer(ADC)-Schaltkreis-und-Fehlerkorrektur-Schaltungsanordnung 400. Die ADC-Schaltkreis-und-Fehlerkorrektur-Schaltungsanordnung 400 kann einen ersten Kondensator-Analog-Digital-Umsetzer (CDAC) 405, einen Abtastschalter 410, einen ADC-Schaltkreis 415, einen zweiten CDAC 420, einen ersten DAC-Steuerschaltkreis 435, einen zweiten DAC-Steuerschaltkreis 440 beinhalten. Der erste CDAC 405 kann mit dem ersten DAC-Steuerschaltkreises 435, dem Abtastschalter 410 und dem Eingang des ADC-Schaltkreises 415 verbunden sein. Der Ausgang des ADC-Schaltkreises 415 kann mit dem ersten DAC-Steuerschaltkreis 435 und dem zweiten DAC-Steuerschaltkreis 440 verbunden sein. Der zweite CDAC 420 kann mit dem zweiten DAC-Steuerschaltkreis 440, dem Abtastschalter 410 und dem Eingang des ADC-Schaltkreises 415 verbunden sein. Während des Betriebs kann ein erster Takt an den ersten DAC-Steuerschaltkreis 435 geliefert werden und kann ein zweiter Takt an den zweiten DAC-Steuerschaltkreis 440 geliefert werden, um einen Betrieb der ADC-Schaltkreis-und-Fehlerkorrektur-Schaltungsanordnung 400 zu ermöglichen. Der erste CDAC 405 kann zum Abtasten einer ersten analogen Spannung konfiguriert sein, wie etwa durch Schließen des Abtastschalters 410 und Verbinden interner Schalter innerhalb des ersten CDAC 405 mit der ersten analogen Spannung. Nachdem die erste analoge Spannung abgetastet wurde, kann der Abtastschalter 410 geöffnet werden und können die internen Schalter innerhalb des ersten CDAC 405 von der ersten analogen Spannung getrennt werden, wie etwa zum Bereitstellen einer abgetasteten ersten analogen Spannung an dem Eingang des ADC-Schaltkreises 415. Das Schließen und Wiederöffnen des Abtastschalters 410 kann einen additiven Fehler (der manchmal als ein Pedestalfehler bezeichnet werden kann) auf der abgetasteten ersten analogen Spannung einführen, wie etwa aufgrund von Ladungsinjektion (z. B. kann die erste analoge Spannung 2,1 V sein, kann der additive Fehler 0,1 V sein und kann die abgetastete analoge Spannung 2,2 V sein). Der ADC-Schaltkreis 415 kann die abgetastete erste analoge Spannung in einen ersten digitalen Wert umsetzen. Der ADC-Schaltkreis 415 kann einen additiven Fehler auf der abgetasteten ersten analogen Spannung einführen (z. B. kann die abgetastete erste analoge Spannung 2,2 V sein, kann der additive Fehler 0,1 V sein und kann der erste digitale Wert 2,3 V repräsentierten). Der ADC-Schaltkreis 415 kann einen Komparatorschaltkreis beinhalten, wie in 4A gezeigt ist. Der erste digitale Wert kann auf kapazitive Elemente des ersten CDAC 405 geladen werden und eine Spannung an dem Eingang des ADC-Schaltkreises 415 kann eine Größe von weniger als einer Hälfte eines niedrigstwertigen Bits des ersten CDAC 405 nach einer Umsetzung der abgetasteten ersten analogen Spannung in den ersten digitalen Wert aufweisen. Nach einer Umsetzung der abgetasteten ersten analogen Spannung in den ersten digitalen Wert kann der Abtastschalter 410 geschlossen und dann wiedergeöffnet werden, wie etwa zum Abtasten eines additiven Fehlers, der etwa durch eine Ladungsinjektion verursacht wird, auf den zweiten CDAC 440. Der ADC-Schaltkreis 415 kann dann den abgetasteten additiven Fehler in einen zweiten digitalen Wert umsetzen. Der ADC-Schaltkreis 415 kann einen additiven Fehler auf dem abgetasteten additiven Fehler einführen (z. B. kann der abgetastete additive Fehler 0,1 V sein, kann der additive Fehler 0,1 V sein und kann der zweite digitale Wert 0,2 V repräsentierten). Der zweite digitale Wert kann auf kapazitive Elemente des zweiten CDAC 440 geladen werden und eine Spannung an dem Eingang des ADC-Schaltkreises 415 kann eine Größe von weniger als einer Hälfte eines niedrigstwertigen Bits des zweiten CDAC 440 nach einer Umsetzung des abgetasteten additiven Fehlers in den zweiten digitalen Wert aufweisen. Bei einem Beispiel kann der zweite digitale Wert von dem ersten digitalen Wert subtrahiert werden, wie etwa zum Bereitstellen von Korrekturen von Fehlern, wie etwa von jenen durch den Abtastschalter 410 und den ADC-Schaltkreis 415 eingeführten. Bei einem Beispiel kann eine analoge Spannung, die auf dem zweiten digitalen Wert basiert, während des Abtastens der ersten analogen Spannung an dem Eingang des ADC-Schaltkreises 415 angelegt werden, um eine Aufhebung von Fehlern bereitzustellen, wie etwa jenen durch den Abtastschalter 410 und den ADC-Schaltkreis 415 eingeführten. Bei einem Beispiel kann der ADC-Schaltkreis 415 einen Komparator beinhalten. Bei einem Beispiel kann der erste CDAC 405 Teil eines ersten SAR-ADC sein und kann der zweite CDAC 420 Teil eines zweiten SAR-ADC sein. Bei einem Beispiel kann der erste CDAC 405 kapazitive Elemente beinhalten, die n digitalen Bits entsprechen, und kann der zweite CDAC 420 kapazitive Elemente beinhalten, die m digitalen Bits entsprechen, und kann n größer als m sein. Bei einem Beispiel kann die Auflösung eines CDAC durch die Anzahl an digitalen Bits bestimmt werden, die durch den CDAC repräsentiert werden (z. B. kann die Auflösung eines CDAC für eine größere Anzahl an digitalen Bits feiner sein).
-
5A zeigt eine Analog-Digital-Umsetzer(ADC)-Schaltkreis-und-Fehlerkorrektur-Schaltungsanordnung 500. Die ADC-Schaltkreis-und-Fehlerkorrektur-Schaltungsanordnung 500 kann einen Kondensator-Analog-Digital-Umsetzer (CDAC) 505, einen Abtastschalter 510, einen ADC-Schaltkreis 515, einen ersten DAC-Steuerschaltkreis 535, einen zweiten DAC-Steuerschaltkreis 540 beinhalten. Der CDAC 505 kann einen ersten Teil 505a und einen zweiten Teil 505b beinhalten. Der CDAC 505 kann mit dem ersten DAC-Steuerschaltkreis 535, dem zweiten DAC-Steuerschaltkreis 540, dem Abtastschalter 510 und dem Eingang des ADC-Schaltkreises 515 verbunden sein. Der Ausgang des ADC-Schaltkreises 515 kann mit dem ersten DAC-Steuerschaltkreis 535 und dem zweiten DAC-Steuerschaltkreis 540 verbunden sein. Während des Betriebs kann ein erster Takt an den ersten DAC-Steuerschaltkreis 535 geliefert werden und kann ein zweiter Takt an den zweiten DAC-Steuerschaltkreis 540 geliefert werden, um einen Betrieb der ADC-Schaltkreis-und-Fehlerkorrektur-Schaltungsanordnung 500 zu begünstigen. Der CDAC 505 kann zum Abtasten einer ersten analogen Spannung konfiguriert sein, wie etwa durch Schließen des Abtastschalters 510 und Verbinden interner Schalter innerhalb des CDAC 505 mit der ersten analogen Spannung. Nachdem die erste analoge Spannung abgetastet wurde, kann der Abtastschalter 510 geöffnet werden und können die internen Schalter innerhalb des CDAC 505 von der ersten analogen Spannung getrennt werden, wie etwa zum Bereitstellen einer abgetasteten ersten analogen Spannung an dem Eingang des ADC-Schaltkreises 515. Das Schließen und Wiederöffnen des Abtastschalters 510 kann einen additiven Fehler auf der abgetasteten ersten analogen Spannung einführen, wie etwa aufgrund von Ladungsinjektion (z. B. kann die erste analoge Spannung 2,1 V sein, kann der additive Fehler 0,1 V sein und kann die abgetastete analoge Spannung 2,2 V sein). Der ADC-Schaltkreis 515 kann die abgetastete erste analoge Spannung in einen ersten digitalen Wert umsetzen. Der ADC-Schaltkreis 515 kann einen additiven Fehler auf der abgetasteten ersten analogen Spannung einführen (z. B. kann die abgetastete erste analoge Spannung 2,2 V sein, kann der additive Fehler 0,1 V sein und kann der erste digitale Wert 2,3 V repräsentierten). Der erste digitale Wert kann auf kapazitive Elemente des CDAC 505 geladen werden und eine Spannung an dem Eingang des ADC-Schaltkreises 515 kann eine Größe von weniger als einer Hälfte eines niedrigstwertigen Bits des CDAC 505 nach einer Umsetzung der abgetasteten ersten analogen Spannung in den ersten digitalen Wert aufweisen. Nach einer Umsetzung der abgetasteten ersten analogen Spannung in den ersten digitalen Wert kann der Abtastschalter 510 geschlossen und dann wiedergeöffnet werden, wie etwa zum Abtasten eines additiven Fehlers, der etwa durch eine Ladungsinjektion verursacht wird, auf den zweiten Teil des CDAC 505b. Der ADC-Schaltkreis 515 kann dann den abgetasteten additiven Fehler in einen zweiten digitalen Wert umsetzen. Der ADC-Schaltkreis 515 kann einen additiven Fehler auf dem abgetasteten additiven Fehler einführen (z. B. kann der abgetastete additive Fehler 0,1 V sein, kann der additive Fehler 0,1 V sein und kann der zweite digitale Wert 0,2 V repräsentierten). Der zweite digitale Wert kann auf kapazitive Elemente des zweiten Teils des CDAC 505b geladen werden und eine Spannung an dem Eingang des ADC-Schaltkreises 515 kann eine Größe von weniger als einer Hälfte eines niedrigstwertigen Bits des zweiten Teils des CDAC 505b nach einer Umsetzung des abgetasteten additiven Fehlers in den zweiten digitalen Wert aufweisen. Bei einem Beispiel kann der zweite digitale Wert von dem ersten digitalen Wert subtrahiert werden, wie etwa zum Bereitstellen von Korrekturen von Fehlern, wie etwa von jenen durch den Abtastschalter 510 und den ADC-Schaltkreis 515 eingeführten. Bei einem Beispiel kann eine analoge Spannung, die auf dem zweiten digitalen Wert basiert, während des Abtastens der ersten analogen Spannung an dem Eingang des ADC-Schaltkreises 515 angelegt werden, um eine Aufhebung von Fehlern bereitzustellen, wie etwa jenen durch den Abtastschalter 510 und den ADC-Schaltkreis 515 eingeführten. Bei einem Beispiel kann der ADC-Schaltkreis 515 einen Komparator beinhalten. Bei einem Beispiel kann der CDAC 505 Teil eines SAR-ADC sein. Bei einem Beispiel, wie etwa jenem in 5B gezeigten, kann die ADC-Schaltkreis-und-Fehlerkorrektur-Schaltungsanordnung 500 einen Hilfs-ADC 550 beinhalten. Der Hilfs-ADC kann die erste analoge Spannung (Vin) abtasten und kann die abgetastete erste analoge Spannung in eine digitale Hilfsausgabe umsetzen. Die digitale Hilfsausgabe kann an den ersten DAC-Steuerschaltkreis 535 und den zweiten DAC-Steuerschaltkreis 540 geliefert werden. Basierend auf der digitalen Hilfsausgabe können der erste DAC-Steuerschaltkreis 535 und der zweite DAC-Steuerschaltkreis 540 eine Ladung auf kapazitive Elemente laden, die den höchstwertigen Bits (MSBs: Most Significant Bits) des ersten CDAC 505 bzw. des zweiten CDAC 505b entsprechen. Bei einem Beispiel, wie etwa jenem in 5C gezeigten, kann die ADC-Schaltkreis-und-Fehlerkorrektur-Schaltungsanordnung 500 einen Schalter 560, einen Verstärker 564, einen zweiten ADC-Schaltkreis 568 und ein Filter 572 beinhalten. Während des Betriebs kann die Spannung an dem Eingang des ADC-Schaltkreises 515 nach einer Umsetzung der abgetasteten ersten analogen Spannung in den ersten digitalen Wert durch den ADC-Schaltkreis 515 an den Verstärker 564 geliefert werden, wie etwa durch Schließen des Schalters 560. Der Verstärker 564 kann ein verstärktes Signal an den ADC-Schaltkreis 568 liefern. Der ADC-Schaltkreis 568 kann das verstärkte Signal in einen digitalen Wert umsetzen. Der digitale Wert kann durch ein digitales Filter 572 gefiltert und dann an den DAC-Steuerschaltkreis 540 geliefert und auf kapazitive Elemente des CDAC 505 geladen werden, wie etwa zum Verbessern der Genauigkeit der Umsetzung der analogen Eingabe in einen digitalen Wert. Bei einem Beispiel kann der digital gefilterte Wert an den zweiten DAC-Steuerschaltkreis 540 geliefert werden und können die digital gefilterten Werte auf den zweiten Teil des CDAC 505b geladen werden.
-
6 zeigt ein Verfahren zum Bereitstellen einer Fehlerkorrektur in einem Analog-Digital-Umsetzer (ADC), wie etwa jenem in 1 gezeigten. Der Abtast-und-Halte-Schaltkreis 102 kann ein erstes analoges Signal (Vin) abtasten und kann einen bei 110 repräsentierten ersten additiven Fehler einführen (Schritt 610). Der ADC 115 kann das abgetastete erste analoge Signal in einen ersten digitalen Wert umsetzen und kann einen bei 135 repräsentierten zweiten additiven Fehler einführen (Schritt 620). Der DAC 125 kann den ersten digitalen Wert in ein zweites analoges Signal umsetzen, das das erste analoge Signal und den ersten und zweiten additiven Fehler beinhalten kann (Schritt 630). Der Abtast-und-Halte-Schaltkreis 102 kann das zweite analoge Signal abtasten und kann einen dritten additiven Fehler einführen (Schritt 640). Der ADC 130 kann das abgetastete zweite analoge Signal in einen zweiten digitalen Wert umsetzen und kann einen vierten additiven Fehler einführen (Schritt 650). Der Summierungsschaltkreis 140 kann ein digitales Fehlerkorrektursignal bereitstellen, das auf der Differenz zwischen dem ersten digitalen Wert und dem zweiten digitalen Wert basiert (Schritt 660).
