DE102014100656B4 - Zeitkontinuierliche Eingangsstufe - Google Patents
Zeitkontinuierliche Eingangsstufe Download PDFInfo
- Publication number
- DE102014100656B4 DE102014100656B4 DE102014100656.9A DE102014100656A DE102014100656B4 DE 102014100656 B4 DE102014100656 B4 DE 102014100656B4 DE 102014100656 A DE102014100656 A DE 102014100656A DE 102014100656 B4 DE102014100656 B4 DE 102014100656B4
- Authority
- DE
- Germany
- Prior art keywords
- dac
- output
- switches
- amplifier
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
- H03M3/35—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement using redundancy
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
- H03M3/376—Prevention or reduction of switching transients, e.g. glitches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/466—Multiplexed conversion systems
- H03M3/468—Interleaved, i.e. using multiple converters or converter parts for one channel, e.g. using Hadamard codes, pi-delta-sigma converters
- H03M3/47—Interleaved, i.e. using multiple converters or converter parts for one channel, e.g. using Hadamard codes, pi-delta-sigma converters using time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
einen ersten Digital-Analog-Wandler (DAW) mit einem ersten DAW-Codeeingang;
einen zweiten DAW mit einem zweiten DAW-Codeeingang;
eine erste Gruppe von Schaltern, die an den Ausgang des ersten DAW gekoppelt sind;
eine zweite Gruppe von Schaltern, die an den Ausgang des zweiten DAW gekoppelt sind;
einen Verstärker, der dafür ausgebildet ist, den Ausgang von entweder dem ersten DAW oder dem zweiten DAW zu empfangen; und
zumindest einen Integrationskondensator, der zwischen einen Ausgang des Verstärkers und einen Eingang des Verstärkers gekoppelt ist;
dadurch gekennzeichnet, dass der erste DAW dafür ausgebildet ist, einen neuen DAW-Code gleichzeitig mit dem Verbinden des Ausgangs des zweiten DAW mit dem Verstärker zu empfangen.
Description
- ALLGEMEINER STAND DER TECHNIK
- Bei einem üblichen zeitkontinuierlichen Sigma-Delta- (continuous time sigma delta, CTSD) Analog-Digital-Wandler (ADW) können Codeübergangsstörimpulse im Rückkopplungs-DAW und Intersymbolstörungen (intersymbol interference, ISI) die Genauigkeit stark beeinträchtigen. Ein Verfahren, das einen zeitkontinuierlichen Sigma-Delta-ADW robust gegenüber ISI und DAW-Störimpulsen macht, wurde in der
US 7,095,345 B2 beschrieben. Gemäß dem beschriebenen Verfahren kann eine Eingangsstufe für einen CTSD-ADW für eine Zeitperiode pro Taktzyklus Eingangswiderstände und einen Rückkopplungs-DAW von Integratoren trennen. Während dieser Zeit kann der DAW mit einem neuen DAW-Eingangscode aktualisiert werden. Auf diese Weise werden Fehler vom DAW nicht an die Integratoren weitergeleitet. Das Trennen des DAW während dieser Zeit kann außerdem auf wirksame Weise einen Nullrückkehr-DAW implementieren, der ISI reduzieren kann. Ein derartiges Trennen des DAW kann jedoch auch Aliasing-Zurückweisung stark reduzieren, die ein wünschenswertes Merkmal üblicher zeitkontinuierlicher ADW ist. -
US 6,639,534 B2 zeigt eine Digital-Analog-Wandlerschaltung mit einem ersten und einem zweiten Digital-Analog-Wandler (DAW). Dabei ist jeweils nur ein Ausgang eines DAW mit einem Ausgangsknoten verbunden. Der zweite Ausgang des ersten DAW ist mit dem ersten Ausgang des zweiten DAW an einem gemeinsamen Knoten verbunden. Der erste Ausgang des ersten DAW ist mit einem ersten Schaltknoten verbunden, und ein zweiter Ausgang des zweiten DAW ist mit einem zweiten Schaltknoten verbunden. Ein erster Schalter verbindet den gemeinsamen Knoten des ersten Schaltknotens als Reaktion auf ein Schaltsignal. Ein zweiter Schalter koppelt den gemeinsamen Knoten an den zweiten Schaltknoten in Reaktion auf ein zweites Schaltsignal. -
US 7,250,886 B1 offenbart einen Sigma-Delta-Modulator. Eine kontinuierliche Integration wird dabei durch ein spezielles Schalten von drei parallel angeordneten Integratoren erzielt. Dabei wird in einem ersten Schritt der Integratorausgang vorgeladen, um nicht ideale Effekte zu unterdrücken, indem der Integrierer entweder mit einer Eingangsspan nung oder mit einer Referenzspannung verbunden wird, in Abhängigkeit davon, ob er in einer nachfolgenden Taktperiode verwendet werden soll. -
US 2004/0004565 A1 -
US 7,095,345 B2 offenbart eine Korrekturschaltung, die das RC-Produkt eines zeitkontinuierlichen Integrators auch bei Variationen von verschiedenen Parametern konstant hält. Im Mittelpunkt steht dabei eine besondere Art der Taktung, um Zwischensymbol-Interferenzen in der Rückkopplungsschleife des DAW zu unterdrücken. Es wird dabei ferner auf die Verwendung einer Referenzfrequenz verzichtet, so dass keine Notwendigkeit besteht, sich auf eine bestimmte Referenzfrequenz festzulegen. - Wie in
1 gezeigt, können übliche zeitkontinuierliche Sigma-Delta-ADW 100 eine Summierungsschaltung 110, einen zeitkontinuierlichen Integrator 120, Integratoren 130, einen Analog-Digital-Wandler (ADW) 140 und einen DAW 160 umfassen. Die Summierungsschaltung 110 kann einen Analogeingang 105 akzeptieren. Der Ausgang der Summierungsschaltung 110 kann mit dem Eingang des zeitkontinuierlichen Integrators 120 verbunden sein. Der Ausgang des zeitkontinuierlichen Integrators 120 kann mit dem Eingang der Integratoren 130 verbunden sein, bei denen es sich um einen oder mehrere Integratoren handeln kann. Weitere Integratoren können auf nachfolgenden Stufen benutzt werden, und diese weiteren Integratoren können zeitkontinuierliche Integratoren oder ein teilweise zeitkontinuierlicher und teilweise geschalteter Kondensator in einer Hybridimplementierung sein. Der Ausgang der Integratoren 130 kann mit den Eingängen des ADW 140 verbunden sein, der ein Einzelbit- oder Mehrfachbit-ADW sein kann, der als Quantisierer dient. Der Ausgang des ADW 140 bildet einen Ausgang 150 und kann ebenfalls in den DAW 160 eingegeben werden. Der Ausgang des DAW 160 kann mit dem negativen Eingang der Summierungsschaltung 110 verbunden sein. Das in1 dargestellte Verfahren kann Nachteilen unterliegen. Beispielsweise können Sigma-Delta-ADW 100 eine schlechte Linearität aufgrund von Störimpulsen im Betrieb des DAW zeigen und können ISI aufweisen, was ihre Leistung beeinträchtigen kann. -
2 zeigt ein zeitkontinuierliches Integrationsverfahren ähnlich demjenigen, das in der oben zitiertenUS-Patentschrift Nr. 7,095,345 offenbart wird. Ein Sigma-Delta-Modulator mit einer zeitkontinuierlichen Eingangsstufe 200 kann einen DAW 205, Eingangswiderstände 217 und 219, Schalter 225, 230 und 235, Kondensatoren 245 und 250 und einen Verstärker 240 umfassen. Im dargestellten Verfahren wird der DAW 205 mithilfe von Schaltern 225 und 235 getrennt, bevor der Eingangs-DAW-Code 210 aktualisiert wird. Der DAW 205 wird erst dann wieder verbunden, wenn er auf einen neuen Code aktualisiert wird. Während der DAW 205 getrennt ist, kann auch der Eingang getrennt sein. Dieses Verfahren kann für erhöhte Jitter-Toleranz, eine geringere Kappengröße und einen größeren Abstimmbereich sorgen. Ein bedeutender Nachteil dieses Verfahrens ist eine Reduzierung des Antialiasing. -
3 zeigt ein Zeitsteuerungsdiagramm 300 im Zusammenhang mit2 . Das Zeitsteuerungsdiagramm 300 stellt einen Haupttaktgeber (master clock, MCLK) 310, INT_CLK 320, INT_CLKB 330 und DAW-CODES 340 dar. Wenn INT_CLK 320 während der Taktperiode T1 350 „high“ ist, wie dargestellt, so ist INT_CLKB 330 „low“. Während der Zeitperiode T2 360 kann ein neuer DAW-Code eingegeben werden. - Wie oben erörtert, kann das im Zusammenhang mit
2 und3 erörterte Verfahren zu reduziertem Antialiasing führen. Es ist bekannt, dass standardmäßige zeitkontinuierliche Sigma-Delta-ADW Aliasing der Signalbandbreite bei Vielfachen der Taktgeberfrequenz zurückweisen, wobei eine Aliasing-Zurückweisung von mehr als 70 dB möglich ist. Das Trennen des Eingangs kann dem Multiplizieren mit einer Quadratwelle entsprechen, die entweder null oder eins sein kann. Die Quadratwelle kann auf der Taktgeberfrequenz liegen und kann alle ihre Harmonischen enthalten. Das Multiplizieren im Zeitbereich entspricht dem Mischen im Frequenzbereich. Das in2 dargestellte Verfahren kann daher Signale auf allen Harmonischen der Taktgeberfrequenz abwärts wandeln und büßt somit den Großteil der zeitkontinuierlichen Antialiasing-Vorteile ein. -
4 zeigt die Aliasing-Zurückweisung, und eine Abschwächung derselben, für das oben in2 beschriebene Verfahren auf der Taktgeberfrequenz, beim Zweifachen der Taktgeberfrequenz und beim Dreifachen der Taktgeberfrequenz. Die Aliasing-Zurückweisung ist in Bezug auf das Verhältnis d des Intervalls, über das der Eingang getrennt bleibt, und der Modulatortaktgeberperiode dargestellt, die beispielsweise T2/(T1+T2) entsprechen kann, unter Bezugnahme auf3 . - Figurenliste
-
-
1 zeigt einen üblichen Sigma-Delta-Modulator mit einer zeitkontinuierlichen Eingangsstufe. -
2 zeigt eine Eingangsintegrationsstufe eines zeitkontinuierlichen Sigma-Delta-Modulators. -
3 zeigt ein Zeitsteuerungsdiagramm für die Eingangsstufe eines zeitkontinuierlichen Sigma-Delta-Modulator-ADW. -
4 ist ein Graph, der die Abschwächung des Antialiasing eines zeitkontinuierlichen Sigma-Delta-Modulator-ADW zeigt. -
5 zeigt eine Eingangsstufe eines zeitkontinuierlichen Sigma-Delta-Modulator-ADW gemäß einer Ausführungsform der vorliegenden Erfindung. -
6 zeigt ein Zeitsteuerungsdiagramm für einen Sigma-Delta-Modulator mit einer zeitkontinuierlichen Eingangsstufe gemäß einer Ausführungsform der vorliegenden Erfindung. -
7 zeigt eine Eingangsstufe eines zeitkontinuierlichen Sigma-Delta-Modulator-ADW gemäß einer Ausführungsform der vorliegenden Erfindung. -
8 zeigt eine Eingangsstufe eines zeitkontinuierlichen Sigma-Delta-Modulator-ADW gemäß einer Ausführungsform der vorliegenden Erfindung. -
9 zeigt ein Zeitsteuerungsdiagramm für einen Sigma-Delta-Modulator mit einer zeitkontinuierlichen Eingangsstufe gemäß einer Ausführungsform der vorliegenden Erfindung. -
10 ist ein Graph, der die Antialiasing-Wirkungen eines Sigma-Delta-Modulators mit einer zeitkontinuierlichen Eingangsstufe gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. - DETAILLIERTE BESCHREIBUNG
- Es ist Aufgabe der vorliegenden Anmeldung, die zeitkontinuierliche Eingangsstufe eines Sigma-Delta-Modulator-ADWs zu verbessern. Diese Aufgabe wird durch die Gegenstände der unabhängigen Ansprüche 1, 8 und 19 gelöst.
- Die vorliegende Erfindung betrifft eine zeitkontinuierliche Eingangsstufe, die mit einem Sigma-Delta-Analog-Digital-Wandler benutzt werden kann. Die zeitkontinuierliche Eingangsstufe kann ISI minimieren oder frei davon sein. Ferner kann die zeitkontinuierliche Eingangsstufe die Zurückweisung von Eingangs-Aliasing um Vielfache einer Taktgeberfrequenz aufrechterhalten. In einer Ausführungsform der vorliegenden Erfindung kann die zeitkontinuierliche Eingangsstufe einen Zerhackungsmechanismus aufweisen, der Offset und 1/f-Rauschen eines Betriebstranskonduktanzverstärkers (operational transconductance amplifier, OTA) zurückweisen kann.
- Ausführungsformen der vorliegenden Erfindung stellen einen Sigma-Delta-Modulator mit einer zeitkontinuierlichen Eingangsstufe bereit. Die zeitkontinuierliche Eingangsstufe kann ein Paar alternierender DAW und Eingangswiderstände benutzen, die den Eingang stets mit einem Integrator verbunden halten. Auf diese Weise kann ein Mischeingang vermieden werden, und das Antialiasing unterliegt nur einer geringfügigen oder keinen Abschwächung.
-
5 zeigt eine Ausführungsform der vorliegenden Erfindung. Ein Sigma-Delta-Modulator mit einer zeitkontinuierlichen Eingangsstufe 500 kann DAW 505 und 540 umfassen. Der DAW 505 kann einen DAW-Codeeingang 515 und der DAW 540 kann einen DAW-Codeeingang 550 aufwiesen. Eingangswiderstände 511, 513, 547 und 549 können jeweils Eingängen 510, 520, 545 und 555 folgen. Eine Reihe von Schaltern 525, 530 und 535 kann benutzt werden, um den DAW 505 zu verbinden und zu trennen. Eine Reihe von Schaltern 560, 565 und 570 kann benutzt werden, um den DAW 540 zu verbinden und zu trennen. Der Ausgang des DAW 505 kann über Schalter 525 und 535 mit dem Eingang des Verstärkers 575 verbunden werden. Der Ausgang des DAW 540 kann über Schalter 560 und 570 mit dem Eingang des Verstärkers 575 verbunden werden. Der Ausgang des Verstärkers 575, der ein OTA sein kann, kann zu Ausgängen 590 und 595 führen, und kann auch einen Eingang für Kondensatoren 580 und 585 bereitstellen. - Das in
5 gezeigte Verfahren kann dazu benutzt werden, die Abschwächung von Antialiasing zu vermeiden, die oben in Zusammenhang mit2 erörtert wurde. Wie gezeigt, verwendet das Verfahren ein Paar DAW, 505 und 540, und Eingangswiderstände 511, 513 bzw. 547, 549, die in alternierenden Phasen arbeiten. Während ein DAW, 505 beispielsweise, mit dem Integrator verbunden ist, kann der andere DAW 540 vom Codeeingang 550 auf einen neuen Code aktualisiert werden. Wenn der DAW 540 mit dem Integrator verbunden ist, kann ebenso der DAW 505 vom Codeeingang 550 auf einen neuen Code aktualisiert werden. Auf diese Weise kann der Eingang stets mit dem Integrator verbunden sein, so dass eine Eingangsvermischung vermieden werden kann und das Antialiasing möglicherweise nicht abgeschwächt wird. Zugleich kann vermieden werden, dass Rückkopplungs-DAW-Übergangsstörimpulse die Ladung stören, die an Integrationskondensatoren 585 und 580 gespeichert ist, da bei jedem DAW Störimpulse auftreten können, während der DAW vom Integrator getrennt ist, und die Störimpulse vom Schalter 565 oder Schalter 530 überbrückt werden können. Schließlich kann ISI vermieden werden, da jeder DAW wirksam einen Nullrückkehrbetrieb implementiert. -
6 zeigt ein Zeitsteuerungsdiagramm für einen Sigma-Delta-Modulator mit einer zeitkontinuierlichen Eingangsstufe gemäß einer Ausführungsform der vorliegenden Erfindung. Wie gezeigt, umfasst das Zeitsteuerungsdiagramm 600 Haupttaktgeber 610, CLK 620, CLKB 630, DAW-Code 640 und DAW-Code 650. Wenn CLK 620 „high“ ist und CLKB 630 „low“ ist, kann der DAW 540 verbunden sein, und der DAW 505 kann beispielsweise über den DAW-Codeeingang 515 mit einem neuen DAW-Code aktualisiert werden. Wenn CLK 620 „low“ ist und CLKB 630 „high“ ist, kann der DAW 505 verbunden sein, und der DAW 540 kann beispielsweise über den DAW-Codeeingang 550 mit einem neuen DAW-Code aktualisiert werden. Auf diese Weise ist der Eingang stets mit dem Integrator verbunden, während neue DAW-Codes benutzt werden können. Die Eingangsvermischung kann vermieden werden, und das Antialiasing wird möglicherweise nicht abgeschwächt. -
7 zeigt eine Ausführungsform der vorliegenden Erfindung. Ein Sigma-Delta-Modulator mit einer zeitkontinuierlichen Eingangsstufe 700 kann DAW 701 und 731 umfassen. Der DAW 701 kann einen DAW-Codeeingang 705 und der DAW 731 kann einen DAW-Codeeingang 735 aufwiesen. Eingangswiderstände 709, 711, 739 und 745 können jeweils Eingängen 703, 707, 733 und 737 folgen. Eine Reihe von Schaltern 713-721 kann benutzt werden, um den DAW 701 zu verbinden und zu trennen. Eine Reihe von Schaltern 743-751 kann benutzt werden, um den DAW 731 zu verbinden und zu trennen. Die Ausgänge 702, 704 des DAW 731 können über Schalter 745-751 mit Kondensatoranschlüssen 723 und 729 und Eingängen 725 und 727 des Verstärkers 771 verbunden sein. Die Ausgänge 706, 708 des DAW 701 können über Schalter 715-721 mit Kondensatoranschlüssen 723 und 729 und Eingängen 725 und 727 des Verstärkers 771 verbunden sein. Der Ausgang des Verstärkers 771, der ein OTA sein kann, kann zu Ausgängen 783 und 785 führen, und kann auch einen Eingang für Kondensatoren 769 und 773 bereitstellen. Der Ausgang des Verstärkers 771 kann in einem Zerhackungsschema derart ausgebildet sein, dass die Schalter 775-781 den Ausgang des Verstärkers 771 steuern. - Das in
6 gezeigte Zeitsteuerungsdiagramm kann gemäß der in7 gezeigten Ausführungsform auch auf einen Sigma-Delta-Modulator mit einer zeitkontinuierlichen Eingangsstufe angewandt werden. Wie gezeigt, umfasst das Zeitsteuerungsdiagramm 600 Haupttaktgeber 610, CLK 620, CLKB 630, DAW-Code 640 und DAW-Code 650. Beispielsweise kann CLK 620 einem DAW, etwa DAW 731, entsprechen, und CLKB kann dem anderen DAW, etwa DAW 701, entsprechen. Wenn CLK 620 „high“ ist und CLKB 630 „low“ ist, kann der DAW 731 verbunden sein, und der DAW 701 kann beispielsweise über den DAW-Codeeingang 705 mit einem neuen DAW-Code aktualisiert werden. Wenn CLK 620 „low“ ist und CLKB 630 „high“ ist, kann der DAW 701 verbunden sein, und der DAW 731 kann beispielsweise über den DAW-Codeeingang 735 mit einem neuen DAW-Code aktualisiert werden. Auf diese Weise ist der Eingang stets mit dem Integrator verbunden, während neue DAW-Codes benutzt werden können. Die Eingangsvermischung kann vermieden werden, und das Antialiasing wird möglicherweise nicht abgeschwächt. - In dem in
7 gezeigten Verfahren können die Schalter, die zum Verbinden der DAW und der zugehörigen Eingangswiderstände dienen, dazu benutzt werden, den Integrator-OTA mit der Haupt-CLK-Rate zu zerhacken. In7 sind die Schalter gemäß der CLKB-high-Phase (CLK low) geschlossen bzw. geöffnet dargestellt. Wenn CLKB „high“ ist, können die OTA-Ausgänge op und om jeweils mit den Integratorausgängen outp und outm verbunden sein. Die OTA-Eingänge ip und im können jeweils mit einem positiven Eingangswiderstand 711 und einem negativen Eingangswiderstand 709 verbunden sein. Sie können auch mit dem DAW 701 und den Rückkopplungskondensatoren 769 und 773 verbunden sein. Wenn CLK „high“ und CLKB „low“ ist, können die OTA-Ausgänge op und om jeweils mit den Integratorausgängen outm und outp verbunden sein. Die OTA-Eingänge ip und im können jeweils mit einem negativen Eingangswiderstand 739 und einem positiven Eingangswiderstand 745 verbunden sein. Sie können auch mit dem DAW 731 und den Rückkopplungskondensatoren 769 und 773 verbunden sein. Daher können die OTA-Eingänge und Ausgänge bei der MCLK-Rate vertauscht werden, wodurch der OTA-Offset bei der MCLK-Rate zerhackt wird. - Wie in
7 gezeigt, können Ausgangszerhackungsschalter zwischen dem Ausgang des OTA und den Integratorausgängen verbunden sein. In einer alternativen Ausführungsform jedoch können die Ausgangszerhackerschalter ins Innere des OTA verlagert sein. Wenn also der OTA aus mehreren Stufen aufgebaut ist, kann nur die erste Stufe des OTA zerhackt werden. - Das in
7 gezeigte Verfahren kann zulassen, dass die OTA-Zerhackung bei der MCLK-Periode = CLK-Periode = CLKB-Periode stattfindet. Es kann erwünscht sein, bei einer niedrigeren Rate zu zerhacken. Das Zerhacken bei einer niedrigeren Rate kann mithilfe zusätzlicher Eingangsschalter erfolgen. Wie in8 gezeigt, ermöglicht eine Gruppe zusätzlicher Eingangsschalter innerhalb der einzelnen Schalter 801 und Schalter 803, dass das Zerhacken bei einer niedrigeren Rate erfolgt, wie im Zeitsteuerungsdiagramm 900 aus9 gezeigt. Beispielsweise zeigt9 ein Zeitsteuerungsdiagramm, das8 entspricht, wobei der OTA beim Zweifachen der MCLK-Periode zerhackt wird. -
10 ist ein Graph, der die Antialiasing-Wirkungen eines standardmäßigen zeitkontinuierlichen Sigma-Delta-Modulators der zweiten Ordnung zeigt, der bei 10 MHz abtastet. Er zeigt, dass die Aliasing-Frequenz im Bereich von 10 MHz-400 kHz bis 10 MHz+400 kHz um 70 dB oder mehr abgeschwächt werden kann. Mithilfe der zeitkontinuierlichen Eingangsstufe gemäß einer Ausführungsform der vorliegenden Erfindung kann diese Aliasing-Zurückweisung erzielt werden. Zugleich kann eine Beeinträchtigung der Linearität durch ISI und DAW-Störimpulse vermieden werden. - Fachleute werden anhand der vorstehenden Beschreibung erkennen, dass die vorliegende Erfindung in unterschiedlichen Formen implementierbar ist und dass die verschiedenen Ausführungsformen allein oder kombiniert implementiert werden können. Obwohl also die Ausführungsformen der vorliegenden Erfindung anhand bestimmter Beispiele derselben beschrieben wurden, ist der wahre Umfang der Ausführungsformen und/oder Verfahren der vorliegenden Erfindung nicht in solcher Weise eingeschränkt, da für einen Fachmann nach der Betrachtung der Zeichnungen, der Beschreibung und der nachfolgenden Ansprüche andere Abwandlungen auf der Hand liegen werden.
Claims (21)
- Zeitkontinuierliche Eingangsstufe, umfassend: einen ersten Digital-Analog-Wandler (DAW) mit einem ersten DAW-Codeeingang; einen zweiten DAW mit einem zweiten DAW-Codeeingang; eine erste Gruppe von Schaltern, die an den Ausgang des ersten DAW gekoppelt sind; eine zweite Gruppe von Schaltern, die an den Ausgang des zweiten DAW gekoppelt sind; einen Verstärker, der dafür ausgebildet ist, den Ausgang von entweder dem ersten DAW oder dem zweiten DAW zu empfangen; und zumindest einen Integrationskondensator, der zwischen einen Ausgang des Verstärkers und einen Eingang des Verstärkers gekoppelt ist; dadurch gekennzeichnet, dass der erste DAW dafür ausgebildet ist, einen neuen DAW-Code gleichzeitig mit dem Verbinden des Ausgangs des zweiten DAW mit dem Verstärker zu empfangen.
- Zeitkontinuierliche Eingangsstufe nach
Anspruch 1 , wobei der Ausgang des ersten DAW mit dem Eingang des Verstärkers auf Grundlage der Konfiguration der ersten Gruppe von Schaltern verbunden ist. - Zeitkontinuierliche Eingangsstufe nach
Anspruch 1 oder2 , wobei der Ausgang des zweiten DAW mit dem Eingang des Verstärkers auf Grundlage der Konfiguration der zweiten Gruppe von Schaltern verbunden ist. - Zeitkontinuierliche Eingangsstufe nach einem der vorhergehenden Ansprüche, wobei der zweite DAW dafür ausgebildet ist, einen neuen DAW-Code zu empfangen, wenn der Ausgang des ersten DAW mit dem Verstärker verbunden ist.
- Zeitkontinuierliche Eingangsstufe nach einem der vorhergehenden Ansprüche, wobei die erste Gruppe von Schaltern auf den Zustand eines ersten Taktgebers anspricht und die zweite Gruppe von Schaltern auf den Zustand eines zweiten Taktgebers anspricht.
- Zeitkontinuierliche Eingangsstufe nach
Anspruch 5 , wobei die erste Gruppe von Schaltern dafür ausgebildet ist, den Ausgang des ersten DAW mit dem Verstärker zu verbinden, wenn der erste Taktgeber sich in einem High-Zustand befindet und der zweite Taktgeber sich in einem Low-Zustand befindet. - Zeitkontinuierliche Eingangsstufe nach
Anspruch 5 oder6 , wobei die zweite Gruppe von Schaltern dafür ausgebildet ist, den Ausgang des zweiten DAW mit dem Verstärker zu verbinden, wenn der erste Taktgeber sich in einem Low-Zustand befindet und der zweite Taktgeber sich in einem High-Zustand befindet. - Zeitkontinuierliche Eingangsstufe, umfassend: einen ersten Digital-Analog-Wandler (DAW) mit einem ersten DAW-Codeeingang; einen zweiten DAW mit einem zweiten DAW-Codeeingang; ein erstes Paar Eingänge, die jeweils an einen jeweiligen Eingangswiderstand gekoppelt sind; ein zweites Paar Eingänge, die jeweils an einen jeweiligen Eingangswiderstand gekoppelt sind; eine erste Gruppe von Schaltern, die an den Ausgang des ersten DAW gekoppelt sind; eine zweite Gruppe von Schaltern, die an den Ausgang des zweiten DAW gekoppelt sind; und einen Verstärker, der dafür ausgebildet ist, den Ausgang von entweder dem ersten DAW oder dem zweiten DAW zu empfangen; und eine dritte Gruppe von Schaltern, die dafür ausgebildet sind, einen Ausgang des Verstärkers mit einem Integratorausgang zu verbinden, wobei der erste DAW dafür ausgebildet ist, einen neuen DAW-Code gleichzeitig mit dem Verbinden des Ausgangs des zweiten DAW mit dem Verstärker zu empfangen.
- Zeitkontinuierliche Eingangsstufe nach
Anspruch 8 , wobei die dritte Gruppe von Schaltern zwischen dem Ausgang des Verstärkers und dem Integratorausgang angeordnet ist. - Zeitkontinuierliche Eingangsstufe nach
Anspruch 8 , wobei die dritte Gruppe von Schaltern im Verstärker angeordnet ist. - Zeitkontinuierliche Eingangsstufe nach einem der
Ansprüche 8 bis10 , wobei der Ausgang des ersten DAW mit dem Eingang des Verstärkers auf Grundlage der Konfiguration der ersten Gruppe von Schaltern verbunden ist. - Zeitkontinuierliche Eingangsstufe nach einem der
Ansprüche 8 bis11 , wobei der Ausgang des zweiten DAW mit dem Eingang des Verstärkers auf Grundlage der Konfiguration der zweiten Gruppe von Schaltern verbunden ist. - Zeitkontinuierliche Eingangsstufe nach einem der
Ansprüche 8 bis12 , wobei der erste DAW dafür ausgebildet ist, einen neuen DAW-Code zu empfangen, wenn der Ausgang des zweiten DAW mit dem Verstärker verbunden ist. - Zeitkontinuierliche Eingangsstufe nach einem der
Ansprüche 8 bis13 , wobei der zweite DAW dafür ausgebildet ist, einen neuen DAW-Code zu empfangen, wenn der Ausgang des ersten DAW mit dem Verstärker verbunden ist. - Zeitkontinuierliche Eingangsstufe nach einem der
Ansprüche 8 bis14 , wobei die erste Gruppe von Schaltern auf den Zustand eines ersten Taktgebers anspricht, die zweite Gruppe von Schaltern auf den Zustand eines zweiten Taktgebers anspricht, eine erste Untergruppe der dritten Gruppe von Schaltern auf den Zustand des ersten Taktgebers anspricht und eine zweite Untergruppe der dritten Gruppe von Schaltern auf den Zustand des zweiten Taktgebers anspricht. - Zeitkontinuierliche Eingangsstufe nach
Anspruch 15 , wobei die erste Gruppe von Schaltern dafür ausgebildet ist, den Ausgang des ersten DAW mit dem Verstärker zu verbinden, wenn der erste Taktgeber sich in einem High-Zustand befindet und der zweite Taktgeber sich in einem Low-Zustand befindet. - Zeitkontinuierliche Eingangsstufe nach
Anspruch 15 oder16 , wobei die zweite Gruppe von Schaltern dafür ausgebildet ist, den Ausgang des zweiten DAW mit dem Verstärker zu verbinden, wenn der erste Taktgeber sich in einem Low-Zustand befindet und der zweite Taktgeber sich in einem High-Zustand befindet. - Zeitkontinuierliche Eingangsstufe nach einem der
Ansprüche 15 bis17 , wobei die dritte Gruppe von Schaltern dafür ausgebildet ist, auf Grundlage des Zustands des ersten Taktgebers und des zweiten Taktgebers den Ausgang des Verstärkers mit dem Integratorausgang zu verbinden. - Verfahren für zeitkontinuierlichen Eingang, wobei das Verfahren Folgendes umfasst: Bestimmen, dass ein erstes Taktgebersignal von einem Taktgeber sich in einem High-Zustand befindet; Aktivieren einer ersten Gruppe von Schaltern auf Grundlage der Bestimmung, dass das erste Taktgebersignal sich in einem High-Zustand befindet; Empfangen eines neuen DAW-Codes an einem ersten DAW, wenn die erste Gruppe von Schaltern aktiviert wird; Bestimmen, dass ein zweites Taktgebersignal von dem Taktgeber sich in einem High-Zustand befindet; Aktivieren einer zweiten Gruppe von Schaltern auf Grundlage der Bestimmung, dass das zweite Taktgebersignal sich in einem High-Zustand befindet; und Empfangen eines neuen DAW-Codes an einem zweiten DAW, wenn die zweite Gruppe von Schaltern aktiviert wird; Empfangen, an einem Eingang eines Verstärkers, des Ausgangs von entweder dem ersten DAW oder dem zweiten DAW basierend auf einer Konfiguration der ersten Gruppe von Schaltern und der zweiten Gruppe von Schaltern; und Erzeugen eines integrierten Ausgangs an dem Ausgang eines Integrationskondensators, der zwischen dem Eingang und einem Ausgang des Verstärkers gekoppelt ist.
- Verfahren nach
Anspruch 19 , ferner umfassend: Zerhacken eines Verstärkereingangs und -ausgangs mithilfe einer dritten Gruppe von Schaltern auf Grundlage des Zustands des dritten Satzes von Schaltern, wobei das Zerhacken bei einer Rate stattfindet, die ein Vielfaches einer Frequenz des Taktgebers ist. - Verfahren nach
Anspruch 19 oder20 , ferner umfassend: Zerhacken eines Verstärkereingangs und -ausgangs mithilfe einer dritten Gruppe von Schaltern auf Grundlage des Zustands der dritten Gruppe von Schaltern, wobei das Zerhacken bei einer Rate stattfindet, die niedriger als eine Frequenz des Taktgebers ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/747,241 US8779958B1 (en) | 2013-01-22 | 2013-01-22 | Continuous time input stage |
US13/747,241 | 2013-01-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102014100656A1 DE102014100656A1 (de) | 2014-07-24 |
DE102014100656B4 true DE102014100656B4 (de) | 2022-10-06 |
Family
ID=51064604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102014100656.9A Active DE102014100656B4 (de) | 2013-01-22 | 2014-01-21 | Zeitkontinuierliche Eingangsstufe |
Country Status (3)
Country | Link |
---|---|
US (1) | US8779958B1 (de) |
CN (1) | CN103944574B (de) |
DE (1) | DE102014100656B4 (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9367385B2 (en) | 2013-03-12 | 2016-06-14 | Marvell World Trade Ltd. | High speed serial data receiver architecture with dual error comparators |
US9350331B2 (en) * | 2013-03-14 | 2016-05-24 | Marvell World Trade Ltd. | High speed latch with over voltage protection and integrated summing nodes |
US9484877B2 (en) * | 2014-08-25 | 2016-11-01 | Mediatek Inc. | Resonating device with single operational amplifier |
US10224951B2 (en) | 2016-01-08 | 2019-03-05 | Analog Devices Global | Configurable input range for continuous-time sigma delta modulators |
US11005492B2 (en) * | 2018-12-31 | 2021-05-11 | Tektronix, Inc. | Dual output signal paths for signal source channels to optimize for bandwidth and amplitude range |
US11444635B2 (en) * | 2020-10-02 | 2022-09-13 | Texas Instruments Incorporated | Delta sigma modulator |
US11251807B1 (en) | 2020-11-10 | 2022-02-15 | Analog Devices International Unlimited Company | Wide bandwidth ADC with inherent anti-aliasing and high DC precision |
US11967972B2 (en) * | 2022-05-03 | 2024-04-23 | Analog Devices International Unlimited Company | Spread spectrum chopping for sigma delta modulators |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6639534B2 (en) | 2002-02-14 | 2003-10-28 | Silicon Laboratories, Inc. | Digital-to-analog converter switching circuitry |
US20040004565A1 (en) | 2002-07-08 | 2004-01-08 | Cirrus Logic, Inc. | Delta-sigma modulation circuits and methods utilizing multiple noise attenuation bands and data converters using the same |
US7095345B2 (en) | 2004-06-29 | 2006-08-22 | Analog Devices, Inc. | Hybrid tuning circuit for continuous-time sigma-delta analog-to-digital converter |
US7250886B1 (en) | 2006-03-20 | 2007-07-31 | Dialog Semiconductor Gmbh | Sigma-delta modulator |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4978959A (en) * | 1987-10-08 | 1990-12-18 | University Of Toronto Innovations Foundation | Analog to digital converter, a digital to analog converter and an operational amplifier therefor |
DE19702280A1 (de) * | 1997-01-23 | 1998-07-30 | Bosch Gmbh Robert | Verfahren zur Regelung der Leistungsverstärkung |
US6061010A (en) | 1997-09-25 | 2000-05-09 | Analog Devices, Inc. | Dual return-to-zero pulse encoding in a DAC output stage |
DE10309877A1 (de) * | 2003-03-06 | 2004-09-16 | Infineon Technologies Ag | Transimpedanzverstärker mit hoher Verstärkungsbandbreite zum Konvertieren eines DAC-Ausgangsstroms |
US7277035B1 (en) * | 2005-10-24 | 2007-10-02 | Cirrus Logic, Inc. | Method and apparatus for reducing noise in a digital-to-analog converter (DAC) having a chopper output stage |
US7362251B2 (en) * | 2006-05-18 | 2008-04-22 | Broadcom Corporation | Method and system for digital to analog conversion for power amplifier driver amplitude modulation |
CN102386929B (zh) * | 2011-09-22 | 2013-11-13 | 北京大学 | Sigma-Delta调制器及包括该调制器的Sigma-Delta模数转换器 |
-
2013
- 2013-01-22 US US13/747,241 patent/US8779958B1/en active Active
-
2014
- 2014-01-21 DE DE102014100656.9A patent/DE102014100656B4/de active Active
- 2014-01-22 CN CN201410028848.5A patent/CN103944574B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6639534B2 (en) | 2002-02-14 | 2003-10-28 | Silicon Laboratories, Inc. | Digital-to-analog converter switching circuitry |
US20040004565A1 (en) | 2002-07-08 | 2004-01-08 | Cirrus Logic, Inc. | Delta-sigma modulation circuits and methods utilizing multiple noise attenuation bands and data converters using the same |
US7095345B2 (en) | 2004-06-29 | 2006-08-22 | Analog Devices, Inc. | Hybrid tuning circuit for continuous-time sigma-delta analog-to-digital converter |
US7250886B1 (en) | 2006-03-20 | 2007-07-31 | Dialog Semiconductor Gmbh | Sigma-delta modulator |
Also Published As
Publication number | Publication date |
---|---|
DE102014100656A1 (de) | 2014-07-24 |
US8779958B1 (en) | 2014-07-15 |
CN103944574B (zh) | 2017-07-11 |
CN103944574A (zh) | 2014-07-23 |
US20140203957A1 (en) | 2014-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102014100656B4 (de) | Zeitkontinuierliche Eingangsstufe | |
DE102016119246B4 (de) | Rauscharme Präzisionseingangsstufe für Analog-Digital-Wandler | |
DE102013211557B4 (de) | System und verfahren für eine schaltung mit geschalteten kondensatoren | |
DE112012000529B4 (de) | Direkte Rückkopplung für zeitkontinuierliche überabgetastete Wandler | |
DE112012000519B4 (de) | Zeitkontinuierlicher überabgetasteter Wandler mit passivem Filter | |
DE102008059160B4 (de) | Digital-Analog-Wandler und Integrator mit Doppelabtastung | |
DE4218533C2 (de) | Schaltkondensator-Schaltkreis | |
EP2936201B1 (de) | Vorrichtung zur bestimmung einer eigenschaft eines uebertragungskanals zwischen einem sender und einem empfaenger | |
DE60212940T2 (de) | Vergleich dynamischer elemente in a/d-umsetzern | |
DE202015009602U1 (de) | LC-Gitter-Verzögerungsleitung für schnelle ADW-Anwendungen | |
DE19732840A1 (de) | Pipeline-Analog-Digital-Wandler | |
DE3531870C2 (de) | ||
DE10341063B4 (de) | Vorwärtsverstärkende Filterschaltung | |
DE102019112542B4 (de) | Reservoirkondensator-basierter analog-digital-wandler | |
DE102014114540A1 (de) | Verfahren und einrichtung zum verringern von kondensatorinduzierter isi in dacs | |
EP4118746A1 (de) | Schaltung zum betreiben eines kapazitiven sensors sowie zugehörige sensorvorrichtung | |
DE102017130462A1 (de) | System und Verfahren zum Betreiben einer Schaltung mit geschaltetem Kondensator, Schaltung mit geschaltetem Kondensator und integrierte Schaltung | |
DE69421977T2 (de) | Ausgangsfilter für einen Überabtastungs-Digital zu Analog-Konverter | |
DE102016117464A1 (de) | Analog-Digital-Wandlung mit analoger Filterung | |
DE102004022572A1 (de) | Integratorschaltung | |
DE112013000937T5 (de) | Verfahren und Gerät zur Trennung des Referenzstroms vom Eingangssignal in einem SIGMA- DELTA-Umsetzer | |
EP0461282B1 (de) | Überabtastender Analog-Digital-Umsetzer mit Rauschfilterung in Switched-Capacitor-Technik | |
DE112014000418B4 (de) | Analog-zu-Digital-Umwandlung mit sukzessiver Nährung und Verstärkungssteuerung für Empfangsteile | |
DE102018108128A1 (de) | Doppeleingangs-Analog-Digital-Wandler für eine verbesserte Empfängerverstärkungssteuerung | |
DE102022119660A1 (de) | Rauscharme hochgenaue sigle-ended-eingangsstufe für einen zetkontinuierlichen sigma/delta-analog/digital-umsetzer (ctsd-adc) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R082 | Change of representative |
Representative=s name: WITTE, WELLER & PARTNER PATENTANWAELTE MBB, DE |
|
R081 | Change of applicant/patentee |
Owner name: ANALOG DEVICES GLOBAL, BM Free format text: FORMER OWNER: ANALOG DEVICES TECHNOLOGY, HAMILTON, BM Effective date: 20150209 |
|
R082 | Change of representative |
Representative=s name: WITTE, WELLER & PARTNER PATENTANWAELTE MBB, DE Effective date: 20150209 |
|
R016 | Response to examination communication | ||
R081 | Change of applicant/patentee |
Owner name: ANALOG DEVICES INTERNATIONAL UNLIMITED COMPANY, IE Free format text: FORMER OWNER: ANALOG DEVICES GLOBAL, HAMILTON, BM Owner name: ANALOG DEVICES GLOBAL UNLIMITED COMPANY, BM Free format text: FORMER OWNER: ANALOG DEVICES GLOBAL, HAMILTON, BM |
|
R082 | Change of representative |
Representative=s name: WITHERS & ROGERS LLP, DE Representative=s name: WITTE, WELLER & PARTNER PATENTANWAELTE MBB, DE |
|
R081 | Change of applicant/patentee |
Owner name: ANALOG DEVICES INTERNATIONAL UNLIMITED COMPANY, IE Free format text: FORMER OWNER: ANALOG DEVICES GLOBAL UNLIMITED COMPANY, HAMILTON, BM |
|
R082 | Change of representative |
Representative=s name: WITHERS & ROGERS LLP, DE Representative=s name: WITTE, WELLER & PARTNER PATENTANWAELTE MBB, DE |
|
R082 | Change of representative |
Representative=s name: WITHERS & ROGERS LLP, DE |
|
R018 | Grant decision by examination section/examining division | ||
R130 | Divisional application to |
Ref document number: 102014020108 Country of ref document: DE |
|
R020 | Patent grant now final |