DE102004034606A1

DE102004034606A1 - Elektronische Testschaltung für einen integrierten Schaltkreis sowie Verfahren zum Prüfen der Treiberstärke und zum Prüfen der Eingangsempfindlichkeit eines Empfängers des integrierten Schaltkreises

Info

Publication number: DE102004034606A1
Application number: DE102004034606A
Authority: DE
Inventors: Heinz Dr. Mattes; Sebastian Dr. Sattler
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2004-07-16
Filing date: 2004-07-16
Publication date: 2006-02-09
Anticipated expiration: 2024-07-17
Also published as: US20070176807A1; DE102004034606B4; US7471220B2; WO2006007812A1

Abstract

Die elektronische Testschaltung für einen zu testenden integrierten Schaltkreis weist einen Eingang zum Empfang eines analogen Datenstroms (23), einen programmierbaren digitalen Leitungsemulator (TPE¶1¶) zum Nachbilden von Eigenschaften einer Übertragungsstrecke sowie einen Ausgang zum Aussenden eines analogen Datenstroms (24) mit einem durch den programmierbaren digitalen Leitungsemulator (TPE¶1¶) einstellbaren Signal-Rauschverhältnis auf.

Description

Elektronische Testschaltung für einen integrierten Schaltkreis sowie Verfahren zum Prüfen der Treiberstärke und zum Prüfen der Eingangsempfindlichkeit eines Empfängers des integrierten Schaltkreises
Die Erfindung betrifft eine elektronische Testschaltung für einen integrierten Schaltkreis, ein Verfahren zum Prüfen der Treiberstärke eines integrierten Schaltkreises sowie ein Verfahren zum Prüfen der Eingangsempfindlichkeit eines Empfängers eines integrierten Schaltkreises.
Transceiverbausteine verfügen über einen Sender bzw. Treiber und über einen Empfänger. Solche Transceiverbausteine werden zunächst in der Charakterisierungsphase aufwändigen und zeitintensiven Messungen unterzogen, anhand derer festgestellt werden kann, ob sie die vorgegebene Spezifikation erfüllen. Wenn ein Transceiverbaustein die Charakterisierungsphase erfolgreich durchlaufen hat, so bedeutet dies, dass keine durch den Schaltungsentwurf bedingten Fehler vorliegen und dass die Transceiverbausteine demgemäß innerhalb der vorgegebenen Spezifikationen liegen.
In der Produktionsphase dieser Transceiverbausteine ist es häufig nicht möglich, die Einhaltung der Spezifikationsparameter durch die Transceiverbausteine zu überprüfen, denn diese Tests sind sehr zeitaufwändig und benötigen sehr teure Testerausstattungen, sodass aus Kosten- und Effizienzgründen häufig auf einem produktionsbegleitenden Test von Transceiverbausteinen ver zichtet wird. Beispiele für solche Testverfahren sind in M.F. Toner, G.W. Roberts, "A BIST Scheme for a SNR, Gain Tracking and Frequency Response Test of a Sigma-Delta ADC", IEEE Trans. Circ. Syst. II, vol. 42, pp. 1-15, 1995 und K. Arabi, B. Kaminska, "Oscillation Built-in Self-test (OBIST) Scheme for Functional and Structural Testing of Analog and Mixed-Signal Integrated Circuits", IEEE Design & Test of Computers, 1996 gegeben. Daher kann nicht ausgeschlossen werden, dass beim Produktionsprozess durch das Zusammentreffen ungünstiger Schwankungen in den Prozessparametern einzelne Transceiverbausteine oder sogar ganze Lose die vorgegebenen Spezifikationen verletzen und daher unbrauchbar werden.
Die JP 03-169127 zeigt eine Kompensationsschaltung für einen Transceiver, bei der Teile des gesendeten Signals vom empfangenen Signal abgezogen werden. Diese Schaltung ist nicht als Testschaltung für einen integrierten Schaltkreis geeignet.
Es ist Aufgabe der Erfindung, eine elektronische Testschaltung sowie Testverfahren anzugeben, mit denen der Zeitaufwand und die Testerausstattung reduziert werden können und mit denen es daher ermöglicht wird, integrierte Schaltkreise zeit- und kostensparend, insbesondere auch im produktionsbegleitenden Test überprüfen zu können.
Diese Aufgabe wird durch den Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den jeweiligen Unteransprüchen.
Gemäß der Erfindung wird eine elektronische Testschaltung für einen zu testenden integrierten Schaltkreis, insbesondere für einen Transceiver vorgesehen, der einen Eingang zum Empfang eines insbesondere verstärkten analogen Datenstroms, einen programmierbaren digitalen Leitungsemulator zum Nachbilden von Eigenschaften einer Übertragungsstrecke sowie einen Ausgang zum Aussenden eines analogen Datenstroms mit einem durch den programmierbaren digitalen Leitungsemulator einstellbaren Signal-Rauschverhältnis aufweist.
Ein Grundgedanke der vorliegenden Erfindung liegt nämlich darin, einen programmierbaren Digitalbaustein in einen Loop-Back-Pfad eines zu testenden integrierten Schaltkreises einzufügen, der in der Lage ist, gezielt die Eigenschaften einer beliebigen Übertragungsstrecke, bspw. einer Verbindungsleitung oder eines RLC-Netzwerks nachzubilden. Dieser als programmierbarer digitaler Leitungsemulator ausgebildete programmierbare Digitalbaustein ist in der Lage, einen empfangenen analogen Datenstrom gezielt zu verzerren bzw. zu formen und somit die Signalqualität des ausgesendeten und an einem Dateneingang des zu testenden integrierten Schaltkreises anliegenden Signals individuell einzustellen. Dadurch kann geprüft werden, ob mit einem derart verzerrten Datenstrom eine noch zulässige Bitfehlerrate in dem zu testenden integrierten Schaltkreis erreicht wird. Mit solchen Verzerrungen lassen sich Tests erzeugen, die dem Einsatz in realen Übertragungsstrecken sehr nahe kommen.
Gemäß einem weiteren Grundgedanken der Erfindung können mit der elektronischen Testschaltung Mixed-Signal-Bausteine, die im Gegensatz zu rein digitalen elektronischen Bauteilen auch über analoge Ein- und Ausgänge verfügen, parametrisch getestet werden, ohne dass teure Mixed-Signal-Tester eingesetzt werden müssen. Dadurch können die Testkosten beträchtlich gesenkt werden.
Die analogen Ein- und Ausgänge sind in der Regel durch Parametersätze in Datenblättern spezifiziert.
Gemäß einer ersten Ausführungsform der elektronischen Testschaltung weist der programmierbare digitale Leitungsemulator ein digitales Filter auf, das von einem digitalen oder digitalisierten Datenstrom durchlaufen wird. Die Koeffizienten des digitalen Filters können dabei von einem Benutzer so gewählt werden, dass der von dem digitalen Filter in einen digitalen Datenstrom verarbeitete Datenstrom die gewünschten Eigenschaften aufweist. Durch Einsatz eines derartigen digitalen Filters kann eine Vielzahl von verschiedenen Übertragungsstrecken präzise und einfach nachgebildet werden.
Gemäß einer weiteren vorteilhaften Ausgestaltung der elektronischen Testschaltung sind weiterhin ein Koeffizientenspeicher und eine programmierbare digitale Schnittstelle vorgesehen, mittels derer das digitale Filter benutzerdefiniert einstellbar ist. Das digitale Filter wird über den Koeffizientenspeicher programmiert, wobei die Koeffizienten und die Architektur des Filters die Übertragungsfunktion bestimmen. Die programmierbare digitale Schnittstelle kann dabei mit einem als Computersystem vorliegenden Tester verbunden sein, wobei zwischen der programmierbaren digitalen Schnittstelle und dem Tester ein Datenaustausch von Filterkoeffizienten sowie von Steuer- und Statusdaten möglich ist. Dadurch ergibt sich eine benutzerfreundliche, flexible und auch während des Produktionstests mögliche Anpassung und Einstellung der Testparameter.
Um das digitale Filter mit einem zu testenden integrierten Schaltkreis betreiben zu können, der analoge Datenströme aus- sendet und empfängt, kann der Leitungsemulator einen Analog-Digital-Wandler vor dem digitalen Filter und einen Digital-Analog-Wandler nach dem digitalen Filter aufweisen. An die Auflösungen des AD-Wandlers und des DA-Wandlers sind dabei nur geringe Anforderungen zu stellen, mit der Folge, dass solche Wandler sehr kostengünstig in den Leitungsemulator integriert werden können.
Wenn der programmierbare digitale Leitungsemulator ferner einen hinter dem DA-Wandler angeordneten analogen Tiefpassfilter zum Verarbeiten des empfangenen analogen Datenstroms in einen tiefpassgefilterten analogen Ausgangsdatenstrom aufweist, so wird der analoge Datenstrom, der aufgrund der geringen Auflösung des DA-Wandlers noch störende Stufen enthalten kann, vorteilhafterweise geglättet. Der analoge Datenstrom am Ausgang des analogen Tiefpassfilters hat dann die gleichen Eigenschaften, wie ein Datenstrom, der eine Verbindungsleitung oder ein RLC-Netzwerk mit den gleichen Filterkoeffizienten durchlaufen hätte. Dadurch können beliebige Verbindungsleitungen und RLC-Netzwerke präzise und einfach nachgebildet werden.
Transceiver können mit der erfindungsgemäßen elektronischen Testschaltung vorteilhaft getestet werden, wenn deren Treiber mit dem Eingang des RD-Wandlers und deren Empfänger mit dem Ausgang des analogen Tiefpassfilters verbunden sind.
Dadurch ist es möglich, Transceiver, insbesondere deren analoge Parameter auch produktionsbegleitend zu überprüfen, ohne dass die in der Charakterisierungsphase zum Einsatz kommenden Tests, bspw. die Messung eines Augendiagramms, die eine sehr präzise und teure Messapparatur erfordern und außerordentlich zeitauf wändig sind, durchgeführt zu werden brauchen. Transceiver sind nämlich unter anderem durch analoge Parameter spezifiziert. Typische analoge Parameter für den Treiber eines Transceivers sind bspw. die Treiberstärke,die Ausgangsleistung, die Flankensteilheit, das Passverhältnis und der Jitter. Der Empfänger des Transceivers wird bspw. durch seine Eingangsempfindlichkeit, seine Eingangsdynamik und seiner Jittertoleranz spezifiziert.
Wenn nach dem Digital-Analog-Wandler oder nach dem analogen Tiefpassfilter ein programmierbarer Verstärker in den analogen Signalpfad der elektronischen Testschaltung integriert ist, so können durch Verändern der Parameter des digitalen Filters und durch Verändern der Verstärkung des programmierbaren Verstärkers verschiedene Parameter gesetzt werden, wodurch die Überprüfung des zu testenden integrierten Schaltkreis, insbesondere die Eingangsempfindlichkeit seines Empfängers weiter verbessert wird. Dieser programmierbare Verstärker kann entweder vom Digital-Analog-Wandler umfasst sein oder als zusätzliche Komponente nach dem Digital-Analog-Wandler oder nach dem analogen Tiefpassfilter vorliegen.
Die Erfindung betrifft auch einen integrierten Testschaltkreis, auf dem die vorstehend beschriebene elektronische Testschaltung mit dem digitalen Filter, mit dem Koeffizientenspeicher und mit der programmierbaren digitalen Schnittstelle monolithisch integriert ist. Die elektronische Testschaltung kann dementsprechend besonders komprimiert auf einem integrierten Testschaltkreis zusammengefasst werden. Zusätzlich zu dem digitalen Filter, zu dem Koeffizientenspeicher und zu der programmierbaren digitalen Schnittstelle können auch der AD-Wandler und der DA- Wandler auf demselben integrierten Testschaltkreis aufgebracht werden, wodurch sich eine besonders platzsparende Singlechip-Lösung ergibt. Mit einem derartig ausgebildeten integrierten Testschaltkreis kann die erfindungsgemäße elektronische Testschaltung entweder mit diskreten Komponenten oder mit einer Singlechip-Lösung als externer Testaufbau, bspw. auf dem Loadboard realisiert werden.
Die Erfindung betrifft auch einen beliebigen integrierten Schaltkreis, insbesondere einen Transceiver, der eine vorstehend beschriebene elektronische Testschaltung aufweist. Dabei ist die elektronische Testschaltung auf diesem integrierten Schaltkreis monolithisch integriert und zusätzlich zu der eigentlichen Schaltung des integrierten Schaltkreises als eingebauter Selbsttest bzw. als Build In Self Test BIST ausgebildet. Dabei können der AD-Wandler, der DA-Wandler, sowie der analoge Tiefpassfilter der elektronischen Testschaltung entfallen, denn die elektronische Testschaltung ist in diesem Fall in dem digitalen Signalweg des integrierten Schaltkreises eingebracht. Mit dieser kostengünstigen Onchip-Lösung können die höchstmöglichen Datenraten erzielt werden. Sie eignet sich auch zum Einsatz in Hochgeschwindigkeits-Schnittstellen bzw. High speed Interfaces. Auf dem Loadboard, auf dem der zu testende integrierte Schaltkreis beim Test aufgesetzt wird, muss dann lediglich noch die direkte Verbindung zwischen dem Sender und dem Empfänger des zu testenden integrierten Schaltkreises hergestellt werden. Darüber hinaus sind keine weiteren Bauteile auf dem Loadboard notwendig.
Bei dieser Realisierungsform der elektronischen Testschaltung ist jedoch Voraussetzung, dass die dafür benötigte Chipfläche zur Verfügung steht. Insbesondere bei integrierten Schaltkreisen, bei denen die Schaltfläche lediglich durch die Anzahl der aufzubringenden Anschlusskontakte begrenzt ist, steht in der Regel genügend Chipfläche zur Verfügung.
Gemäß einer vorteilhaften Weiterbildung der Erfindung können das digitale Filter einschließlich des Koeffizientenspeichers und der programmierbaren digitalen Schnittstelle in Form eines Field Programmable Gate Arrays FPGA auf dem Testschaltkreis ausgebildet sein.
Die Erfindung betrifft des weiteren ein Loadboard mit einem oder mehreren Testsockeln zum Testen von integrierten Schaltkreisen bzw. ICs oder zur Aufnahme von Halbleiter-Wafern. Ein solches Loadboard wird von einem Bestückungsautomat mit ICs oder mit Halbleiter-Wafern zur ihrer Überprüfung bestückt und an ein Tester zum Testen von ICs oder von Halbleiter-Wafern angeschlossen. Dabei weist das Loadboard einen vorstehend beschriebenen integrierten Testschaltkreis sowie einen analogen Tiefpassfilter auf.
Die Testschaltung kann auf dem Loadboard durch einen Singlechip-Aufbau, aber auch mit diskreten Komponenten realisiert werden, bei welcher das digitale Filter, der Koeffizientenspeicher und die programmierbare digitale Schnittstelle auf einem gemeinsamen integrierten Testschaltkreis und der AD-Wandler sowie der DA-Wandler auf jeweils separaten integrierten Schaltkreisen ausgebildet sind.
Durch die Gesamtintegration bei einer Singlechiplösung können weit höhere Verarbeitungsgeschwindigkeiten erreicht werden, als dies bei dem diskreten Aufbau der Fall ist. Die absolute Höchstgeschwindigkeit hängt dabei von der verwendeten Technologie ab.
Die erfindungsgemäße elektronische Testschaltung kann auch in die Instrumentierung des verwendeten Testers integriert werden. Auch auf der Testerinstrumentierung kann ein Aufbau mit diskreten Komponenten oder ein Singlechip-Aufbau gewählt werden.
Die vorstehend beschriebene erfindungsgemäße elektronische-Testschaltung kann auf verschiedene Art und Weise realisiert werden. Die unterschiedlichen Ausprägungen der erfindungsgemäßen elektronischen Testschaltung unterscheiden sich einerseits in der Wahl der physikalischen Testebene und andererseits in der Ausprägung mit diskreten Komponenten oder als Singlechip. Abhängig davon, wie viele Elemente der elektronischen Testschaltung in den integrierten Testschaltkreis aufgenommen werden können, lassen sich unterschiedliche Kosteneinsparungen erzielen.
Die Erfindung betrifft weiterhin ein Verfahren zum Prüfen der Treiberstärke eines Treibers eines zu testenden integrierten Schaltkreises, insbesondere eines Transceivers, sowie ein Verfahren zum Prüfen der Eingangsempfindlichkeit eines Empfängers eines solchen integrierten Schaltkreises.
Bei beiden Verfahren wird zunächst eine vorstehend beschriebene integrierte elektronische Testschaltung bereitgestellt, die auf einem integrierten Testschaltkreis, auf einem Loadboard oder auf einer Testerinstrumentierung vorliegt, und mit dem zu testenden integrierten Schaltkreis verbunden oder es wird ein zu testender integrierter Schaltkreis mit einer Onchip-Testschaltung bereitgestellt und mit einem Loadboard verbunden.
Beim Verfahren zum Prüfen der Treiberstärke wird dann der programmierbare digitale Leitungsemulator, insbesondere das digitale Filter, auf ein bestimmtes Lastverhalten eingestellt, indem er über die programmierbare digitale Schnittstelle und über den Koeffizientenspeicher mit den gewünschten Parametern programmiert wird, sodass er die gewünschte Last korrekt nachbildet. Der Treiber muss nämlich in der Lage sein, eine bestimmte Last zu treiben, sodass das resultierende Signal von dem Empfänger noch richtig erkannt wird. Dabei kann es sich um eine Ohmsche Last, um eine kapazitive Last oder um eine Übertragungsleitung handeln.
Dann werden Daten an den Treiber des zu testenden integrierten Schaltkreises angelegt und der analoge Datenstrom durch den Empfänger des zu testenden integrierten Schaltkreises erfasst. Daraus lässt sich die Bitfehlerrate des integrierten Schaltkreises ermitteln. Wird in diesem Betriebszustand eine vorgebbare maximale Bitfehlerrate unterschritten, so ist der Parameter Treiberstärke unter Einbeziehung der Eigenschaften des Empfängers verifiziert. Falls diese vorgebbare maximale Bitfehlerrate überschritten wird, wird der zu testende integrierte Schaltkreis aussortiert.
Bei diesem Verfahren wird gemäß einem reziprokes Netzwerk aus dem vom Empfänger enthaltenen Datenstrom auf die vom Treiber angelegte Treiberstärke rückgeschlossen. Mit diesem Verfahren kann die Treiberstärke eines Treibers eines zu testenden integrierten Schaltkreises einfach und kostengünstig überprüft wer den, ohne dass eine aufwändige analoge Testerausstattung zur Verfügung stehen muss. Die Qualität des analogen Empfangssignals wird während des Tests nicht beobachtet, kann jedoch bei der Erstellung der Testdaten durch Simulation erzeugt und in Form eines Augendiagramms dargestellt werden.
Beim Verfahren zum Prüfen der Eingangsempfindlichkeit eines Empfängers wird nach dem Bereitstellen der Testvorrichtung und des zu testenden integrierten Schaltkreises der programmierbare digitale Leitungsemulator, insbesondere das digitale Filter, derart eingestellt, dass ein digitaler oder digitalisierter Datenstrom in einen digitalen Datenstrom mit einem gewünschten Signal-Rausch-Verhältnis verarbeitet wird. Der Empfänger muss nämlich in der Lage sein, bis zu einem bestimmten Signal-Rausch-Verhältnis das Signal noch richtig zu detektieren. Die gerade noch erkennbare Signalqualität kann dabei bspw. durch eine Worst case-Augenmarke beschrieben werden.
Dann werden Daten an den Treiber des zu testenden integrierten Schaltkreises angelegt, und der analoge Datenstrom wird durch den Empfänger des zu testenden integrierten Schaltkreises erfasst, woraus sich die Bitfehlerrate des integrierten Schaltkreises bestimmen lässt. Wird in diesem Betriebszustand die maximale vorgebbare Bitfehlerrate unterschritten, so ist der Parameter Eingangsempfindlichkeit verifiziert. Falls die vorgebbare maximale Bitfehlerrate überschritten wird, wird der integrierte Schaltkreis aussortiert.
Mit diesem Verfahren kann die Eingangsempfindlichkeit eines Empfängers eines zu testenden integrierten Schaltkreises einfach und kostengünstig überprüft werden, ohne dass eine aufwän dige analoge Testerausstattung zur Verfügung stehen muss. Durch Simulationen kann ein Satz von Filterkoeffizienten für den Leitungsemulator gewonnen werden, sodass das Eingangssignal am Empfänger bei verschiedenen Treiberleistungen das Worstcase-Auge besitzt.
In einer ersten vorteilhaften Ausbildung des erfindungsgemäßen Verfahrens zum Prüfen der Eingangsempfindlichkeit eines Empfängers wird, falls die elektronische Testschaltung über einen programmierbaren Verstärker verfügt, nach dem Einstellen des programmierbaren digitalen Leitungsemulators auch die Verstärkerleistung des programmierbaren Verstärkers eingestellt. Dadurch kann die Eingangsempfindlichkeit des Empfängers besser überprüft werden.
In einer vorteilhaften Weiterbildung der beiden erfindungsgemäßen Verfahren werden die Schritte des Anlegens von Daten an den Treiber und des Erfassens des analogen Datenstroms mehrfach hintereinander ausgeführt, wobei die Treiberleistung sukzessive abgesenkt oder angehoben wird, bis die Bitfehlerrate den vorgegebenen Maximalwert überschreitet. Dabei wird der programmierbare digitale Leitungsemulator während des Tests mit den durch die Simulation gewonnenen Koeffizienten programmiert. Je nach dem, ob man innerhalb oder außerhalb der Worstcase-Augenmarke liegt, erfüllt der Empfänger die Spezifikation oder nicht und wird dementsprechend verifiziert oder aussortiert. Die Verwendung von solchen Augenmarken beim Testen von integrierten Schaltkreisen ist dem Fachmann bekannt und braucht hier nicht weiter erläutert zu werden.
Die erfindungsgemäßen Verfahren können mit einer elektronischen Testschaltung oder mit einem integrierten Schaltkreis, mit einem Loadboard und mit einer Tester-instrumentierung durchgeführt werden, auf denen jeweils eine erfindungsgemäße elektronische Testschaltung vorliegt. Die Einsatzmöglichkeiten sind dementsprechend äußerst vielfältig.
Durch den Einsatz der erfindungsgemäßen Verfahren können eine Vielzahl von Mixed-Signal-Bausteintypen kostengünstig überprüft werden, wobei eine teure analoge Testerquelle entfällt und stattdessen nur noch einige digitale Kanäle zur Programmierung des digitalen Filters benötigt werden.
Mit der Verlagerung der analogen Testerquelle von dem Tester auf das Loadboard oder in den zu testenden integrierten Schaltkreis selbst kann nicht nur der Mixed-Signal-Tester ersetzt werden, sondern es sind auch die Voraussetzungen für einen Multi-Site-Test geschaffen, zumal digitale Testmuster und Stimuli, bspw. Referenzen, leicht an mehrere integrierte Schaltkreise parallel verteilt werden können.
Für integrierte Schaltkreise mit Abtastraten von bis zu 100 MHz ist lediglich eine relativ kostengünstig realisierbare Modifikation des Loadboards notwendig. Dann kann das Verfahren schon für existierende integrierte Schaltkreise eingesetzt werden.
Für integrierte Schaltkreise mit höheren Abtastraten ist eine DFT-Maßnahme auf dem integrierten Schaltkreis erforderlich. Weitere Maßnahmen auf dem Loadboard sind in diesem Fall nicht notwendig.
Typen von integrierten Schaltkreisen, deren Testabdeckung mit dem vorgeschlagenen Verfahren verbessert werden können, sind im niederratigen Bereich angesiedelt, wie bspw. Treiber, Bausteine für Fahrzeugbusse.
Im höherratigen Bereich kann das erfindungsgemäße Verfahren zum Test von High speed Interfaces eingesetzt werden, wie bspw. bei Serial-ATA, Read/Write-Channel oder Advanced Memory Buffer.
Die Erfindung ist in den Zeichnungen anhand von Ausführungsbeispielen näher veranschaulicht.
1 zeigt eine schematische Darstellung einer ersten Testanordnung mit einem ersten Transceiver und mit einem ersten programmierbaren digitalen Emulator,
2 zeigt eine vergrößerte schematische Darstellung des ersten programmierbaren digitalen Emulators aus 1,
3 zeigt eine schematische Darstellung einer zweiten Testanordnung mit einem ersten Loadboard,
4 zeigt eine schematische Darstellung einer dritten Testanordnung mit einem zweiten Loadboard,
5 zeigt eine schematische Darstellung einer vierten Testanordnung mit einem dritten Loadboard, auf dem ein zweiter Transceiver angeordnet ist.
1 zeigt eine erste Testanordnung 1 mit einem zu testenden ersten Transceiver 2 und mit einem ersten programmierbaren digitalen Emulator TPE₁.
Der erste Transceiver 2 umfasst einen ersten Digital-Analog-Wandler DAC₁, einen Treiber bzw. Operationsverstärker TX, einen Empfänger RX, einen ersten Analog-Digital-Wandler ADC₁ sowie weitere hier aus Gründen der besseren Darstellbarkeit nicht gezeigte Elemente. Der Ausgang des Treibers TX ist mit dem Eingang des ersten programmierbaren digitalen Emulators TPE₁, und der Empfänger RX ist mit dessen Ausgang verbunden.
Ein erster digitaler Datenstrom 21 wird von dem ersten DA-Wandler DAC₁ in einen ersten analogen Datenstrom 22 gewandelt, von dem Treiber TX verstärkt und als verstärkter analoger Datenstrom 23 ausgegeben. Dieser verstärkte analoge Datenstrom 23 bildet den Eingang für den ersten programmierbaren digitalen Emulator TPE₁ und wird von diesem in einen gestörten analogen Datenstrom 24 verarbeitet, der an den Empfänger RX weitergegeben wird. Der Empfänger RX verarbeitet diesen gestörten analogen Datenstrom 24 in einem zweiten digitalen Datenstrom 25, der danach von dem ersten AD-Wandler ADC₁ in einen zweiten digitalen Datenstrom 26 verarbeitet wird.
Der verstärkte analoge Datenstrom 23, der erste programmierbare digitale Emulator TPE₁ und der gestörte analoge Datenstrom 24 bilden eine Rückführungsschleife bzw. einen Loop-Back-Pfad, der in der Lage ist, gezielte Eigenschaften einer Übertragungsstrecke, z.B. einer Verbindungsleitung nachzubilden.
2 zeigt eine vergrößerte schematische Darstellung des ersten programmierbaren digitalen Emulators TPE₁.
Auf dem Signalweg zwischen dem verstärkten analogen Datenstrom 23 und dem gestörten analogen Datenstrom 24 sind im ersten pro grammierbaren digitalen Emulator TPE₁ ein zweiter AD-Wandler ADC₂, ein digitales Filter DF, ein zweiter DA-Wandler DAC₂ sowie ein analoger Tiefpassfilter ALPF vorgesehen.
Die Parameter des digitalen Filters DF sind so gewählt, dass ein das digitale Filter DF durchlaufender Datenstrom mit einer definierten Verzerrung beaufschlagt wird, sodass die Eigenschaften einer Übertragungsleitung nachgebildet werden. Das digitale Filter DF steht mit einem Koeffizientenspeicher CM in Verbindung, der über eine programmierbare digitale Schnittstelle PDI individuell programmiert werden kann. Dadurch können Parameter für das digitale Filter DF sowie Steuer- und Statusdaten zwischen dem digitalen Filter DF und einem in 2 nicht gezeigten Tester ausgetauscht werden. Die Auflösung des zweiten AD-Wandlers ADC₂ und des zweiten DA-Wandlers DAC₂ ist gering und bewegt sich in der Größenordnung von 10 bit für eine Abtastrate von 105 Mega samples per second/Msps.
Der verstärkte analoge Datenstrom 23 aus 1 bildet den analogen Eingangsdatenstrom 31, der durch den zweiten AD-Wandler ADC₂ in einen digitalisierten Datenstrom 32 umgewandelt wird. Der digitalisierte Datenstrom 32 durchläuft das digitale Filter DF, wird dort mit einer definierten Verzerrung beaufschlagt und verlässt diesen in Form eines digitalen Datenstroms 33. Der digitale Datenstrom 33 wird danach vom zweiten DA-Wandler DAC₂ in einen analogen Datenstrom 34 umgewandelt, der anschließend vom analogen Tiefpassfilter ALPF in einen geglätteten bzw. tiefpassgefilterten analogen Ausgangsdatenstrom 35 verarbeitet wird.
Der tiefpassgefilterte analoge Ausgangsdatenstrom 35 am Ausgang des ersten programmierbaren digitalen Emulators TPE₁ bildet den gestörten analogen Datenstrom 24 aus 1 und hat die gleichen Eigenschaften wie ein Datenstrom, der eine Übertragungsleitung mit dem gleichen Filterparametern durchlaufen hätte. Somit wird durch den ersten programmierbaren digitalen Emulator TPE₂ eine Übertragungsleitung approximiert, d.h. möglichst exakt nachgebildet.
3 zeigt eine zweite Testanordnung 4 mit einem ersten Loadboard 41.
Auf dem ersten Loadboard 41 ist der erste zu testende Transceiver 2 sowie ein zweiter programmierbarer digitaler Emulator TPE₂ angeordnet. Der erste Transceiver 2 entspricht hinsichtlich seiner Funktion und seines Rufbaus demjenigen aus 1 und ist zusätzlich über digitale Testerkanäle DTC mit einem hier nicht gezeigten üblichen Tester verbunden. Über die digitalen Testerkanäle DTC wird der erste Transceiver 2 mit Daten entsprechenden Signalen gespeist, und Testwerte des ersten Transceivers 2 werden zur Analyse und zum Auswerten an den Tester übertragen.
Bei diesem Ausführungsbeispiel sind die Komponenten des zweiten programmierbaren digitalen Emulators TPE₂ auf drei verschiedenen integrierten Schaltkreisen IC₁, IC₂ und IC₃ ausgebildet. Dies ist nicht unbedingt erforderlich. Der digitale Emulator TPE kann auch auf weniger oder mehr als drei integrierten Schaltkreisen ausgebildet sein.
Der zweite programmierbare digitale Emulator TPE₂ entspricht hinsichtlich seiner Komponenten im wesentlichen dem ersten programmierbaren digitalen Emulator TPE₁, wobei der zweite AD-Wandler ADC₂ auf einem ersten integrierten Schaltkreis IC₁, das digitale Filter DF, der Koeffizientenspeicher CM und die programmierbare digitale Schnittstelle PDI auf einem zweiten integrierten Schaltkreis IC₂, und der zweite DA-Wandler DAC₂ auf einem dritten integrierten Schaltkreis IC₃ ausgebildet sind, und wobei der analoge Tiefpassfilter ALPF z.B. in Form eines RC-Netzwerks RC vorliegt.
Beim zweiten programmierbaren digitalen Emulator TPE₂ ist zusätzlich ein auf dem analogen Signalweg zwischen dem dritten integrierten Schaltkreis IC₃ und dem RC-Netzwerk RC angeordneter programmierbarer Verstärker 42 vorgesehen, der den vom zweiten DA-Wandler DAC₂ erzeugten analogen Datenstrom 34 in einen analogen Datenstrom 341 verstärkt. Der programmierbare Verstärker 42 verfügt über einen in 3 nicht gezeigten digitalen Eingang, über den er programmiert werden kann. Der analoge Eingang des programmierbaren Verstärkers 42 ist mit dem Ausgang des zweiten DA-Wandler DAC₂ und sein analoger Ausgang mit dem Eingang des RC-Netzwerks RC verbunden. Mit dem programmierbaren Verstärker 42 kann die absolute Amplitude des analogen Datenstroms 34 verändert werden, um die Eingangsempfindlichkeit des Empfängers RX zu überprüfen.
Durch Verändern der Parameter des digitalen Filters DF und durch Verändern der Verstärkung des programmierbaren Verstärkers 42 können verschiedene Parameter gesetzt werden, um zu prüfen, bei welcher Eingangsempfindlichkeit die zulässige Bitfehlerrate überschritten wird.
In einem hier nicht gezeigten Ausführungsbeispiel kann der Verstärker 42 auch hinter dem RC-Netzwerk angeordnet sein Die programmierbare digitale Schnittstelle PDI steht über die digitalen Testerkanäle DTC mit dem Tester in Verbindung und kann somit automatisiert programmiert werden.
Mit dem zweiten integrierten Schaltkreis IC₂ kann das Signal-Rausch-Verhältnis verändert werden.
Der zweite AD-Wandler ADC₂ und der zweite DA-Wandler DAC₂ weisen eine Auflösung von 10bit für eine Abtastrate von 105 Msps auf. Sie sind bspw. vom Typ 10bit ADC MAX1180 und 10bit DAC MAX5858. Das digitale Filter DF einschließlich des Koeffizientenspeichers CM und der programmierbaren digitalen Schnittstelle PDI kann durch ein FPGA wie bspw. VIRTEX II-Pro von XILINKS realisiert werden.
Der Ausgang des ersten Transceivers 2 stellt ein analoges Signal mit einer bestimmten Signalform zur Verfügung. Diese Signalform wird durch eine digitale Repräsentation beschrieben, die den digitalen Eingang des ersten Digital-Analog-Wandlers DAC₁ beschreibt.
In einem ersten Ausführungsbeispiel der Erfindung wird die Treiberstärke des Treibers TX des ersten Transceivers 2 getestet. Dabei wird das digitale Filter DF über den Koeffizientenspeicher CM und über die programmierbare digitale Schnittstelle PDI so programmiert, dass es das Verhalten einer Übertragungsleitung nachbildet. Dann werden über die digitalen Testerkanäle DTC definierte Daten an den Treiber TX des ersten Transceivers 2 angelegt und der in Abhängigkeit des vom Empfänger RX empfangenen gestörten analogen Datenstroms 24 erzeugte zweite digitale Datenstrom 26 gemessen. Durch den in 3 nicht gezeigten Tester lässt sich daraufhin die Bitfehlerrate des ersten zu testenden Transceivers 2 bestimmen. Falls diese gemessene Bitfehlerrate eine vorgegebene maximale Bitfehlerrate unterschreitet, ist der Parameter Treiberstärke unter Einbeziehung der Eigenschaften des Empfängers RX verifiziert. Andernfalls ist der erste Transceiver 2 auszusortieren.
In einem weiteren Ausführungsbeispiel der Erfindung wird die Eingangsempfindlichkeit des Empfängers RX des ersten Transceivers 2 überprüft. Dabei wird das digitale Filter DF durch den Koeffizientenspeicher CM und durch die programmierbare digitale Schnittstelle PDI so programmiert, dass der digitalisierte Datenstrom 32 mit einem bestimmten Signal-Rausch-Verhältnis beaufschlagt wird. Dann werden von dem Tester über die digitalen Testerkanäle DTC vordefinierte Daten an den Treiber TX des ersten Transceivers 2 angelegt und der in Abhängigkeit des gestörten analogen Datenstroms 24 erhaltene zweite digitale Datenstrom 26 gemessen. Demgemäß kann durch den Tester die Bitfehlerrate dieses zweiten digitalen Datenstroms 26 bestimmt werden. Unterschreitet die gemessene Bitfehlerrate den vorgegebenen Maximalwert, so werden die letzten Verfahrensschritte wiederholt, wobei durch den Tester jeweils eine geringere Treiberleistung an den Treiber TX angelegt wird.
In einem weiteren hier nicht gezeigten Ausführungsbeispiel wird wie folgt vorgegangen. Durch den Tester wird durch ein Verfahren das Signal/Rauschverhältnis so lange reduziert, bis die ge messene Bitfehlerrate einen vorgegebenen Maximalwert überschreitet.
Wenn eine gemessene Bitfehlerrate den vorgegebenen Maximalwert erstmals überschreitet, wird festgestellt, ob die dabei angelegten Daten innerhalb oder außerhalb einer vorgegebenen Worst case-Augenmarke liegen, ob der Empfänger RX demnach die vorgegebene Spezifikation hinsichtlich seiner Eingangsempfindlichkeit erfüllt oder ob er aussortiert werden muss.
Diese Testverfahren können auch als pseudoparametrische Testverfahren bezeichnet werden.
4 zeigt eine dritte Testanordnung 5 mit einem zweiten Loadboard 51.
Auf dem zweiten Loadboard 51 ist der erste Transceiver 2 und ein weiterer programmierbarer digitaler Emulator ausgebildet, der sich aus dem vierten integrierten Schaltkreis IC₄ und dem RC-Netzwerk RC zusammensetzt. Dabei sind der zweite AD-Wandler ADC₂, das digitale Filter DF, der Koeffizientenspeicher CM, die programmierbare digitale Schnittstelle PDI und der zweite DA-Wandler DAC₂ auf einem gemeinsamen vierten integrierten Schaltkreis IC₄ vorgesehen. Somit befinden sich die Wandler sowie die durch das Field Programmable Gate Array realisierte Logik auf einem gemeinsamen integrierten Schaltkreis IC₄. Durch diese Gesamtintegration können weit höhere Verarbeitungsgeschwindigkeiten erreicht werden, als dies bei dem in 3 gezeigten diskreten Aufbau der Fall ist.
5 zeigt eine vierte Testanordnung 6 mit einem dritten Loadboard 61, auf dem ein zweiter zu testender Transceiver 62 angeordnet ist.
Auf dem zweiten Transceiver 62 ist eine integrierte Selbsttestschaltung BIST monolithisch integriert. Diese Selbsttestschaltung BIST setzt sich aus dem digitalen Filter DF, aus dem Koeffizientenspeicher CM und aus der programmierbaren digitalen Schnittstelle PDI zusammen. Das digitale Filter DF befindet sich in dem internen Signalweg des zweiten Transceivers 62 und zwar derart, dass der Ausgang des digitalen Filters DF mit dem Eingang des zweiten DA-Wandlers DAC₂ verbunden ist. Das digitale Filter DF verarbeitet einen internen digitalen Datenstrom 132 in einen mit einer definierten Verzerrung versehenen internen digitalen Datenstrom 133. Die Verzerrung ist "pulse shaped" bzw. "pulsgeformt" in dem Sinne, dass er eine digitale Repräsentation eines analogen Datenstroms darstellt. Dieser analoge Datenstrom wird so ausgebildet, dass nach dem Durchgang durch den digitalen Filter DF ein recht genauso angenähertes gewünschtes Signal entsteht, also entsprechend den jeweiligen Anforderungen umgeformt. Der zweite Transceiver 62 ist über die digitalen Testerkanäle DTC mit einem hier nicht gezeigten Tester verbunden, über den Daten an den zweiten Transceiver 62 angelegt und Messwerte generiert werden.
Zwischen dem Treiber TX und dem Empfänger RX ist eine direkte Verbindungsleitung 63 auf dem dritten Loadboard 61 vorgesehen. Auf dem dritten Loadboard 61 sind darüber hinaus keine weiteren Bauteile mehr notwendig.
Bei der vierten Testanordnung 6 ist die Einheit zur Leitungsemulation vollständig in den zweiten Transceiver integriert.
Mit dieser on chip-Anordnung des digitalen Leitungsemulators als Selbsttestschaltung BIST können die höchstmöglichen Datenraten erzielt werden, weswegen sich die vierte Testanordnung 6 auch für den Einsatz in High speed interfaces eignet.
Die Erfindung ist auch in den folgenden Merkmalszusammenstellungen verwirklicht.

1. Integrierter Testschaltkreis, auf dem eine erfindungsgemäße elektronische Testschaltung monolithisch integriert ist.
2. Integrierter Testschaltkreis nach Ziffer 1, wobei das digitale Filter (DF), der Koeffizientenspeicher (CM) und die programmierbare digitale Schnittstelle (PDI) in Form eines Field Programmable Gate Array (IC₂) ausgebildet sind.
3. Nadelkarte zum Testen von integrierten Schaltkreisen bzw. ICs, wobei die Nadelkarte einen integrierten Testschaltkreis (IC₂, IC₄) nach Ziffer 1 oder 2 sowie einen analogen Tiefpassfilter (ALPF) aufweist.
4. Nadelkarte nach Ziffer 3, wobei – das digitale Filter (DF), der Koeffizientenspeicher (CM) und die programmierbare digitale Schnittstelle (PDI) auf einem gemeinsamen integrierten Testschaltkreis (IC₂) und – der Analog-Digital-Wandler (ADC₂) sowie der Digital-Analog-Wandler (DAC₂) auf jeweils separaten integrierten Schaltkreisen (IC₁, IC₃) ausgebildet sind.
5. Loadboard zur Aufnahme einer Nadelkarte zum Testen von integrierten Schaltkreisen bzw. ICs und/oder mit einem oder mehreren Testsockeln zum Testen von integrierten Schaltkreisen bzw. ICs und/oder zum Anschluss eines Wandlers an ein Messgerät zum Testen von integrierten Schaltkreisen bzw. ICs, wobei das Loadboard (41, 51, 61) einen integrierten Testschaltkreis (IC₂, IC₄) nach Ziffer 1 oder 2 sowie einen analogen Tiefpassfilter (ALPF) aufweist.
6. Loadboard nach Ziffer 5, wobei – das digitale Filter (DF), der Koeffizientenspeicher (CM) und die programierbare digitale Schnittstelle (PDI) auf einem gemeinsamen integrierten Testschaltkreis (IC₂) und – der Analog-Digital-Wandler (ADC₂) sowie der Digital-Analog-Wandler (DAC₂) auf jeweils separaten integrierten Schaltkreisen (IC₁, IC₃) ausgebildet sind.
7. Messgerät mit Mess-Sensoren, insbesondere für Ströme und Spannungen und mit Instrumenten zur Erzeugung von digitalen, zur Weiterverarbeitung mit einem mit dem Messgerät verbundenen Computersystem bestimmten Signalen aus den gemessenen Werten, insbesondere Strömen und Spannungen, wobei das Messgerät einen integrierten Testschaltkreis (IC₂, IC₄) nach Ziffer 1 oder 2 sowie einen analogen Tiefpassfilter (ALPF) aufweist.
8. Messgerät nach Ziffer 7, wobei – das digitale Filter (DF), der Koeffizientenspeicher (CM) und die programmierbare digitale Schnittstelle (PDI) auf einem gemeinsamen integrierten Testschaltkreis (IC₂) und – der Analog-Digital-Wandler (ADC₂) sowie der Digital-Analog-Wandler (DAC₂) auf jeweils separaten integrierten Schaltkreisen (ICi, IC₃) ausgebildet sind.
9. Computersystem zur Aufnahme von digitalen, von einem Messgerät erzeugten Signalen, wobei das Computersystem einen integrierten Testschaltkreis (IC₂, IC₄) nach Ziffer 1 oder 2 sowie einen analogen Tiefpassfilter (ALPF) aufweist
10. Computersystem nach Ziffer 9, wobei – das digitale Filter (DF), der Koeffizientenspeicher (CM) und die programmierbare digitale Schnittstelle (PDI) auf einem gemeinsamen integrierten Testschaltkreis (IC₂) und – der Analog-Digital-Wandler (ADC₂) sowie der Digital-Analog-Wandler (DAC₂) auf jeweils separaten integrierten Schaltkreisen (ICi, IC₃) ausgebildet sind.
11. Integrierter Schaltkreis, insbesondere Transceiver, der eine erfindungsgemäße elektronische Testschaltung aufweist.

1: erste Testanordnung
2: erster Transceiver
TX: Treiber
RX: Empfänger
ADC₁: erster Analog-Digital-Wandler
DAC₁: erster Digital-Analog-Wandler
21: erster digitaler Datenstrom
22: erster analoger Datenstrom
23: verstärkter analoger Datenstrom
24: gestörter analoger Datenstrom
25: zweiter digitaler Datenstrom
26: zweiter analoger Datenstrom
TPE₁: erster programmierbarer digitaler Emulator
DAC₂: zweiter Digital-Analog-Wandler
ADC₂: zweiter Analog-Digital-Wandler
DF: digitaler Filter
ALPF: analoger Tiefpassfilter
CM: Koeffizientenspeicher
PDI: programmierbare digitale Schnittstelle
31: analoger Eingangsdatenstrom
32: digitalisierter Datenstrom
33: digitaler Datenstrom
34: analoger Datenstrom
35: tiefpassgefilterter analoger Ausgangsdatenstrom
4: zweite Testanordnung
41: erstes Loadboard
TPE₂: zweiter programmierbarer digitaler Emulator
IC₁: erster integrierter Schaltkreis
IC₂: zweiter integrierter Schaltkreis
IC₃: dritter integrierter Schaltkreis
42: programmierbarer Verstärker
341: verstärkter analoger Datenstrom
RC: RC-Netzwerk
DTC: digitale Testerkanäle
5: dritte Testanordnung
51: zweites Loadboard
IC₄: vierter integrierter Schaltkreis
6: vierte Testanordnung
61: drittes Loadboard
62: zweiter Transceiver
BIST: Selbsttestschaltung
63: direkte Verbindungsleitung
132: interner digitaler Datenstrom
133: digitaler Datenstrom

Claims

Elektronische Testschaltung für einen zu testenden integrierten Schaltkreis, insbesondere für einen zu testenden Transceiver, wobei die elektronische Testschaltung die folgenden Merkmale aufweist: – einen Eingang zum Empfang eines analogen Datenstroms (23), – einen programmierbaren digitalen Leitungsemulator (TPE₁, TPE₂) zum Nachbilden von Eigenschaften einer Übertragungsstrecke, – einen Ausgang zum Aussenden eines analogen Datenstroms (24) mit einem durch den programmierbaren digitalen Leitungsemulator (TPE₁, TPE₂) einstellbaren Signal-Rauschverhältnis, wobei Eingang und Ausgang für Testzwecke selektiv mit einem Ausgang bzw. mit einem Eingang eines Senders/Empfängers verbindbar bzw. verbunden sind.
Elektronische Testschaltung nach Anspruch 1, dadurch gekennzeichnet, dass der programmierbare digitale Leitungsemulator (TPE₁, TPE₂) ein digitales Filter (DF) zum Verarbeiten eines digitalen oder digitalisierten Datenstroms (32) in einen digitalen Datenstrom (33) aufweist.
Elektronische Testschaltung nach Anspruch 2, dadurch gekennzeichnet, dass weiterhin ein Koeffizientenspeicher (CM) und eine programmierbare digitale Schnittstelle (PDI) vorgesehen sind, wobei das digitale Filter (DF) mittels des Koeffizientenspeichers (CM) und mittels der programmierbaren digitalen Schnittstelle (PDI) einstellbar ist.
Elektronische Testschaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass der programmierbare digitale Leitungsemulator (TPE₁, TPE₂) weiterhin einen Analog-Digital-Wandler (ADC₂) zum Wandeln eines analogen Eingangsdatenstroms (31) in einen digitalisierten Datenstrom (32) für das digitale Filter (DF) und einen Digital-Analog-Wandler (DAC₂) zum Wandeln eines digitalen Datenstroms (33) des digitalen Filters (DF) in einen analogen Datenstrom (34) aufweist.
Elektronische Testschaltung nach Anspruch 4, dadurch gekennzeichnet, dass der Eingang des Analog-Digital-Wandlers (ADC₂) zum Anschluss an einen Treiber (TX) eines zu testenden Transceivers (2) bestimmt ist.
Elektronische Testschaltung nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass der programmierbare digitale Leitungsemulator (TPE₁, TPE₂) ferner einen analogen Tiefpassfilter (ALPF) zum Verarbeiten des analogen Datenstroms (34) in einen tiefpassgefilterten analogen Ausgangsdatenstrom (35) aufweist.
Elektronische Testschaltung nach Anspruch 6, dadurch gekennzeichnet, dass der Ausgang des analogen Tiefpassfilters (ALPF) zum Anschluss an einen Eingang eines Empfängers (RX) eines zu testenden Transceivers (2) bestimmt ist.
Elektronische Testschaltung nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, dass der Digital-Analog-Wandler (DAC₂) einen programmierbaren Verstärker (42) umfasst.
Elektronische Testschaltung nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, dass nach dem Digital-Analog-Wandler (DAC₂) oder nach dem analogen Tiefpassfilter (ALPF) ein programmierbarer Verstärker (42) vorgesehen ist.
Elektronische Testschaltung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die elektronische Testschaltung auf einem integrierten Testschaltkreis, insbesondere auf einem Transceiver monolithisch integriert ist.
Elektronische Testschaltung nach Anspruch 10, dadurch gekennzeichnet, dass das digitale Filter (DF), der Koeffizientenspeicher (CM) und die programmierbare digitale Schnittstelle (PDI) in Form eines Field Programmable Gate Array (IC₂) ausgebildet sind.
Elektronische Testschaltung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die elektronische Testschaltung auf einem Loadboard (41, 51, 61) mit einem oder mehreren Testsockeln zum Testen von integrierten Schaltkreisen bzw. ICs oder zur Aufnahme von Halbleiter-Wafern integriert ist, wobei das Loadboard (41, 51, 61) einen integrierten Testschaltkreis (IC₂, IC₄) nach Anspruch 10 oder 11 aufweist.
Elektronische Testschaltung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die elektronische Testschaltung in die Testerinstrumentierung integriert ist.
Elektronische Testschaltung nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass – das digitale Filter (DF), der Koeffizientenspeicher (CM) und die programmierbare digitale Schnittstelle (PDI) auf einem gemeinsamen integrierter Testschaltkreis (IC₂) und, – der Analog-Digital-Wandler (ADC₂) sowie der Digital-Analog-Wandler (DAC₂) auf jeweils separaten integrierten Schaltkreisen (IC₁, IC₃) ausgebildet sind.
Verfahren zum Prüfen der Treiberstärke eines Treibers eines zu testenden integrierten Schaltkreises, insbesondere eines Transceivers mit den folgenden Schritten: a) Bereitstellen – einer elektronischen Testschaltung nach einem der Ansprüche 12 bis 14 und Verbinden der elektronischen Testschaltung mit dem zu testenden integrierten Schaltkreis (2), oder – eines zu testenden integrierten Schaltkreises (2) nach Anspruch 10 oder 11, insbesondere eines Transceivers, und Verbinden des zu testenden integrierten Schaltkreises (2) mit einem Loadboard (41, 51, 61), b) Einstellen des programmierbaren digitalen Leitungsemulators (TPE₁, TPE₂), insbesondere des digitalen Filters (DF) auf ein gewünschtes Lastverhalten, c) Anlegen von Daten an den Treiber (TX) des zu testenden integrierten Schaltkreises (2), d) Erfassen eines analogen Datenstroms (35) durch den Empfänger (RX) des zu testenden integrierten Schaltkreises (2) und der Bitfehlerrate durch den zu testenden integrierten Schaltkreis (2), e) Aussortieren des zu testenden integrierten Schaltkreises (2), falls eine vorgebbare maximale Bitfehlerrate überschritten wird.
Verfahren zum Prüfen der Eingangsempfindlichkeit eines Empfängers eines zu testenden integrierten Schaltkreises, insbesondere eines Transceivers mit den folgenden Schritten: a) Bereitstellen – einer elektronischen Testschaltung nach einem der Ansprüche 12 bis 14 und Verbinden der elektronischen Testschaltung mit dem zu testenden integrierten Schaltkreis (2), oder – eines zu testenden integrierten Schaltkreises (2) nach Anspruch 10 oder 11, insbesondere eines Transceivers, und Verbinden des zu testenden integrierten Schaltkreises (2) mit einem Loadboard (41, 51, 61), b) Einstellen des programmierbaren digitalen Leitungsemulators (TPE₁, TPE₂), insbesondere des digitalen Filters (DF), derart, dass ein digitaler oder digitalisierter Datenstrom (32) in einen digitalen Datenstrom (33) mit einem gewünschten Signal-Rausch-Verhältnis verarbeitet wird, c) Anlegen von Daten an den Treiber (TX) des zu testenden integrierten Schaltkreises (2), d) Erfassen eines analogen Datenstroms (35) durch den Empfänger (RX) des zu testenden integrierten Schaltkreises (2) und der Bitfehlerrate durch den zu testenden integrierten Schaltkreis (2), e) Aussortieren des zu testenden integrierter Schaltkreises (2), falls eine vorgebbare maximale Bitfehlerrate überschritten wird.
Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass falls die elektronische Testschaltung über einen programmierbaren Verstärker (42) verfügt, nach Schritt b) der folgende Schritt ausgeführt wird: b) Einstellen der Verstärkerleistung des programmierbaren Verstärkers (42).
Verfahren nach einem der Ansprüche 15 bis 17, dadurch gekennzeichnet, dass die Schritte c) und d) mehrfach hintereinander ausgeführt werden, wobei die Treiberleistung sukzessive abgesenkt oder angehoben wird.