DE102006006048B4

DE102006006048B4 - Testgerät und Testverfahren

Info

Publication number: DE102006006048B4
Application number: DE102006006048A
Authority: DE
Inventors: Masahiro Ishida; Takahiro Yamaguchi; Mani Seattle Soma
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2005-02-11
Filing date: 2006-02-09
Publication date: 2008-05-15
Anticipated expiration: 2026-02-10
Also published as: JP2006220660A; US20060184332A1; JP4861717B2; US7313496B2; DE102006006048A1

Abstract

Testgerät (100) zur Durchführung eines Tests an einem Prüfling (200), umfassend:
ein Performance-Board (36), auf dem der Prüfling (200) montiert ist, wobei der Prüfling einen Eingangspin (Rx) und einen Ausgangspin (Tx) aufweist;
einen Großrechner (10) zur Erzeugung eines Testsignals zum Testen des Prüflings und Bestimmen des Bestehen/Versagens des Prüflings auf der Grundlage eines vom Prüfling ausgegebenen Ausgangssignals;
eine Pinelektronik (12), die zwischen dem Großrechner und dem Performance-Board vorgesehen ist und das Senden und Empfangen von Signalen zwischen dem Großrechner und dem Prüfling ausführt;
eine Einheit (24) zur Injektion von deterministischem Jittern, die
– mit dem Ausgangspin (Tx) des Prüflings derart in Verbindung steht, dass sie das Ausgangssignals des Prüflings unter Umgehung der Pinelektronik und eines Komparators empfangen kann,
– ein Schleifensignal durch Injektion von deterministischem Jittern in das empfangene Ausgangssignal erzeugt und
– die mit dem Eingangspin (Rx) des Prüflings derart in Verbindung...

Description

1. Erfindungsgebiet
Die vorliegende Erfindung betrifft ein Testgerät und ein Testverfahren zur Bestimmung des Bestehens/Versagens eines Bauelementprüflings („DUT"). Insbesondere betrifft die vorliegende Erfindung ein Testgerät und ein Testverfahren zum Ausführen eines Tests an einem Bauelement, wie etwa einem seriellen Kommunikationselement oder einem seriellen I/O-Bauelement mit einer Rückschleifenkonfiguration.
2. Beschreibung des Stands der Technik
Herkömmlicherweise ist ein Rückschleifentestverfahren unter Verwendung eines so genannten ATE-System (Automatic Test Equipment = automatische Testeinrichtung) bekannt. Das Rückschleifentesten ist ein Testen zur Injektion eines Jitterns in ein Ausgangssignal eines Prüflings und Eingeben des Signals in einen Eingangspin des Prüflings durch Rückkopplung.
Beispielsweise schlägt M. Shimanouchi ein Rückschleifentestverfahren unter Verwendung der in 17 gezeigten Konfiguration vor (M. Shimanouchi, „New Paradigm for Signal Paths in ATE Electronics are Needed for Serialcom Device Testing", ITC Proceedings, S. 903 bis 921, 2002).
Gemäß diesem Verfahren wird über eine Pinelektronik 420 zum Anschluss eines Testergroßrechners 410 und eines Prüflings 200 eine Rückschleifentestung durchgeführt. Die Pinelektronik 420 beinhaltet eine Vielzahl von Pinplatinen, die einen Treiber 422, einen Komparator 424 und eine Auswahlschaltung 426 beinhalten. Das Verfahren führt die Testung unter Verwendung von vier (4) Pinplatinen durch.
Jede der vier Pinplatinen ist an einen Eingangsanschluss Rx und einen Ausgangsanschluss Tx des Prüflings 200 und an einen Eingangsanschluss und einen Ausgangsanschluss einer Einheit 430 zur deterministischen Jitterinjektion angeschlossen. Die Einheit 430 zur deterministischen Jitterinjektion ist eine Schaltung, die ein Kabel zur Injektion eines datenabhängigen Jitterns (eines deterministischen Jitterns) und dergleichen beinhaltet, und injiziert das deterministische Jittern in ein empfangenes Signal.
Der Komparator 424-4 der Pinplatine, der an den Ausgangsanschluss Tx des Prüflings 200 angeschlossen ist, empfangt vom Ausgangsanschluss Tx ein Ausgangssignal. Dann wählt die Auswahlschaltung 426-3 der Pinplatine, die an den Eingangsanschluss der Einheit 430 zur deterministischen Jitterinjektion angeschlossen ist, das Ausgangssignal, das vom Komparator 424-4 ausgegeben wird, und beliefert den entsprechenden Treiber 422-3 mit dem Ausgangssignal. Der Treiber 422-3 liefert der Einheit 430 zur deterministischen Jitterinjektion das empfangene Ausgangssignal und die Einheit 430 zur deterministischen Jitterinjektion injiziert in das Ausgangssignal ein deterministisches Jittern. Das Ausgangssignal, in das das deterministische Jittern injiziert worden ist, wird in den Eingangsanschluss Rx des Prüflings 200 durch Rückkopplung über den Komparator 424-2, die Auswahlschaltung 426-1 und den Treiber 422-1 eingegeben. Durch diese Konfiguration wird die Rückschleifentestung durchgeführt.
Darüber hinaus schlägt B. Laquai etc. ein Rückschleifentestverfahren auf der Grundlage einer passiven Filtertechnologie ( US 2002/0174159A ) vor.
Das in 17 gezeigte Testverfahren gibt das Ausgangssignal des Prüflings 200 durch Rückkopplung über den Treiber 422 der Pinelektronik 420, den Komparator 424 etc. ein. Auf diese Weise steigt die Zahl der Schaltungskomponenten, durch die das Rückkopplungssignal läuft, und es ist unmöglich, ein Testen am Prüfling 200 mit einer hohen Datenrate genau durchzuführen. Da es erforderlich ist, das Kabel zur Injektion des deterministischen Jitterns und dergleichen auf einem Performance- Board vorzusehen, auf dem eine Anordnungsfläche der Schaltungskomponente limitiert ist, ist es darüber hinaus schwierig, einen Test an einem mehrspurigen Bauelement auszuführen, das Signalpfade enthält, die in mehreren zehn bis mehreren hundert Reihen angeordnet sind. Da pro Spur vier Pinplatinen verwendet werden, gibt es darüber hinaus ein Problem, dass im Fall des Ausführens einer Rückschleifentestung an einem mehrspurigen Prüfling 200 eine große Zahl von Pinplatinen erforderlich ist.
Darüber hinaus wird gemäß dem Verfahren von B. Laquai ein Filter zweiter Ordnung verwendet, um das deterministische Jittern zu erzeugen. Im Fall der Verwendung des Filters zweiter Ordnung wird jedoch infolge eines Dämpfungsterms einer Erwiderungscharakteristik des Filters zweiter Ordnung die Zeitsteuerung eines Signals verzögert und der Amplitudenpegel des Signals wird vermindert. Demgemäß führt das Ausführen der Rückschleifentestung durch Injizieren des deterministischen Jitterns unter Verwendung dieses Verfahrens dazu, dass eine Jittertoleranzschätzung des Prüflings unterschätzt wird.
EP 1 464 970 A1 offenbart eine Testvorrichtung, bei der ein Prüfling wahlweise mit einer Pinelektronik oder einem Signalkonditionierungspfad verbunden werden kann. Der Signalkonditionierungspfad umfasst einen Komparator und einen Treiber und ermöglicht die Veränderung des Ausgangssignals des Prüflings durch Injektion eines Jittersignals.
Die WO 2003/071297 A1 zeigt einen Testaufbau, bei dem ein Prüfling bei einem Rückschleifentest über eine Pinelektronik mit einer Jitterquelle verbunden werden kann.
Zusammenfassung der Erfindung
Es ist deshalb eine Aufgabe der vorliegenden Erfindung, ein Testgerät und ein Testverfahren bereitzustellen, die in der Lage sind, die obigen Nachteile zu überwinden, die mit der herkömmlichen Technik einhergehen, und einen Test an einem Prüfling mit hoher Geschwindigkeit und mit mehrspuriger serieller Schnittstelle durchzuführen.
Die obige Aufgabe wird durch die Merkmale der Ansprüche 1 und 21 gelöst. Die abhängigen Ansprüche definieren weitere Vorteile und exemplarische Kombinationen der vorliegenden Erfindung.
Das erfindungsgemäße Testgerät zur Durchführung eines Tests an einem Prüfling, umfassend:

– ein Performance-Board, auf dem der Prüfling montiert ist, wobei der Prüfling einen Eingangspin und einen Ausgangspin aufweist;
– einen Großrechner zur Erzeugung eines Testsignals zum Testen des Prüflings und Bestimmen des Bestehen/Versagens des Prüflings auf der Grundlage eines vom Prüfling ausgegebenen Ausgangssignals;
– eine Pinelektronik, die zwischen dem Großrechner und dem Performance-Board vorgesehen ist und das Senden und Empfangen von Signalen zwischen dem Großrechner und dem Prüfling ausführt;
– eine Einheit zur Injektion von deterministischem Jittern, die
– mit dem Ausgangspin des Prüflings derart in Verbindung steht, dass sie das Ausgangssignals des Prüflings unter Umgehung der Pinelektronik und eines Komparators empfangen kann,
– ein Schleifensignal durch Injektion von deterministischen Jittern in das empfangene Ausgangssignal erzeugt und
– die mit dem Eingangspin des Prüflings derart in Verbindung steht, dass das Schleifensignal dem Eingangspin des Prüflings unter Umgehung der Pinelektronik und eines Treibers zugeführt werden kann, und
– eine Schalteinheit, um den Eingangspin des Prüflings mit der Pinelektronik zum Empfang des Testsignals oder mit der Einheit zur Injektion von deterministischem Jittern zum Empfang des Schleifensignals zu verbinden.

Beim erfindungsgemäßen Testverfahren zur Durchführung eines Tests an einem Prüfling wird das oben erläuterte Testgeräts verwendet, wobei

– die Einheit zur Injektion von deterministischem Jittern über die Schalteinheit an den Eingabe- und Ausgabepin des Prüflings angeschlossen wird,
– das Ausgangssignals des Prüflings unter Umgehung der Pinelektronik und eines Komparators empfangen wird,
– in das empfangene Ausgangssignal ein deterministisches Jittern zur Erzeugung eines Schleifensignals injiziert wird und
– das Schleifensignal dem Eingangspin des Prüflings unter Umgehung der Pinelektronik und eines Treibers zugeführt wird.

Die Pinelektronik kann einen Treiber zum Ausgeben des Testsignals an den Eingangspin des Prüflings und einen Komparator zum Empfangen des Ausgangssignals aus einem Ausgangspin des Prüflings beinhalten, und die Einheit zur Injektion von deterministischem Jittern kann das Ausgangssignal aus dem Ausgangspin empfangen, ohne durch den Komparator zu laufen, und das Schleifensignal in den Eingangspin eingibt, ohne durch den Treiber zu laufen.
Die Pinelektronik kann eine erste Pinplatine umfassen, die dem Eingangspin des Prüflings entspricht und den Eingangspin des Prüflings mit dem Testsignal versorgt, das vom Großrechner erzeugt wird; und ferner eine zweite Pinplatine, die dem Ausgangspin des Prüflings entspricht und das Ausgangssignal empfängt, das vom Prüfling ausgegeben wird, und die Schalteinheit kann darüber hinaus eine erste Schalteinheit beinhalten, die dem Eingangspin entspricht und bestimmt, ob der Eingangspin mit der ersten Pinplatine oder mit der Einheit zur Injektion von deterministischem Jittern verbunden ist; und ferner eine zweite Schalteinheit, die dem Ausgangspin entspricht und bestimmt, ob der Ausgangspin mit der zweiten Pinplatine oder mit der Einheit zur Injektion von deterministischem Jittern verbunden ist.
Die Schalteinheit und die Einheit zur Injektion von deterministischem Jittern können auf einer Schaltplatine vorgesehen sein, die zwischen dem Performance-Board und der Pinelektronik vorgesehen ist.
Die Einheit zur Injektion von deterministischem Jittern kann ein Kabel umfassen, durch das das Ausgangssignal läuft und das das deterministische Jittern in das Ausgangssignal injiziert.
Die Einheit zur Injektion von deterministischem Jittern kann einen Filter erster Ordnung umfassen, durch das das Ausgangssignal läuft und das das deterministische Jittern in das Ausgangssignal injiziert.
Die Einheit zur Injektion von deterministischem Jittern kann darüber hinaus einen Begrenzungsverstärker zum Entfernen einer die Amplitude schwächenden Komponente aus dem Schleifensignal, in das das deterministische Jittern injiziert wird, und zum Versorgen des Eingangspins mit dem Schleifensignal umfassen.
Die Einheit zur Injektion von deterministischem Jittern kann darüber hinaus einen Begrenzungsverstärker zum Entfernen einer die Amplitude schwächenden Komponente aus dem Schleifensignal, in das das deterministische Jittern injiziert wird, und zum Versorgen des Eingangspins mit dem Schleifensignal umfassen.
Das Testgerät kann darüber hinaus eine Jitterbetragsteuereinheit umfassen, zur Steuerung eines Betrags des deterministischen Jitterns, das durch die Einheit zur Injektion von deterministischem Jittern in das Ausgangssignal injiziert wird, durch Steuerung eines Musters des vom Prüfling ausgegebenen Ausgangssignals.
Das Testgerät kann darüber hinaus eine Jitterbetragsteuereinheit umfassen, zur Steuerung eines Betrags des deterministischen Jitterns, das durch die Einheit zur Injektion von deterministischem Jittern in das Ausgangssignal injiziert wird, durch Steuerung der Länge des Kabels, durch das das Ausgangssignal läuft.
Das Testgerät kann darüber hinaus eine Jitterbetragsteuereinheit umfassen, zur Steuerung eines Betrags des deterministischen Jitterns, das durch die Einheit zur Injektion von deterministischem Jittern in das Ausgangssignal injiziert wird, durch Steuerung der Antwortcharakteristik des Filters erster Ordnung.
Das Testgerät kann darüber hinaus eine Jitterbetragsteuereinheit umfassen, zur Steuerung eines Betrags des deterministischen Jitterns, das durch die Einheit zur Injektion von deterministischem Jittern in das Ausgangssignal injiziert wird, durch Steuerung der Antwortcharakteristik des Filters erster Ordnung.
Das Testgerät kann darüber hinaus eine Schaltersteuereinheit umfassen, zum Verbinden des Eingangspins und der ersten Pinplatine mit dem ersten Schalter und des Ausgangspins und der zweiten Pinplatine mit dem zweiten Schalter im Fall der Durchführung eines Logiktests am Prüfling und zum Verbinden des Eingangspins und der Einheit zur Injektion von deterministischem Jittern mit dem ersten Schalter und des Ausgangspins und der Einheit zur Injektion von deterministischem Jittern mit dem zweiten Schalter im Fall der Durchführung eines Jittertests am Prüfling.
Die Schaltersteuereinheit kann den ersten Schalter über die erste Pinplatine steuern und den zweiten Schalter über die zweite Pinplatine steuern.
Der Großrechner kann den Prüfling mit einem Steuersignal versorgen, zum Ausgeben des Ausgangssignals eines festgelegten Musters an den Prüfling im Fall der Durchführung des Jittertests.
Das Testgerät kann darüber hinaus eine Jittermesseinheit umfassen, zum Messen eines Jitterns von wenigstens dem Schleifensignal und dem Ausgangssignal im Fall der Durchführung des Jittertests.
Das Testgerät kann darüber hinaus eine Jittermesseinheit umfassen, zum Messen eines Jitterns von wenigstens dem Schleifensignal und dem Ausgangssignal im Fall der Durchführung des Jittertests.
Die Jittermesseinheit kann ein durch einen anderen Signalübertragungspfad als die Einheit zur Injektion von deterministischem Jittern injiziertes Jittern auf der Grundlage eines Musters des Ausgangssignals berechnen und den gemessenen Jitterwert korrigieren.
Der Großrechner kann ein Mittel zum Injizieren eines sinusförmigen Jitterns in das Testsignal umfassen.
Das Mittel zum Injizieren eines sinusförmigen Jitterns kann das sinusförmige Jittern, das eine Veilzahl von verschiedenen Frequenzkomponenten aufweist, in das Testsignal injizieren.
Gemäß einem zweiten Gesichtspunkt der vorliegenden Erfindung beinhaltet ein Testverfahren zur Durchführung eines Tests an einem Prüfling unter Verwendung Testgeräts, das ein Performance-Board umfasst, auf dem der Prüfling montiert ist; ferner einen Großrechner zur Erzeugung eines Testsignals zum Testen des Prüflings und Bestimmen des Bestehen/Versagens des Prüflings auf der Grundlage eines vom Prüfling ausgegebenen Ausgangssignals; ferner eine Pinelektronik, die zwischen dem Großrechner und dem Performance-Board vorgesehen ist und das Senden und Empfangen von Signalen zwischen dem Großrechner und dem Prüfling ausführt; und eine Schalteinheit zum Bestimmen, ob die Pinelektronik mit dem Prüfling verbunden ist oder nicht, einen Schaltersteuerschritt des Veranlassens der Schalteinheit, die Verbindung zwischen der Pinelektronik und dem Prüfling zu lösen; und einen Schritt zur Injektion des deterministischen Jitterns, bei dem das Ausgangssignal empfangen wird, ohne durch die Pinelektronik zu laufen, und ein Schleifensignal, das das empfangene Ausgangssignal ist, in dem ein deterministisches Jittern injiziert ist, in einen Eingangspin des Prüflings eingegeben wird, ohne durch die Pinelektronik zu laufen.
Die Zusammenfassung der Erfindung beschreibt nicht notwendigerweise alle notwendigen Merkmale der vorliegenden Erfindung. Die vorliegende Erfindung kann zudem eine Sub-Kombination der oben beschriebenen Merkmale sein. Die obigen und andere Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung der Ausführungsbeispiele zusammengenommen mit der beigefügten Zeichnung besser ersichtlich werden.
Kurze Beschreibung der Zeichnung
1 zeigt ein Beispiel der Konfiguration eines Testgeräts 100 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
2 zeigt ein Beispiel der Konfiguration der Einheit 24 zur Injektion von deterministischem Jittern.
3 zeigt ein Beispiel der Signalform des pseudo-zufälligen Binärsequenzsignals („PRBS"), wenn das Signal durch ein Koaxialkabel von 0.7 oder 10 m Länge läuft.
4A zeigt eine Augenöffnung, die ein Ausgangssignal eines Prüflings 200 erfüllen sollte.
4B zeigt eine Augenöffnung, die ein Eingangssignal eines Prüflings 200 erfüllen sollte.
5 zeigt einen Zusammenhang zwischen einem Eingangssignal und einer Regulationsaugenöffnung.
6 zeigt einen Zusammenhang zwischen dem Eingangssignal, aus dem eine die Amplitude schwächende Komponente beseitigt ist, und der Regulationsaugenöffnung.
7 zeigt ein anderes Beispiel der Konfiguration der Einheit 24 zur Injektion von deterministischem Jittern.
8 zeigt ein Beispiel der Signalform eines Signals, das durch einen Filter erster Ordnung läuft.
9 zeigt ein anderes Beispiel des Testgeräts 100.
10A zeigt die Signalform eines Ausgangssignals eines Datenmusters, das zeigt, dass eine Verzögerung des Ausgangssignals, das durch die Einheit 24 zur Injektion von deterministischem Jittern läuft, maximal wird.
10B zeigt die Signalform des Ausgangssignals eines Datenmusters, die zeigt, dass die Verzögerung des Ausgangssignals, das durch die Einheit 24 zur Injektion von deterministischem Jittern läuft, minimal wird.
11 zeigt ein Beispiel einer Beziehung zwischen dem Betrag des deterministischen Jitterns, das durch Übertragung des Signals durch das Kabel 38 erzeugt wird, und einem Muster des Ausgangssignals. Die 11A und 11B zeigen die Beträge des deterministischen Jitterns, das an einer ansteigenden Flanke bzw. an einer abfallenden Flanke des Ausgangssignals erzeugt wird.
12 zeigt ein Beispiel einer Beziehung zwischen dem Betrag des deterministischen Jitterns, das durch Durchlaufen des Signals durch den Filter 42 erster Ordnung erzeugt wird, und dem Muster des Ausgangssignals. Die 12A und 12B zeigen die Beträge des deterministischen Jitterns, das an einer ansteigenden Flanke bzw. an einer abfallenden Flanke des Ausgangssignals erzeugt wird.
13 zeigt ein Beispiel der Signalform des vom Prüfling 200 ausgegebenen Ausgangssignals.
14A zeigt ein Beispiel einer Amplitudendämpfungscharakteristik des Übertragungspfads und dergleichen. 14B zeigt eine Phasencharakteristik des Übertragungspfads und dergleichen.
15 zeigt einen Vergleich zwischen einem Wert des durch den Übertragungspfad und dergleichen injizierten Jitterns, der durch eine Jittermesseinheit 26 berechnet wird, und dem tatsächlich gemessenen.
16 ist ein Ablaufplan, der ein Beispiel eines Testverfahrens zeigt, das an einem Prüfling 200 unter Verwendung des Testgeräts 100 einen Rückschleifentest ausführt.
17 zeigt ein herkömmliches Rückschleifentestverfahren.
Detaillierte Beschreibung der Erfindung
Die Erfindung wird nun auf der Grundlage der bevorzugten Ausführungsbeispiele beschrieben werden, die nicht dazu gedacht sind, den Umfang der vorliegenden Erfindung einzuschränken, sondern die Erfindung beispielhaft zu erläutern.
1 zeigt ein Beispiel der Konfiguration eines Testgeräts 100 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Das Testgerät 100 ist ein Testgerät für einen Prüfling („DUT") 200, wie etwa eine Halbleiterschaltung oder ein Kommunikationsbauteil, und beinhaltet ein Performance-Board 36, einen Großrechner 10, eine Pinelektronik 12, eine Einheit 24 zur Injektion von deterministischem Jittern, eine Schalteinheit 20, eine Schaltersteuereinheit 28 und eine Jittermesseinheit 26. Das Testgerät 100 kann am Prüfling 200 einen Logiktest und einen Rückschleifentest (Jittertest) ausführen.
Der Großrechner 10 erzeugt beispielsweise ein Testsignal zum Ausführen eines Logiktests am Prüfling 200 und bestimmt auf der Grundlage des vom Prüfling 200 ausgegebenen Ausgangssignals ein Bestehen/Versagen des Prüflings. Die Pinelektronik 12 ist zwischen dem Großrechner 10 und dem Performance-Board 36 vorgesehen und führt das Senden und Empfangen von Signalen zwischen dem Großrechner 10 und dem Prüfling 200 aus. Der Großrechner 10 und die Pinelektronik 12 können eine Konfiguration aufweisen, die herkömmlicherweise bei einem so genannten ATE-System verwendet wird und hauptsächlich zur Ausführung eines Logiktests am Prüfling 200 dient. Beispielsweise kann der Großrechner 10 eine Mustererzeugungseinheit zum Erzeugen eines Testmusters eine Signalformformatierungseinheit zum Formatieren eines Testsignals auf der Grundlage des Testmusters, eine Zeitablauferzeugungseinheit zur Steuerung eines Zeitablaufs (einer Phase) des Testsignals und eine Bestimmungseinheit zur Bestimmung des Bestehens/Versagens des Prüflings auf der Grundlage des Ausgangssignals des Prüflings 200 beinhalten.
Die Pinelektronik 12 beinhaltet eine Vielzahl von Pinplatinen 14-1 und 14-2 (die im Folgenden zusammengefasst mit dem Bezugszeichen 14 bezeichnet werden). Jede Pinplatine 14 beinhaltet einen Treiber 16 und einen Komparator 18 und ist mit einem entsprechenden Eingangs- und/oder Ausgangspin des Prüflings 200 verbunden. Gemäß dem vorliegenden Ausführungsbeispiel entsprechen die erste und zweite Pinplatine 14-1 und 14-2 jeweils den Eingangs- und Ausgangspins Rx und Tx des Prüflings 200.
Die Schalteinheit 20 ist zwischen der Pinelektronik 12 und dem Eingabe- und/oder Ausgabepin des Prüflings 200 vorgesehen und bestimmt, ob die Pinplatine 14 an den Eingabe- und/oder Ausgabepin des Prüflings 200 angeschlossen ist. Die Schalteinheit 20 des vorliegenden Ausführungsbeispiels beinhaltet einen ersten und zweiten Schalter 22-1 und 22-1, jeweils der ersten und zweiten Pinplatine 14-1 und 14-2 entsprechend. Die Schalteinheit 20 und die Einheit 24 zur Injektion von deterministischem Jittern können auf einer Schaltplatine vorgesehen sein, die zwischen dem Performance-Board 36 und der Pinelektronik 12 vorgesehen ist.
Wenn am Prüfling 200 ein Logiktest ausgeführt wird, verbindet die Schalteinheit 20 die Pinelektronik 12 mit dem Eingabe- und/oder Ausgabepin des Prüflings 200. Dann liefert der Großrechner 10 über die Pinelektronik 12 das Testsignal an den Prüfling, empfangt über die Pinelektronik 12 das Ausgangssignal aus dem Prüfling 200 und bestimmt das Bestehen/Versagen des Prüflings.
Die Einheit 24 zur Injektion von deterministischem Jittern gibt ein Schleifensignal, welches das Ausgangssignal des Prüflings 200 ist, in das das deterministische Jittern injiziert wird, in den Eingangspin Rx des Prüflings 200 durch Rückkopplung ein. Die Einheit 24 zur Injektion von deterministischem Jittern ist so konfiguriert, dass sie das Ausgangssignal des Prüflings 200 empfangen kann, ohne durch die Pinelektronik 12 zu laufen, und das Schleifensignal in den Eingangspin des Prüflings 200 eingeben kann, ohne durch die Pinelektronik 12 zu laufen. Gemäß dem vorliegenden Ausführungsbeispiel ist die Einheit 24 zur Injektion von deterministischem Jittern zwischen dem ersten und zweiten Schalter 22-1 und 22-2 vorgesehen und jeweils über den ersten und zweiten Schalter 22-1 und 22-2 an den Eingabe- und Ausgabepin Rx und Tx des Prüflings 200 angeschlossen.
Mit anderen Worten, der erste Schalter 22-1 schaltet eine Eingangsquelle für den Eingangspin Rx des Prüflings 200 zwischen dem Testsignal, das von der ersten Pinplatine 14-1 ausgegeben wird, und dem Schleifensignal, das von der Einheit 24 zur Injektion von deterministischem Jittern ausgegeben wird. Darüber hinaus schaltet der zweite Schalter 22-2 ein Ausgangsziel, an das das Ausgangssignal, das vom Ausgangspin Tx des Prüflings 200 ausgegeben wird, gesendet wird, zwischen der zweiten Pinplatine 14-2 und der Einheit 24 zur Injektion von deterministischem Jittern.
Wenn am Prüfling 200 ein Rückschleifentest ausgeführt wird, verbindet der erste Schalter 22-1 den Eingangspin Rx des Prüflings 200 mit dem Ausgangsanschluss der Einheit 24 zur Injektion von deterministischem Jittern und der zweite Schalter 22-2 verbindet den Ausgangspin Tx des Prüflings 200 mit dem Eingangsanschluss der Einheit 24 zur Injektion von deterministischem Jittern.
Die Steuerung des Schalters kann durch die Schaltersteuereinheit 28 auf der Grundlage der Instruktionen aus dem Großrechner 10 oder durch den Großrechner 10 über die Pinplatine 14 entsprechend jedem Schalter 22 ausgeführt werden.
Wenn der Rückschleifentest ausgeführt wird, beliefert der Großrechner 10 den Prüfling 200 mit einem Steuersignal zur Ausgabe eines Ausgabesignals eines festgelegten Musters aus dem Ausgangspin Tx, der mit der Einheit 24 zur Injektion von deterministischem Jittern verbunden ist. Der Großrechner 10 kann den Prüfling 200 mit dem Steuersignal über Pinplatine 14 entsprechend des Pin des Prüflings 200 versorgen, der nicht an die Einheit 24 zur Injektion von deterministischem Jittern angeschlossen ist.
Die Jittermesseinheit 26 ist über den Schalter 34 an den Ausgangspin Tx des Prüflings 200 angeschlossen und empfangt das leistungsgeteilte Ausgangssignal, das vom Prüfling 200 ausgegeben wird. Beispielsweise kann die Jittermesseinheit 26 einen Bitfehler des Ausgangssignals erfassen oder einen Jitterwert im empfangenen Ausgangssignal berechnen. Darüber hinaus kann die Jittermesseinheit 26 an den Ausgangsanschluss der Einheit 24 zur Injektion von deterministischem Jittern angeschlossen sein, das Schleifensignal empfangen, das von der Einheit 24 zur Injektion von deterministischem Jittern ausgegeben wird, und das Jittern des Schleifensignals messen.
Beispielsweise ist es möglich, die Jittertoleranz des Prüflings 200 durch Änderung des durch die Einheit 24 zur Injektion von deterministischem Jittern injizierten Jitterbetrags einfach zu messen, bis ein Auftreten eines einzelnen Bitfehlers erfasst wird. Der deterministische Jitterwert an der Grenze, die den fehlerhaften Bereich und den fehlerfreien Bereich trennt, gibt die Jittertoleranz an. Gleicherweise wird durch Erfassen, dass der deterministische Jitterwert größer ist als der Grenzwert, die Jittertoleranz gemessen.
Es ist zudem möglich, den Bitfehler in einem Ausgangssignal dadurch zu erfassen, dass die Einheit 24 zur Injektion von deterministischem Jittern veranlasst wird, ein deterministisches Jittern zu injizieren, das einem vorher festgelegten Grenzwert zur Erfassung des Bestehens/Versagens des Prüflings gleicht. In diesem Fall ist es möglich, das Testen in einer außerordentlich kurzen Zeit auszuführen, da es genügt, den Bitfehler durch Anlegen nur eines einzigen deterministischen Jitterbetrags zu erfassen.
Gemäß der obigen Konfiguration und Steuerung ist es möglich, einen Rückschleifentest am Prüfling 200 unter Verwendung des herkömmlichen so genannten ATE durchzuführen. Darüber hinaus ist es gemäß dem Testgerät des vorliegenden Ausführungsbeispiels möglich, den Rückschleifentest mit hoher Genauigkeit durchzuführen, da das Ausgangssignal aus dem Ausgangspin Tx empfangen wird, ohne durch den Komparator 18 der Pinelektronik 12 zu laufen, und das Schleifensignal in den Eingangspin Rx eingegeben wird, ohne durch den Treiber 16 zu laufen. Darüber hinaus ist es möglich, auf dem Performance-Board eine Fläche zur Nutzung anderer Teile zu sichern, da die Einheit 24 zur Injektion von deterministischem Jittern auf der Platine der Schalteinheit vorgesehen werden kann.
2 zeigt ein Beispiel der Konfiguration der Einheit 24 zur Injektion von deterministischem Jittern. Die Einheit 24 zur Injektion von deterministischem Jittern des vorliegenden Ausführungsbeispiels beinhaltet ein Kabel 38 und einen Begrenzungsverstärker 40. Das Kabel 38 appliziert das deterministische Jittern auf das Ausgangssignal durch Durchlassen des Ausgangssignals des Prüflings 200. Ein Betrag des deterministischen Jitterns kann auf der Grundlage einer Länge und Charakteristik des Kabels 38 bestimmt werden. Wenn beispielsweise ein langes Kabel 36 verwendet wird, wird die Übertragungscharakteristik des Kabels 38 verschlechtert. Deshalb wird eine Verzögerung der Signalflanke, die als verminderter Amplitudenpegel des Ausgangssignals erzeugt wird und eine Flankenmaß des Signals schwächer wird, gemäß der Länge des Kabels 38. Darüber hinaus variiert die Verzögerung der Signalflanke gemäß dem Datenmuster des Ausgangssignals. Deshalb ist es möglich, durch Steuerung des Datenmusters und der Länge des Kabels 38 einen gewünschten Betrag an deterministischen Jittern in das Ausgangssignal zu injizieren.
Das Testgerät 100 kann darüber hinaus eine Jitterbetragsteuereinheit zur Steuerung des Betrags des durch die Einheit 24 zur Injektion von deterministischem Jittern in das Ausgangssignal injizierten deterministischen Jitterns durch Steuern der Länge des Kabels 38, durch das das Ausgangssignal übertragen wird, enthalten. Details der Jitterbetragsteuereinheit werden später unter Bezugnahme auf 9 beschrieben.
3 zeigt ein Beispiel der Signalform des pseudo-zufälligen Binärsequenzsignals („PRBS"), wenn das Signal durch ein Koaxialkabel von 0.7 oder 10 m Länge läuft. Wie es in 3 gezeigt ist, ändert sich der Amplitudenpegel des PRBS-Signals entsprechend der Länge des Kabels.
Darüber hinaus wird gemäß dem herkömmlichen Testverfahren ein Filter zweiter Ordnung, durch den das Ausgangssignal läuft, als ein Mittel zum Injizieren deterministischen Jitterns verwendet. Im Fall der Verwendung des Filters zweiter Ordnung wird der Amplitudenpegel des Signals verringert und es wird ein Extremwert in der Variation der Amplitude erzeugt, wie es oben beschrieben wurde. Im Fall der Verwendung des Kabels als Mittel zum Injizieren deterministischen Jitterns wird die Verringerung des Amplitudenpegels des Signals jedoch glatt und es ist möglich, den Extremwert der Amplitudenvariation zu vermindern, wie es in 3 gezeigt ist.
Darüber hinaus weist das im Prüfling 200 verwendete Signal im Allgemeinen ein reguliertes Minimum einer Augenöffnung auf. Beispielsweise ist es im Fall, dass das Ausgangssignal des Prüflings 200 unter den Spezifikationen von PCI-Express die in 4A gezeigte Augenöffnung erfüllt, erforderlich, dass das Eingangssignal des Prüflings 200 die in 4B gezeigte Augenöffnung aufweist.
Im Fall, dass das deterministische Jittern unter Verwendung des Kabels und dergleichen injiziert wird, so dass die Regulierung erfüllt wird, ist es manchmal unmöglich, die Augenöffnung bezüglich der Ordinatenachse sicherzustellen, wie es in 5 gezeigt ist. Dies liegt an der Verringerung des Amplitudenpegels, die erzeugt wird, wenn das deterministische Jittern injiziert wird. Im Vergleich beinhaltet die Einheit 24 zur Injektion von deterministischem Jittern den Begrenzungsverstärker 40 zur Entfernung von die Amplitude schwächenden Komponenten aus dem Schleifensignal, das durch das Kabel 38 läuft und in das das deterministische Jittern injiziert wird, und zur Belieferung des Eingangspins Rx mit dem Schleifensignal. Der Begrenzungsverstärker 40 ist beispielsweise eine Schaltung zur Verstärkung eines empfangenen Schleifensignals und zur Entfernung einer Komponente, bei der ein Amplitudenpegel geringer ist als ein festgelegter Wert. Durch diese Art der Konfiguration ist es möglich, den Prüfling 200 mit einem Schleifensignal zu versorgen, das eine Regulationsaugenöffnung erfüllt, wie es in 6 gezeigt ist. Darüber hinaus ist die Position des Begrenzungsverstärkers nicht auf das Innere der Einheit 24 zur Injektion von deterministischem Jittern beschränkt. Der Begrenzungsverstärker kann an irgendeiner Stelle des Pfades vom Ausgangsanschluss der Einheit 24 zur Injektion von deterministischem Jittern zum Eingangspin Rx vorgesehen sein.
Darüber hinaus ist es zweckmäßig, dass der Begrenzungsverstärker 40 den festgelegten Amplitudenpegel und die Amplitude des Ausgangssignals steuern kann.
Auf diese Weise ist es möglich, Signale verschiedener Augenöffnungen auszugeben und zu veranlassen, dass die Augenöffnung des Ausgangssignals verschiedene Standards erfüllt.
7 zeigt ein anderes Beispiel der Konfiguration der Einheit 24 zur Injektion von deterministischem Jittern. Die Einheit 24 zur Injektion von deterministischem Jittern gemäß dem vorliegenden Beispiel beinhaltet einen Filter 42 erster Ordnung und einen Begrenzungsverstärker 40. Die Funktionen des Begrenzungsverstärkers 40 sind die gleichen wie jene des in 2 gezeigten Begrenzungsverstärkers 40.
Der Filter 42 erster Ordnung injiziert durch Durchlassen des Ausgangssignals ein deterministisches Jittern in das Ausgangssignal. Der Filter 42 erster Ordnung beinhaltet einen Widerstand, durch den das Ausgangssignal läuft, und einen Kondensator, der zwischen einem Ausgangsende des Widerstands und einem Erdpotential vorgesehen ist, und veranlasst, das der Amplitudenpegel des durchgelassenen Signals glatt verringert wird, wie es in 8 gezeigt ist. Auf diese Weise ist es möglich, die Signalform eines Signals gemäß dem Muster des Signals zu vermindern und dann ein deterministisches Jittern zu injizieren. Darüber hinaus ist es möglich, das Problem eines in der Amplitudenvariation erzeugten Extremwerts abzuschwächen.
9 zeigt ein anderes Beispiel des Testgeräts 100. Das Testgerät 100 gemäß dem vorliegenden Beispiel beinhaltet zusätzlich zur Konfiguration des in 1 beschriebenen Testgeräts 100 darüber hinaus eine Einheit 44 zur Steuerung des Jitterbetrags. Die Einheit 44 zur Steuerung des Jitterbetrags steuert einen durch die Einheit 24 zur Injektion von deterministischem Jittern in das Ausgangssignal injizierten deterministischen Jitterbetrag.
Beispielsweise steuert die Einheit 44 zur Steuerung des Jitterbetrags den durch die Einheit 24 zur Injektion von deterministischem Jittern in das Ausgangssignal injizierten deterministischen Jitterbetrag durch Steuerung des Musters des Ausgangssignals, das vom Prüfling 200 ausgeben wird. In diesem Fall veranlasst die Einheit 44 zur Steuerung des Jitterbetrags, dass der Prüfling 200 ein Ausgangssignal eines Musters gemäß dem Betrag des Jittern ausgibt, das injiziert werden soll. Das Muster kann durch den Großrechner 10 erzeugt und an den Prüfling 200 geliefert werden. Es ist möglich, den Betrag des deterministischen Jitterns durch diese Art von Steuerung zu steuern, weil der Betrag des durch die Einheit 24 zur Injektion von deterministischem Jittern in das Ausgangssignal injizierten deterministischen Jitterns gemäß dem Muster des durchlaufenden Ausgangssignals variiert wird.
10A zeigt die Signalform eines Ausgangssignals eines Datenmusters, das zeigt, dass eine Verzögerung des Ausgangssignals, das durch die Einheit 24 zur Injektion von deterministischem Jittern läuft, maximal wird. Gemäß dem vorliegenden Beispiel wird ein Koaxialkabel von 0.7 oder 10 m Länge als Mittel zur Injektion von deterministischen Jittern verwendet. Da eine ausreichend große Zahl an Bits (Zeit vier (4) bis neun (9)) kontinuierlich logisch H einnimmt, wie es in 10A gezeigt ist, erreicht der Amplitudenpegel des Ausgangssignals 100 Prozent (%). Wenn sich das Datenmuster von logisch H zu logisch L ändert, wird in diesem Fall die Zeit, die für die Signalform des Ausgangssignals benötigt wird, um den Amplitudenpegel entsprechend logisch L zu erreichen, maximal. Demgemäß wird der betrag des deterministischen Jitterns, das injiziert wird, beim Übertragen des Ausgangssignals durch das Kabel 38 maximal.
10B zeigt die Signalform des Ausgangssignals eines Datenmusters, die zeigt, dass die Verzögerung des Ausgangssignals, das durch die Einheit 24 zur Injektion von deterministischem Jittern läuft, minimal wird. Da eine ausreichend große Zahl an Bits kontinuierlich logisch L einnimmt, wie es in 10B gezeigt ist, erreicht der Amplitudenpegel des Ausgangssignals 0 Prozent (%). Wenn sich das Datenmuster von logisch L zu logisch H ändert und während der Dauer von logisch H, ist in diesem Fall nicht ausreichend, damit der Amplitudenpegel des Ausgangssignals 100 Prozent (%) erreicht. Demgemäß wird der Amplitudenpegel des Ausgangssignals kleiner als 100 Prozent (%). Wenn Daten von logisch L auf Daten von minimaler Lauflänge folgend angewendet werden, wird die Zeit, die für die Signalform des Ausgangssignals benötigt wird, um den Amplitudenpegel entsprechend logisch L zu überschreiten, minimal. Demgemäß wird der Berag des deterministischen Jitterns, das durch Übertragen des Ausgangssignals durch das Kabel 38 injiziert wird, minimal.
Wie oben erwähnt, steuert die Einheit 44 zur Steuerung des Jitterbetrags das Muster des Ausgangssignals und es ist auf diese Weise möglich, ein deterministisches Jittern eines gewünschten Betrags zu injizieren. Es ist zweckmäßig, vorher eine Beziehung zwischen dem Muster des Ausgangssignals und dem Betrag des deterministischen Jitterns zu messen.
11 zeigt ein Beispiel einer Beziehung zwischen dem Betrag des deterministischen Jitterns, das durch Übertragung des Signals durch das Kabel 38 erzeugt wird, und einem Muster des Ausgangssignals. Die 11A und 11B zeigen die Beträge des deterministischen Jitterns, das an einer ansteigenden Flanke bzw. an einer abfallenden Flanke des Ausgangssignals erzeugt wird. Darüber hinaus wird gemäß dem vorliegenden Beispiel ein Koaxialkabel von 5 oder 10 m Länge als das Kabel 38 verwendet.
12 zeigt ein Beispiel einer Beziehung zwischen dem Betrag des deterministischen Jitterns, das durch Durchlaufen des Signals durch den Filter 42 erster Ordnung erzeugt wird, und dem Muster des Ausgangssignals. Die 12A und 12B zeigen die Beträge des deterministischen Jitterns, das an einer ansteigenden Flanke bzw. an einer abfallenden Flanke des Ausgangssignals erzeugt wird.
Wie es in den 11 und 12 gezeigt ist, ist es möglich, durch Steuerung des Musters des Ausgangssignals einen gewünschten Betrag an deterministischem Jittern in das Ausgangssignal zu injizieren.
Darüber hinaus kann die Einheit 44 zur Steuerung des Jitterbetrags den Betrag des durch die Einheit 24 zur Injektion von deterministischem Jittern in das Ausgangssignal injizierten deterministischen Jitterns durch Steuern der Länge des Kabels 38 steuern, durch die das Ausgangssignal läuft. Wie es in 11 gezeigt ist wird der Betrag des in das Ausgangssignal injizierten deterministischen Jitterns gemäß der Länge des Kabels 38 variiert, durch das das Ausgangssignal läuft. Beispielsweise kann die Einheit 24 zur Injektion von deterministischem Jittern eine Veilzahl von Kabeln verschiedener Länge und eine Wahleinheit enthalten, zur Wahl, durch welches aus der Vielzahl von Kabeln das Ausgangssignal läuft, und die Einheit 44 zur Steuerung des Jitterbetrags kann steuern, welches Kabel durch Wahleinheit ausgewählt wird.
Darüber hinaus kann die Einheit 44 zur Steuerung des Jitterbetrags den Betrag des durch die Einheit 24 zur Injektion von deterministischem Jittern in das Ausgangssignal injizierten deterministischen Jitterns durch Steuerung einer Antwortcharakteristik des Filters 42 erster Ordnung steuern. Da die Amplitudenabschwächung (Flankenratenschwächung) des Ausgangssignals durch Steuerung der Antwortcharakteristik des Filters 42 erster Ordnung variiert wird, ist es möglich, den Betrag des deterministischen Jitterns durch Steuern der Antwortcharakteristik zu steuern. Beispielsweise kann die Einheit 44 zur Steuerung des Jitterbetrags den Betrag des deterministischen Jitterns durch Steuerung des Widerstands eines variablen Kondensators im Filter 42 erster Ordnung steuern.
Darüber hinaus wird das vom Prüfling 200 ausgegebene Ausgangssignal zusätzlich zur Einheit 24 zur Injektion von deterministischem Jittern an Übertragungspfade 30-1 und 30-2, einen Sockel, auf dem der Prüfling 200 montiert ist, und ein Anschlussteil übertragen, wie in den 1 oder 9 gezeigt. Da sich jede dieser Arten von vom Kabel 38 unterscheidenden Übertragungspfaden (im Folgenden wird jeweils auf die Bezugszeichen 30-1 und/oder 30-2 Bezug genommen) eine endliche Übertragungsbandbreite aufweist, wird ein Jittern in das Ausgangssignal durch Übertragung des durch den Übertragungspfad laufenden Ausgangssignals injiziert, ähnlich zu dem Jittern, das beim Kabel 38 injiziert wird. Es ist zweckmäßig, dass die Jittermesseinheit 26 den Betrag des deterministischen Jitterns des dem Eingangspin Rx des Prüflings 200 zugeführten Schleifensignals durch Korrigieren des Betrags des durch die Einheit 24 zur Injektion von deterministischem Jittern injizierten deterministischen Jitterns unter Verwendung des Betrags des am Übertragungspfad 30-1 injizierten Jitterns abschätzt. Beispielsweise wird der Betrag des deterministischen Jitterns des tatsächlich dem Prüfling 200 zugeführten Schleifensignals durch Addieren des Betrags des am anderen Übertragungspfad 30-1 injizierten Jitterns zum Betrag des durch die Einheit 24 zur Injektion von deterministischem Jittern injizierten deterministischen Jitterns abgeschätzt. Es ist zweckmäßig, den Betrag des am anderen Übertragungspfad 30-1 injizierten Jitterns vorher zu messen.
Es ist möglich, das deterministische Jittern des tatsächlich in den Prüfling 200 eingegebenen Schleifensignals durch diese Art von Korrektur genau abzuschätzen und eine Jittertoleranz des Prüflings 200 genau zu messen.
Gleicherweise kann die Jittermesseinheit 26 den Betrag des deterministischen Jitterns des Ausgangssignals des Prüflings 200 durch Subtrahieren eines Betrags eines Jitterns, das an einem Übertragungspfad 30-2 vom Ausgangspin Tx des Prüflings 200 zu einem Messpunkt in das Ausgangssignal injiziert wird, vom gemessenen Jitterbetrag abschätzen.
Beispielsweise wird im Vorhinein durch die Jittermesseinheit 26 der Betrag des am anderen Übertragungspfad injizierten Jitterns gemessen. In diesem Fall werden eine Übertragungscharakteristik des anderen Übertragungspfads in der Frequenzdomäne und die Signalform des vom Prüfling 200 ausgegebenen Ausgangssignals vorher auf die Jittermesseinheit 26 angewendet. Es ist zweckmäßig, dass die Übertragungscharakteristik vorher beispielsweise durch einen Netzwerkanalysator gemessen wird. Es ist zweckmäßig, dass die Übertragungscharakteristik für alle Übertragungspfade unter einer Bedingung gemessen wird, dass alle Elemente eines jeden Übertragungspfades genutzt werden. Darüber hinaus kann die Übertragungscharakteristik für jeden Übertragungspfad gemessen werden.
Die Jittermesseinheit 26 berechnet die Signalform durch Übertragung des Ausgangssignals durch den anderen Übertragungspfad auf der Grundlage der Signalform des angewendeten Ausgangssignals und der Übertragungscharakteristik des anderen Übertragungspfads.
13 zeigt ein Beispiel der Signalform des vom Prüfling 200 ausgegebenen Ausgangssignals. Wie es in 13 gezeigt ist, ist die Signalform eine Rechteckwelle, bei der es keine Abschwächung gibt. Die Jittermesseinheit 26 multipliziert ein durch Anwenden von Fourier-Transformation auf die Signalform abgeschätztes Spektrum mit der Übertragungscharakteristik als eine komplexe Zahl und schätzt ein Spektrum eines Signals ab, das durch den Übertragungspfad und dergleichen läuft. Mit anderen Worten, ein Spektrum eines Signals, das durch den Übertragungspfad läuft, wird durch Multiplizieren eines Leistungsspektrums, das durch Anwenden von Fourier-Transformation auf das Ausgangssignal erhalten wird, mit einer Amplitudendämpfungscharakteristik (Verstärkung) des Übertragungspfads, Erfassen eines Leistungsspektrums des durch den Übertragungspfad laufenden Signals, Addieren einer Phasencharakteristik des Übertragungspfads zu einem Phasenspektrum, das durch Anwenden einer Fourier-Transformation auf das Ausgangssignal abgeschätzt wird, und Abschätzen eines Phasenspektrums des Signals, das durch den Übertragungspfad läuft, erhalten.
14A zeigt ein Beispiel einer Amplitudendämpfungscharakteristik des Übertragungspfads und dergleichen. 14B zeigt eine Phasencharakteristik des Übertragungspfads und dergleichen. Wie es oben beschrieben wurde, wendet die Jittermesseinheit 26 eine umgekehrte Fourier-Transformation auf ein Spektrum an, das durch Multiplizieren der Übertragungscharakteristik des Übertragungspfads und dergleichen mit dem Spektrum des Ausgangssignals abgeschätzt wird, und berechnet die Signalform des durch den Übertragungspfad und dergleichen laufenden Signals.
Dann vergleicht die Jittermesseinheit 26 die Signalwellenformen vor und nachdem sie in den Übertragungspfad und dergleichen eingegeben oder daraus ausgegeben werden und berechnet einen Betrag des Jitterns, das durch den Übertragungspfad und dergleichen injiziert wird.
15 zeigt einen Vergleich zwischen einem Wert des durch den Übertragungspfad und dergleichen injizierten Jitterns, der durch eine Jittermesseinheit 26 berechnet wird, und dem tatsächlich gemessenen. Wie es in 15 gezeigt ist, stimmt der durch das oben beschriebene Verfahren abgeschätzte Jitterwert mit dem tatsächlich gemessenen Jitterwert mit einem Fehler von zwei Prozent (%) im quadratischen Mittelwert und einem Fehler von 0.6 Prozent (%) im Spitze-zu-Spitze-Wert überein.
Gemäß dem oben beschriebenen Testgerät ist es möglich, am Prüfling 200 unter Verwendung des Kabels 38 und des Filters 42 erster Ordnung einen Rückschleifentest auszuführen und die Kosten des Testgeräts zu verringern. Da es möglich ist, den Rückschleifentest über die Pinelektronik 12 auszuführen, ist es darüber hinaus möglich, den Einfluss der Abschwächung des Signals am Treiber 16, am Komparator 18 etc. zu beseitigen und eine Messung mit hoher Genauigkeit auszuführen. Darüber hinaus ist es möglich, einen Test auszuführen, ohne Reflexionen des Signals am Treiber 16 zu berücksichtigen. Darüber hinaus führt die Verwendung des Begrenzungsverstärkers 40 zur Beseitigung von die Amplitude abschwächenden Komponenten, die mit der Injektion eines deterministischen Jitterns verbunden sind, aus dem Ausgangssignal. Es ist möglich, einen Zeitablauftest am Prüfling mit hoher Genauigkeit unter Verwendung des Begrenzungsverstärkers 40 auszuführen. Da es möglich ist, die Einheit 24 zur Injektion von deterministischem Jittern an einer Stelle einzusetzen, die über Raum verfügt, und sparsam zu sein, kann ein Test am Prüfling 200 mit einer mehrspurigen seriellen Schnittstelle mit einem einfachen Aufbau durchgeführt werden.
16 ist ein Ablaufplan, der ein Beispiel eines Testverfahrens zeigt, das an einem Prüfling 200 unter Verwendung des Testgeräts 100 einen Rückschleifentest ausführt.
Im Fall der Ausführung eines Rückschleifentests sind der Eingangspin des Prüflings 200 und die Pinelektronik 12 getrennt (ein Schaltsteuerschritt S300). Ein Schleifenpfad wird erzeugt, um den Eingangspin und den Ausgangspin des Prüflings 200 außerhalb der Pinelektronik 12 zu verbinden (S302). Durch Steuerung der Schalteinheit 20, werden S300 und S302 gleichzeitig ausgeführt. Darüber hinaus ist der Schleifenpfad ein Pfad, der die Einheit 24 zur Injektion von deterministischem Jittern einschließt.
Dann wird ein Ausgangssignal eines festgelegten Musters aus dem Prüfling 200 ausgegeben (S304). In S304 wird ein Muster des Ausgangssignals gemäß einem Betrag an deterministischem Jittern bestimmt, das in das Ausgangssignal injiziert werden soll. Das deterministische Jittern wird in das Ausgangssignal des Prüflings 200 durch die Einheit 24 zur Injektion von deterministischem Jittern am Schleifenpfad injiziert und das Ausgangssignal wird in den Eingangspin des Prüflings 200 durch Rückkopplung eingegeben (ein Schritt S306 zur Injektion von deterministischem Jittern). Dann wird ein Bestehen/Versagen des Prüflings 200 bestimmt (S308). Beispielsweise wird eine Jittertoleranz des Prüflings 200 durch Messung des Jitterns des Ausgangssignals gemessen. Die Messung in S308 kann durch Variieren des Betrags des in S306 injizierten deterministischen Jitterns ausgeführt werden.
Obwohl die Erfindung mittels erläuternder Ausführungsbeispiele beschrieben worden ist, sollte es sich von selbst verstehen, dass der Fachmann viele Änderungen und Substitutionen vornehmen kann, ohne von der Wesensart und dem Umfang der vorliegenden Erfindung abzuweichen, die bzw. der nur durch die beigefügten Ansprüche definiert wird.
Beispielsweise kann der Großrechner 10 im Fall des Ausführens eines Logiktests am Prüfling 200 ein Mittel zur Injektion eines Jitterns in ein Testsignal beinhalten. Der Großrechner 10 kann ein Mittel zur Injektion eines sinusförmigen Jitterns und eines zufälligen Jitterns in das Testsignal beinhalten. Darüber hinaus kann das Mittel zur Injektion des sinusförmigen Jitterns und dergleichen ein sinusförmiges Jittern injizieren, das eine Vielzahl von verschiedenen Frequenzen aufweist.
Obwohl der Großrechner 10 im Fall der Durchführung eines Rückschleifentests (Jittertest) am Prüfling 200 ein Ausgangssignal eines festgelegten Musters an den Prüfling 200 ausgibt, kann der Großrechner 10 darüber hinaus den Eingangspin Rx des Prüflings 200 mit einem Testsignal eines festgelegten Musters versorgen. In diesem Fall kann der Großrechner 10 ein Testsignal ausgeben, in das ein sinusförmiges Jittern injiziert ist. Im Fall des Ausführens eines Rückschleifentests (Jittertest) unter Verwendung des vom Großrechner 10 ausgegebenen Testsignals, wird das Testsignal aus der zweiten Pinplatine 14-2 über den zweiten Schalter 22-2 an die Einheit 24 zur Injektion von deterministischem Jittern zugeführt. Dann injiziert die Einheit 24 zur Injektion von deterministischem Jittern ein deterministisches Jittern in das Testsignal und beliefert den Eingangspin des Prüflings 200 mit dem Testsignal. Durch diese Art von Steuerung ist es möglich, einen Test durch Injektion eines sinusförmigen Jitterns und eines zufälligen Jitterns in das Testsignal auszuführen, das in den Prüfling 200 zusätzlich zum deterministischen Jittern eingegeben wird.
In diesem Fall beinhaltet der zweite Schalter 22-2 darüber hinaus eine Funktion der Bestimmung, ob die zweite Pinplatine 14-2 und die Einheit 24 zur Injektion von deterministischem Jittern verbunden sind oder nicht, und verbindet die zweite Pinplatine 14-2 und das Eingangsende der Einheit 24 zur Injektion von deterministischem Jittern.
Diese Art von Test ist für einen Test an einem Kommunikationsbauteil sinnvoll, das im T11-Teststandard („Fibre Channel – Methodologies for Jitter and Signal Quality Specification – MJSQ", National Committee for Information Technology Standardization (NCITS) T11.2/Project 1316-DT, Rev 6.0, 2002) reguliert ist. Der Standard berücksichtigt die Verwendung eines sinusförmigen Jitterns, eines deterministischen Jitterns und eines zufälligen Jitterns für einen Jittertoleranztest.
Wie aus der obigen Beschreibung klar ist, ist es erfindungsgemäß möglich, einen Rückschleifentest zum Jittertoleranztest eines Prüflings mit einem einfachen Aufbau genau durchzuführen. Darüber hinaus ist es möglich, einen Test an einem Prüfling mit mehrspuriger serieller Schnittstelle mit einfachem Aufbau durchzuführen.

Claims

Testgerät (100) zur Durchführung eines Tests an einem Prüfling (200), umfassend: ein Performance-Board (36), auf dem der Prüfling (200) montiert ist, wobei der Prüfling einen Eingangspin (Rx) und einen Ausgangspin (Tx) aufweist; einen Großrechner (10) zur Erzeugung eines Testsignals zum Testen des Prüflings und Bestimmen des Bestehen/Versagens des Prüflings auf der Grundlage eines vom Prüfling ausgegebenen Ausgangssignals; eine Pinelektronik (12), die zwischen dem Großrechner und dem Performance-Board vorgesehen ist und das Senden und Empfangen von Signalen zwischen dem Großrechner und dem Prüfling ausführt; eine Einheit (24) zur Injektion von deterministischem Jittern, die – mit dem Ausgangspin (Tx) des Prüflings derart in Verbindung steht, dass sie das Ausgangssignals des Prüflings unter Umgehung der Pinelektronik und eines Komparators empfangen kann, – ein Schleifensignal durch Injektion von deterministischem Jittern in das empfangene Ausgangssignal erzeugt und – die mit dem Eingangspin (Rx) des Prüflings derart in Verbindung steht, dass das Schleifensignal dem Eingangspin des Prüflings (200) unter Umgehung der Pinelektronik und eines Treibers zugeführt werden kann, und eine Schalteinheit (20), um den Eingangspin (Rx) des Prüflings mit der Pinelektronik zum Empfang des Testsignals oder mit der Einheit zur Injektion von deterministischem Jittern zum Empfang des Schleifensignals zu verbinden.
Testgerät nach Anspruch 1, wobei die Pinelektronik (12) einen Treiber (16) zum Ausgeben des Testsignals an den Eingangspin des Prüflings und einen Komparator (18) zum Empfangen des Ausgangssignals aus einem Ausgangspin des Prüflings umfasst, und die Einheit (24) zur Injektion von deterministischem Jittern das Ausgangssignal aus dem Ausgangspin empfängt, ohne durch den Komparator zu laufen, und das Schleifensignal in den Eingangspin eingibt, ohne durch den Treiber zu laufen.
Testgerät nach Anspruch 1, wobei die Pinelektronik folgendes umfasst: eine erste Pinplatine (14-1), die dem Eingangspin des Prüflings (200) entspricht und den Eingangspin des Prüflings mit dem Testsignal versorgt, das vom Großrechner erzeugt wird; und eine zweite Pinplatine (14-2), die dem Ausgangspin des Prüflings (200) entspricht und das Ausgangssignal empfängt, das vom Prüfling ausgegeben wird, und wobei die Schalteinheit (20) darüber hinaus folgendes umfasst: eine erste Schalteinheit (22-1), die dem Eingangspin entspricht und bestimmt, ob der Eingangspin mit der ersten Pinplatine (14-1) oder mit der Einheit (24) zur Injektion von deterministischem Jittern verbunden ist; und eine zweite Schalteinheit (22-2), die dem Ausgangspin entspricht und bestimmt, ob der Ausgangspin mit der zweiten Pinplatine 14-2) oder mit der Einheit (24) zur Injektion von deterministischem Jittern verbunden ist.
Testgerät nach Anspruch 3, wobei die Schalteinheit (20) und die Einheit (24) zur Injektion von deterministischem Jittern auf einer Schaltplatine vorgesehen sind, die zwischen dem Performance-Board (36) und der Pinelektronik (12) vorgesehen ist.
Testgerät nach Anspruch 3, wobei die Einheit (24) zur Injektion von deterministischem Jittern ein Kabel (38) umfasst, durch das das Ausgangssignal läuft und das das deterministische Jittern in das Ausgangssignal injiziert.
Testgerät nach Anspruch 3, wobei die Einheit (24) zur Injektion von deterministischem Jittern einen Filter erster Ordnung (42) umfasst, durch das das Ausgangssignal läuft und das das deterministische Jittern in das Ausgangssignal injiziert.
Testgerät nach Anspruch 5, wobei die Einheit (24) zur Injektion von deterministischem Jittern darüber hinaus einen Begrenzungsverstärker (40) zum Entfernen einer die Amplitude schwächenden Komponente aus dem Schleifensignal, in das das deterministische Jittern injiziert wird, und zum Versorgen des Eingangspins (Rx) mit dem Schleifensignal umfasst.
Testgerät nach Anspruch 6, wobei die Einheit (24) zur Injektion von deterministischem Jittern darüber hinaus einen Begrenzungsverstärker (40) zum Entfernen einer die Amplitude schwächenden Komponente aus dem Schleifensignal, in das das deterministische Jittern injiziert wird, und zum Versorgen des Eingangspins (Rx) mit dem Schleifensignal umfasst.
Testgerät nach Anspruch 3, darüber hinaus eine Jitterbetragsteuereinheit umfassend, zur Steuerung eines Betrags des deterministischen Jitterns, das durch die Einheit zur Injektion von deterministischem Jittern in das Ausgangssignal injiziert wird, durch Steuerung eines Musters des vom Prüfling ausgegebenen Ausgangssignals.
Testgerät nach Anspruch 5, darüber hinaus eine Jitterbetragsteuereinheit (44) umfassend, zur Steuerung eines Betrags des deterministischen Jitterns, das durch die Einheit zur Injektion von deterministischem Jittern in das Ausgangssignal injiziert wird, durch Steuerung der Länge des Kabels, durch das das Ausgangssignal läuft.
Testgerät nach Anspruch 5, darüber hinaus eine Jitterbetragsteuereinheit (44) umfassend, zur Steuerung eines Betrags des deterministischen Jitterns, das durch die Einheit zur Injektion von deterministischem Jittern in das Ausgangssignal injiziert wird, durch Steuerung der Antwortcharakteristik des Filters erster Ordnung (42).
Testgerät nach Anspruch 6, darüber hinaus eine Jitterbetragsteuereinheit (44) umfassend, zur Steuerung eines Betrags des deterministischen Jitterns, das durch die Einheit zur Injektion von deterministischem Jittern in das Ausgangssignal injiziert wird, durch Steuerung der Antwortcharakteristik des Filters erster Ordnung (42).
Testgerät nach Anspruch 3, darüber hinaus eine Schaltersteuereinheit (28) umfassend, zum Verbinden des Eingangspins (Rx) und der ersten Pinplatine (14-1) mit dem ersten Schalter (22-1) und des Ausgangspins (Tx) und der zweiten Pinplatine (14-2) mit dem zweiten Schalter (22-2) im Fall der Durchführung eines Logiktests am Prüfling (200) und zum Verbinden des Eingangspins (Rx) und der Einheit (24) zur Injektion von deterministischem Jittern mit dem ersten Schalter (22-1) und des Ausgangspins (Tx) und der Einheit (24) zur Injektion von deterministischem Jittern mit dem zweiten Schalter (22-2) im Fall der Durchführung eines Jittertests am Prüfling.
Testgerät nach Anspruch 13, wobei die Schaltersteuereinheit (28) den ersten Schalter (22-1) über die erste Pinplatine (14-1) steuert und den zweiten Schalter (22-2) über die zweite Pinplatine (14-2) steuert.
Testgerät nach Anspruch 9, wobei der Großrechner (10) den Prüfling (200) mit einem Steuersignal versorgt, zum Ausgeben des Ausgangssignals eines festgelegten Musters an den Prüfling im Fall der Durchführung des Jittertests.
Testgerät nach Anspruch 1, darüber hinaus eine Jittermesseinheit (26) umfassend, zum Messen eines Jitterns von wenigstens dem Schleifensignal und dem Ausgangssignal im Fall der Durchführung des Jittertests.
Testgerät nach Anspruch 9, darüber hinaus eine Jittermesseinheit (26) umfassend, zum Messen eines Jitterns von wenigstens dem Schleifensignal und dem Ausgangssignal im Fall der Durchführung des Jittertests.
Testgerät nach Anspruch 16, wobei die Jittermesseinheit (26) ein durch einen anderen Signalübertragungspfad als die Einheit (24) zur Injektion von deterministischem Jittern injiziertes Jittern auf der Grundlage eines Musters des Ausgangssignals berechnet und den gemessenen Jitterwert korrigiert.
Testgerät nach Anspruch 1, wobei der Großrechner (10) ein Mittel zum Injizieren eines sinusförmigen Jitterns in das Testsignal umfasst.
Testgerät nach Anspruch 18, wobei das Mittel zum Injizieren eines sinusförmigen Jitterns das sinusförmige Jittern, das eine Veilzahl von verschiedenen Frequenzkomponenten aufweist, in das Testsignal injiziert.
Testverfahren zur Durchführung eines Tests an einem Prüfling (200) unter Verwendung eines Testgeräts gemäß einem der vorhergehenden Ansprüche, wobei – die Einheit (24) zur Injektion von deterministischem Jittern über die Schalteinheit an den Eingangs- und Ausgangspin des Prüflings angeschlossen wird, – das Ausgangssignals des Prüflings unter Umgehung der Pinelektronik und eines Komparators empfangen wird, – in das empfangene Ausgangssignal ein deterministisches Jittern zur Erzeugung eines Schleifensignals injiziert wird und – das Schleifensignal dem Eingangspin des Prüflings unter Umgehung der Pinelektronik und eines Treibers zugeführt wird.