CN116802510A - 用于高速输入/输出裕量测试的系统、方法和设备 - Google Patents
用于高速输入/输出裕量测试的系统、方法和设备 Download PDFInfo
- Publication number
- CN116802510A CN116802510A CN202180091737.7A CN202180091737A CN116802510A CN 116802510 A CN116802510 A CN 116802510A CN 202180091737 A CN202180091737 A CN 202180091737A CN 116802510 A CN116802510 A CN 116802510A
- Authority
- CN
- China
- Prior art keywords
- test
- dut
- margin
- states
- results
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 390
- 238000000034 method Methods 0.000 title claims description 49
- 238000004458 analytical method Methods 0.000 claims abstract description 37
- 238000003860 storage Methods 0.000 claims abstract description 21
- 238000010586 diagram Methods 0.000 claims description 27
- 238000004891 communication Methods 0.000 claims description 17
- 230000005540 biological transmission Effects 0.000 claims description 10
- 238000012549 training Methods 0.000 abstract description 22
- 238000004519 manufacturing process Methods 0.000 description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 230000006870 function Effects 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 238000002347 injection Methods 0.000 description 15
- 239000007924 injection Substances 0.000 description 15
- 238000005259 measurement Methods 0.000 description 15
- 238000013461 design Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 12
- 230000007704 transition Effects 0.000 description 11
- 238000011156 evaluation Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 238000012512 characterization method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000011161 development Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000010998 test method Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 101150071746 Pbsn gene Proteins 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000004399 eye closure Effects 0.000 description 2
- 238000013100 final test Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 238000012800 visualization Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009533 lab test Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 235000019645 odor Nutrition 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- APTZNLHMIGJTEW-UHFFFAOYSA-N pyraflufen-ethyl Chemical compound C1=C(Cl)C(OCC(=O)OCC)=CC(C=2C(=C(OC(F)F)N(C)N=2)Cl)=C1F APTZNLHMIGJTEW-UHFFFAOYSA-N 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000007619 statistical method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31707—Test strategies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
- G01R31/3171—BER [Bit Error Rate] test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
- G01R31/3161—Marginal testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/31813—Test pattern generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318385—Random or pseudo-random test pattern
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318572—Input/Output interfaces
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/12—Timing analysis or timing optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Logic Circuits (AREA)
Abstract
一种用于在裕量测试的同时的数据创建、存储、分析和训练的系统,包括:裕量测试生成器,其通过接口耦合到待测试设备(DUT)。裕量测试生成器被构造为修改测试信号,以用于在测试会话的一个或多个测试状态期间测试DUT,以创建测试结果。测试结果连同在测试会话期间测试的DUT的DUT标识符一起存储在数据仓库中。比较器确定DUT测试结果中的任何结果是否与基于来自先前DUT测试的分析的预测结局匹配。如果是,则消息生成器产生所测试的DUT与预测结局匹配的指示。
Description
技术领域
本公开涉及测试和测量系统,更具体地说,涉及用于在电气待测试设备(DUT)上使用电气裕量margin测试以开发设备表征的系统和方法。
背景技术
许多通信标准概述一系列压力测试场景,以确定在关于一致性的所指定的裕量的情况下待测试设备(DUT)是否通过所有性能测试。具有信号源的测试和测量仪器(诸如,例如任意波形或函数发生器和误码率测试器(BERT))可以用以生成用于压力测试的波形,以响应于接收到的信号测量DUT的性能裕量。可以在设计新设备的工程表征阶段期间执行该测试,以比较设备的实际电气性能与仿真性能,以确保设备如所设计的那样执行。也可以在工程设计完成之后在生产制造环境中执行此类测试,以发现所生产的每个设备中的任何制造缺陷。
许多电气设备包括高速I/O信号路径或总线。例如,现代个人计算机(PC)主板以及其它类型的电气设备一般包括高速串行PCI Express(也简写为PCIe或PCI-e)总线,其为与PCI Express高速串行计算机扩展总线标准一致并根据其执行的总线。用于PCI Express标准的格式规范由PCI特别兴趣组(PCI-SIG)维护和开发。这些总线典型地用于主板与插入主板上的PCIe连接器插槽或端口中的附件/子卡之间的通信。除主板外还有许多其它电气设备也采用PCIe总线和连接器以用于高速I/O。PCIe第4代(Gen 4或版本4)设备可以达成高达16千兆传输每秒(GT/s)的带宽。PCIe第5代(Gen 5或版本5)设备可以达成高达32GT/s的带宽。
PCIe设备经由称为互连或链路的逻辑连接进行通信。链路是允许同时双向流量的两个PCIe端口之间的点对点通信信道。在物理级,链路由一个或多个通道组成。低速PCIe设备使用单通道(x1)链路,而高速PCIe设备(诸如,图形适配器)典型地使用远更宽且更快的16通道(x16)链路。通道由两个差分信号对组成,其中一对用于接收数据,而另一对用于发送。因此,每个通道由四条导线或信号迹线组成。传统上,使用误码率测试器(BERT)和/或高速信号发生器和示波器(观测器(scope))测试PCIe设备的通道的性能。
在印刷电路板(PCB)的开发的工程台架测试和/或工程表征阶段,对板设计高速路线(例如,PCIe互连)进行仿真,或遵循设计“配方”或参考设计。于是一般构建并且测试预生产板样品。然而,归因于成本、时间和复杂度约束,用误码率测试仪器(BERT)和观测器测试用于所有高速I/O的每个板样品和每个通道典型地并非可行的。具体而言,随着数据速率增加,用于测试高速I/O标准(诸如PCIe)的传统BERT和观测器在成本和复杂度方面继续增加。用于一次测试单个PCIe通道的单个发射机(Tx)和接收机(Rx)测试站可能成本超过100万美元。仪器也难以用于传统Tx和Rx测试和校准以及专家(一般,博士级)用户,并且需要显著量的时间以确保正确进行测量而且仪器保持良好工作状况。此外,典型BERT一次能够测试仅一个通道,因此测试发生在与这些I/O链路的真实操作不同的环境中,这些I/O链路通常形成多通道链路并且在实际操作期间可能遭受显著串扰和加载问题。因此,使用BERT以测试多通道设备的所有通道是昂贵的、耗时的,并且不一定测试真实场景。作为这些约束的结果,传统BERT和观测器不频繁地用在预生产硅、板、PCB和线缆的批量电气测试中,并且通常根本不用在生产测试中。
传统一致性测试进一步是有缺陷的,因为设备测试的结果通常提供为通过/失败或“一致性”结果。换言之,勉强通过一系列测试的设备以及轻松通过一系列测试的设备皆被视为通过,即使一个设备可能是显著更好的设备。
本公开的实施例解决当今裕量测试设备的这些和其它问题。
附图说明
图1是示出根据示例实施例的可以实现用于高速输入/输出(I/O)裕量测试的系统、设备和方法的实施例的示例环境的概述框图。
图2是示出根据实施例的与外围组件互连(PCI)Express高速串行计算机扩展总线标准一致以裕量测试PCI Express主板插槽的示例技术特定附件卡裕量测试器的框图。
图3是示出根据示例实施例的具有与PCI Express高速串行计算机扩展总线标准一致以裕量测试PCI Express附件卡的插槽的主板的框图。
图4是示出根据示例实施例的具有被配置为线缆连接到至少一个测试固定件的多个接口以评估DUT的多通道高速I/O链路在发送(Tx)和接收(Rx)二者方向上的电气裕量的通用裕量测试器的框图。
图5是根据示例实施例的用于测试DUT的多通道高速I/O链路在Tx和Rx二者方向上的电气裕量的示例裕量测试器的框图。
图6是根据示例实施例的可以用在裕量测试器的控制器中以用于测试DUT的多通道高速I/O链路在Tx和Rx二者方向上的电气裕量的所配置的现场可编程门阵列(FPGA)的示例的框图。
图7是根据实施例的用于测试DUT的多通道高速I/O链路在Tx和Rx二者方向上的电气裕量的另一裕量测试器的框图。
图8A、图8B、图8C和图8D是示出根据示例实施例的可以用在裕量测试器的控制器中以用于测试DUT的多通道高速I/O链路在Tx方向上的电气裕量的FPGA的示例输出驱动选项的框图。
图9是示出根据示例实施例的由高速I/O裕量测试器执行的待测试设备(DUT)的示例裕量测试的结果以及基于裕量测试的结果的潜在DUT装配或生产问题的标识的图表。
图10是示出根据本发明的实施例的可以用在系统中以用于数据创建、存储、分析和训练的示例流程操作的流程图。
图11是示出根据本发明的实施例的可以用在系统中以用于数据创建、存储、分析和训练的示例流程操作的流程图。
图12是示出根据本发明的实施例的可以用在系统中以用于数据创建、存储、分析和训练的示例流程操作的流程图。
图13是示出根据本发明的实施例的可以用在系统中以用于数据创建、存储、分析和训练的示例流程操作的流程图。
图14是示出根据本发明的实施例的可以用在系统中以用于数据创建、存储、分析和训练的示例流程操作的流程图。
图15是示出根据本发明的实施例的可以用在系统中以用于数据创建、存储、分析和训练的示例流程操作的流程图。
具体实施方式
图1是示出可以实现用于高速I/O裕量测试的系统、设备和方法的实施例的示例环境的概述框图。裕量测试器102通过多通道高速I/O链路110耦合到待测试设备(DUT)104。I/O链路110包括Tx和Rx二者方向。
裕量测试器102可以耦合到测试站、PC、终端、示波器或其它显示设备106,其可以处理、复制和/或呈现表示多通道高速I/O链路110的各个方面的眼模式显示或数据眼图108。在一些实施例中,显示设备106与裕量测试器102集成。显示设备106可以包括一个或多个用户接口,用户可以通过其与裕量测试器102进行交互。例如,用户可以使用用户接口以控制或以其它方式录入关于待在DUT上运行的特定测试的规范。裕量测试器102也可以通过显示器106的一个或多个用户接口向用户传达测试结果或其它信息。眼模式显示或数据眼图108是高速数字信号的表示,其允许快速可视化并且确定信号的电气质量的关键参数,并且因此来自其的数据可以用以确定DUT的统计有效操作裕量。通过将对应于每个单独位的波形的部分折叠成具有垂直轴上的信号幅度和水平轴上的时间的单个图形由数字波形构建眼模式显示或数据眼图108。通过在波形的许多采样上重复该构建,所得图形将表示信号的平均统计数据并且将类似于眼睛。眼张开度对应于一个位周期,并且典型地称为眼模式显示或数据眼图108的单位间隔(UI)宽度。位周期是眼图在眼睛的交叉点处的水平张开度的测度,并且对于高速数字信号通常以皮秒为单位加以测量(即,200ps用于5Gbps信号)。数据速率是位周期的倒数(1/位周期)。当描述眼图时,位周期普遍称为单位间隔(UI)。在水平轴上使用UI而非实际时间的优点在于,它是归一化的,并且可以容易地比较具有不同数据速率的眼图。眼宽度是眼图的水平张开度的测度。通过测量眼睛的交叉点的统计平均值之间的差计算它。上升时间是眼图的向上斜坡上的数据的平均转变时间的测度。典型地在斜坡的20%和80%或10%和90%的水平进行测量。下降时间是眼图的向下斜坡上的数据的平均转变时间的测度。典型地在斜坡的20%和80%或10%和90%的水平进行测量。抖动是距数据位事件的理想定时的时间偏差,并且是高速数字数据信号的重要特性。为了计算抖动,测量交叉点处的眼图的上升沿和下降沿的转变的时间偏差。波动可以是随机的和/或确知的。可以分析偏差的时间直方图以确定抖动的量。峰峰(p-p)抖动定义为直方图的全宽,表示存在的所有数据点。均方根(RMS)抖动定义为直方图的标准偏差。用于高速数字信号上的抖动测量的单位常规以皮秒为单位。
裕量测试器102的实施例可以采取至少两种形式:技术特定的和通用的。裕量测试器102可以与任何链路宽度(通道的数量)的任何高速I/O协议链路一起使用,并且使用任何形式的高速差分信号,包括但不限于不归零(NRZ)、脉冲幅度调制-3(PAM-3)和脉冲幅度调制-4(PAM-4)。出于用于测试的具体示例实施例的缘故,将使用PCI Express。然而,可以使用不同的高速串行总线标准、硬件和协议。
图2是示出根据示例实施例的与PCI Express高速串行计算机扩展总线标准一致以裕量测试PCI Express主板插槽206的示例技术特定附件卡裕量测试器202的框图。在技术特定形式中,裕量测试器的实施例可以实现为例如PCI Express附件卡裕量测试器202,以测试待测试主板204的PCI Express主板插槽206。例如,PCI Express附件卡裕量测试器202可以是PCI Express x16卡机电规范(CEM)形数附件卡。
关于特定PCI Express形数(例如,CEM或M.2(以前称为下一代形数(NGFF)或U.2(以前称为SFF-8639)等),PCI Express附件卡裕量测试器202可以是标准PCI Express一致附件卡的形数。PCI Express附件卡裕量测试器202可以包括一个或多个印刷电路板(PCB)(诸如PCB 212)和实现用于每个通道的一致PCI Express物理和逻辑链路层的一个或多个组件。PCI Express附件卡裕量测试器202可以具有耦合到PCB 212和控制器210的数个接口(诸如连接器208)。控制器210不限于单个控制器,而是可以包括联合工作的一个或多个控制器。连接器208连接主板插槽206和裕量测试器发射机,其在控制器210的控制下可选地包括将受控噪声注入到链路上以测试主板204的能力。所注入的噪声可以包括例如电压摆动和正弦抖动。然后,在注入该噪声之后,在待测试主板204的接收机处预期的眼裕量可以变化为关于定时或电压裕量的特定目标,而无需待测试主板204上运行的软件。控制器210也可以耦合到存储器214,存储器214可以存储控制器210可以读取、使用和/或执行的指令和其它数据以执行本文描述的功能。
裕量测试器的各种实施例可以具有或没有噪声注入。对于注重成本的生产测试,没有噪声注入的实施例可以是更具吸引力的。一致物理层实现中的裕量测试器接收机可以包括PCI Express 4.0/5.0通道裕量化规范中定义的对链路进行裕量化的能力,但是也可以包括附加的且更复杂的管芯上裕量化能力。在一个实施例中,裕量测试器接收机可以通过移动独立误差检测器并且关于失配与数据采样器进行比较来测量眼裕量。在一个实现中,可以用现场可编程门阵列(FPGA)和FPGA I/O实现使裕量测试器102执行本文描述的功能的控制器210,这在图5、图6和图7中进一步详细示出。也可以或者替代地使用可配置控制器硬件、固件和/或软件的其它组合。
图3是示根据示例实施例的具有与PCI Express高速串行计算机扩展总线标准一致以裕量测试PCI Express附件卡的插槽的示例技术特定主板裕量测试器302的框图。主板裕量测试器302是本文所公开的裕量测试器102的技术特定实施例的另一示例,实现为具有一个或多个PCI Express插槽306的主板裕量测试器302,以测试PCI Express附件卡(诸如图3所示的PCIe x16附件卡DUT 304)。主板裕量测试器302可以包括耦合到PCB 312和控制器310的若干接口(例如,一个或多个PCI Express插槽306)。例如,这些接口可以具有包括一个或多个PCI Express插槽306,PCIe x16附件卡DUT 304可以插入其中以用于测试。与图2中描述的实施例不同,主板裕量测试器302包括控制器310和存储器314,以在形成为PCIe卡的DUT 304上执行上述裕量测试。控制器310和存储器314可以是以上参照图2描述的控制器210和存储器214的实施例,并且执行与之相同的功能。通过至少被配置为跨越多个通道而通道到通道地引入变化的偏斜的量,控制器310也可以被配置为评估单通道或多通道高速I/O链路的电气裕量。
图4是示出根据实施例的通用裕量测试器402的框图,通用裕量测试器402具有数个单独接口404,其被配置为例如经由一个或多个线缆连接到至少一个测试固定件,以评估DUT的多通道高速I/O链路在Tx和Rx之一或二者方向上的电气裕量。通用裕量测试器402包括控制器410和关联存储器414,存储器414可以存储控制器410可以读取、使用和/或执行的指令和其它数据,以执行参照上述控制器210和存储器214描述的功能。为了简明,省略这些功能和操作的重复描述。裕量测试器402也可以用以通过线缆连接到包括用于测试附件卡的标准PCI Express一致性基板(CBB)的测试固定件测试附件卡。裕量测试器402的接口404可以包括用于每个高速差分信号的标准同轴连接器或其它连接器和线缆,或者在各种其它实施例中,包括定制的高密度连接器和固定件,以最小化线缆计数并且使从一个DUT到另一DUT的切换更高效。
在一些示例中,DUT可以是待测试互连,其在传统上用矢量网络分析仪(VNA)加以测试。然而,VNA一般是昂贵的且复杂的。此外,由VNA测量产生的散射参数(s参数)在高频率通常认为越来越不可靠,尤其是当高速串行链路的统计仿真中使用时。
然而,本公开的示例可以使用任何裕量测试器102、202、302或402以测试包括一个或多个线缆和/或PCB分段的无源或有源互连,以快速评估跨越许多通道和部分的实际裕量差。这些测试可以容易地标识互连的最坏情况和风险等级。故此,裕量测试器可以包括“VNA”模式,以测试有源或无源互连。
如果使用单端口裕量测试器,则单端口的发射机通常连接到待测试互连的一侧,而单端口的接收机连接到互连的另一侧。然后,非协议PRBS中的裕量测试可以运行,以测试待测试互连。然而,本公开的示例不限于单个裕量测试器以测试待测试互连。相反,也可以用连接到待测试互连的一个裕量测试器的发射机和连接到待测试互连的另一端的另一裕量测试器的接收机运行测试。在该描述中,术语裕量测试器100可以指代任何裕量测试器102、202、302或402、或稍后描述的裕量测试器502或702或其等同物。
附加地或替代地,多端口裕量测试器100可以用以在训练之后在活动协议状态下测量待测试互连。在该设置中,待测试互连可以连接到多端口裕量测试器100的一个端口,而待测试互连的另一侧可以连接到多端口裕量测试器100的另一不同端口。然后,可以测试待测试互连,以在训练之后在活动协议状态下用协议测量裕量。替代地,并非多端口测试器100,而是多裕量测试器100可以用以运行待测试互连的裕量测试。
图5是根据示例实施例的用于测试DUT的多通道高速I/O链路在Tx和Rx之一或二者方向上的电气裕量的示例裕量测试器502的框图。任何裕量测试器102、202、302和402可以包括参照裕量测试器502描述的组件和/或功能。图5的裕量测试器502包括:FPGA 514,其可操作地耦合到支持单元510(其可以包括以太网和其它通信功能);时基单元508,其用于提供系统参考时钟;高速I/O(HSIO)输出单元502;和HSIO输入单元504。裕量测试器502也可以由AC/DC电源单元516供电。HSIO输出单元502和HSIO输入单元504也可操作地耦合到I/O连接器506。FPGA 514是基于经由可编程互连连接的可配置逻辑块(CLB)的矩阵的半导体设备。在各种实施例中,裕量测试器502可以具有比所示的更少或更多的组件和所示组件的一些组件或功能,虽然在与裕量测试器502的可操作通信中,可以位于裕量测试器外部或与之分离,或者位于或集成在FPGA 514中。
FPGA 514可以在制造之后重新编程为期望的应用或功能要求,诸如以执行本文描述的裕量测试器502的功能。例如,FPGA 514上的固件可以充当:标准PCI Express上游端口,也称为端点(用于测试主板,如在附件卡裕量测试器202的实施例中);或标准PCIExpress根端口,也称为上游端口或根复合体,(用于测试附件卡,诸如在主板裕量测试器302的实施例中),包括一些链路层逻辑,以用于任何裕量测试器100基于相反方向上的流量推断错误何时在DUT接收机处开始,并且一旦错误发生就快速减少裕量压力,以防止灾难性链路故障。在一些实施例中,FPGA 514可以使用可以在FPGA 514中包含存储器、接口等的模块上系统(SoM)架构加以实现,或可以通过其它方式包括它。可以例如用最初Acorn RISCMachine(ARM)架构的高级精简指令集(RISC)机器实现SoM。
配置应用和/或脚本可以经由FPGA 514加以实现,或存储在另一可存取存储器设备或其它非瞬时计算机可读存储介质上,其赋能端用户容易地配置裕量测试器502的裕量测试器选项,包括具有以下选项中的一个或多个的多次运行。在一些实施例中,可以对于裕量扫描设置用于误码率(BER)目标的选项(对于E-6类型裕量为毫秒,而对于E-12类型裕量为分钟)。例如,此类目标可以包括但不限于与以下相关的目标:裕量的次数、裕量定时和/或电压;固定Tx均衡以用于裕量测试器或DUT发射机;以及固定Rx CTLE和DFE以用于裕量测试器接收机。在一些实施例中,提供可选应用和/或脚本,其从裕量测试器502移除数据,并且为用户提供可视化工具,以查看跨越多个产品/样品的裕量数据的大集合,并且查看平均值、运行间变化和随时间的趋势,并且比较跨越具有不同配置选项(固定的Tx均衡,等)的相同DUT上的多次运行的裕量。在一些实施例中,提供可以实现于可引导驱动器上以安装在待测试主板上的可选应用,其解锁用于包括但不限于以下操作的主板测试的附加选项:以环回而非L0运行,并且使用特定模式;使用DUT硅中的管芯上裕量化功能,而非来自DUT发射机的电压摆动和Sj裕量化,并且双向运行而且比较结果。
在一些实施例中,提供可选插件模型,其如果为该特定DUT硅提供插件则将允许裕量测试器配置应用也在DUT硅上配置RX均衡设置。在一些实施例中,可选IBIS-AMI(或相似)软件模型得以提供,以用于每个单独裕量测试单元,其可以由设计者和系统集成商用以包括在他们的仿真中,以帮助建立用于特定客户设置的测试限制/方法。IBIS-AMI是用于串行器/解串行器(SerDes)物理层(PHY)的建模标准,其赋能千兆位串行链路的快速、准确、有统计意义的仿真。在一些实施例中,可选IBIS-AMI模型连同客户模型(IBIS-AMI或散射(S)参数)一起得以提供,以用于裕量测试单元,并且也可以由后续工作利用,以包括某种等级的系统去嵌,以用于增加的准确性和可重复性。可以提供用于裕量测试器502的普通模型作为模型,或者可以生成具有作为制造测试和表征的部分所执行的调谐的用于特定裕量测试器502的特殊调谐的模型。
图6是根据示例实施例的可以用在裕量测试器100的任何控制器210、310、410中以用于测试DUT的多通道高速I/O链路在Tx和Rx之一或二者方向上的电气裕量的所配置的现场可编程门阵列(FPGA)514(诸如图5所示的FPGA)的示例的框图。在各种实施例中,FPGA514可以具有比所示的更多或更少的组件,并且与FPGA 514可操作通信的所示的一些组件和/或这些组件的功能可以位于FPGA 514外部或与之分离。示出的是可操作地耦合到可以包括SerDes的局域网(LAN)连接602的寄存器接口604。寄存器接口604还可操作地耦合到链路训练和状况状态机(LTSSM)Rx控制器606。裕量测试器100的操作的物理层处的过程之一是链路初始化和训练过程。在PCI Express设备中,该过程建立许多重要任务(诸如,链路宽度协商、链路数据速率协商、每通道的位锁定、每通道的符号锁定/块对齐等)。所有这些功能由LTSSM设备完成,LTSSM设备观察来自远程链路伙伴的激励以及链路的当前状态,并且相应地进行响应。寄存器接口604也可操作地耦合到一个或多个附加LTSSM控制器单元(诸如LTSSM通用串行总线(USB)控制器608和附加LTSSM USB控制器610)。在所示示例实施例中,LTSSM Rx控制器606可操作地耦合到PCIe物理层(PHY)16x SerDes 612,并且LTSSM USB控制器608可操作地耦合到USB/Thunderbolt/Displayport(USB/TBT/DP)PHY x4单元614。
偏斜控制单元626也可以是FPGA 514的部分,或者耦合到FPGA 514,以用于控制器可编程偏斜。先前,可以跨越多个通道而通道到通道地生成变化的偏斜的量的仅有测试仪器是相当复杂且昂贵的多通道BERT。然而,多通道BERT不能够像本文公开的裕量测试器那样运行完整训练协议,包括用于类似PCIe的现代协议的传输均衡训练。故此,在没有极其昂贵且复杂的测试设置的情况下,先前不存在用协议和各种不同偏斜进行实验室测试的方式。然而,本公开的示例可以使用偏斜控制单元626以数种不同方式添加每通道传输偏斜。
例如,偏斜控制单元626可以包括单独每通道可编程长度先入先出(FIFO)缓冲器,以设置每通道的偏斜的量。附加地或替代地,偏斜控制单元626可以每通道编程用于每个通道的FPGA 514组构中的可变长度传输FIFO。附加地或替代地,偏斜控制单元626可以包括软控制器,其可以修改控制器逻辑以具有馈送物理层发射机中的每一个的可变长度可编程每通道传输FIFO。
抖动控制单元616还作为FPGA 514的部分存在,或可操作地耦合到FPGA 514,以用于控制抖动插入单元,以使得DUT接收机处预期的眼裕量可以变化为用于定时或电压裕量的特定目标,而无需DUT上运行的软件。
当裕量测试器100正测试特定协议(诸如PCIe)时,裕量测试器正运行完整协议并且可以通过LTSSM控制器单元606、608和610跟踪链路状态作为对活动状态的链路训练。裕量测试器502的FPGA 514可以随着训练进行而重复执行裕量测量,并且在一个或两个方向上针对电气裕量及时捕获链路训练状态的日志。
图7示出具有自校准的裕量测试器702的示例。可以通过将发射机电连接到接收机执行裕量测试器702的校准。这可以例如由裕量测试器702内的开关完成,以将发射机电连接到同一裕量测试器702中的接收机。这消除对于外部测试装备的需求。该技术可以用在上述任何裕量测试器100中。
图7相似于参照图5描述的实施例。图7是用于测试DUT的多通道高速I/O链路在Tx和Rx之一或二者方向上的电气裕量并且已经具有自校准的示例裕量测试器702的框图。为了执行自校准,可以提供一个或多个开关701,以将HSIO输出单元702中的发射机中的每一个连接到HSIO输入单元704中的接收机中的每一个。发射机可以输出信号,并且接收机可以接收信号而且确定裕量测试器702是否处于期望范围内。为了便于说明,在图7中示出单个开关701,但是本领域技术人员应理解,可以提供多个开关701以将发射机连接到接收机。对于开关701替代地,可以在I/O连接器706处提供校准设备或固定件,以使发射机环回到接收机以执行自校准
可以提供不同操作模式,以用于执行裕量测试器702的校准。例如,可以用可以通过I/O连接器706一个或多个将发射机连接到接收机的特殊环回固定件仅在出厂时执行自校准。可以提供的另一操作模式是使端用户执行裕量测试器702的自测试。可以通过激活开关701或插入可以将发射机路由到裕量测试器702的接收机的固定件执行该操作。在自测试期间,如果结果处于所指定的范围外部,则裕量测试器702可以输出到前面板指示器712。
在一些示例中,可以在协议模式、PRBS模式非协议模式之一或二者下执行校准。然而,在协议模式下,I/O连接器706可能不能同时充当主机和测试设备二者。如果裕量测试器702具有I/O连接器706的两个集合,则裕量测试器702可能必须连接I/O连接器706两个不同集合,或者第二裕量测试器702可以连接。与传统仪器相比,内部校准可以对于裕量测试器702提供更快且潜在地更便宜的出厂校准。内部校准也可以可能赋能端用户执行其自己的校准测试。
图8A、图8B、图8C和图8D是示出根据示例实施例的可以用在裕量测试器的控制器(诸如控制器210、310或410)中以用于测试DUT的多通道高速I/O链路在Tx和Rx之一或二者方向上的电气裕量的FPGA(诸如以上各图的FPGA 514)的示例输出驱动选项的框图。
图8A示出FPGA直接驱动选项818,其不受缓冲并且不包括任何变容二极管延迟注入或抖动注入。图8B所示的第二输出驱动选项是所缓冲的驱动选项820,其包括具有不包括任何变容二极管延迟注入或抖动注入的差分输出电压(Vod)的线性缓冲器或限幅放大器826。图8C所示的第三输出驱动选项是变容二极管延迟注入选项822,其包括线性缓冲器826和变容二极管组件828,这导致码间干扰(ISI)加上例如可能是~3-5ps的某种延迟。图8D所示的第四输出驱动选项是抖动注入选项824,其在一个实施例中可以包括可选线性缓冲器826和抖动注入电路830。在一个实施例中,抖动注入电路830是生成抖动(在32GBd,~100ps)的专用集成电路(ASIC),其可得自ADSANTEC。在一些实施例中,不包括线性缓冲器826。在其它实施例中,抖动注入电路可以由差分噪声注入或其它已知方法执行。
在各种实施例中,不同种类的压力可以由裕量测试器100用以标识各种不同的对应失败模式,包括但不限于与以下相关的失败模式:装配;互连(表面贴装技术(SMT)、封装、连接器、通孔、过孔等);缺陷;影响串联电阻;导致ISI和基线徘徊的故障模式;眼闭合影响;导致除了宽度闭合之外的故障模式;功能测试逃逸;操作员配置错误;来料;过程变化;接收机带宽,其相似于互连改变;电源抑制比(PSRR);垂直/水平眼闭合;PLL稳定性;设计;通道之间的增量。用于抖动插入的基于变容二极管的方法对于加剧与装配相关的缺陷可能是更有效的。如上所述,裕量测试器100可以被配置或编程为在DUT上执行裕量测试。在一些实施例中,在建立待测试设备(DUT)的多通道高速I/O链路之后,裕量测试器100关于多通道高速I/O链路的每个高速输入/输出(I/O)通道在发送(Tx)和接收(Rx)之一或二者方向上评估电气裕量。例如,评估电气裕量可以包括:在多通道高速I/O链路的裕量测试发射机上注入可调整的压力。可调整的压力可以包括同时注入多通道高速I/O链路的所有通道上施加的抖动并且施加电压摆动。评估电气裕量可以还包括:关于多通道高速I/O链路的每个高速输入/输出(I/O)通道同时在发送(Tx)和接收(Rx)二者方向上评估电气裕量。
裕量测试器100也可以用以基于DUT的多通道高速I/O链路在Tx和Rx之一或二者方向上的电气裕量测试标识潜在DUT装配或生产问题。在该操作模式下,对于多个DUT中的每个DUT,裕量测试器100关于DUT的多通道高速I/O链路的每个高速输入/输出(I/O)通道在Tx和接收Rx之一或二者方向上评估定时眼宽度裕量。在一个示例中,裕量测试器100基于对于始终低于用于跨越多个DUT的同一通道的最小预定阈值的多个DUT中的每个DUT的定时眼宽度裕量测量的检测标识潜在DUT设计问题。检测也可以或另外包括:基于评估,检测对于均低于用于跨越多重DUT的不同通道的预定阈值的多个DUT中的多重DUT的定时眼宽度裕量测量。
在一些实施例中,例如,裕量测试器100可以被编程或配置为:选取一个或多个不同高速I/O协议,用其基于DUT的多通道高速I/O链路执行裕量测试法测试;同时测试具有混合协议的DUT的多个端口;在多通道高速I/O链路上遍及裕量测试器的任何数量的裕量测试运行输出裕量中的运行间变化;在DUT上实现固定的Tx均衡(EQ),以测试有多少裕量变化是归因于Tx EQ训练变化;在裕量测试器的接收机中使用固定的CTLE以测试接收机均衡对DUT的多通道高速I/O链路的裕量的影响;在裕量测试器的接收机中使用判决反馈均衡(DFE)以测试接收机均衡对DUT的多通道高速I/O链路的裕量的影响;基于目标信道计算用于裕量测试器的预期裕量;当由于多通道高速I/O链路的电气裕量的评估而检测到低裕量时,自动产生调试信息;切换为使用可变符号间干扰(ISI)源,以查找有多少ISI导致多通道高速I/O链路的通道出故障;单独测试每个通道,以标识归因于DUT的多通道高速I/O链路的串扰而导致的裕量损失的量;关闭裕量测试器的接收机中的DFE,以评估具有DFE和没有DFE的裕量以及与多通道高速I/O链路关联的每个信道中的非线性不连续性的量;为裕量测试器生成表征数据,其显示针对参考接收机和典型信道的预期裕量,并且即使当低于预期裕量跨越DUT和多重DUT的多通道高速I/O链路的所有通道是一致的时也允许标记低于预期的裕量;从电气裕量的评估得以执行的多通道高速I/O链路的多重速度进行选择;使用协议特定知识由裕量测试器基于在多通道高速I/O链路上在相反方向上行进的流量推断在DUT的接收机处何时已经发生错误,以赋能裕量测试器在没有DUT上的软件的情况下在生产线上执行裕量测试;自动捕获作为多通道高速I/O链路的电气裕量的评估结果检测到的低裕量信道的时域反射计读数(TDR);执行对示波器的自动化连接,以当作为多通道高速I/O链路的电气裕量的评估的结果检测到低裕量时自动捕获数字化波形;以及通过配置DUT硅以实现用户可选选项中的一个或多个来配置用于DUT的用户可选选项中的一个或多个。
在一些实施例中,裕量检测器100可以提供用于执行或可以执行DUT校准的选项,赋能用户接收具有一系列参考信道的预期裕量的集合。在这些实施例中,所校准的裕量测试器100被配置为:针对DUT的完全运行的操作链路在待测试设备(DUT)的发送(Tx)和接收(Rx)之一或二者方向上测量电气眼裕量,而无需特殊的测试模式,并且捕获完全加载和串扰效应。也可以提供用于裕量测试器的单独校准的模型,赋能用以下中的一个或多个计算预期裕量:单独化系统信道、接收机型号和发射机型号。此外,提供DUT硅中的特征,其赋能裕量测试器使用供应商定义的消息或另一协议机制以指示裕量测试即将由裕量测试器进行,使DUT硅能够禁用将归因于错误而使链路的链路宽度或速度降级达裕量测试的持续时间的逻辑。
还提供裕量测试器的软件应用,其赋能在测试配置中由待测试信道组件(例如,裸印刷电路板(PCB)或线缆)的裕量测试器执行测试,其中裕量测试器用在待测试信道组件的一侧或两侧。在一些实施例中,裕量测试器的硬件提供给制造印刷电路板(PCB)的公司,并且与使用裕量测试器关联的数据提供给提供PCB的生产中使用的硅的硅公司。
裕量测试器100也可以配置所连接的DUT,以用于由裕量测试器100在不同条件下对于DUT的硅运行裕量测试。裕量测试器100可以接收软件插件,其赋能配置和DUT硅参数,以用于由裕量测试器100在不同条件下对于DUT的硅运行裕量测试。DUT硅参数可以包括但不限于以下中的一个或多个:与接收机连续时间CTLE相关的参数和与DFE相关的参数。
所公开的实施例的益处、优点和改进包括但不限于以下特征。一些实施例几乎可以完全用包括标准FPGA和正弦抖动注入芯片或延迟线的现成组件加以实现,并且与传统的BERT和观测器相比具有非常低的成本。示例实施例可以在正常操作状态下操作的完全多通道链路上运行,而无需特殊软件并且一次捕获归因于所有通道操作而导致的任何影响。另一优点在于,本公开的实施例可以在单个自含式单元中在任一或两个方向(Tx和Rx)上进行测试。各种实施例也可以在生产环境中(例如,在主板生产测试环境中)运行,而无需任何软件或对DUT的修改。可以在裕量测试器102硅/固件中提供因协议而变化的测试特定逻辑,以基于由待测试设备发送回到裕量测试器的数据非常快速地识别错误何时正发生在DUT接收机处。一些示例实施例包括DUT硅中实现的特征,以通过PCI Express供应商特定消息或其它标准协议特征识别裕量测试将要发生,并且将DUT硅置于其不会归因于错误而正常地使链路宽度和/或速度降级的状态下。这有助于确保用于使用噪声注入或电压摆动调整的DUT接收机的裕量化过程可以在没有通过正常协议机制使链路宽度或速度降级的风险的情况下发生。这是对特殊逻辑的替选,以快速推断错误何时开始,并且在链路或速度降级可能发生之前减少压力。
所公开的技术的实施例的附加特征可以包括可以在控制器210、310、410之一的控制下(例如,执行根据所配置的FPGA和/或从另一非瞬时计算机可读存储介质读取的指令)执行的以下功能:选取一个或多个不同高速I/O协议,用其基于DUT的多通道高速I/O链路执行裕量测试法测试;同时测试具有混合协议的DUT的多个端口;在多通道高速I/O链路上遍及裕量测试器的任何数量的裕量测试运行输出裕量中的运行间变化;在DUT上实现固定的Tx均衡(EQ),以测试有多少裕量变化是归因于Tx EQ训练变化;在裕量测试器的接收机中使用固定连续时间线性均衡(CTLE)以测试接收机均衡对DUT的多通道高速I/O链路的裕量的影响;在裕量测试器的接收机中使用判决反馈均衡(DFE)以测试接收机均衡对DUT的多通道高速I/O链路的裕量的影响;基于目标信道计算用于裕量测试器的预期裕量;当由于多通道高速I/O链路的电气裕量的评估而检测到低裕量时,自动产生调试信息;切换为使用可变符号间干扰(ISI)源,以查找有多少ISI导致多通道高速I/O链路的通道出故障;单独测试每个通道,以标识归因于DUT的多通道高速I/O链路的串扰而导致的裕量损失的量;关闭裕量测试器的接收机中的DFE,以评估具有DFE和没有DFE的裕量以及与多通道高速I/O链路关联的每个信道中的非线性不连续性的量;显示针对参考接收机和典型信道的预期裕量,其即使当低于预期裕量跨越DUT和多重DUT的多通道高速I/O链路的所有通道是一致的时也允许标记低于预期的裕量;从电气裕量的评估得以执行的多通道高速I/O链路的多重速度进行选择;使用协议特定知识由裕量测试器基于在多通道高速I/O链路上在相反方向上行进的流量推断在DUT的接收机处何时已经发生错误,以赋能裕量测试器在没有DUT上的软件的情况下在生产线上执行裕量测试;自动捕获作为多通道高速I/O链路的电气裕量的评估结果检测到的低裕量信道的时域反射计读数(TDR);执行对示波器的自动化连接,以当作为多通道高速I/O链路的电气裕量的评估的结果检测到低裕量时自动捕获数字化波形;以及提供软件插件,以通过配置DUT硅以实现用户可选选项中的一个或多个来配置用于DUT的用户可选选项中的一个或多个。在控制器210的控制下,上述功能中的一些或全部也可以提供为用户可选选项,以用于操作裕量测试器102。
在示例实施例中,裕量测试可以包括:对于多个待测试设备(DUT)中的每个DUT,由裕量测试器100关于DUT的多通道高速I/O链路的每个高速输入/输出(I/O)通道在Tx和Rx之一或二者方向上评估定时眼宽度裕量。裕量测试器100可以然后检测对于均低于用于跨越多重DUT的不同通道的预定阈值的多个DUT中的多重DUT的定时眼宽度裕量测量。可以然后基于对于均低于用于跨越多重DUT的不同通道的预定阈值的多重DUT的定时眼宽度裕量测量的检测(由裕量测试器102直观地或自动地)检测潜在DUT组装或生产问题。
作为示例,在一个实施例中,附件卡裕量测试器(诸如图2所示的附件卡裕量测试器202)可以用于具有一个PCIe x8插槽的主板的预生产样品的台架测试/表征。在同时在每个通道上遍及若干毫秒对于插槽测量的E-6定时眼宽度裕量(左+右)的情况下,可以使用附件卡裕量测试器202执行以下示例测试过程。为了简明,本示例包括定时,但是其它实施例可以包括其它测量。本示例中的每个测量完成3次。然而,这在各种实施例中可以是用户可编程的。在裕量测试器接收机处以及主板DUT接收机处执行图表902(图9)所示的测量。测量在主板DUT接收机处得以进行,并且可以通过两种方式加以执行。第一方式可以是:使用裕量测试器抖动(Sj)和电压摆动扫描。第二方式可以是:在主板接收机处使用管芯上裕量测试。例如,在附件卡裕量测试器202的控制器210的控制下,主板接收机处的管芯上裕量测试可以关于所支持的速度通过连接到主板DUT的可引导驱动器上的软件或主板DUT上的基本输入/输出系统(BIOS)软件运行。在本示例中,测量以16GT/s完成,但是可以变化,并且可以是用户可配置的。
图9是示出根据示例实施例的由高速I/O裕量测试器102执行的若干DUT的示例裕量测试的结果以及基于裕量测试的结果的潜在DUT装配或生产问题的标识的图表902。如图表902所示,跨越所有五个DUT(即,DUT#1至DUT#5)的通道2上的始终低裕量可以是设备的潜在设计问题的指示符,因为低裕量发生在所有DUT上。相比之下,DUT#1通道4、通道0上的DUT#3和通道6上的DUT#4上的低裕量可以是针对这些特定DUT上的这些特定通道的潜在装配或生产问题的指示符,因为这些低裕量数字没有不良裕量的设置模式。
本发明的实施例将如以图9描述的此类测试结果的分析极大扩展到可以生成并且存储特定组件的先前裕量测试的历史记录的系统。然后,可以分析这些历史记录以检测失败和成功的模式。可以执行随后测试,并且将结果添加或补充到不断增长的结果库。附加的相关数据(诸如设备故障率)可以进一步添加到库或与数据库相关的另一库中。该故障率数据可以添加得远比原始数据更晚(例如,晚数月或数年)。可以使用人工分析、机器学习或其它方法以研究数据集,并且比较其与故障率数据或关于设备所收集的其它数据。在足够的训练的情况下,分析结果可以用以生成可能在未来随设备出现的潜在问题的预测指示符或早期信号。
图10是示出根据本发明的实施例的可以用在系统中以用于数据创建、存储、分析和训练的示例流程操作的流程图1000。流程1000在操作1010开始,其中DUT置于测试会话的初始状态下。该操作1010或本文描述的任何操作可以由上述任何裕量测试器100或由测试系统中的另一设备执行。如上所述,在执行一致性或其它测试中,DUT在测试会话期间步进通过多重不同状态。对于PCIe,例如,状态的类别可以包括链路训练状态、重新训练(恢复)状态、软件电源管理状态、活动状态电源管理状态和其它状态。当然,随着DUT正受测试,其它设备或协议可以使用这些相同的状态、这些状态的变型或不同状态。
在操作1020中,在目前DUT状态下执行测试,并且在操作1030中记录测试和状态数据。取决于测试计划,可以在操作1020中执行任何数量的分离测试。计划可能调用每个状态下的单个测试或另一状态下的数千(或数十万)测试。如上所述,测试可以包括裕量分析(诸如通过将各种量的噪声注入测试信号中)。可以通过控制测试信号的电压和/或抖动生成这种噪声。在操作1030中记录的测试和状态数据可以包括原生测试数据以及测试数据的摘要。它也可以包括可以随测试和状态数据存储的测试的眼图。也可以存储与测试或状态相关的其它数据(诸如在每个状态下花费的时间)以及状态的最终结局(诸如通过/失败或符合)。关于状态的又进一步数据可以包括设备可能花费以进入测试的随后状态(即,转变)的时间的量和尝试的数量。
虽然以上参照本地测试描述,但是有可能在操作1030中(以及稍后在操作1060中)记录的数据最初在外部位置处得以生成,并且通过通信网络(诸如互联网)发送到中央仓库或库。以此方式,本发明的实施例可以从各种制造商和执行测试的其它方积累显著量的数据,而不必执行测试自身。该测试数据可以实时发送到中央仓库,或者可以在测试的完结时下载。测试数据也可以存储在云(诸如互联网连接的数据存储源)中,并且在中心位置处定期或按需检索,而且通过通信网络存储在库中。
操作1040确定在测试会话中是否存在要测试的另外DUT状态。如果是这样,则操作1050在测试会话中将DUT改变为随后状态,并且在操作1020中在新状态下执行测试或不同的测试,并且在操作1030中再次记录用于新状态的测试和状态数据。
如果反而最终测试状态已经完成,则操作1060将关于测试会话的测试、状态和DUT的所有相关数据存储在仓库或库中。DUT数据可以包括用户录入的关于DUT的数据(诸如代码名称或标识符)。DUT数据可以包括DUT的类、以及版本和或许甚至唯一标识符(诸如序列号或生产编号)。该DUT标识数据可以存储在DUT自身中,或者可以随着DUT正受测试而由用户录入。裕量测试器也可以生成DUT标识数据(诸如DUT的引脚的数量、通道、链路状态或训练状态),其也可以在操作1060中随测试数据得以存储。该标识数据可以用在实施例中,以标识何时在稍后时间测试同一DUT,或者是否在稍后测试中测试同一类或与原始DUT相关另外类中的另一DUT。本发明的实施例可以将相关DUT的测试在一起相关以用于增强分析,如下所述。
可以在操作1060中存储附加数据(诸如状态改变的顺序以及在测试的所有状态下花费的时间的总量)。在操作1060中也可以存储进一步数据(诸如测试的日期、时间、温度和位置)以及DUT是否通过所有测试的总体通过/失败。上述所有数据都存储在海量库中,其随着任何DUT的每次随后测试得以执行而增长。
图11是示出在生成原始测试数据集之后可以执行的示例操作的流程图。在流程1100中,操作1110首先从上述数据库检索一个或多个数据集。当首次创建库时,数据的量将是小的或甚至最小的。但是,随着库增长,库中存储的信息以及该信息的分析对于提供预测数据可以是有用的,如以下详细描述的那样。
操作1120执行模式分析或使用其它类型的分析,以分析在操作1110中检索到的数据集。以上在图9中示出一些基本的模式分析,其中测试数据的分析生成指示:可能存在通道2的潜在设计问题或关于各种DUT 1、3和4的生产问题。操作1120的模式分析远比仅比较相关行和列更复杂,并且可以包括测试结果的所有部分的详细统计分析(诸如状态下的时间、重新训练的数量、哪些状态产生更多错误、电压变化是否比定时(抖动)变化导致更多错误等)。可以对数据记录中存储的任何数据或数据组合执行分析。然后,分析的结果可以存储回到数据库中,或者可以在操作1130中存储在与原始数据库分离的库中并且回到与原始数据库相关。以下提供在随后测试或诊断期间使用分析或分析中发现的数据或趋势的示例。在操作1120中执行的分析结果可能导致在单独或各类的DUT中可观察到特定复发模式。这些复发模式可以认为是标识相关或甚至不相关设备之间的常见行为的气味或签名。例如,情况可能是这样:与接收方向相比,特定制造商在通道的发送方向上几乎总是具有更多测试裕量。如果该情况足够经常地复发,则即使在并未获知DUT发源的情况下,本发明的实施例也可以通过观察发送裕量超过接收裕量确定由制造商制作特定DUT。
图12示出描述本发明的实施例中可以使用的特定类型的模式分析的流程图。在该流程1200中,在操作1210中检索到的数据在操作1220中取平均或归一化。可以对在操作1210中检索到的仅少数数量的数据集进行归一化或平均,或者操作1210可以检索大数量的数据集(诸如数百万个)。当然,越大数量的数据集被取平均,平均数量就越准确地变为跨越所有设备的测试结果的实际平均。待取平均值的两个数据集可能不完全匹配。例如,DUT测试的一个数据集可能已经包括40个单独状态转变,而另一数据集包括90个转变。在此情况下,本发明的实施例仍然可以对具有共同或相同转变数量的任何测试取平均,或者可能对它们取平均或归一化以产生期望结果。在该示例中,操作1220将对两个测试之间的40个共同转变取平均,而非对第二数据集的剩余50个转变取平均。换言之,测试数据集不必完全匹配以执行以上参照图11描述的平均、归一化或其它模式分析。
然后,在操作1230中,即时数据(诸如从所测试的最后DUT生成的数据)可以与归一化或取平均的数据进行比较,并且所生成的比较用于产生偏差数据集。比较可以由比较器执行,比较器可以是控制器210、310或410的功能或组件或FPGA 514(图5)中定义的比较器功能。该偏差数据集测量即时数据与归一化或平均数据的差异的程度。距平均的偏差可能是指示特定DUT或DUT类执行得远低于或远高于平均DUT的重要信息。据以上回顾,库中的数据集包括包含DUT的类的DUT标识。本发明的实施例因此能够使用一个或多个偏差数据集标识与其对等或相似设备相比可能是异常值的单独或各类DUT。该分析可以揭示设计弱点。
在操作1230的比较之后,比较或偏差数据可以在操作1040可选地连同原始数据一起存储在数据库中。操作1040是可选的,因为每个所分析的数据集包括比较数据可能并非必要的。或者,可能仅对于数据存储仓库内的少数数据集生成比较数据。
可能流程1200可以在完结时或者甚至(并发地)在参照图10描述的流程1000内自动执行。例如,如上所述生成的偏差数据可以在每个状态下的最终测试的完结时得以生成,并且包括于操作1020中。然后,在操作1030中,偏差数据可以随同标准测试和状态数据一起存储。超出统计显著性的偏差可以被标记或以其它方式向用户指示(诸如在测试结果中)。
图13是示出可以如何使用数据集以观察DUT随着时间的性能的流程图。回顾在操作1060中或者在图10的流程中的其它地方存储的数据的部分是DUT标识数据(诸如类型、类、制造商、通道的数量、唯一标识符(如果提供)等)。在流程1300中,在操作1310中测试DUT。然后,流程1300可以检查库以查看是否先前已经测试DUT。例如,可以在开发期间测试DUT或DUT类,以生成第一测试数据集合。然后,可以在原型阶段中并且然后稍后在产品发布阶段中测试同一DUT或DUT类。同一DUT可以在晚于其已经处于生产中之后的数月或数年受测试。这些测试和测试结果中的每一个可以加以存储并且与库中的DUT或DUT类的早期测试相关,有效地创建测试结果的时间线。在操作1320中,可以将测试结果彼此进行比较,以确定DUT的性能是否随着时间改变(诸如经历下降的性能)。或者或许性能在两次或三次随后测试之间下降,每次隔若干月,并且然后保持相同或相似的性能达之后的数月。
操作1320是可选的,因为先前所测试的设备的每次测试无需一定包括与先前测试的比较。相反,新测试结果可以在操作1330中存储在库中,而无需该比较。
图14是示出本发明的实施例如何生成未来设备性能的预测并且可以使用这些预测作为DUT测试自身的部分的流程图。操作1410将结局或设备操作数据添加到数据库。一些结局或操作数据可以作为操作1310(图13)的自然后果而添加,其中再次测试先前已经测试的DUT。或者,这样的结局数据可以包括从先前已经测试的DUT的失败或成功收集的任何数据。操作1410中的结局数据无需一定出自先前测试结果,而是可以替代地或附加地是添加到库的其它数据。其它数据可以包括关于设备操作的信息(诸如特定设备或设备类的长寿命或故障)。例如,假设十个DUT在处于服务中达超过24个月之后出故障。还假设所有DUT具有数据库中存储的先前测试结果。添加到库的结局数据可以只包括出故障的设备,或者可以包括故障的日期,而没有任何随附测试数据。测试结果的分析指示,其中与关于最远离电源的通道4的通过相比,DUT中的七个耗时更长以关于最靠近电源的通道1通过一系列测试。因此,在操作1420中可以生成的一个预测是,与通道4相比耗时更长以关于通道1通过测试的任何相似DUT与其它DUT相比在接下来的24个月内可能具有更高的故障发生率。然后,在操作1430中,预测可以添加到测试规程自身。
当在操作1510中测试程序加载预测库作为测试的启动规程的部分时,图15继续该假想场景。该库可以包括操作1420(图14)中生成的预测以及从其它数据分析做出的预测。随着时间,预测库可以增长以包括来自许多不同类型的数据的预测。预测库随着时间也变得更加准确,因为更多的结局数据添加到描述先前已经测试的DUT或DUT类的长期成功或失败的库中。
在操作1530中发起DUT测试(诸如流程1000(图10)的DUT测试),并且测试开始。然后,随着DUT正受测试,比较测试结果与预测库。假设正受测试的当前DUT还指示与通道4相比,DUT耗时更长以关于通道1通过测试,因此与先前存储的预测之一匹配。然后,流程1500可以在操作1540中生成警告:受测试的DUT可以包括早期失败的可能性。
在其它实施例中,预测库在操作1530中在DUT的测试期间无需实时比较,而是反而可以在所存储的数据(即,从先前测试会话存储的数据)上运行。
在设备开发的开发或原型状态期间执行流程1500的操作可能是有益的。然后,潜在设计缺陷可以能够在开发中得以纠正。在上述示例中,或许设计者发现移动通道1更远离电源产生测试结果,其中通道1-4生成相似的测试数据。以此方式,预测测试可以是有效的设计工具。
使用上述本发明的实施例允许设计者跟踪距正常转变的偏差,其可以指示设计失败。可以针对来自先前DUT测试的库中存储的性能数据审查潜在设计改变。使用本发明的实施例可以通过随着其通过状态转变指示设备状态、所需的重新训练的数量或关于DUT的其它信息来帮助确定故障的根本原因。
本公开的各方面可以在特别创建的硬件、固件、数字信号处理器上或包括根据所编程的指令操作的处理器的专门编程的通用计算机上进行操作。本文使用的术语控制器或处理器旨在包括一个或多个微处理器、微型计算机、专用集成电路(ASIC)和独立或彼此结合工作的专用硬件控制器。本公开的一个或多个方面可以体现在由一个或多个计算机(包括监控模块和控制器)或其它设备执行的计算机可用数据和计算机可执行指令中(诸如一个或多个程序模块中)。通常,程序模块包括例程、程序、对象、组件、数据结构等,其当由计算机或其它设备中的处理器执行时执行特定任务或实现特定抽象数据类型。计算机可执行指令可以存储在非瞬时计算机可读存储介质(诸如硬盘、光盘、可拆卸存储介质、固态存储器、DDR存储器、随机存取存储器(RAM)等)上。正如本领域技术人员将理解的那样,在各个方面中可以根据期望组合或分布程序模块的功能。此外,功能可以全部或部分体现在固件或硬件等同物(诸如集成电路、FPGA等)中。特定数据结构可以用以更有效地实现本公开的一个或多个方面,并且该数据结构预期在本文描述的计算机可执行指令和计算机可用数据的范围内。
所公开的方面可以在一些情况下实现于硬件、固件、软件或其任何组合中。所公开的方面也可以实现为由一个或多个或非瞬时计算机可读介质携带或其上存储的指令,其可以由一个或多个处理器读取和执行。这些指令可以称为计算机程序产品。本文讨论的计算机可读介质意指可以由计算设备存取的任何介质。通过示例的方式,而非限制,计算机可读介质可以包括计算机存储介质和通信介质。
计算机存储介质意指可以用以存储计算机可读信息的任何介质。通过示例的方式,而非限制,计算机存储介质可以包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、闪存或其它存储器技术、致密盘只读存储器(CD-ROM)、数字视频盘(DVD)或其它光盘存储、磁盒、磁带、磁盘存储或其它磁存储设备、以及在任何技术中实现的任何其它易失性或非易失性、可拆卸或不可拆卸介质。计算机存储介质排除信号本身和信号传输的瞬时形式。
通信介质意指可以用于计算机可读信息的通信的任何介质。通过示例的方式,而非限制,通信介质可以包括同轴线缆、光纤缆线、空气或任何其它适合于电、光、射频(RF)、红外、声学或其它类型的信号的通信的介质。
示例
以下提供所公开的技术的说明性示例。技术的实施例可以包括一个或多个以下描述的示例及其任意组合。
示例1是一种测试设备,包括至少一个测试接口,其被构造为连接到待测试设备(DUT);一个或多个控制器,其被构造为生成裕量测试信号,以用于在测试会话的一个或多个测试状态期间测试DUT;数据仓库,其被构造为连同在测试会话期间所测试的DUT的DUT标识符一起存储在测试会话的一个或多个测试状态期间DUT的测试的结果;一个或多个控制器进一步被构造为确定DUT测试结果中的任何结果是否与基于来自先前DUT测试的分析的预测结局匹配,和用户接口,其可操作地耦合到测试设备,并且被构造为显示所测试的DUT与预测结局匹配的指示。
示例2是如示例1所述的测试设备,其中数据仓库被构造为存储:DUT标识符;DUT类;在一个或多个测试状态中的每一个下花费的时间;一个或多个测试状态中的每一个的通过状态;或用于一个或多个测试状态中的每一个的重新训练的数量。
示例3是如任何以上示例所述的测试设备,其中数据仓库进一步被构造为存储示出一个或多个测试状态之一内的多个测试的测试结果的眼图。
示例4是如任何以上示例所述的测试设备,其中测试设备被构造为从DUT自身上的存储位置读取DUT标识符,或者其中测试设备被构造为生成DUT标识符。
示例5是如任何以上示例所述的测试设备,其中从先前DUT测试的分析以及关于一个或多个DUT的操作寿命的数据生成预测结局。
示例6是如任何以上示例所述的测试设备,其中数据仓库通过通信网络接收DUT的测试的结果。
示例7是如任何以上示例所述的测试设备,其中测试会话的一个或多个测试状态包括一个或多个功率状态、一个或多个传输状态或一个或多个链路状态。
示例8是一种操作测试设备的方法,包括:建立对待测试设备(DUT)的连接;生成测试信号,以用于在测试会话的一个或多个测试状态期间对DUT进行裕量测试;连同在测试会话期间所测试的DUT的DUT标识符一起在库中存储在测试会话的一个或多个测试状态期间DUT的测试的结果;确定DUT测试结果中的任何结果是否与基于来自先前DUT测试的分析的预测结局匹配;以及,当DUT测试结果中的任何结果与预测结局匹配时,向测试设备的用户产生指示。
示例9是如权利要求8所述的方法,其中库被构造为存储:DUT标识符;DUT类;在一个或多个测试状态中的每一个下花费的时间;一个或多个测试状态中的每一个的通过状态;或用于一个或多个测试状态中的每一个的重新训练的数量。
示例10是如权利要求8所述的方法,其中库进一步被构造为存储示出一个或多个测试状态之一内的多个测试的测试结果的眼图。
示例11是如任何前述示例方法所述的方法,还包括:从DUT自身上的存储位置读取DUT标识符,或生成DUT标识符。
示例12是如任何前述示例方法所述的方法,其中从先前DUT测试的分析以及关于一个或多个DUT的操作寿命的数据生成预测结局。
示例13是如任何前述示例方法所述的方法,其中存储DUT的测试的结果包括:通过通信网络发送结果。
示例14是如任何前述示例方法所述的方法,其中测试会话的一个或多个测试状态包括一个或多个功率状态、一个或多个传输状态或一个或多个链路状态。
示例15是一种生成并且使用预测结局的方法,包括:接收表示关于一个或多个DUT的操作信息的数据;确定在先前裕量测试期间生成的一个或多个DUT的测试结果中的共性,以将过去测试结果与操作信息匹配;创建与操作信息匹配的过去测试结果的列表;在测试会话的一个或多个测试状态期间测试与一个或多个DUT相关的DUT,以生成目前测试结果;比较目前测试结果与过去测试结果的列表;以及当目前测试结果与过去测试结果的列表上的任何过去测试结果匹配时,生成指示。
示例16是如示例15所述的方法,其中过去测试结果包括一个或多个眼图。
示例17是如示例15所述的方法,其中确定在先前裕量测试期间生成的一个或多个DUT的测试结果中的共性以将过去测试结果与操作信息匹配还包括:比较一个或多个DUT的一个过去测试结果集合与一个或多个DUT的另一过去测试结果集合。
示例18是如示例15所述的方法,其中操作信息包括关于一个或多个DUT的长寿命或故障信息。
示例19是如示例15所述的方法,其中在先前裕量测试期间生成的测试结果包括在一个或多个功率状态、一个或多个传输状态或一个或多个链路状态期间生成的结果。
示例20是如示例15所述的方法,还包括:在裕量测试设备上存储与操作信息匹配的过去测试结果的列表。附加地,该书面描述参照特定特征。应理解,该说明书中的本公开包括这些特定特征的所有可能组合。例如,在在特定方面的上下文中公开特定特征的情况下,该特征也可以尽可能用在其它方面的上下文中。
此外,当在本申请中参照具有两个或更多个所定义的步骤或操作的方法时,可以按任何顺序或同时执行定义的步骤或操作,除非上下文排除这些可能性。
虽然已经为了说明的目的示出并且描述本公开的具体方面,但是应理解,可以在不脱离本公开的精神和范围的情况下进行各种修改。因此,除了由所附权利要求限制之外,本公开不应受限制。
Claims (20)
1.一种测试设备,包括:
至少一个测试接口,其被构造为连接到待测试设备(DUT);
一个或多个控制器,其被构造为生成裕量测试信号,以用于在测试会话的一个或多个测试状态期间测试DUT;
数据仓库,其被构造为连同在测试会话期间所测试的DUT的DUT标识符一起存储在测试会话的所述一个或多个测试状态期间DUT的测试的结果;
所述一个或多个控制器进一步被构造为确定DUT测试结果中的任何结果是否与基于来自先前DUT测试的分析的预测结局匹配;和
用户接口,其可操作地耦合到所述测试设备,并且被构造为显示所测试的DUT与预测结局匹配的指示。
2.如权利要求1所述的测试设备,其中数据仓库被构造为存储:DUT标识符;DUT类;在所述一个或多个测试状态中的每一个下花费的时间;所述一个或多个测试状态中的每一个的通过状态;或用于所述一个或多个测试状态中的每一个的重新训练的数量。
3.如权利要求2所述的测试设备,其中数据仓库进一步被构造为存储示出所述一个或多个测试状态之一内的多个测试的测试结果的眼图。
4.如权利要求2所述的测试设备,其中所述测试设备被构造为从DUT自身上的存储位置读取DUT标识符,或者其中所述测试设备被构造为生成DUT标识符。
5.如权利要求1所述的测试设备,其中从先前DUT测试的分析以及关于一个或多个DUT的操作寿命的数据生成预测结局。
6.如权利要求1所述的测试设备,其中数据仓库通过通信网络接收DUT的测试的结果。
7.如权利要求1所述的测试设备,其中测试会话的所述一个或多个测试状态包括一个或多个功率状态、一个或多个传输状态或一个或多个链路状态。
8.一种操作测试设备的方法,包括:
建立对待测试设备(DUT)的连接;
生成测试信号,以用于在测试会话的一个或多个测试状态期间对DUT进行裕量测试;
连同在测试会话期间所测试的DUT的DUT标识符一起在库中存储在测试会话的所述一个或多个测试状态期间DUT的测试的结果;
确定DUT测试结果中的任何结果是否与基于来自先前DUT测试的分析的预测结局匹配;以及
当DUT测试结果中的任何结果与预测结局匹配时,向测试设备的用户产生指示。
9.如权利要求8所述的方法,其中库被构造为存储:DUT标识符;DUT类;在所述一个或多个测试状态中的每一个下花费的时间;所述一个或多个测试状态中的每一个的通过状态;或用于所述一个或多个测试状态中的每一个的重新训练的数量。
10.如权利要求9所述的方法,其中库进一步被构造为存储示出所述一个或多个测试状态之一内的多个测试的测试结果的眼图。
11.如权利要求9所述的方法,还包括:从DUT自身上的存储位置读取DUT标识符,或生成DUT标识符。
12.如权利要求8所述的方法,其中从先前DUT测试的分析以及关于一个或多个DUT的操作寿命的数据生成预测结局。
13.如权利要求8所述的方法,其中存储DUT的测试的结果包括:通过通信网络发送结果。
14.如权利要求8所述的方法,其中测试会话的所述一个或多个测试状态包括一个或多个功率状态、一个或多个传输状态或一个或多个链路状态。
15.一种生成并且使用预测结局的方法,包括:
接收表示关于一个或多个DUT的操作信息的数据;
确定在先前裕量测试期间生成的所述一个或多个DUT的测试结果中的共性,以将过去测试结果与操作信息匹配;
创建与操作信息匹配的过去测试结果的列表;
在测试会话的一个或多个测试状态期间测试与所述一个或多个DUT相关的DUT,以生成目前测试结果;
比较目前测试结果与过去测试结果的列表;以及
当目前测试结果与过去测试结果的列表上的任何过去测试结果匹配时,生成指示。
16.如权利要求15所述的方法,其中过去测试结果包括一个或多个眼图。
17.如权利要求15所述的方法,其中确定在先前裕量测试期间生成的所述一个或多个DUT的测试结果中的共性以将过去测试结果与操作信息匹配还包括:比较所述一个或多个DUT的一个过去测试结果集合与所述一个或多个DUT的另一过去测试结果集合。
18.如权利要求15所述的方法,其中操作信息包括关于所述一个或多个DUT的长寿命或故障信息。
19.如权利要求15所述的方法,其中在先前裕量测试期间生成的测试结果包括在一个或多个功率状态、一个或多个传输状态或一个或多个链路状态期间生成的结果。
20.如权利要求15所述的方法,还包括:在裕量测试设备上存储与操作信息匹配的过去测试结果的列表。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202063117971P | 2020-11-24 | 2020-11-24 | |
US63/117971 | 2020-11-24 | ||
PCT/US2021/060663 WO2022115495A1 (en) | 2020-11-24 | 2021-11-23 | Systems, methods, and devices for high-speed input/output margin testing |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116802510A true CN116802510A (zh) | 2023-09-22 |
Family
ID=78918529
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180091738.1A Pending CN116745630A (zh) | 2020-11-24 | 2021-11-23 | 用于高速输入/输出裕量测试的系统、方法和设备 |
CN202180091737.7A Pending CN116802510A (zh) | 2020-11-24 | 2021-11-23 | 用于高速输入/输出裕量测试的系统、方法和设备 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180091738.1A Pending CN116745630A (zh) | 2020-11-24 | 2021-11-23 | 用于高速输入/输出裕量测试的系统、方法和设备 |
Country Status (7)
Country | Link |
---|---|
US (2) | US20220163588A1 (zh) |
JP (2) | JP2023550645A (zh) |
KR (1) | KR20230108337A (zh) |
CN (2) | CN116745630A (zh) |
DE (2) | DE112021006159T5 (zh) |
TW (1) | TWI809570B (zh) |
WO (2) | WO2022115494A1 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023535406A (ja) * | 2020-07-20 | 2023-08-17 | テクトロニクス・インコーポレイテッド | 再構成変更可能な処理コンポーネントを有する試験測定装置アクセサリ |
US20220091185A1 (en) * | 2020-09-21 | 2022-03-24 | Tektronix, Inc. | Margin test data tagging and predictive expected margins |
KR102635457B1 (ko) | 2021-05-24 | 2024-02-13 | 에스케이하이닉스 주식회사 | PCIe 장치 및 이를 포함하는 컴퓨팅 시스템 |
KR102559387B1 (ko) * | 2021-05-25 | 2023-07-26 | 에스케이하이닉스 주식회사 | PCIe 인터페이스 장치 및 그 동작 방법 |
US11960367B2 (en) | 2021-05-24 | 2024-04-16 | SK Hynix Inc. | Peripheral component interconnect express device and operating method thereof |
KR20230103130A (ko) * | 2021-12-31 | 2023-07-07 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러 및 그 동작 방법 |
US11979263B2 (en) * | 2022-03-03 | 2024-05-07 | Samsung Electronics Co., Ltd. | Method and wire-line transceiver for performing serial loop back test |
Family Cites Families (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5243273A (en) | 1990-09-12 | 1993-09-07 | Hewlett-Packard Company | General purpose, reconfigurable system for processing serial bit streams |
US6351827B1 (en) | 1998-04-08 | 2002-02-26 | Kingston Technology Co. | Voltage and clock margin testing of memory-modules using an adapter board mounted to a PC motherboard |
US6449742B1 (en) | 1999-08-11 | 2002-09-10 | Intel Corporation | Test and characterization of source synchronous AC timing specifications by trace length modulation of accurately controlled interconnect topology of the test unit interface |
US6765877B1 (en) | 1999-08-30 | 2004-07-20 | Cisco Technology, Inc. | System and method for detecting unidirectional links |
US7076714B2 (en) * | 2000-07-31 | 2006-07-11 | Agilent Technologies, Inc. | Memory tester uses arbitrary dynamic mappings to serialize vectors into transmitted sub-vectors and de-serialize received sub-vectors into vectors |
WO2003032000A1 (fr) | 2001-10-05 | 2003-04-17 | Matsushita Electric Industrial Co., Ltd. | Procede et systeme de verification d'une lsi, et appareil d'essai de la lsi |
US7099438B2 (en) | 2002-06-14 | 2006-08-29 | Ixia | Multi-protocol, multi-interface communications device testing system |
US7139949B1 (en) | 2003-01-17 | 2006-11-21 | Unisys Corporation | Test apparatus to facilitate building and testing complex computer products with contract manufacturers without proprietary information |
US7505862B2 (en) | 2003-03-07 | 2009-03-17 | Salmon Technologies, Llc | Apparatus and method for testing electronic systems |
US7398514B2 (en) | 2004-09-29 | 2008-07-08 | Microsoft Corporation | Test automation stack layering |
US7313496B2 (en) | 2005-02-11 | 2007-12-25 | Advantest Corporation | Test apparatus and test method for testing a device under test |
US7941718B2 (en) * | 2006-03-07 | 2011-05-10 | Freescale Semiconductor, Inc. | Electronic device testing system |
CN101548167B (zh) * | 2006-07-14 | 2012-11-07 | Dft微系统公司 | 使用主要为数字的时基发生器的信号完整性测量系统和方法 |
JP2009508142A (ja) | 2006-12-22 | 2009-02-26 | ヴェリジー(シンガポール) プライベート リミテッド | 被試験デバイスを試験する試験装置及び方法、及びコンピュータプログラム |
EP2115940A2 (en) | 2007-02-09 | 2009-11-11 | DFT Microsystems, Inc. | System and method for physical-layer testing of high-speed serial links in their mission environments |
US8289839B2 (en) | 2007-07-05 | 2012-10-16 | Cisco Technology, Inc. | Scaling BFD sessions for neighbors using physical / sub-interface relationships |
TWI342403B (en) * | 2007-09-29 | 2011-05-21 | Ind Tech Res Inst | Jitter measuring system and method |
US7808252B2 (en) | 2007-12-13 | 2010-10-05 | Advantest Corporation | Measurement apparatus and measurement method |
US8384406B2 (en) | 2008-04-14 | 2013-02-26 | Advantest Corporation | Semiconductor test apparatus and test method |
US8726112B2 (en) | 2008-07-18 | 2014-05-13 | Mentor Graphics Corporation | Scan test application through high-speed serial input/outputs |
US8793541B2 (en) * | 2008-10-10 | 2014-07-29 | Teledyne Lecroy, Inc. | Link equalization tester |
US8626474B2 (en) | 2010-04-19 | 2014-01-07 | Altera Corporation | Simulation tool for high-speed communications links |
JP2012118002A (ja) * | 2010-12-03 | 2012-06-21 | Yokogawa Electric Corp | デバイステスタ |
US9042427B2 (en) * | 2011-03-14 | 2015-05-26 | Mohit Singh | Methods for generating multi-level pseudo-random sequences |
US9275187B2 (en) * | 2011-03-21 | 2016-03-01 | Ridgetop Group, Inc. | Programmable test chip, system and method for characterization of integrated circuit fabrication processes |
US20130033285A1 (en) * | 2011-08-02 | 2013-02-07 | Globalfoundries Inc. | Methods for reliability testing of semiconductor devices |
CN107045479B (zh) | 2012-10-22 | 2020-09-01 | 英特尔公司 | 高性能互连物理层 |
US9536626B2 (en) | 2013-02-08 | 2017-01-03 | Intel Corporation | Memory subsystem I/O performance based on in-system empirical testing |
GB2530518A (en) * | 2014-09-24 | 2016-03-30 | Ibm | Method and apparatus for generating a multi-level Pseudo-Random Test |
TW201809712A (zh) * | 2014-10-29 | 2018-03-16 | 因諾帝歐股份有限公司 | 積體電路晶片測試裝置,方法及系統 |
KR101618822B1 (ko) * | 2014-10-29 | 2016-05-18 | (주)이노티오 | 스캔 테스트 시간 최소화 방법 및 그 장치 |
US9551746B2 (en) | 2015-03-11 | 2017-01-24 | Dell Products L.P. | Backplane testing system |
US9692589B2 (en) | 2015-07-17 | 2017-06-27 | Intel Corporation | Redriver link testing |
JP6741947B2 (ja) | 2016-09-29 | 2020-08-19 | 富士通株式会社 | 情報処理装置、診断制御装置および通信装置 |
US10255151B1 (en) | 2016-12-19 | 2019-04-09 | Amazon Technologies, Inc. | Security testing using a computer add-in card |
US10198331B2 (en) * | 2017-03-31 | 2019-02-05 | Stmicroelectronics International N.V. | Generic bit error rate analyzer for use with serial data links |
US10475677B2 (en) * | 2017-08-22 | 2019-11-12 | Globalfoundries Inc. | Parallel test structure |
US10859626B2 (en) * | 2018-07-19 | 2020-12-08 | Futurewei Technologies, Inc. | Receiver equalization and stressed eye testing system |
US11940483B2 (en) | 2019-01-31 | 2024-03-26 | Tektronix, Inc. | Systems, methods and devices for high-speed input/output margin testing |
DE112020000640T5 (de) | 2019-01-31 | 2021-11-25 | Tektronix, Inc. | Systeme, Verfahren und Vorrichtungen für Hochgeschwindigkeits-Eingangs-/Ausgangs-Margin-Tests |
US11782809B2 (en) | 2020-06-30 | 2023-10-10 | Tektronix, Inc. | Test and measurement system for analyzing devices under test |
US20220091185A1 (en) | 2020-09-21 | 2022-03-24 | Tektronix, Inc. | Margin test data tagging and predictive expected margins |
US11774496B2 (en) * | 2021-03-23 | 2023-10-03 | Indian Institute Of Technology | Pseudo-random binary sequences (PRBS) generator for performing on-chip testing and a method thereof |
-
2021
- 2021-11-23 CN CN202180091738.1A patent/CN116745630A/zh active Pending
- 2021-11-23 US US17/534,409 patent/US20220163588A1/en active Pending
- 2021-11-23 CN CN202180091737.7A patent/CN116802510A/zh active Pending
- 2021-11-23 US US17/534,404 patent/US11927627B2/en active Active
- 2021-11-23 JP JP2023531530A patent/JP2023550645A/ja active Pending
- 2021-11-23 TW TW110143595A patent/TWI809570B/zh active
- 2021-11-23 WO PCT/US2021/060662 patent/WO2022115494A1/en active Application Filing
- 2021-11-23 WO PCT/US2021/060663 patent/WO2022115495A1/en active Application Filing
- 2021-11-23 DE DE112021006159.3T patent/DE112021006159T5/de active Pending
- 2021-11-23 KR KR1020237021363A patent/KR20230108337A/ko unknown
- 2021-11-23 JP JP2023531531A patent/JP2023550646A/ja active Pending
- 2021-11-23 DE DE112021006166.6T patent/DE112021006166T5/de active Pending
Also Published As
Publication number | Publication date |
---|---|
TW202235897A (zh) | 2022-09-16 |
US20220163587A1 (en) | 2022-05-26 |
DE112021006159T5 (de) | 2023-10-12 |
JP2023550645A (ja) | 2023-12-04 |
WO2022115495A1 (en) | 2022-06-02 |
US11927627B2 (en) | 2024-03-12 |
US20220163588A1 (en) | 2022-05-26 |
DE112021006166T5 (de) | 2023-09-14 |
WO2022115494A1 (en) | 2022-06-02 |
JP2023550646A (ja) | 2023-12-04 |
KR20230108337A (ko) | 2023-07-18 |
TWI809570B (zh) | 2023-07-21 |
CN116745630A (zh) | 2023-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200249275A1 (en) | Systems, methods and devices for high-speed input/output margin testing | |
US11927627B2 (en) | Systems, methods, and devices for high-speed input/output margin testing | |
US20200259730A1 (en) | System and methods for dynamically reconfiguring automatic test equipment | |
US11940483B2 (en) | Systems, methods and devices for high-speed input/output margin testing | |
US6714021B2 (en) | Integrated time domain reflectometry (TDR) tester | |
US11782809B2 (en) | Test and measurement system for analyzing devices under test | |
JPWO2020160477A5 (zh) | ||
KR20220063091A (ko) | 고속 입력/출력 마진 테스팅을 위한 시스템, 방법 및 디바이스 | |
TWI446162B (zh) | 使用一測試儀器之方法及測試系統 | |
Ungar et al. | Creating Reusable Manufacturing Tests for High-Speed I/O with Synthetic Instruments | |
CN117478548B (zh) | 一种i2c从机设备的容错能力测试系统及方法 | |
Atabay et al. | Methods for Various Levels of Testing During Development of a Communication Interface Board | |
Lee et al. | Method for Diagnosing Channel Damage Using FPGA Transceiver | |
Hosman | High-speed bus debug and validation test challenges | |
Whitaker | Digital Test Equipment and Measurement Systems | |
Nelson | Challenges extend from simulation to compliance. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |