DE60126675T2 - Verbessertes rückschleiftesten von seriellen vorrichtungen - Google Patents

Verbessertes rückschleiftesten von seriellen vorrichtungen Download PDF

Info

Publication number
DE60126675T2
DE60126675T2 DE60126675T DE60126675T DE60126675T2 DE 60126675 T2 DE60126675 T2 DE 60126675T2 DE 60126675 T DE60126675 T DE 60126675T DE 60126675 T DE60126675 T DE 60126675T DE 60126675 T2 DE60126675 T2 DE 60126675T2
Authority
DE
Germany
Prior art keywords
receiver
test
line
transmitter
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60126675T
Other languages
English (en)
Other versions
DE60126675D1 (de
Inventor
Michael C. Panis
Bradford B. Robbins
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Application granted granted Critical
Publication of DE60126675D1 publication Critical patent/DE60126675D1/de
Publication of DE60126675T2 publication Critical patent/DE60126675T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31712Input or output aspects
    • G01R31/31716Testing of input or output with loop-back
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • G01R31/3004Current or voltage test
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation
    • H04L1/242Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/243Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • G01R31/3016Delay or race condition test, e.g. race hazard test

Description

  • Diese Erfindung bezieht sich allgemein auf automatische Prüfeinrichtung für Elektronik und, insbesondere, auf die automatische Prüfung von Elektronikgräten, die serielle Ports umfassen.
  • HINTERGRUND DER ERFINDUNG
  • Da Elektronikgeräte an Komplexität zunehmen, sind größere Zahlen von Leitungen erforderlich, um Verbindungen zwischen verschiedenen Geräten zu bilden. Folglich ist das Layout und Design von Leiterplatten zunehmend komplexer geworden. Serielle Kommunikations-Ports offerieren eine teilweise Abhilfe für diese Komplexität, da sie Geräten erlauben, mit weit weniger Leitungen als parallele Geräte zu kommunizieren. Serielle Ports kommunizieren über nur zwei Leitungen – eine zum Senden von Daten und eine zum Empfangen von Daten. Diese Leitungen können einpolig (d.h., ein Signal ist auf Masse bezogen) oder differenziell sein (d.h., zwei komplementäre Signale, von denen keins Masse ist). Um Daten mit Geschwindigkeiten zu übertragen, die mit parallelen Ports vergleichbar sind, neigen serielle Ports dazu mit viel höheren Geschwindigkeiten als parallele Ports zu arbeiten. Serielle Modemports arbeiten mit Datengeschwindigkeiten bis zu mehreren Gigahertz (GHz).
  • Serielle Ports stellen besondere Anforderungen an automatische Prüfeinrichtung. ("ATE"/automatische Test-/Prüfeinrichtung). Beispielsweise können serielle Ports im Allgemeinen gleichzeitig Senden und Empfangen. Um serielle Ports gründlich zu testen, sollte das Testgerät selbst fähig sein, Daten gleichzeitig sowohl zu senden als auch zu empfangen. Serielle Ports können außerdem Daten mit verschiedenen Geschwindigkeiten senden und empfangen, was bedeutet, dass das Prüfgerät mit verschiedenen Geschwindigkeiten arbeiten sollte. Am bedeutungsvollsten ist, dass serielle Ports die Tendenz haben mit äußerst hohen Geschwindigkeiten zu arbeiten, die viel schneller als die in konventionellen Prüfgeräten arbeitende Stiftelektronik sind.
  • Ganz allgemein gesprochen fallen Verfahren zum Testen von seriellen Ports in drei Kategorien: voll funktionsfähiges digitales Testen, algorithmisches Testen und Prüfschleifentesten. Voll funktionsfähiges Testen verwendet komplexe Instrumente auf Leiterbildbasis zum Generieren serieller Stimuli und zum Überwachen serieller Reaktionen. Diese Instrumente arbeiten typisch mit hohen Geschwindigkeiten, die zum Testen der meisten seriellen Ports ausreichend schnell sind und sehr viel Kontrolle über das Timing von Signalen und deren Amplituden bereitstellen. Obwohl sie flexibel und fähig sind, neigen voll funktionsfähige digitale Instrumente dazu kostspielig zu sein und lange Entwicklungszeiten zu erfordern. Beispiele voll funktionsfähiger digitaler Prüfinstrumente schließen die Modelle „GazelleTM" und „Super Speed Serial FinnTM ", beide von Teradyne, Inc., Boston, MA, ein.
  • Algorithmisches Testen tendiert, weniger kostspielig als voll funktionsfähiges Testen zu sein. Algorithmisches Testen involviert Generieren serieller Bitströme übereinstimmend mit einer beliebigen Anzahl vorbestimmter Algorithmen und Überwachen serieller Reaktionen, um sicherzustellen, dass sie erwarteten Reaktionen auf die seriellen Stimuli entsprechen. Stimuli lassen sich übereinstimmend mit einer breiten Palette algorithmischer Muster einrichten, beispielsweise, Pseudozufallsmuster, Marschmuster (Spazieren einer "1" durch ein Feld von "0's"/Nullen), abwechselnde Bitmuster und viele andere. Obwohl algorithmisches Testen weniger kostspielig ist als voll funktionsfähiges Testen, ist es auch weniger gründlich. Beispielsweise ist algorithmisches Testen allgemein nicht in der Lage, die Platzierung individueller an einen seriellen Port gesendeter Flanken zu kontrollieren. Weil es einen begrenzten Satz von Mustern verwendet, ist algorithmisches Testen außerdem nicht fähig, den besonderen Schaltungsaufbau individueller Geräte zu testen.
  • Prüfschleifentesten ist die einfachste und vielleicht beliebteste Weise serielle Ports zu testen. Prüfschleifentesten involviert das Verbinden der Sendeleitung (TX) eines seriellen Ports zurück zu seiner eigenen Empfangsleitung (RX). Das Gerät wird dann dazu bewegt, ein bekanntes Muster serieller Daten zu senden. Sobald die Daten gesendet sind, überwacht das Prüfgerät Stifte langsamerer Geschwindigkeit des Geräts, die Zustände haben, die von der korrekten Funktion der TX- und RX-Leitungen anhängen, um zu bestimmten, ob der Test als bestanden oder nicht bestanden bewertet wird.
  • Prüfschleifentesten ist äußerst praktisch. Die Prüfvorrichtung für einen seriellen Port erfordert nur einen Draht zum Verbinden der Sendeleitung mit der Empfangsleitung. Das Prüfgerät weder sendet noch empfängt serielle Daten. Wir haben jedoch erkannt, dass diese Annehmlichkeit auf Kosten der Gründlichkeit geht. Weil der serielle Port Daten mit derselben Geschwindigkeit empfängt, mit der er Daten sendet, testet Prüfschleifentesten nicht separat, dass die Sendeleitung eines seriellen Ports mit einer von der Empfangsleitung verschiedenen Geschwindigkeit arbeiten kann. Das Prüfgerät kann somit erfolglos sein, interne Defekte im Synchronisierungsschaltungsaufbau eines Geräts zu erkennen. Wir haben außerdem erkannt, dass, weil das Prüfgerät den seriellen Bitstrom nicht direkt erzeugt, das Prüfgerät nicht die Toleranz eines seriellen Ports auf unvollkommene Eingabesignale testen kann. Diese umfassen Eingabesignale mit Amplitudenfehlern, Verzerrung und Timing-Jitter. Auch kann das Prüfgerät nicht direkt die Ausgangssignale des seriellen Ports messen, um sicherzustellen, dass sie korrekte Amplituden und Timing-Kennwerte haben.
  • Dennoch bietet die Annehmlichkeit von Prüfschleifentesten ein signifikantes Versprechen zum Erzielen preiswerter Prüfung serieller Ports. Was aber gebraucht wird, ist ein Weg zur Verbesserung der Flexibilität und Testüberdeckung in Bezug auf Prüfschleifentesten, ohne Kosten signifikant zu erhöhen.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Patent-Zusammenfassungen aus Japan Vol. 2000, Nr. 09, 13.Oktober 2000 -& JP 2000 171524 A (Matsushita Electric Ind Co Ltd), 23. Juni 2000 offenbaren unser Hochgeschwindigkeits-Schaltungsprüfgerät LS1 mit den Merkmalen des vorkennzeichnenden Teils von Anspruch 1.
  • Unter Berücksichtigung des vorangehenden Hintergrunds ist es eine Aufgabe der Erfindung, serielle Ports gründlich und relativ preiswert zu testen. Die Erfindung liegt in den Schaltungen wie in den Ansprüchen 1, 8 und 10 definiert und in einem Testverfahren, wie in Anspruch 12 definiert.
  • Zum Erzielen des vorgenannten Zwecks, sowie anderer Zwecke und Vorteile, wird eine verbesserte Prüfschleifentechnik zum Testen serieller Ports eingesetzt. Die Technik umfasst einen Empfänger und einen Sender, wobei jeder einen Eingang und einen Ausgang aufweist. Der Empfänger empfängt ein Testsignal an seinem Eingang von der TX-Leitung eines seriellen Ports. Der Sender stellt der RX-Leitung des seriellen Ports ein Testsignal von seinem Ausgang bereit. Der Ausgang des Empfängers ist an den Eingang des Senders gekoppelt, um eine Prüfschleifenverbindung herzustellen.
  • Einer Variation gemäß ist der Eingang des Empfängers an einen parametrischen Messschaltkreis, zum Auswerten der stationären Kennlinien der TX-Leitung des seriellen Ports, gekoppelt. Der Ausgang des Senders könnte ebenso an den parametrischen Messschaltkreis, zum Auswerten der stationären Kennlinien der RX-Leitung des seriellen Ports, gekoppelt sein.
  • Einer weiteren Variation gemäß ist der Ausgang des Empfängers an einen Zeitmessschaltkreis, zum Messen der Zeitkennlinien des an der TX-Leitung des seriellen Ports generierten Testsignals, gekoppelt.
  • Noch einer weiteren Variation gemäß ist ein Zeitverzerrungsschaltkreis zwischen dem Ausgang des Empfängers und dem Eingang des Senders, um dem Testsignal vorbestimmte Zeitverzerrungen bereitzustellen, bevor es der RX-Leitung des seriellen Ports bereitgestellt wird.
  • Einer noch weiteren Variation gemäß ist ein Selektor zwischen dem Ausgang des Empfängers und dem Eingang des Senders angeordnet, um zwischen dem Ausgang des Empfängers und einem direkten Eingang zu wählen, wobei der direkte Eingang einen vorbestimmten seriellen Bitstrom bereitstellt, der anders als das vom Empfänger empfangene Testsignal ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Zusätzliche Zwecke, Vorteile und neuartige Merkmale der Erfindung werden anhand einer Erwägung der folgenden Beschreibung und der Zeichnungen offenkundig werden, in denen –
  • die 1 eine konventionelle Prüfgerätarchitektur gemäß dem Stand der Technik zeigt;
  • die 2 ein verbessertes Prüfschleifengerät zum Testen serieller Kommunikations-Ports in Übereinstimmung mit der Erfindung zeigt; und
  • die 3 ein Flussdiagramm zum Testen serieller Kommunikations-Ports unter Einsatz des in der 2 gezeigten Geräts veranschaulicht.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Konventionelle Prüfgerätarchitektur
  • Die 1 ist eine stark vereinfachte Darstellung einer konventionellen Architektur 100 für ein automatisches Testsystem oder "Prüfgerät," in welchem die unmittelbare Erfindung verwendet werden kann. Ein Hostcomputer 110 fährt ein Programm zum Testen eines Test- bzw. Prüfobjekts ("DUT") 142 unter Einsatz einer Vielheit elektronischer Hardware. Diese Hardware umfasst allgemein digitale Instrumente 124, analoge Instrumente 126 and Stromversorgungen 128.
  • Die elektronische Hardware ist über eine Mehrheit von Leitungen 130 und jeweiliger Kontakte 140 an das Prüfobjekt (DUT) 142 angeschlossen. Die Kontakte 140 bestehen allgemein aus federbelasteten Stiften, die aus dem Prüfgerät herausragen. Die Stifte können entweder einpolig oder koaxial sein. Das Prüfobjekt (DUT) wird auf eine Geräteschnittstellen-Leiterplatte oder („DIB") platziert. Die Geräteschnittstellen-Leiterplatte (DIB) umfasst im Allgemeinen leitfähige Pads, die in Mustern angeordnet sind, die den Mustern der federbelasteten Stifte entsprechen, die aus dem Prüfgerät herausragen. Die Stifte machen mit den Pads Kontakt, um Verbindungen zwischen dem Prüfgerät und dem Prüfobjekt (DUT) 142 zu bilden.
  • Die digitalen Instrumente 124 umfassen typisch, beispielsweise, Taktgeber, serielle Testinstrumente und parallele Testinstrumente. Die analogen Instrumente 126 umfassen typisch, beispielsweise, eine oder mehrere parametrische Messeinheiten zum Messen der GS-Kennlinien von Schaltkreisknoten und einen oder mehrere Zeitgeber/Zähler zum Messen der Timing- bzw. Zeitkennlinien von Schaltkreisknoten. Sie könnten außerdem eine Vielfalt anderer Instrumente zum Generieren und Analysieren von Wellenformen zum Testen des Prüfobjekts (DUT) 142 umfassen. Über einen Steuerbus 120 kommuniziert der Hostcomputer 110 mit der und steuert die elektronische Hardware zum Testen des Prüfobjekts (DUT) 142 in Übereinstimmung mit Instruktionen im Prüfprogramm.
  • Topologie und Betrieb
  • Die 2 veranschaulicht Instrumentierung 200, gemäß der Erfindung, zum Durchführen von verbessertem Prüfschleifentesten serieller Ports. Die Instrumentierung 200 wird vorzugsweise als ein digitales Instrument implementiert und ist im Prüfgerät 100 zusammen mit anderen digitalen Instrumenten 124 untergebracht.
  • Wie in der 2 gezeigt, umfasst die Instrumentierung 200 einen Empfänger 258. Der Empfänger 258 ist eingerichtet über Kontakte 240 an eine TX-Leitung eines Prüfobjekts (DUT) 242 gekoppelt zu werden.
  • Die Instrumentierung 200 umfasst außerdem einen Sender 272. Der Sender 272 ist eingerichtet über zusätzliche Kontakte 240 an eine RX-Leitung des Prüfobjekts (DUT) 242 gekoppelt zu werden. Wie nachstehend ausführlicher beschrieben, kann der Ausgang des Empfängers 258 an den Eingang des Senders 272 gekoppelt werden, um Prüfschleifentesten des Prüfobjekts (DUT) 242 bereitzustellen.
  • In der bevorzugten Ausführungsform umfasst der Empfänger 258 einen differenziellen Verstärker 260, der zum Empfangen eines differenziellen Signals vom Prüfobjekt (DUT) 242 konstruiert ist. Der differenzielle Verstärker wandelt die differenziellen Eingaben von der TX-Leitung in ein einpoliges Signal um. Die Vergleicher 262 und 264 vergleichen das einpolige Signal mit programmierbaren Schwellwertspannungen, VOD-H bzw. VOD-L, um zu bestimmen, ob das einpolige Signal die Schwellwerte überschreitet. Die Widerstände 254 und 256 (typisch 50 Ohm) schließen die Eingänge des differenziellen Verstärkers 260 an jeweilige Anschlussspannungen, VTERM-H und VTERM-L an. Die Anschlussspannungen sind vorzugsweise programmierbar.
  • Die Kombination des differenziellen Verstärkers 260 mit den Vergleichern 262 und 264 ergibt einen differenziellen Vergleicher, d.h., einen Vergleicher, der als Reaktion auf die differenzielle Eingangsspannung bei TX einen oder mehrere vorbestimmte Schwellwerte kreuzt. Durch Bereitstellen von zwei Vergleichern 262 und 264 kann die Instrumentierung 200 jedes Mal, wenn das differenzielle Eingangssignal (bei TX) einen der zwei Schwellwerte kreuzt, eine Flanke produzieren. Dieses Merkmal kann, beispielsweise, zum Verifizieren der Anstiegszeit- und Abfallzeitspezifikationen eines Geräts verwendet werden, was bei konventionellem Prüfschleifentesten allgemein nicht möglich ist. Es kann außerdem zum Verifizieren verwendet werden, dass die Ausgangsleistungspegel des Geräts Spezifikationen erfüllen, was allgemein bei Verwendung von konventionellem Prüfschleifentesten ebenso nicht möglich ist. Als andere Möglichkeit könnte nur ein Vergleicher, mit entsprechend weniger Funktionalität, verwendet werden.
  • Als noch eine andere Alternative kann ein zusätzlicher Satz von Vergleichern verwendet werden, um die Gleichtaktkomponente des Signals von der TX-Leitung zu untersuchen, um sicherzustellen, dass sie die Spezifikationen des Prüfobjekts (DUT) erfüllt. Diese Vergleicher können außerdem zum Erkennen absichtlich auferlegter Gleichtaktsignale benutzt werden, die häufig als „Geschwindigkeitssignalisiersignale" bzw. "speed signaling" Signale bekannt sind. Außerdem kann noch ein weiterer Satz Vergleicher zur individuellen Untersuchung jeder Seite des differenziellen Signals von der TX-Leitung bereitgestellt werden, um sicherzustellen, dass jede Seite separat die Spezifikationen des Prüfobjekts (DUT) erfüllt.
  • In der bevorzugten Ausführungsform ist der Sender 272 ein differenzieller Treiber, der komplementäre Ausgangssignale bereitstellt, die zwischen hohen und niedrigen Spannungspegeln variieren. Diese hohen und niedrigen Pegel, jeweils mit VID-H und VID-L bezeichnet, sind zum Testen der Toleranz der RX-Leitung gegenüber Eingangssignalen mit verschiedenen Spannungspegeln programmierbar. Die Widerstände 274 und 276 schließen die vom Sender 272 generierten Signale ab.
  • Konventionelles Prüfschleifentesten leidet unter einer Unfähigkeit, Jitter in der TX-Leitung eines seriellen Ports zu messen. Um diese Begrenzung zu überwinden, wird der Ausgang des differenziellen Vergleichers an einen Zeitmessschaltkreis, wie beispielsweise einen Zeitgeber/Zähler 266, gekoppelt. Der Zeitgeber/Zähler 266 kann den Jitter der TX-Leitung messen. Er kann außerdem unabhängig seine Frequenz und andere Kennlinien messen.
  • Der Ausgang des differenziellen Vergleichers wird außerdem an einen Zeitverzerrungsschaltkreis 268 gekoppelt. Als Reaktion auf spezifizierte Faktoren führt der Zeitverzerrungsschaltkreis 268 selektiv Zeitverzerrungen in das Signal von der TX-Leitung ein, bevor es zur RX-Leitung rückgekoppelt wird. In einem Modus hat der Zeitverzerrungsschaltkreis 268 den Effekt Jitter in die RX-Leitung einzuführen. Durch Hinzufügen von Jitter in die RX-Leitung und Überwachen der Reaktion des Geräts (d.h., ob es von der TX-Leitung bereitgestellte Daten richtig empfängt) kann die Toleranz der RX-Leitung gegenüber Jitter unabhängig getestet werden.
  • Gemäß der bevorzugten Ausführungsform umfasst der Zeitverzerrungsschaltkreis 268 einen Selektor, einen Anstieg begrenzten Schaltkreis und einen Hochgeschwindigkeitsvergleicher. Der Selektor selektiert den Ausgang eines der Vergleicher 262 und 264 zur Eingabe in den Anstieg begrenzten Schaltkreis und der Anstieg begrenzte Schaltkreis wandelt eine Flanke am selektierten Eingang in eine Rampe um. Die Rampe wird zu einem ersten Eingang des Hochgeschwindigkeitsvergleichers gespeist und ein Schwellwertsignal wird zu einem zweiten Eingang gespeist. Um Jitter einzuführen, wird dem Schwellwertsignal eine spezifizierte Menge Spannungsrauschen überlagert. Der Vergleicher wandelt das Spannungsrauschen in Timing-Rauschen oder Jitter um.
  • Andere Arten von Zeitverzerrungen sind möglich. Beispielsweise kann, durch Änderung des GS-Werts der Schwellwertspannung, das Eingangssignal vom selektierten Vergleicherausgang phasenverschoben werden. Durch Überlagern einer periodischen Wellenform kann das Eingangssignal phasenmoduliert werden. Durch Bereitstellen einer stabilen Schwellwertspannung läuft das Eingangssignal im Wesentlichen unverzerrt durch.
  • Die Instrumentierung 200 umfasst außerdem einen Selektor 270. Der Selektor 270 arbeitet unter der Kontrolle des Hostcomputers 110. Er passiert entweder den Ausgang des Zeitverzerrungsschaltkreises 268 oder ein Signal von einem direkten Eingang 290 zu seinem Ausgang. Wenn der Selektor den Ausgang des Zeitverzerrungsschaltkreises 268 passiert, dann wird eine Rückkopplungskonfiguration hergestellt. Wenn er aber das Signal vom direkten Eingang 290 passiert, dann wird die Rückkopplungsverbindung gebrochen und der Sender 272 wird vom direkten Eingangssignal getrieben.
  • Der direkte Eingang 290 transportiert einen seriellen Bitstrom, der anders als der Bitstrom ist, der von der TX-Leitung des Prüfobjekts (DUT) 242 produziert wird. Der direkte Eingang 290 enthält andere Daten als jene, die von der TX-Leitung gesendet werden, und könnte mit einer von der TX-Leitung verschiedenen Bitrate arbeiten. In der bevorzugten Ausführungsform stellt der direkte Eingang 290 ein einfaches algorithmisches Muster von 1's (Einsen) und 0's (Nullen), d.h., ein Pseudozufallsmuster oder ein abwechselndes "1010" Mustern bereit, die mit einer variablen Taktrate generiert werden können. Durch Bereitstellen von Daten, die von jenen verschieden sind, die von der TX-Leitung mit einer anderen Geschwindigkeit generiert werden, füllt der direkte Eingang 290 eine bedeutende Lücke in der Überdeckung von Prüfschleifentesten – er ermöglicht die RX-Leitung eines seriellen Ports separat von der TX-Leitung zu testen.
  • Die Instrumentierung 200 der 2 umfasst außerdem einen parametrischen Messschaltkreis wie beispielsweise die parametrische Messeinheit (PMU) 282. Die PMU 282 ist an die TX- und RX-Leitungen des Prüfobjekts (DUT) 242 gekoppelt, um parametrisches Testen jener Leitungen durchzuführen. Wie Fachleuten bekannt ist, enthalten Messeinheiten (PMUs) Schaltungen für Störspannungen, Störströme, Messspannungen und Messströme. Sie werden zum Testen von stationären Kennlinien von Geräten verwendet, wie beispielsweise Leckströmen, Impedanzen, Ausgangsströmen und Bürdenspannungen. Bereitstellen einer Messeinheit (PMU) baut diese Funktionen in die Instrumentierung 200 und verbessert überdies die Prüfvermögen.
  • Die Instrumentierung 200 umfasst vorzugsweise Schalter, wie beispielsweise Relais 250, 252, 278 und 280. Zur Durchführung parametrischer Prüfung sind die Relais offen und die Messeinheit (PMU) führt den Prüfablauf der TX- und RX-Leitungen durch. Weil die Instrmentierung 200 vom Prüfobjekt (DUT) 242 entkoppelt ist, werden Lasteffekte von der Instrumentierung 200 eliminiert.
  • Zur Durchführung serieller Prüfung sind die Relais 250, 252, 278 und 280 geschlossen. In der bevorzugten Ausführungsform ist die Messeinheit (PMU) 282 über Induktoren 282, 284, 286 und 288 an die RX- und TX-Leitungen gekoppelt. Die Induktoren vermeiden die Notwendigkeit der Bereitstellung separater Schalter zum Anschließen und Trennen der Messeinheit (PMU). Die Induktoren verhalten sich wie offene Schaltkreise gegenüber seriellen Hochgeschwindigkeitsbitströmen und wie Kurzschlüsse zu parametrischen GS-Signalen.
  • Mit Ausnahme der Messeinheit (PMU) 282 und der zugehörigen Induktoren besteht die Instrumentierung 200 vorzugsweise aus elektronischen Hochgeschwindigkeitsgeräten, die mit Hochgeschwindigkeitssignalwegen verbunden sind. Die Schaltung könnte unter Verwendung einer oder mehrerer anwendungsspezifischer integrierter Schaltkreise (ASIC, „Application Specific Integrated Circuit"), mit diskreten Hochgeschwindigkeitskomponenten oder mit einer Kombination von diesen implementiert werden. Weil die Instrumentierung auf den Einsatz in einem ATE-System ausgerichtet ist, das bereits Prüfinstrumente umfasst, brauchen Ressourcen in der Instrumentierung 200 nicht dupliziert werden, wenn sie bereits anderswo im Testsystem vorzufinden sind. Beispielsweise umfassen von Teradyne, Inc. hergestellte Prüfgeräte allgemein einen separaten Zeitgeber/Zähler und eine separate Messeinheit (PMU). Sie umfassen außerdem Taktgeneratoren und andere parallele digitale Instrumente, die verwendet werden können, eine Signalquelle für den direkten Eingang 290 zu schaffen. Diese Instrumente lassen sich im Zusammenhang mit der Instrumentierung 200 verwenden, um die Kosten zu vermeiden, die andernfalls durch deren Duplizieren innerhalb der Instrumentierung 200 entstehen würden.
  • Prüfverfahren
  • Die 3 ist ein Flussdiagramm, das Prüfverfahren darstellt, die mit der Instrumentierung 200 an seriellen Ports durchgeführt werden können. Wie die Abbildung zeigt, können verschiedene Tests durchgeführt werden und die Reihenfolge ihrer Durchführung ist nicht kritisch.
  • Bei Schritt 310 weist der Hostcomputer 110 die Instrumentierung 200 an, parametrische GS-Kennlinien zu messen. Dieser Schritt umfasst das Öffnen der Relais 250, 252, 278 und 280 und Testen der TX- und RX-Leitungen durch die Induktoren 282, 284, 286 und 288, wobei der Rest der Instrumentierung 200 abgeschaltet ist. Beim Abschluss der parametrischen Prüfung (oder mindestens bevor serielles Testen beginnt), werden die Relais 250, 252, 278 und 280 geschlossen.
  • Bei Schritt 312 stimuliert der Hostcomputer 110 das Prüfobjekt (DUT) 242 serielle Daten zu senden. Folglich generiert das Prüfobjekt (DUT) 242 einen seriellen Bitstrom auf seiner TX-Leitung. Der serielle Bitstrom pflanzt sich zum differenziellen Verstärker 260 und dann zu den Vergleichern 262 und 264 fort. Bei Schritt 314 misst der Zeitgeber/Zähler 266 die von den Vergleichern 262 und 264 produzierten Signale. Wie oben angedeutet, können Messungen Jitter, Frequenz oder andere Kennlinien des Signals auf der TX-Leitung umfassen.
  • Bei Schritt 316 liest der Hostcomputer 110 die Messergebnisse des Zeitgebers/Zählers 266, um zu bestimmen, ob die gemessenen Kennlinien innerhalb spezifizierter Grenzwerte liegen.
  • Eher als – oder zusätzlich zum – Messen von Kennlinien der TX-Leitung mit dem Zeitgeber/Zähler 266, kann verbessertes Prüfschleifentesten durchgeführt werden. Bei Schritt 318 wird ein Signal von einem der Vergleicher 262 und 264 zur Zeitverzerrungsschaltung 268 gespeist. In Übereinstimmung mit spezifizierten Faktoren wird das Signal voraussagbar verzerrt und über den Sender 272 zurück zur RX-Leitung gespeist. Bei Schritt 324 ruft der Hostcomputer 110 das Prüfobjekt (DUT) 242 zum Senden auf, um zu ermitteln, ob der, auf der RX-Leitung empfangene serielle Bitstrom, dem auf der TX-Leitung gesendeten seriellen Bitstrom entspricht. Abhängig von der Antwort gilt der Test als bestanden oder nicht bestanden.
  • Außerdem können die Schwellwertpegel der Vergleicher 262 und 264 auf die Grenzwerte der Amplitudenspezifikation des Prüfobjekts (DUT) für die TX-Leitung programmiert werden. Das Prüfobjekt (DUT) wird wie zuvor überwacht. Nur ein gültiges Signal pflanzt sich zur RX-Leitung fort – und das Prüfobjekt (DUT) besteht nur – wenn das Prüfobjekt (DUT) seinen Amplitudenspezifikationen für die TX-Leitung entspricht.
  • Analog können die Ausgangspegel des Senders 272 auf die Grenzwerte der Amplitudenspezifikationen des Prüfobjekts (DUT) für die RX-Leitung programmiert werden. Das Prüfobjekt (DUT) wird überwacht und das Prüfobjekt (DUT) besteht nur, wenn das Prüfobjekt (DUT) seine Amplitudenspezifikationen für die RX-Leitung erfüllt. Eher als oder zusätzlich zum Verlassen darauf das Prüfobjekt (DUT) 242 Stimuli bereitstellt, können separate Stimuli über den direkten Eingang 290 bereitgestellt werden. Bei Schritt 320 steuert der Hostcomputer 110 den Selektor 270, um das Prüfschleifensignal zu blockieren und stattdessen ein Signal vom direkten Eingang 290 zu übergeben. Es wird ein algorithmisches Muster generiert. Bei Schritt 322 wird das algorithmische Muster auf die RX-Leitung des Prüfobjekts (DUT) angewandt. Bei Schritt 324 ruft der Hostcomputer 110 das Prüfobjekt (DUT) 242 zum Senden auf, um zu verifizieren, dass das Prüfobjekt (DUT) richtige Daten empfängt.
  • Die oben beschriebenen verbesserten Prüfschleifentechniken bzw. -verfahren sind preisgünstig und flexibel. Ressourcen wie der Zeitgeber/Zähler und die Messeinheit (PMU) sind in den meisten Prüf- bzw. Testsystemen bereits inbegriffen, daher können deren Funktionen durch die verbesserte Prüfschleifeninstrumentierung zu geringen Kosten oder keinen zusätzlichen Kosten inkorporiert werden. TX- und RX-Leitungen eines seriellen Ports können unabhängig auf Amplitudenfehler und Jitter geprüft werden. Unter Verwendung des direkten Eingangs 290 können algorithmische Muster zum Prüfen der RX-Leitung mit verschiedenen Daten von der TX-Leitung und mit verschiedenen Frequenzen verwendet werden, wodurch wirklich unabhängiges Prüfen der RX- und TX.Leitungen bereitgestellt wird.
  • Alternativen
  • Nachdem eine Ausführungsform beschrieben worden ist, können zahlreiche alternative Ausführungsformen oder Variationen hergestellt werden.
  • Wie oben beschrieben, sind der Zeitgeber/Zähler und die Messeinheit (PMU) ferne Instrumente. Jedoch können sie auch lokal bereitgestellt werden. Zu etwas höheren Kosten kann der Zeitgeber/Zähler und die Messseinheit (PMU) in die Instrumentierung 200 integriert werden, um ein unabhängigeres Instrument bereitzustellen.
  • Die verbesserte Prüfschleifeninstrumentierung 200 wurde oben als innerhalb eines oder mehrerer Instrumente eines Prüfgeräts untergebracht beschrieben. Jedoch könnte ihre Position variieren. Als andere Möglichkeit kann die Instrumentierung auf die Geräteschnittstellenplatte neben dem Prüfobjekt (DUT) platziert werden oder kann zwischen diesen Positionen aufgeteilt werden. Gemäß noch einer weiteren Alternative könnte die Instrumentierung 200 innerhalb eines selbstständigen Instruments bereitgestellt werden, das mit dem Hostcomputer 110 über einen separaten Bus, beispielsweise einem IEEE-488-Bus oder einem VXI-Bus kommuniziert.
  • Oben wurde ein einzelner verbesserter Prüfschleifenschaltkreis 200 beschrieben. Als andere Möglichkeit können mehrfache Schaltkreise 200 zusammengefügt werden, um mehrfache serielle Ports zu testen. Der Zeitgeber/Zähler und die Messeinheit (PMU) können zwischen verschiedenen Schaltkreisen geschaltet werden oder es können mehrfache Zeitgeber/Zähler und Messeinheiten (PMU) bereitgestellt werden.
  • Die oben beschriebene Instrumentierung 200 berücksichtigt einen breiten Testbereich. Beispielsweise kann der Ausgang des differenziellen Vergleichers ebenso an Datenerfassungsinstrumente (nicht gezeigt) oder parallele digitale Instrumente gekoppelt werden. Diese Instrumente können Signale vom differenziellen Vergleicher für zusätzliches Testen verarbeiten, beispielsweise, um Daten auszublenden, die in seriellen Bitströmen codiert sind, die vom Prüfobjekt (DUT) 242 generiert werden. Die ausgeblendeten Daten können dann, beispielsweise, verwendet werden das Prüfobjekt (DUT), über den direkten Eingang, für nachfolgendes Prüfen zu initialisieren.
  • Die Messeinheit (PMU) ist, wie oben beschrieben, über Induktoren an die TX- und RX-Leitungen angeschlossen. Relais oder andere Schalter könnten ebenso verwendet werden, vorausgesetzt, dass sie serielle Hochfrequenz-Bitströme angemessen blockieren.
  • Das oben beschriebene Beispiel verwendet einen differenziellen Empfänger und einen differenziellen Sender zum Kommunizieren mit differenziellen RX- und TX-Leitungen eines Prüfobjekts (DUT). Dies ist jedoch nicht erforderlich. Zum Testen einpoliger serieller Ports könnten ein einpoliger Empfänger und ein einpoliger Sender verwendet werden. Als andere Möglichkeit könnten die oben beschriebenen differenziellen Empfänger und Sender so verwendet werden, dass ein Eingang des Empfängers auf einer konstanten Spannung gehalten wird und ein Ausgang des Senders offen gelassen wird.
  • Jede dieser Alternativen und Variationen sowie Andere, sind von den Erfindern in Erwägung gezogen worden und sollen in den Umfang der unmittelbaren Erfindung fallen. Es sollte daher allgemein angenommen werden, dass die vorangehende Beschreibung als Beispiel dient und die Erfindung nur durch den Umfang der angehängten Ansprüche begrenzt werden sollte.

Claims (20)

  1. Schaltkreis (200) in einem automatischen Testsystem zum Testen serieller Ports eines Testobjekts (242), wobei der Schaltkreis (200) umfasst: einen Empfänger (258) mit einem Eingang (240) zum Empfangen eines Testsignals von einer TX-Leitung eines seriellen Ports und einen Ausgang; und einen Sender (272) mit einem Ausgang (240) zum Senden eines Testsignals an eine RX-Leitung des seriellen Ports; dadurch gekennzeichnet, dass ein Eingang des Senders an den Ausgang des Empfängers gekoppelt ist, um eine Prüfschleifenverbindung zu schaffen; und dadurch, dass der Schaltkreis einen parametrischen Messschaltkreis (282), der an den Eingang (240) des Empfängers gekoppelt ist, zum Auswerten der statischen Kennlinien der TX-Leitung des seriellen Ports umfasst.
  2. Schaltkreis nach Anspruch 1, wobei der parametrische Messschaltkreis (282) weiter an den Ausgang (240) des Senders, zum Auswerten der statischen Kennlinien der RX-Leitung des seriellen Ports, gekoppelt ist.
  3. Schaltkreis nach Anspruch 1 oder 2, der weiter einen Zeitmessschaltkreis (266) umfasst, der an den Ausgang des Empfängers, zum Messen der Zeitkennlinien der vom Empfänger empfangenen Testsignale, gekoppelt ist.
  4. Schaltkreis nach Anspruch 1, 2 oder 3, der weiter eine Zeitverzerrungsschaltung (268) umfasst, die zwischen dem Ausgang des Empfängers und dem Eingang des Senders angeordnet ist, um vorbestimmte Zeitverzerrungen in das Testsignal einzuführen, das der RX-Leitung des seriellen Ports bereitgestellt wird.
  5. Schaltkreis nach einem beliebigen vorhergehenden Anspruch, der weiter einen Selektor (270) umfasst, der zwischen dem Ausgang des Empfängers und dem Eingang des Senders angeordnet ist, um zwischen dem Ausgang des Empfängers und einem direkten Eingang (290) zu wählen, wobei der direkte Eingang eine vorbestimmte serielle Bitkette bereitstellen könnte, die anders als das vom Empfänger empfangene Testsignal ist.
  6. Schaltkreis nach einem beliebigen vorhergehenden Anspruch, wobei der Empfänger (258) einen Differentialvergleicher umfasst, der erste und zweite programmierbare Schwellwerte aufweist.
  7. Schaltkreis nach einem beliebigen vorhergehenden Anspruch, wobei der Sender (272) einen Differentialtreiber umfasst, der erste und zweite programmierbare Pegel aufweist.
  8. Schaltkreis (200) in einem automatischen Testsystem zum Testen serieller Ports eines Testobjekts (242), wobei der Schaltkreis (200) umfasst: einen Empfänger (258) mit einem Eingang (240) zum Empfangen eines Testsignals von einer TX-Leitung eines seriellen Ports und einen Ausgang; und einen Sender (272) mit einem Ausgang (240) zum Senden eines Testsignals an eine RX-Leitung des seriellen Ports; dadurch gekennzeichnet, dass ein Eingang des Senders an den Ausgang des Empfängers gekoppelt ist, um eine Prüfschleifenverbindung zu schaffen; und dadurch, dass der Schaltkreis eine Zeitverzerrungsschaltung (268) umfasst, die zwischen dem Ausgang des Empfängers (258) und dem Eingang des Senders (272) angeordnet ist, um vorbestimmte Zeitverzerrungen in das Testsignal einzuführen, das der RX-Leitung des seriellen Ports bereitgestellt wird.
  9. Schaltkreis nach Anspruch 8, der weiter einen Zeitmessschaltkreis (266) umfasst, der an den Ausgang des Empfängers (258), zum Messen der Zeitkennlinien der vom Empfänger empfangenen Testsignale, gekoppelt ist.
  10. Schaltkreis in einem automatischen Testsystem zum Testen serieller Ports eines Testobjekts (242), wobei der Schaltkreis (200) umfasst: einen Empfänger (258) mit einem Eingang (240) zum Empfangen eines Testsignals von einer TX-Leitung eines seriellen Ports und einen Ausgang; und einen Sender (272) mit einem Ausgang (240) zum Senden eines Testsignals an eine RX-Leitung des seriellen Ports; dadurch gekennzeichnet, dass ein Eingang des Senders an den Ausgang des Empfängers gekoppelt ist, um eine Prüfschleifenverbindung zu schaffen; und dadurch, dass der Empfänger (258) mindestens einen programmierbaren Schwellwert aufweist und der Sender (272) mindestens einen programmierbaren Ausgangspegel aufweist.
  11. Schaltkreis nach Anspruch 10, wobei der Empfänger (258) einen Differentialvergleicher umfasst und der Sender (272) einen Differentialtreiber umfasst.
  12. Verfahren zum Testen eines seriellen Ports eines Testobjekts (242) in einem automatischen Testsystem, umfassend: (A) Auswerten der statischen Kennlinien von mindestens einer von einer TX-Leitung und einer RX-Leitung des seriellen Ports im automatischen Testsystem; (B) Konfigurieren des Testobjekts, um eine serielle Bitkette zu generieren; (C) Empfangen der seriellen Bitkette von der TX-Leitung des seriellen Ports des Testobjekts im automatischen Testsystem; (D) Senden im automatischen Testsystem selektiv entweder der empfangenen Bitkette oder aber eines direkten Eingangs (290) zur RX-Leitung des seriellen Ports des Testobjekts; und (E) Überwachen des Testobjekts, um zu bestimmen, ob die vom Testobjekt empfangene serielle Bitkette einer erwarteten seriellen Bitkette entspricht.
  13. Verfahren nach Anspruch 12, das weiter die Einführung vorbestimmter Zeitverzerrungen in das bei Schritt C empfangene Testsignal umfasst, bevor das Testsignal bei Schritt D an das Testobjekt gesendet wird.
  14. Verfahren nach Anspruch 13, wobei die vorbestimmten Zeitverzerrungen Jitter einschließen.
  15. Verfahren nach Anspruch 12, das weiter das Messen mindestens einer Zeitkennlinie des bei Schritt B empfangenen Testsignals mit einem Zeitmessschaltkreis umfasst.
  16. Verfahren nach Anspruch 12, wobei die serielle Bitkette bei Schritt C von einem Vergleicher empfangen wird, der mindestens einen Eingangsschwellwert hat und das Verfahren weiter das Programmieren des mindestens einen Schwellwerts umfasst, um zu testen, ob das Testobjekt gültige Ausgangspegel produziert.
  17. Verfahren nach Anspruch 12, wobei der Schritt D des Sendens das Programmieren der Pegel des gesendeten Signals umfasst, um zu bestimmen, ob das Testobjekt auf Eingabe auf den programmierten Pegeln anspricht.
  18. Verfahren nach Anspruch 12, wobei der direkte Eingang algorithmische Eingabe umfasst, die verschieden von der bei Schritt C erhaltenen seriellen Bitkette ist.
  19. Verfahren nach Anspruch 18, wobei die algorithmische Eingabe mindestens eine einer Pseudozufallsfolge von Einsen (1) und Nullen (0) und eine abwechselnde Folge von Einsen (1) und Nullen (0) umfasst.
  20. Verfahren nach Anspruch 12, wobei der direkte Eingang eine serielle Bitkette mit einer Frequenz übermittelt, die sich von der Frequenz der seriellen Bitkette der TX-Leitung unterscheidet.
DE60126675T 2000-12-29 2001-12-03 Verbessertes rückschleiftesten von seriellen vorrichtungen Expired - Lifetime DE60126675T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/751,633 US7017087B2 (en) 2000-12-29 2000-12-29 Enhanced loopback testing of serial devices
US751633 2000-12-29
PCT/US2001/046391 WO2002054240A2 (en) 2000-12-29 2001-12-03 Enhanced loopback testing of serial devices

Publications (2)

Publication Number Publication Date
DE60126675D1 DE60126675D1 (de) 2007-03-29
DE60126675T2 true DE60126675T2 (de) 2007-11-15

Family

ID=25022835

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60126675T Expired - Lifetime DE60126675T2 (de) 2000-12-29 2001-12-03 Verbessertes rückschleiftesten von seriellen vorrichtungen

Country Status (11)

Country Link
US (2) US7017087B2 (de)
EP (1) EP1366417B1 (de)
JP (1) JP4323804B2 (de)
KR (2) KR20080098454A (de)
CN (1) CN1279445C (de)
AT (1) ATE354127T1 (de)
AU (1) AU2002239509A1 (de)
DE (1) DE60126675T2 (de)
MY (1) MY141683A (de)
TW (1) TW552427B (de)
WO (1) WO2002054240A2 (de)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7502326B2 (en) * 2002-04-12 2009-03-10 Broadcom Corporation Methods used to simultaneously perform automated at-speed testing of multiple gigabit per second high serial pin count devices
US7363557B2 (en) * 2002-04-12 2008-04-22 Broadcom Corporation System for at-speed automated testing of high serial pin count multiple gigabit per second devices
US7278079B2 (en) * 2002-04-12 2007-10-02 Broadcom Corporation Test head utilized in a test system to perform automated at-speed testing of multiple gigabit per second high serial pin count devices
EP1353189B1 (de) * 2002-04-12 2006-06-14 Broadcom Corporation Einrichtungen und Verfahren für die Hochgeschwindigkeitsprüfung von Schaltungen mit hoher Pinzahl und mehreren Gigabit
US6894505B2 (en) * 2002-08-01 2005-05-17 Teradyne, Inc. Flexible interface for universal bus test instrument
US6965221B2 (en) * 2002-11-12 2005-11-15 O2Micro International Limited Controller for DC to DC converter
EP1464970A1 (de) * 2003-04-04 2004-10-06 Agilent Technologies Inc Rückspeisungstest mit Verzögerungsgliedern
JP2005091108A (ja) * 2003-09-16 2005-04-07 Advantest Corp ジッタ発生器及び試験装置
US20050259589A1 (en) * 2004-05-24 2005-11-24 Metrobility Optical Systems Inc. Logical services loopback
DE102004050402A1 (de) * 2004-10-15 2006-04-27 Marconi Communications Gmbh Verfahren und Vorrichtung zum Erkennen eines Störeffekts in einem Nachrichtenkanal
US7392438B2 (en) * 2004-11-24 2008-06-24 Fsp Technology Inc. Automatic safety test system
US7403030B2 (en) * 2004-12-17 2008-07-22 Teradyne, Inc. Using parametric measurement units as a source of power for a device under test
US7271610B2 (en) * 2004-12-17 2007-09-18 Teradyne, Inc. Using a parametric measurement unit to sense a voltage at a device under test
CN100412813C (zh) * 2005-09-28 2008-08-20 鸿富锦精密工业(深圳)有限公司 电子组件接收信号灵敏度的测量装置与测量方法
US7477875B2 (en) * 2005-07-26 2009-01-13 Texas Instruments Incorporated Built in loop back self test in design or on test board for transceivers
KR100780941B1 (ko) * 2005-08-24 2007-12-03 삼성전자주식회사 잡음주입이 가능한 고속 테스트데이터 발생기 및 이를사용하는 자동 테스트 시스템
CN1963778A (zh) * 2005-11-11 2007-05-16 鸿富锦精密工业(深圳)有限公司 主板串口测试系统及方法
JP4726679B2 (ja) 2006-03-31 2011-07-20 ルネサスエレクトロニクス株式会社 半導体試験方法および半導体装置
US7650540B2 (en) * 2006-07-21 2010-01-19 Intel Corporation Detecting and differentiating SATA loopback modes
JP4720696B2 (ja) * 2006-09-19 2011-07-13 横河電機株式会社 信号測定装置
WO2008053526A1 (fr) * 2006-10-31 2008-05-08 Fujitsu Limited Appareil et procédé permettant de tester une connexion de carte imprimée
US8803806B2 (en) * 2007-01-23 2014-08-12 Dell Products L.P. Notebook computer having an off-motherboard keyboard controller
US8090009B2 (en) * 2007-08-07 2012-01-03 Advantest Corporation Test apparatus
US7801205B2 (en) * 2007-08-07 2010-09-21 Advantest Corporation Jitter injection circuit, electronics device, and test apparatus
CN101784904A (zh) 2007-08-16 2010-07-21 Nxp股份有限公司 带有rf模块的集成电路、具有这种ic的电子设备和用于测试这种模块的方法
CN101373205B (zh) * 2007-08-21 2011-03-16 上海摩波彼克半导体有限公司 集成电路芯片接口模块的回环测试结构
US7786718B2 (en) * 2007-12-31 2010-08-31 Teradyne, Inc. Time measurement of periodic signals
US9059632B2 (en) * 2008-03-24 2015-06-16 O2Micro, Inc. Controllers for DC to DC converters
JP5269896B2 (ja) * 2008-06-02 2013-08-21 株式会社アドバンテスト 試験用ウエハユニット、および、試験システム
US8026726B2 (en) * 2009-01-23 2011-09-27 Silicon Image, Inc. Fault testing for interconnections
US8274296B2 (en) * 2009-11-11 2012-09-25 Advantest Corporation Test apparatus and electronic device that tests a device under test
US8598898B2 (en) * 2010-10-05 2013-12-03 Silicon Image, Inc. Testing of high-speed input-output devices
US8581600B2 (en) * 2010-12-14 2013-11-12 Hewlett-Packard Development Company, L.P. Electrical connectivity test apparatus and methods
US20120194206A1 (en) * 2011-01-28 2012-08-02 Advantest Corporation Measuring Apparatus
US8896086B1 (en) * 2013-05-30 2014-11-25 Freescale Semiconductor, Inc. System for preventing tampering with integrated circuit
CN103345438B (zh) * 2013-05-31 2015-02-18 中国兵器工业第二○三研究所 串行接口故障检测装置及方法
EP3386107B1 (de) 2017-04-03 2021-07-07 Nxp B.V. Datenverarbeitungsschaltungen
KR102264159B1 (ko) * 2017-06-08 2021-06-11 삼성전자주식회사 외부 루프백 테스트를 수행하는 직렬 통신 인터페이스 회로 및 이를 포함하는 전자 장치
US10896106B2 (en) 2018-05-10 2021-01-19 Teradyne, Inc. Bus synchronization system that aggregates status
US11201811B2 (en) 2019-03-18 2021-12-14 International Business Machines Corporation Multiport network adapter loopback hardware
CN114070765B (zh) * 2021-11-02 2023-05-23 广东利扬芯片测试股份有限公司 通信接口测试电路及方法
TWI827272B (zh) * 2022-09-23 2023-12-21 英業達股份有限公司 交錯差分訊號迴路系統及其方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5875293A (en) * 1995-08-08 1999-02-23 Dell Usa, L.P. System level functional testing through one or more I/O ports of an assembled computer system
US5790563A (en) * 1996-02-05 1998-08-04 Lsi Logic Corp. Self test of core with unpredictable latency
JP3209734B2 (ja) 1998-09-29 2001-09-17 松下電器産業株式会社 半導体集積回路及びその検査方法
KR100285508B1 (ko) * 1999-03-25 2001-03-15 이계철 통신장치의 신호 테스트 장치 및 그 방법

Also Published As

Publication number Publication date
WO2002054240A2 (en) 2002-07-11
US7337377B2 (en) 2008-02-26
CN1279445C (zh) 2006-10-11
US7017087B2 (en) 2006-03-21
JP2004525546A (ja) 2004-08-19
CN1500246A (zh) 2004-05-26
KR20030068201A (ko) 2003-08-19
EP1366417A2 (de) 2003-12-03
ATE354127T1 (de) 2007-03-15
DE60126675D1 (de) 2007-03-29
US20060123304A1 (en) 2006-06-08
MY141683A (en) 2010-06-15
US20020087924A1 (en) 2002-07-04
TW552427B (en) 2003-09-11
KR20080098454A (ko) 2008-11-07
JP4323804B2 (ja) 2009-09-02
AU2002239509A1 (en) 2002-07-16
EP1366417B1 (de) 2007-02-14
KR100881066B1 (ko) 2009-01-30
WO2002054240A3 (en) 2003-10-02

Similar Documents

Publication Publication Date Title
DE60126675T2 (de) Verbessertes rückschleiftesten von seriellen vorrichtungen
DE10082751C2 (de) Zeitkalibrierverfahren für IC-Tester und das Kalibrierverfahren verwendender IC-Tester mit Kalibrierfunktion
DE102006006048B4 (de) Testgerät und Testverfahren
DE112020000640T5 (de) Systeme, Verfahren und Vorrichtungen für Hochgeschwindigkeits-Eingangs-/Ausgangs-Margin-Tests
DE10136443B4 (de) Zeitlagekalibrierverfahren und Halbleiterbauelementtestgerät mit Zeitlagekalibrierfunktion
US7203460B2 (en) Automated test of receiver sensitivity and receiver jitter tolerance of an integrated circuit
DE102005008370B4 (de) Prüfschaltungsschaltkreis für ein Hochgeschwindigkeitsdaten-Interface
DE69905750T2 (de) Einrichtung und verfahren zum kalibrieren von laufzeitunterschieden
DE112008000865B4 (de) Kalibrieren eines Testers bzw. einer Testeinrichtung unter Verwendung von ESD Schutzschaltungen
DE4417573A1 (de) System und Verfahren zum Erfassen von Kurzschlüssen, Leerläufen und verbundenen Anschlußstiften auf einer gedruckten Leiterplatte unter der Verwendung eines automatischen Testgeräts
DE10053878A1 (de) Halbleiterprüfsystem
DE10147298A1 (de) Verfahren und Vorrichtung für Hochgeschwindigkeits-IC-Testschnittstelle
DE112021006166T5 (de) Systeme, Verfahren und Vorrichtungen zum Test der Eingangs- und Ausgangsmargin bei hoher Geschwindigkeit
DE60115135T2 (de) Vorrichtung und entsprechendes Verfahren zum Messen von Betriebseigenschaften eines Funkgerätes
DE102004034606B4 (de) Schaltungsanordnung aus einer elektronischen Testschaltung für einen zu testenden Transceiver und aus dem zu testenden Transceiver sowie Verfahren zum Prüfen eines Transceivers
DE60222481T2 (de) Prüfschaltung und integrierte Halbleiterschaltung zur Durchführung der Überprüfung von Knotenverbindungen
DE112007001595T5 (de) Kalibrierungsvorrichtung
DE102006011706B4 (de) Halbleiter-Bauelement, sowie Halbleiter-Bauelement-Test-Verfahren
DE19908882B4 (de) Vergleicherschaltung für ein Halbleiter-Prüfsystem
DE112006003430T5 (de) Prüfvorrichtung und Stiftelektronikkarte
DE102007045756B4 (de) Elektronische Leiterplatte und Verfahren für das automatische Prüfen
DE102021128363A1 (de) Systeme, verfahren und vorrichtungen für hochgeschwindigkeits-einagngs-/ausgangs-margin-tests
DE112022000158T5 (de) System und verfahren zum kompensieren des leistungsverlusts aufgrund einer hochfrequenz-signalsondenfehlanpassung (hf-signalsondenfehlanpassung) beim testen des leitfähigen signals
DE10106556B4 (de) Halbleiterbaustein mit einer Anordnung zum Selbsttest einer Mehrzahl von Interfaceschaltungen und Verwendung des Halbleiterbausteins in einem Testverfahren
DE69433618T2 (de) Gerät zur prüfung der verbindung zwischen dem ausgang einer schaltung mit fester logischer ausgabe und dem eingang eines weiteren schaltkreises

Legal Events

Date Code Title Description
8381 Inventor (new situation)

Inventor name: PANIS, MICHAEL C., BROOKLINE, MA, US

Inventor name: ROBBINS, BRADFORD B., WELLESLEY, MA, US

8364 No opposition during term of opposition