CN1279445C - 串行器件的改进型环回检测 - Google Patents

串行器件的改进型环回检测 Download PDF

Info

Publication number
CN1279445C
CN1279445C CNB018215246A CN01821524A CN1279445C CN 1279445 C CN1279445 C CN 1279445C CN B018215246 A CNB018215246 A CN B018215246A CN 01821524 A CN01821524 A CN 01821524A CN 1279445 C CN1279445 C CN 1279445C
Authority
CN
China
Prior art keywords
receiver
line
circuit
serial port
transmitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018215246A
Other languages
English (en)
Other versions
CN1500246A (zh
Inventor
迈克尔C·帕尼斯
布拉德福德B·罗宾斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of CN1500246A publication Critical patent/CN1500246A/zh
Application granted granted Critical
Publication of CN1279445C publication Critical patent/CN1279445C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31716—Testing of input or output with loop-back
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/243—Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3016—Delay or race condition test, e.g. race hazard test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Automotive Seat Belt Assembly (AREA)
  • Threshing Machine Elements (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

一用于经济且全面地检测串行端口的装置包括一接收器和一发射器。该接收器可与串行端口的TX线耦合用于接收一串行位流。该发射器可与串行端口的RX线耦合用于产生一串行位流。该接收器与发射器耦合，从而在串行端口的TX和RX线之间建立一环回连接。在接收器和发射器之间插入一时间失真电路和一选择器。该时间失真电路加入预定量的时序失真以检测串行端口。该选择器在接收器和直接输入端之间进行选择，它提供一算法检测信号。该算法检测信号与接收器接收到的输入串行位流不同，从而可单独的检测TX和RX线。

Description

串行器件的改进型环回检测
技术领域
本发明涉及用于电子器件的自动检测设备，特别的，涉及包括串行通信端口的电子器件的自动检测。
背景技术
随着电子器件越来越复杂，需要更多的导线来进行不同器件之间的连接。因此，电路板的布线和设计变得更加复杂。串行通信端口可以缓解这种复杂性，因为它们可以使器件利用比并行器件更少的线路进行通信。串行端口仅利用两条线进行通信，一条用于发射数据，一条用于接收数据。这些线可为单端(即，一个信号以地信号为参考)或差动(即，两个互补的信号，每个都不是地信号)。为了以与并行端口可比的速率发射数据，串行端口需要以比并行端口更快的速度进行操作。现代的串行端口以达到几千兆赫兹(GHz)的数据率进行操作。
串行端口特别需要自动检测设备(“ATE”)。例如，串行端口通常同时发射和接收数据。为了彻底的检测串行端口，该检测器自身应当可以同时发射和接收数据。串行端口还可以不同的速率发射和接收数据，这意味着检测器应当以不同的速率工作。可能最显著的是串行端口可以以非常高的速率操作，该速率大大的快于传统检测器的针电子器件的操作。
广义的说，用于检测串行端口的技术可分为三类：全功能的数字检测，算法检测和环回检测。全功能数字检测使用复杂的、基于图案的装置来产生串行激励和监测串行响应。这些装置通常以高速操作，对于检测大多数串行端口足够快，而且可对信号的时序和他们的幅度进行大量的控制。虽然他们很灵活和有效，但全功能数字装置太过昂贵，且需要很长的研发时间。全功能数字检测装置的例子包括Boston，MA，Teradyne，Inc.，研制的GazelleTM和超速串行针TM。
算法检测比全功能数字检测便宜。算法检测包括根据多种预定算法中的任意一种，产生串行位流，并监测串行响应，以确保他们匹配该串行激励的预期响应。可根据多种算法图案，例如伪随机图案、跨步图案(在多个“0”的区域中移动一个“1”)、或者位图案等等来安排激励。虽然算法检测比全功能检测便宜，但仍然并不完善。例如，算法检测通常不能控制发射到串行端口的单个边沿的布局。因为它使用有限的几种图案，因此算法检测也不能检独立器件的特定电路。
环回检测是最简单，同时也可能是最常用的检测串行端口的方法。环回检测包括将串行端口的发射线(TX)与其自身的接收线(RX)连接。然后该装置发射一已知图案的串行数据。一旦该数据被发射，该检测器监视该装置的低速针以判断检测通过或失败，该低速针的状态基于TX和RX线的正确操作。
该环回检测非常方便。该串行端口的检测连接仅需要一条将发射线与接收线连接的导线即可。该检测器不需发射串行数据或接收串行数据。但是，我们认识到这种方便是以完善性作为代价的。由于串行端口接收数据和发射数据的速率相同，因此环回检测不需要单独地检测串行端口的发射线和接收线是否可以以不同速率操作。这样该检测器不能检测器件的同步电路中的内部缺点。我们还应当认识到由于该检测器不直接产生串行位流，因此检测器不能检测串行端口对于误差输入信号的容差。这些包括具有幅度错误、失真和定时抖动的输入信号。该检测器不能直接测量串行端口的输出信号，以确保它们具有正确的幅度和时序特征。
但是，环回检测的方便性还是提供了可以实现低成本检测串行端口的保证。现在所需要的就是在不显著增加环回检测成本的情况下，提高它的灵活性和测试有效范围。
发明内容
根据上面的背景技术，本发明的一个目的是全面且相对低成本地检测串行端口。
为了实现上述目的以及其它目的和优点，采用一改进的环回技术来检测串行端口。该技术包括一接收器和发射器，他们每个都具有输入端和输出端。该接收器在它的输入端接收到串行端口的TX线传来的检测信号。该发射器利用它的输出端向串行端口的RX线提供一检测信号。该接收器的输出端与发射器的输入端耦合，以稳定环回连接。
根据一个变化，接收器的输入端可与一参数测量电路耦合，用于估算串行端口的TX线的稳定状态特征。发射器的输出端可与该参数测量电路耦合，用于估算串行端口的TX线的稳定状态特征。
根据另一个变化，接收器的输出端可与一时间测量电路耦合，用于测量在串行端口的TX线产生的检测信号的时序特征。
根据另一个变化，在接收器的输出端和发射器的输入端之间插入一时间失真电路，用于在检测信号被输入串行端口的RX线之前，向该检测信号提供预定的时序失真。
根据另一变化，在接收器的输出端和发射器的输入端之间插入一选择器，用于在接收器的输出端和一直接输入端之间进行选择，其中该直接输入端提供一预定的串行位流，该位流不同于接收器接收到的检测信号。
根据本发明的另一个方面，提供一种在自动检测系统中检测处于检测的器件的串行端口的方法，包括：评估串行端口的TX线和RX线中的至少一个的稳定状态特征；使处于检测的器件产生一串行位流；从处于检测的器件的串行端口的TX线接收该串行位流；利用一时间测量电路测量接收到的该串行位流的至少一个时序特征；将接收到的串行位流和直接输入信号中的一个发射到处于检测的器件的串行端口的RX线；和监视该处于检测的器件以判定由处于检测的器件接收到的串行位流是否与希望的串行位流匹配。
附图说明
本发明的其它目的、优点和新颖特征都将从下面的说明书和附图中变得明显，其中
图1示出背景技术中的传统检测器结构；
图2示出根据本发明的一用于检测串行通信端口的改进的环回装置；
图3示出利用图2所示的装置检测串行通信端口的流程图。
具体实施方式
传统的检测器结构
图1示出用于自动检测系统或“检测器”的传统结构100的高度简化视图，其中可使用本发明。一主机110利用多种电子硬件来运行用于检测一被检测的器件(“DUT”)142的程序。该硬件通常包括数字装置124、模拟装置126和电源128。
该电子硬件通过多条线130和它们各自的接点140与DUT142连接。该接点140通常包括从检测器延伸出的弹簧针。这些针可以是单端或同轴的。该DUT被置于一器件接口板，或“DIB”上。该DIB通常包括导电衬垫，这些衬垫排列的图案与从该检测器延伸出的弹簧针的图案相匹配。这些针与衬垫接触从而在检测器和DUT142之间形成连接。
该数字装置124通常包括，例如时钟发生器、串行检测装置、并行检测装置。该模拟装置126通常包括，例如一个或多个用于测量电路节点的DC特性的参数测量单元，和一个或多个用于测量电路节点的时序特征的计时器/计数器。他们还可包括多个其它用于产生和分析用于检测该DUT142的波形的装置。通过一控制总线120，该主机110与电子硬件通信并控制该电子硬件，用于根据检测程序的指令检测该DUT142。
电路布局和操作
图2示出根据本发明用于执行串行端口的改进环回检测的装置200。该装置最好为一数字装置，并与其它数字装置124一起处于检测器100内。
如图2所示，该装置200包括一接收器258。该接收器258通过接点240与DUT242的TX线耦合。
该装置200还包括一发射器272。该发射器272通过其它接点240与DUT242的RX线耦合。如下所述，该接收器258的输出端可与发射器272的输入端耦合，从而对DUT242进行环回检测。
在最佳实施例中，该接收器258包括一差动放大器260，用于从DUT242接收一差动信号。该差动放大器将TX线提供的差动输入转换为单端信号。比较器262和264将该单端信号分别与可设计的极限电压VOD-H和VOD-L比较，以确定该单端信号是否超过该极限值。电阻254和256(通常为50欧姆)接在差动放大器260的输入端，从而分别提供终端电压VTERM-H和VTERM-L。该终端电压最好可编程。
差动放大器260与比较器262和264的结合得到一差动比较器，即该比较器根据TX处的差动输入电压超过一个或多个预定极限值，进行转换。通过提供两个比较器262和264，每当该差动输入信号(在TX处)超过两个极限值中的任一个，装置200可产生一边沿。这个特征可被用于，例如校验一器件的上升时间和下降时间规格，这在利用传统环回检测时通常是不可能的。该特征还可用于校验该器件的输出电平是否符合具体要求，这在利用传统环回检测时通常也是不可能的。或者，也可以只使用一个比较器，相应的具有较少的功能。
作为另一变化，可提供另一组比较器来检查该TX线提供的信号的共模分量，以确保它符合DUT的具体要求。这些比较器还可用于检测故意施加的共模信号，通常是“速差式信号法”信号。另外，可提供另一组比较器来独立地检查TX线提供的差动信号的每一侧，以确保每一侧都分别符合该DUT的要求。
在最佳实施例中，该发射器272为一差动驱动器，它提供互补输出信号，这些信号在高电压和低电压电平之间变化。这些高和低电平，分别标记为VID-H和VID-L，都可编程以检测RX线对具有不同电压电平的输入信号的容差。电阻274和276端接发射器272产生的信号。
传统的环回检测不能测量串行端口的TX线中的抖动。为了克服这个限制，差动比较器的输出端与一时间测量电路，例如一计时器/计数器266耦合。该计时器/计数器266可测量TX线中的抖动。它还可独立地测量它的频率和其它特性。
该差动比较器的输出也与一时间失真电路268耦合。根据特定的因素，在将TX线提供的信号环回至TX线之前，该时间失真电路268选择性的在该信号中引入时序失真。在一种模式下，该时间失真电路268可向RX线中引入抖动。通过在RX线中加入抖动并监视该器件的响应(即，它是否正确的接收到TX线提供的数据)，可以独立地检测RX线对抖动的容差。
根据最佳实施例，该时间失真电路268包括一选择器、一转换速率被限制的电路，和一高速比较器。该选择器选择比较器262和264中的一个的输出作为该转换率被限制的电路的输入，该转换率被限制的电路将被选择输入端的边沿转换为一斜坡。将该斜坡输入高速比较器的第一输入端，将一极限信号输入第二输入端。为了引入抖动，在极限信号上叠加一特定量的电压噪声。该比较器将该电压噪声转换为计时噪声或抖动。
还可采用其它类型的时间失真。例如，通过改变极限电压的DC值，可以使被选择的比较器输出端提供的输入信号相移。通过叠加周期波形，可对该输入信号进行相调制。通过提供一稳定的极限电压，该输入信号可基本不失真的通过。
该装置200还包括一选择器270。该选择器270在主机110的控制下操作。它的输出端与时间失真电路268的输出或直接输入端290提供的信号耦合。如果选择器通过时间失真电路268的输出，则建立了环回结构。但是，如果通过了直接输入端290提供的信号，则该环回连接被破坏，可利用直接输入信号驱动该发射器272。
该直接输入端290传送一串行位流，该位流不同于DUT242的TX线产生的位流。该直接输入端290包括与TX线发射的不同的数据流，并可以不同于TX线的位率进行操作。在最佳实施例中，该直接输入端290提供了一种简单的1和0的算法图案，例如，伪随机图案或交替的“1010”图案，该算法图案可以以可变的时钟率产生。通过以不同的速度提供不同于TX线产生的数据的数据，该直接输入端290填满了环回检测有效区域中的有效间隙---它可使串行端口的RX线独立于TX线被检测。
图2所示的装置200还包括一参数测量电路，例如参数测量单元(PMU)282。该PMU282与DUT242的TX和TX线耦合，用于对这些线执行参数测量。如本领域技术人员所公知，PMU是用于强制电压、强制电流、测量电压、测量电流的内部电路。他们用于测量器件的稳定状态特征，例如漏电流、阻抗、输出电流和依从电压。提供PMU将这些功能集成在装置200中，并进一步提高了测量能力。
该装置200最好包括开关、例如继电器250、252、278和280。为了执行参数检测，打开继电器，该PMU作用该TX和RX线。由于该装置200与该DUT242去耦，因此可以消除装置200的负载效应。
为了执行串行检测，继电器250、252、278和280闭合。在最佳实施例中，该PMU282通过电感292、284、286和288与RX和TX线耦合。该电感可避免需要提供单独的开关来连接和断开PMU。该电感对高速串行位流可相当于开路，对DV参数信号可相当于短路。
除了PMU282和相关电感，该装置200最好包括与高速信号通道连接的高速电子器件。该高速电子器件可利用一个或多个特定用途集成电路(ASIC)来实现，具有高速分立元件或它们的结合。由于该装置是用于已经包括有检测装置的ATE系统中，因此如果在检测系统中的其它地方已经有了检测装置，则装置200中不需再重复了。例如，由Teradyne，Inc.制造的检测器通常包括一独立的计时器/计数器和一独立的PMU。因此它们也包括可用于创建用于直接输入端290的信号源的时钟发生器和其它并行数字装置。这些装置可与装置200结合使用，从而避免了由于在装置200中重复安装它们而导致的成本增加。检测方法
图3为一流程图，示出利用装置200对串行端口执行的检测过程。如图所示，可以执行多种检测，他们执行的顺序并不要求。
在步骤310，主机110指示装置200测量DC参数。该步骤需要在保持装置200的其它部分断路的情况下，打开继电器250、252、278和280并通过电感292、284、286和288检测TX和RX线。当参数测量结束时(或就在串行检测开始之前)继电器250、252、278和280闭合。
在步骤312，主机110激励DUT242来发射串行数据。随后，DUT242在TX线上产生串行位流。该串行位流传播到差动放大器260，然后到达比较器262和264。在步骤314，计时器/计数器266测量比较器262和264产生的信号。如上所述，测量可包括TX线上的信号的抖动、频率或其它特性。
在步骤316，主机110读出计时器/计数器266的测量结果，判断测量的特征是否在特定范围内。
除了利用计时器/计数器266测量TX线的特征，执行改进的环回检测。在步骤318，将比较器262和264中的一个提供的信号输入时间失真电路268。根据特定的因素，将该信号预先失真并通过发射器272反馈回RX线。在步骤324中，主机110查询DUT242以确定在RX线上接收到的串行位流是否匹配在TX线上发射的串行位流。基于该响应，决定检测通过或失败。
另外，可将比较器262和264的极限电平编程为对TX线的DUT幅度要求的极限。像以前一样监视该DUT。一有效信号只发射到RX线，如果DUT符合对于TX线的幅度要求，则DUT通过。类似的，可将发射器272的输出电平编程为对RX线的DUT幅度要求的极限。监视该DUT。只有当DUT符合对于RX线的幅度要求时，DUT才通过。除了依靠DUT242以提供激励，还可通过直接输入端290提供独立的激励。在步骤320，主机110控制选择器270中断环回信号，而通过直接输入端290的信号。产生一算法图案。在步骤322中，将该算法图案提供到DUT的RX线。在步骤324中，主机110查询DUT242以校验该DUT接收到正确的数据。
上面描述的该改进的环回技术并不昂贵且具有灵活性。资源例如计时器/计数器和PMU已经包括在大多数检测系统中，因此该改进的环回装置可以很小或不花代价就将它们的功能合并过来。可独立检测串行端口的TX和RX线的幅度误差和抖动。利用该直接输入端290，可提供算法图案来以不同频率和与TX线不同的数据检测RX线，从而可真正独立的检测RX和TX线。
变化
上面描述了一个实施例，可以实现多种变化实施例。
如上所述，该计时器/计数器和PMU为远程装置。但是，它们也可本地提供。在稍微增加成本的情况下，可将该计时器/计数器和PMU集成在装置200中，从而提供一更加整套的装置。
该改进的环回装置200作为位于一个或多个检测器装置中的装置进行描述。但是，它的位置可以改变。或者，该装置可置于DUT旁的器件接口板上，或可与这些位置分离。根据另一变化，该装置200可位于一独立的装置中，该装置与主机通过独立总线，例如IEEE-488总线或VXI总线进行通信。
上面描述了一单独的、改进的环回电路200。可选的，可将多个电路200放在一起来检测多个串行端口。该计时器/计数器和PMU可在不同电路之间转换，或可提供多个计时器/计数器和PMU。
上述的装置200可进行广泛的检测。例如，差动比较器的输出可与数据采集装置(未示出)和并行数字装置耦合。这些装置可处理差动比较器提供的信号，来进行其它检测，例如提取在DUT242产生的串行位流中的被编码的数据。该提取出的数据可例如用于通过直接输入来初始化DUT，以便于下次的检测。
如上所述，该PMU282通过电感与TX和RX线连接。还可使用继电器或其它开关，假设它们完全阻断了高频串行位流。
上述的例子使用了差动接收器和差动发射器来进行被检测器件的差动RX和TX线之间的通信。但这不是必需。为了检测单端串行端口，可以使用一单端接收器和一单端发射器。或者，可使用上述的差动接收器和发射器，将接收器的一个输入端保持为一恒定电压，发射器的一输出端保持开路。
申请人已经将这些变化或改变以及其它的变化和改变都进行了考虑，它们都落入本发明的范围内。因此应当理解，前面的说明都是示例性的，本发明仅由附加权利要求的精神和范围来限定。

Claims (19)

1.一用于在一自动检测系统中检测串行端口的电路，包括：
一具有一输入端和一输出端的接收器，用于从串行端口的TX线接收一检测信号；
一具有一输入端和一输出端的发射器，用于向串行端口的RX线发射一检测信号，其中发射器的输入端与接收器的输出端耦合以建立一环回连接；和
一参数测量电路，与接收器的输入端耦合，用于评估串行端口的TX线的稳定状态特征。
2.如权利要求1所述的电路，其中该参数测量电路还与发射器的输出端耦合，用于评估串行端口的RX线的稳定状态特征。
3.如权利要求1所述的电路，其中还包括一与接收器的输出端耦合的时间测量电路，用于测量接收器接收到的测量信号的时序特征。
4.如权利要求1所述的电路，其中还包括一时间失真电路，该电路位于接收器的输出端和发射器的输入端之间，用于在提供到串行端口的RX线的检测信号中引入预定的时序失真。
5.如权利要求1所述的电路，其中还包括一选择器，位于接收器的输出端和发射器的输入端之间，用于在接收器的输出端和直接输入端之间选择，其中该直接输入端提供一预定串行位流，该位流不同于接收器接收到的检测信号。
6.如权利要求1所述的电路，其中该接收器包括一差动比较器，该差动比较器具有第一和第二可编程极限。
7.如权利要求1所述的电路，其中该发射器包括一差动驱动器，该差动驱动器具有第一和第二可编程电平。
8.一自动检测系统中用于检测串行端口的电路，包括：
一具有一输入端和一输出端的接收器，用于从串行端口的TX线接收一检测信号；
一具有一输入端和一输出端的发射器，用于向串行端口的RX线发射一检测信号，其中发射器的输入端与接收器的输出端耦合以建立一环回连接；和
一时间失真电路，该电路位于接收器的输出端和发射器的输入端之间，用于在提供到串行端口的RX线的检测信号中引入预定的时序失真。
9.如权利要求8所述的电路，还包括一与接收器的输出端耦合的时间测量电路，用于测量接收器接收到的测量信号的时序特征。
10.一自动检测系统中用于检测串行端口的电路，包括：
一具有一输入端和一输出端的接收器，用于从串行端口的TX线接收一检测信号；
一具有一输入端和一输出端的发射器，用于向串行端口的RX线发射一检测信号，其中发射器的输入端与接收器的输出端耦合以建立一环回连接；
其中该接收器具有至少一个可编程的输入极限，该发射器具有至少一个可编程的输出电平。
11.如权利要求10所述的电路，其中该接收器包括一差动比较器，该发射器包括一差动驱动器。
12.一种在自动检测系统中检测处于检测的器件的串行端口的方法，包括：
(A)评估串行端口的TX线和RX线中的至少一个的稳定状态特征；
(B)使处于检测的器件产生一串行位流；
(C)从处于检测的器件的串行端口的TX线接收该串行位流；
(D)利用一时间测量电路测量接收到的该串行位流的至少一个时序特征；
(E)将接收到的串行位流和直接输入信号中的一个发射到处于检测的器件的串行端口的RX线；和
(F)监视该处于检测的器件以判定由处于检测的器件接收到的串行位流是否与希望的串行位流匹配。
13.如权利要求12所述的方法，还包括在步骤E中向处于检测的器件发射检测信号之前，在步骤C中向接收到的串行位流中引入预定的时序失真。
14.如权利要求13所述的方法，其中预定的时序失真包括抖动。
15.如权利要求12所述的方法，其中在步骤C中利用具有至少一个输入极限的比较器接收到该串行位流，该方法还包括对该至少一个极限编程以检测处于检测的器件是否产生有效输出电平。
16.如权利要求12所述的方法，其中发射步骤E包括对发射的信号的电平编程以判断处于检测的器件是否对应于处于编程后的电平的输入。
17.如权利要求12所述的方法，其中直接输入信号包括不同于在步骤C中接收到的串行位流的算法输入。
18.如权利要求17所述的方法，其中该算法输入包括1和0的伪随机序列和1和0的重复序列中的至少一个。
19.如权利要求12所述的方法，其中该直接输入信号传送一串行位流，该位流的频率不同于TX线的串行位流的频率。
CNB018215246A 2000-12-29 2001-12-03 串行器件的改进型环回检测 Expired - Fee Related CN1279445C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/751,633 US7017087B2 (en) 2000-12-29 2000-12-29 Enhanced loopback testing of serial devices
US09/751,633 2000-12-29

Publications (2)

Publication Number Publication Date
CN1500246A CN1500246A (zh) 2004-05-26
CN1279445C true CN1279445C (zh) 2006-10-11

Family

ID=25022835

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018215246A Expired - Fee Related CN1279445C (zh) 2000-12-29 2001-12-03 串行器件的改进型环回检测

Country Status (11)

Country Link
US (2) US7017087B2 (zh)
EP (1) EP1366417B1 (zh)
JP (1) JP4323804B2 (zh)
KR (2) KR20080098454A (zh)
CN (1) CN1279445C (zh)
AT (1) ATE354127T1 (zh)
AU (1) AU2002239509A1 (zh)
DE (1) DE60126675T2 (zh)
MY (1) MY141683A (zh)
TW (1) TW552427B (zh)
WO (1) WO2002054240A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104217179A (zh) * 2013-05-30 2014-12-17 飞思卡尔半导体公司 防止篡改集成电路的系统

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7278079B2 (en) * 2002-04-12 2007-10-02 Broadcom Corporation Test head utilized in a test system to perform automated at-speed testing of multiple gigabit per second high serial pin count devices
US7502326B2 (en) * 2002-04-12 2009-03-10 Broadcom Corporation Methods used to simultaneously perform automated at-speed testing of multiple gigabit per second high serial pin count devices
EP1353189B1 (en) * 2002-04-12 2006-06-14 Broadcom Corporation Systems and methods utilized for automated at-speed testing of high serial pin count multiple gigabit per second devices
US7363557B2 (en) * 2002-04-12 2008-04-22 Broadcom Corporation System for at-speed automated testing of high serial pin count multiple gigabit per second devices
US6894505B2 (en) * 2002-08-01 2005-05-17 Teradyne, Inc. Flexible interface for universal bus test instrument
US6965221B2 (en) * 2002-11-12 2005-11-15 O2Micro International Limited Controller for DC to DC converter
EP1464970A1 (en) * 2003-04-04 2004-10-06 Agilent Technologies Inc Loop-back testing with delay elements
JP2005091108A (ja) * 2003-09-16 2005-04-07 Advantest Corp ジッタ発生器及び試験装置
US20050259589A1 (en) * 2004-05-24 2005-11-24 Metrobility Optical Systems Inc. Logical services loopback
DE102004050402A1 (de) * 2004-10-15 2006-04-27 Marconi Communications Gmbh Verfahren und Vorrichtung zum Erkennen eines Störeffekts in einem Nachrichtenkanal
US7392438B2 (en) * 2004-11-24 2008-06-24 Fsp Technology Inc. Automatic safety test system
US7271610B2 (en) * 2004-12-17 2007-09-18 Teradyne, Inc. Using a parametric measurement unit to sense a voltage at a device under test
US7403030B2 (en) * 2004-12-17 2008-07-22 Teradyne, Inc. Using parametric measurement units as a source of power for a device under test
CN100412813C (zh) * 2005-09-28 2008-08-20 鸿富锦精密工业（深圳）有限公司 电子组件接收信号灵敏度的测量装置与测量方法
US7477875B2 (en) * 2005-07-26 2009-01-13 Texas Instruments Incorporated Built in loop back self test in design or on test board for transceivers
KR100780941B1 (ko) * 2005-08-24 2007-12-03 삼성전자주식회사 잡음주입이 가능한 고속 테스트데이터 발생기 및 이를사용하는 자동 테스트 시스템
CN1963778A (zh) * 2005-11-11 2007-05-16 鸿富锦精密工业（深圳）有限公司 主板串口测试系统及方法
JP4726679B2 (ja) * 2006-03-31 2011-07-20 ルネサスエレクトロニクス株式会社 半導体試験方法および半導体装置
US7650540B2 (en) * 2006-07-21 2010-01-19 Intel Corporation Detecting and differentiating SATA loopback modes
JP4720696B2 (ja) * 2006-09-19 2011-07-13 横河電機株式会社 信号測定装置
WO2008053526A1 (fr) * 2006-10-31 2008-05-08 Fujitsu Limited Appareil et procédé permettant de tester une connexion de carte imprimée
US8803806B2 (en) * 2007-01-23 2014-08-12 Dell Products L.P. Notebook computer having an off-motherboard keyboard controller
US8090009B2 (en) * 2007-08-07 2012-01-03 Advantest Corporation Test apparatus
US7801205B2 (en) * 2007-08-07 2010-09-21 Advantest Corporation Jitter injection circuit, electronics device, and test apparatus
WO2009022313A2 (en) 2007-08-16 2009-02-19 Nxp B.V. Integrated circuit with rf module, electronic device having such an ic and method for testing such a module
CN101373205B (zh) * 2007-08-21 2011-03-16 上海摩波彼克半导体有限公司 集成电路芯片接口模块的回环测试结构
US7786718B2 (en) * 2007-12-31 2010-08-31 Teradyne, Inc. Time measurement of periodic signals
US9059632B2 (en) * 2008-03-24 2015-06-16 O2Micro, Inc. Controllers for DC to DC converters
KR101085565B1 (ko) * 2008-06-02 2011-11-24 가부시키가이샤 어드밴티스트 시험용 웨이퍼 유닛, 및 시험 시스템
US8026726B2 (en) * 2009-01-23 2011-09-27 Silicon Image, Inc. Fault testing for interconnections
US8274296B2 (en) * 2009-11-11 2012-09-25 Advantest Corporation Test apparatus and electronic device that tests a device under test
US8598898B2 (en) * 2010-10-05 2013-12-03 Silicon Image, Inc. Testing of high-speed input-output devices
US8581600B2 (en) * 2010-12-14 2013-11-12 Hewlett-Packard Development Company, L.P. Electrical connectivity test apparatus and methods
US20120194206A1 (en) * 2011-01-28 2012-08-02 Advantest Corporation Measuring Apparatus
CN103345438B (zh) * 2013-05-31 2015-02-18 中国兵器工业第二○三研究所 串行接口故障检测装置及方法
EP3386107B1 (en) 2017-04-03 2021-07-07 Nxp B.V. Data processing circuits
KR102264159B1 (ko) * 2017-06-08 2021-06-11 삼성전자주식회사 외부 루프백 테스트를 수행하는 직렬 통신 인터페이스 회로 및 이를 포함하는 전자 장치
US10896106B2 (en) 2018-05-10 2021-01-19 Teradyne, Inc. Bus synchronization system that aggregates status
US11201811B2 (en) 2019-03-18 2021-12-14 International Business Machines Corporation Multiport network adapter loopback hardware
CN114070765B (zh) * 2021-11-02 2023-05-23 广东利扬芯片测试股份有限公司 通信接口测试电路及方法
TWI827272B (zh) * 2022-09-23 2023-12-21 英業達股份有限公司 交錯差分訊號迴路系統及其方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5875293A (en) * 1995-08-08 1999-02-23 Dell Usa, L.P. System level functional testing through one or more I/O ports of an assembled computer system
US5790563A (en) * 1996-02-05 1998-08-04 Lsi Logic Corp. Self test of core with unpredictable latency
JP3209734B2 (ja) 1998-09-29 2001-09-17 松下電器産業株式会社 半導体集積回路及びその検査方法
KR100285508B1 (ko) * 1999-03-25 2001-03-15 이계철 통신장치의 신호 테스트 장치 및 그 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104217179A (zh) * 2013-05-30 2014-12-17 飞思卡尔半导体公司 防止篡改集成电路的系统
CN104217179B (zh) * 2013-05-30 2019-06-04 恩智浦美国有限公司 防止篡改集成电路的系统

Also Published As

Publication number Publication date
KR20030068201A (ko) 2003-08-19
MY141683A (en) 2010-06-15
US20020087924A1 (en) 2002-07-04
ATE354127T1 (de) 2007-03-15
US7017087B2 (en) 2006-03-21
US7337377B2 (en) 2008-02-26
JP2004525546A (ja) 2004-08-19
DE60126675T2 (de) 2007-11-15
WO2002054240A2 (en) 2002-07-11
TW552427B (en) 2003-09-11
EP1366417A2 (en) 2003-12-03
EP1366417B1 (en) 2007-02-14
US20060123304A1 (en) 2006-06-08
AU2002239509A1 (en) 2002-07-16
KR100881066B1 (ko) 2009-01-30
KR20080098454A (ko) 2008-11-07
WO2002054240A3 (en) 2003-10-02
JP4323804B2 (ja) 2009-09-02
DE60126675D1 (de) 2007-03-29
CN1500246A (zh) 2004-05-26

Similar Documents

Publication Publication Date Title
CN1279445C (zh) 串行器件的改进型环回检测
US10673723B2 (en) Systems and methods for dynamically reconfiguring automatic test equipment
US7208937B2 (en) Hybrid AC/DC-coupled channel for testing
US6714021B2 (en) Integrated time domain reflectometry (TDR) tester
US7620858B2 (en) Fabric-based high speed serial crossbar switch for ATE
US6816987B1 (en) Apparatus and method for built-in self-test of a data communications system
US7313496B2 (en) Test apparatus and test method for testing a device under test
US20050172181A1 (en) System and method for production testing of high speed communications receivers
US7203460B2 (en) Automated test of receiver sensitivity and receiver jitter tolerance of an integrated circuit
EP1283423A1 (en) Timing calibration and timing calibration verification of electronic circuit testers
US6985823B2 (en) System and method of testing a transceiver
CN101084445A (zh) 用于测试半导体器件的方法和系统
CN101044411A (zh) 用于高清晰度多媒体接口集成电路的自测电路
CN1499798A (zh) 阻抗校准电路
US6856158B2 (en) Comparator circuit for semiconductor test system
KR100471006B1 (ko) 고속 데이터 출력 소자의 지터 측정 장치 및 토탈 지터측정방법
EP2667518A1 (en) Receiving apparatus for test signal, electronic apparatus therefor and signal receiving method thereof
US20040193975A1 (en) Method and an apparatus for transmit phase select
CN110958057A (zh) 用于待测装置dut的时间信号测量的系统和方法以及形成系统的方法
Fan et al. A versatile scheme for the validation, testing and debugging of high speed serial interfaces

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061011

Termination date: 20171203