JP4323804B2 - シリアル・デバイスのループバック検査の改良 - Google Patents
シリアル・デバイスのループバック検査の改良 Download PDFInfo
- Publication number
- JP4323804B2 JP4323804B2 JP2002554870A JP2002554870A JP4323804B2 JP 4323804 B2 JP4323804 B2 JP 4323804B2 JP 2002554870 A JP2002554870 A JP 2002554870A JP 2002554870 A JP2002554870 A JP 2002554870A JP 4323804 B2 JP4323804 B2 JP 4323804B2
- Authority
- JP
- Japan
- Prior art keywords
- receiver
- input
- output
- transmitter
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31716—Testing of input or output with loop-back
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
- H04L1/243—Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3016—Delay or race condition test, e.g. race hazard test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
- Threshing Machine Elements (AREA)
- Automotive Seat Belt Assembly (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
更に別の態様によれば、受信機の出力と送信機の入力との間に時間歪み回路を介挿し、検査信号に所定のタイミング歪みを与えてから、これをシリアル・ポートのRXラインに供給する。
図1は、本発明を使用可能な自動検査システム、即ち、「テスタ」の従来のアーキテクチャ100を非常に簡略化した図である。ホスト・コンピュータ110が、種々の電子ハードウエアを用いて、被検査デバイス(「DUT:device under test」)142を検査するプログラムを実行する。このハードウエアは、一般に、ディジタル計器124、アナログ計器126、および電源128を含む。
トポロジおよび動作
図2は、シリアル・ポートの改良ループバック検査を実行する、本発明による計装(計測)装置(instrumentation)200を示す。計測装置200は、ディジタル計器として実装することが好ましく、その他のディジタル計器124と共にテスタ100内に収容されている。
また、計測装置200は送信機(送信部)272も含む。送信機272は、別の接点240を介して、DUT242のRXラインに結合するように構成されている。以下で更に詳しく説明するが、受信機258の出力は、送信機272の入力に結合され、DUT242のループバック検査が行えるようになっている。
検査方法
図3は、計測装置200を用いてシリアル・ポート上で行うことができる検査手順を示すフローチャートである。図に示すように、種々の検査を実施することができ、その実行順序は重要ではない。
タイマ/カウンタ266によってTXラインの特性を測定する代わりに、またはこれに加えて、改良ループバック検査を実行することができる。ステップ318において、比較器262または264の一方からの信号を時間歪み回路268に供給する。指定した係数にしたがって、信号を予測可能に歪ませ、送信機272を介してRXラインにフィードバックする。ステップ324において、ホスト・コンピュータ110はDUT242をポーリング(poll)し、RXライン上で受け取ったシリアル・ビット・ストリームが、TXライン上を伝送するシリアル・ビット・ストリームと一致するか否か確認する。応答に応じて、検査は合格または不合格となる。
代替案
以上一実施形態について説明したが、多くの代替実施形態や様々な変形も可能である。
Claims (19)
- 自動検査システムにおいてシリアル・ポートを検査する回路であって、
入力および出力を有し、シリアル・ポートのTXラインから検査信号を受け取る受信機と、
前記受信機の出力に結合され、前記受信機が受け取る検査信号のタイミング特性を測定する時間測定回路と、
入力および出力を有し、検査信号を前記シリアル・ポートのRXラインに送信する送信機であって、当該送信機の入力を前記受信機の出力に結合し、ループバック接続を確立する、送信機と、
前記受信機の入力に結合され、前記シリアル・ポートのTXラインの定常状態特性を評価するパラメトリック測定回路と、
を含む回路。 - 請求項1記載の回路において、前記パラメトリック測定回路を更に前記送信機の出力に結合し、前記シリアル・ポートのRXラインの定常状態特性を評価する、回路。
- 請求項1または2記載の回路であって、更に、前記受信機の出力と前記送信機の入力との間に介挿され、所定のタイミング歪みを、前記シリアル・ポートのRXラインに供給される前記検査信号に導入する、時間歪み回路を含む、回路。
- 請求項1記載の回路であって、更に、前記受信機の出力と前記送信機の入力との間に介挿され、前記受信機の出力および直接入力間で選択を行うセレクタを備え、前記直接入力は、前記受信機が受け取る前記検査信号とは異なる、所定のシリアル・ビット・ストリームを供給する、回路。
- 請求項1記載の回路において、前記受信機が、第1および第2のプログラム可能なスレッショルドを有する差動コンパレータを含む、回路。
- 請求項1記載の回路において、前記送信機が、第1および第2のプログラム可能なレベルを有する差動ドライバを含む、回路。
- 自動検査システムにおいてシリアル・ポートを検査する回路であって、
入力および出力を有し、シリアル・ポートのTXラインから検査信号を受け取る受信機と、
入力および出力を有し、検査信号を前記シリアル・ポートのRXラインに送信する送信機であって、当該送信機の入力を前記受信機の出力に結合し、ループバック接続を確立する、送信機と、
前記受信機の出力と前記送信機の入力との間に介挿され、所定のタイミング歪みを、前記シリアル・ポートのRXラインに供給される前記検査信号に導入する、時間歪み回路と、
を含む回路。 - 請求項7記載の回路であって、更に、前記受信機の出力に結合され、前記受信機が受け取る検査信号のタイミング特性を測定する時間測定回路を含む、回路。
- 自動検査システムにおいてシリアル・ポートを検査する回路であって、
入力および出力を有し、シリアル・ポートのTXラインから検査信号を受け取る受信機と、
入力および出力を有し、検査信号を前記シリアル・ポートのRXラインに送信する送信機であって、当該送信機の入力を前記受信機の出力に結合し、ループバック接続を確立する、送信機と、
を含み、前記受信機が少なくとも1つのプログラム可能な入力スレッショルドを有し、前記送信機が少なくとも1つのプログラム可能な出力レベルを有する、回路。 - 請求項9記載の回路において、前記受信機が差動コンパレータを含み、前記送信機が差動ドライバを含む、回路。
- 自動検査システムにおいて被検査デバイスのシリアル・ポートを検査する方法であって、
(A)前記シリアル・ポートのTXラインおよびRXラインの少なくとも1つの定常状態特性を評価するステップと、
(B)シリアル・ビット・ストリームを発生するように前記被検査デバイスを構成するステップと、
(C)前記被検査デバイスのシリアル・ポートのTXラインから、前記シリアル・ビット・ストリームを受け取るステップと、
(D)前記受け取ったシリアル・ビット・ストリームおよび直接入力の一方を、前記被検査デバイスのシリアル・ポートのRXラインに送信するステップと、
(E)前記被検査デバイスを監視し、前記被検査デバイスが受け取ったシリアル・ビット・ストリームが、予期したシリアル・ビット・ストリームと一致するか否か判定するステップと、
を含む方法。 - 請求項11記載の方法において、更に、ステップDにおいて前記検査信号を前記被検査デバイスに送信する前に、ステップCにおいて受け取った前記検査信号に、所定のタイミング歪みを導入するステップを含む、方法。
- 請求項12記載の方法において、前記所定のタイミング歪みがジッタを含む、方法。
- 請求項11記載の方法において、更に、ステップBにおいて受け取った前記検査信号の少なくとも1つのタイミング特性を、時間測定回路を用いて測定するステップを含む、方法。
- 請求項11記載の方法において、ステップCにおいて、少なくとも1つの入力スレッショルドを有するコンパレータによって、前記シリアル・ビット・ストリームを受け取り、前記方法は、更に、前記少なくとも1つのスレッショルドをプログラムし、前記被検査デバイスが有効な出力レベルを生成するか否か検査するステップを含む、方法。
- 請求項11記載の方法において、前記送信するステップDは、前記送信信号のレベルをプログラムし、前記被検査デバイスが、前記プログラムしたレベルの入力に応答するか否か判定することを含む、方法。
- 請求項11記載の方法において、前記直接入力は、ステップCにおいて受け取った前記シリアル・ビット・ストリームとは異なるアルゴリズム入力を含む、方法。
- 請求項17記載の方法において、前記アルゴリズム入力は、1および0の擬似ランダム・シーケンス、ならびに1および0の交互シーケンスの少なくとも1つを含む、方法。
- 請求項11記載の方法において、前記直接入力は、前記TXラインのシリアル・ビット・ストリームの周波数とは異なる周波数を有するシリアル・ビット・ストリームを搬送する、方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/751,633 US7017087B2 (en) | 2000-12-29 | 2000-12-29 | Enhanced loopback testing of serial devices |
PCT/US2001/046391 WO2002054240A2 (en) | 2000-12-29 | 2001-12-03 | Enhanced loopback testing of serial devices |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004525546A JP2004525546A (ja) | 2004-08-19 |
JP4323804B2 true JP4323804B2 (ja) | 2009-09-02 |
Family
ID=25022835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002554870A Expired - Fee Related JP4323804B2 (ja) | 2000-12-29 | 2001-12-03 | シリアル・デバイスのループバック検査の改良 |
Country Status (11)
Country | Link |
---|---|
US (2) | US7017087B2 (ja) |
EP (1) | EP1366417B1 (ja) |
JP (1) | JP4323804B2 (ja) |
KR (2) | KR100881066B1 (ja) |
CN (1) | CN1279445C (ja) |
AT (1) | ATE354127T1 (ja) |
AU (1) | AU2002239509A1 (ja) |
DE (1) | DE60126675T2 (ja) |
MY (1) | MY141683A (ja) |
TW (1) | TW552427B (ja) |
WO (1) | WO2002054240A2 (ja) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE60306008T2 (de) * | 2002-04-12 | 2007-01-11 | Broadcom Corp., Irvine | Einrichtungen und Verfahren für die Hochgeschwindigkeitsprüfung von Schaltungen mit hoher Pinzahl und mehreren Gigabit |
US7502326B2 (en) * | 2002-04-12 | 2009-03-10 | Broadcom Corporation | Methods used to simultaneously perform automated at-speed testing of multiple gigabit per second high serial pin count devices |
US7278079B2 (en) * | 2002-04-12 | 2007-10-02 | Broadcom Corporation | Test head utilized in a test system to perform automated at-speed testing of multiple gigabit per second high serial pin count devices |
US7363557B2 (en) * | 2002-04-12 | 2008-04-22 | Broadcom Corporation | System for at-speed automated testing of high serial pin count multiple gigabit per second devices |
US6894505B2 (en) * | 2002-08-01 | 2005-05-17 | Teradyne, Inc. | Flexible interface for universal bus test instrument |
US6965221B2 (en) * | 2002-11-12 | 2005-11-15 | O2Micro International Limited | Controller for DC to DC converter |
EP1464970A1 (en) | 2003-04-04 | 2004-10-06 | Agilent Technologies Inc | Loop-back testing with delay elements |
JP2005091108A (ja) * | 2003-09-16 | 2005-04-07 | Advantest Corp | ジッタ発生器及び試験装置 |
US20050259589A1 (en) * | 2004-05-24 | 2005-11-24 | Metrobility Optical Systems Inc. | Logical services loopback |
DE102004050402A1 (de) * | 2004-10-15 | 2006-04-27 | Marconi Communications Gmbh | Verfahren und Vorrichtung zum Erkennen eines Störeffekts in einem Nachrichtenkanal |
US7392438B2 (en) * | 2004-11-24 | 2008-06-24 | Fsp Technology Inc. | Automatic safety test system |
US7271610B2 (en) * | 2004-12-17 | 2007-09-18 | Teradyne, Inc. | Using a parametric measurement unit to sense a voltage at a device under test |
US7403030B2 (en) * | 2004-12-17 | 2008-07-22 | Teradyne, Inc. | Using parametric measurement units as a source of power for a device under test |
CN100412813C (zh) * | 2005-09-28 | 2008-08-20 | 鸿富锦精密工业(深圳)有限公司 | 电子组件接收信号灵敏度的测量装置与测量方法 |
US7477875B2 (en) * | 2005-07-26 | 2009-01-13 | Texas Instruments Incorporated | Built in loop back self test in design or on test board for transceivers |
KR100780941B1 (ko) * | 2005-08-24 | 2007-12-03 | 삼성전자주식회사 | 잡음주입이 가능한 고속 테스트데이터 발생기 및 이를사용하는 자동 테스트 시스템 |
CN1963778A (zh) * | 2005-11-11 | 2007-05-16 | 鸿富锦精密工业(深圳)有限公司 | 主板串口测试系统及方法 |
JP4726679B2 (ja) * | 2006-03-31 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 半導体試験方法および半導体装置 |
US7650540B2 (en) * | 2006-07-21 | 2010-01-19 | Intel Corporation | Detecting and differentiating SATA loopback modes |
JP4720696B2 (ja) * | 2006-09-19 | 2011-07-13 | 横河電機株式会社 | 信号測定装置 |
WO2008053526A1 (fr) * | 2006-10-31 | 2008-05-08 | Fujitsu Limited | Appareil et procédé permettant de tester une connexion de carte imprimée |
US8803806B2 (en) * | 2007-01-23 | 2014-08-12 | Dell Products L.P. | Notebook computer having an off-motherboard keyboard controller |
US8090009B2 (en) * | 2007-08-07 | 2012-01-03 | Advantest Corporation | Test apparatus |
US7801205B2 (en) * | 2007-08-07 | 2010-09-21 | Advantest Corporation | Jitter injection circuit, electronics device, and test apparatus |
WO2009022313A2 (en) | 2007-08-16 | 2009-02-19 | Nxp B.V. | Integrated circuit with rf module, electronic device having such an ic and method for testing such a module |
CN101373205B (zh) * | 2007-08-21 | 2011-03-16 | 上海摩波彼克半导体有限公司 | 集成电路芯片接口模块的回环测试结构 |
US7786718B2 (en) * | 2007-12-31 | 2010-08-31 | Teradyne, Inc. | Time measurement of periodic signals |
US9059632B2 (en) * | 2008-03-24 | 2015-06-16 | O2Micro, Inc. | Controllers for DC to DC converters |
JP5269896B2 (ja) * | 2008-06-02 | 2013-08-21 | 株式会社アドバンテスト | 試験用ウエハユニット、および、試験システム |
US8026726B2 (en) * | 2009-01-23 | 2011-09-27 | Silicon Image, Inc. | Fault testing for interconnections |
US8274296B2 (en) * | 2009-11-11 | 2012-09-25 | Advantest Corporation | Test apparatus and electronic device that tests a device under test |
US8598898B2 (en) * | 2010-10-05 | 2013-12-03 | Silicon Image, Inc. | Testing of high-speed input-output devices |
US8581600B2 (en) * | 2010-12-14 | 2013-11-12 | Hewlett-Packard Development Company, L.P. | Electrical connectivity test apparatus and methods |
US20120194206A1 (en) * | 2011-01-28 | 2012-08-02 | Advantest Corporation | Measuring Apparatus |
US8896086B1 (en) * | 2013-05-30 | 2014-11-25 | Freescale Semiconductor, Inc. | System for preventing tampering with integrated circuit |
CN103345438B (zh) * | 2013-05-31 | 2015-02-18 | 中国兵器工业第二○三研究所 | 串行接口故障检测装置及方法 |
EP3386107B1 (en) | 2017-04-03 | 2021-07-07 | Nxp B.V. | Data processing circuits |
KR102264159B1 (ko) * | 2017-06-08 | 2021-06-11 | 삼성전자주식회사 | 외부 루프백 테스트를 수행하는 직렬 통신 인터페이스 회로 및 이를 포함하는 전자 장치 |
US10896106B2 (en) | 2018-05-10 | 2021-01-19 | Teradyne, Inc. | Bus synchronization system that aggregates status |
US11201811B2 (en) | 2019-03-18 | 2021-12-14 | International Business Machines Corporation | Multiport network adapter loopback hardware |
CN114070765B (zh) * | 2021-11-02 | 2023-05-23 | 广东利扬芯片测试股份有限公司 | 通信接口测试电路及方法 |
TWI827272B (zh) * | 2022-09-23 | 2023-12-21 | 英業達股份有限公司 | 交錯差分訊號迴路系統及其方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5875293A (en) * | 1995-08-08 | 1999-02-23 | Dell Usa, L.P. | System level functional testing through one or more I/O ports of an assembled computer system |
US5790563A (en) * | 1996-02-05 | 1998-08-04 | Lsi Logic Corp. | Self test of core with unpredictable latency |
JP3209734B2 (ja) | 1998-09-29 | 2001-09-17 | 松下電器産業株式会社 | 半導体集積回路及びその検査方法 |
KR100285508B1 (ko) * | 1999-03-25 | 2001-03-15 | 이계철 | 통신장치의 신호 테스트 장치 및 그 방법 |
-
2000
- 2000-12-29 US US09/751,633 patent/US7017087B2/en not_active Expired - Fee Related
-
2001
- 2001-12-03 KR KR1020037008838A patent/KR100881066B1/ko not_active IP Right Cessation
- 2001-12-03 CN CNB018215246A patent/CN1279445C/zh not_active Expired - Fee Related
- 2001-12-03 KR KR1020087026576A patent/KR20080098454A/ko not_active Application Discontinuation
- 2001-12-03 AT AT01987274T patent/ATE354127T1/de not_active IP Right Cessation
- 2001-12-03 DE DE60126675T patent/DE60126675T2/de not_active Expired - Lifetime
- 2001-12-03 AU AU2002239509A patent/AU2002239509A1/en not_active Abandoned
- 2001-12-03 EP EP01987274A patent/EP1366417B1/en not_active Expired - Lifetime
- 2001-12-03 JP JP2002554870A patent/JP4323804B2/ja not_active Expired - Fee Related
- 2001-12-03 WO PCT/US2001/046391 patent/WO2002054240A2/en active IP Right Grant
- 2001-12-06 TW TW090130179A patent/TW552427B/zh not_active IP Right Cessation
- 2001-12-12 MY MYPI20015643A patent/MY141683A/en unknown
-
2005
- 2005-12-22 US US11/315,974 patent/US7337377B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO2002054240A3 (en) | 2003-10-02 |
EP1366417B1 (en) | 2007-02-14 |
ATE354127T1 (de) | 2007-03-15 |
CN1279445C (zh) | 2006-10-11 |
US7017087B2 (en) | 2006-03-21 |
AU2002239509A1 (en) | 2002-07-16 |
TW552427B (en) | 2003-09-11 |
KR100881066B1 (ko) | 2009-01-30 |
KR20080098454A (ko) | 2008-11-07 |
CN1500246A (zh) | 2004-05-26 |
US20060123304A1 (en) | 2006-06-08 |
KR20030068201A (ko) | 2003-08-19 |
DE60126675T2 (de) | 2007-11-15 |
MY141683A (en) | 2010-06-15 |
EP1366417A2 (en) | 2003-12-03 |
US7337377B2 (en) | 2008-02-26 |
US20020087924A1 (en) | 2002-07-04 |
WO2002054240A2 (en) | 2002-07-11 |
JP2004525546A (ja) | 2004-08-19 |
DE60126675D1 (de) | 2007-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4323804B2 (ja) | シリアル・デバイスのループバック検査の改良 | |
US11946970B2 (en) | Systems, methods and devices for high-speed input/output margin testing | |
EP0882239B1 (en) | Assembly and method for testing integrated circuit devices | |
KR100908947B1 (ko) | 표준 재구성가능한 로직 디바이스를 사용한 집적 회로 또는전기적 모듈의 저비용 테스트 | |
US7203460B2 (en) | Automated test of receiver sensitivity and receiver jitter tolerance of an integrated circuit | |
US6275962B1 (en) | Remote test module for automatic test equipment | |
US7036062B2 (en) | Single board DFT integrated circuit tester | |
WO2018132595A1 (en) | Systems and methods for dynamically reconfiguring automatic test equipment | |
US20020089335A1 (en) | Integrated time domain reflectometry (TDR) tester | |
US20220163588A1 (en) | Systems, methods, and devices for high-speed input/output margin testing | |
US11940483B2 (en) | Systems, methods and devices for high-speed input/output margin testing | |
US7952376B1 (en) | Method and apparatus for equalizer testing | |
Ungar et al. | High-speed I/O capabilities added to military automatic test equipment (ATE) using synthetic instruments | |
JP2004061487A (ja) | 高速データ出力素子のジッタ測定装置及びトータルジッタ測定方法 | |
EP1041389B1 (en) | System and method for characterising a test fixture | |
CN114460434A (zh) | 用于高速输入/输出容限测试的系统、方法和设备 | |
JP4486718B2 (ja) | 半導体試験装置 | |
Ungar et al. | Effective use of Reconfigurable Synthetic Instruments in Automatic Testing of Input/Output (I/O) Buses |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080107 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080407 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080414 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090507 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090605 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |