TW552427B - Enhanced loopback testing of serial devices - Google Patents
Enhanced loopback testing of serial devices Download PDFInfo
- Publication number
- TW552427B TW552427B TW090130179A TW90130179A TW552427B TW 552427 B TW552427 B TW 552427B TW 090130179 A TW090130179 A TW 090130179A TW 90130179 A TW90130179 A TW 90130179A TW 552427 B TW552427 B TW 552427B
- Authority
- TW
- Taiwan
- Prior art keywords
- receiver
- testing
- test
- serial port
- serial
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31716—Testing of input or output with loop-back
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
- H04L1/243—Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3016—Delay or race condition test, e.g. race hazard test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Automotive Seat Belt Assembly (AREA)
- Threshing Machine Elements (AREA)
Description
552427 A7 ________B7___ 五、發明說明(() 發明之領域 本發明大致係關於用於電子元件之自動測試設備,且 特別地係關於包含串列通訊埠之電子元件的自動測試。 發明背景 當電子元件變成越來越複雜時,係需要較多的導線以 形成不同元件之間之連接。因此,電路板之佈局及設計已 經變成更複雜。當串列通訊璋允許裝置使用比平行裝置少 很多的線路作通訊時,該些串列通訊璋提供對於此複雜性 之部分補償。串列璋藉由兩條線而通訊,一條用於傳送資 料而另一條用於接收資料。這些線可以是單端的(亦即一 個對於接地之參考訊號)或差動的(亦即兩個互補之訊號 ,兩個訊號皆不接地)。爲了以可與平行埠比較之速率之 下轉移資料,串列埠傾向於在比平行璋高很多之速率之下 操作。目前串列璋係於資料速率達到數個GHz之下操作。 串列埠對於自動測試設備係具有特別的需求。舉例而 言,一般而言,串列璋能夠同時傳送及接收資料。爲了完 整地測試串列埠,該測試器本身應該能夠同時傳送及接收 資料。串列璋亦能夠於不同的速率之下傳送及接收資料, 其之意義係爲:該測試器應該能夠於不同的速率之下操作 。或許更有意義的係爲:串列埠傾向於於相當高之速率之 下操作,該_率係遠快於在傳統之測試器中操作之接腳電 子元件。 廣義來說,用於測試串列埠之技術係落入三個類別: 全功能數位測試、演算法測試及迴歸測試。全功能數位測 ____4_ ^&尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 552427 A7 ______B7 __ 五、發明說明(Υ ) 試係採用複雜之以樣式爲基礎之設備,用以產生串列之刺 激元’且用以監視串列反應。這些設備典型地係高速之下 操作’其係足夠快以用於測試大部分的串列埠,且提供對 於訊號之時序及其振幅之許多控制。雖然其係有彈性的且 有能力的’但是全功能數位設備易於變成成本高且需要長 的發展時間。全功能數位設備之範例係爲包含該Gazelle™ 及超尚速串列接腳(Super Speed Serial Pin™),上述兩者 皆係由麻薩諸塞州波士頓之泰瑞丹公司(Teradyne,lnc.) 所產生。 演算法測試傾向於比全功能數位測試便宜。演算法測 試係牽渉到根據複數個預定之演算法之一而產生串列位元 流’且監視串列反應,以確保其係匹配期望之反應於該串 列朿!J激7U之上。刺激元能夠根據許多演算法之樣式而被配 置’舉例而言爲虛擬隨機樣式、前進樣式(前進一個“ 1 而穿越“〇”之區域)、交替位元樣式及許多其他之樣 式。雖然演算法測試係比全功能測試價格便宜,但是該演. 算法測試亦係比較不周全。舉例而言,該演算法測試一般 而言係無法控制傳送至一串列埠之個別邊緣之置放。因爲 演算法測試係使用一有限組之樣式,演算法測試亦無法測 試個別元件之特別的電路。 迴歸測試係爲測試串列埠之最簡單且或許爲最受歡迎 之方式。迴歸測試係牽涉到連接一個串列埠之傳送線回到 其自己之接收線。然後,該裝置係傳送一已知之串列資料 樣式。〜旦該資料被傳送,該測試器監視該裝置之低速接 ^^尺1 適票準(CNS)A4 規格(21。X 297 Vil ' (請先閱讀背面之注意事項再填寫本頁) 訂---------. 552427 A7 __B7 _ 五、發明說明(j ) 腳,該些低速接腳係具有根據該傳送及接收線之正確操作 之狀態,以決定是否該測試通過或失敗。 迴歸測試係相當方便的。該用於一串列埠之測試設備 僅係需要一用於連接該傳送線至該接收線之導線。該測試 器不傳送串列資料亦不接收串列資料。然而,吾人係體認 到,此方便係付出周全性之代價。因爲該串列璋係以其傳 送資料之速率之下接收資料,迴歸測試並不分別測試,一 個串列埠之該傳送線能夠於不同於該接收線之速率之下操 作。因此,該測試器無法偵測於一元件之同步化電路中之 內部缺陷。吾人亦係體認到,因爲該測試器不直接產生串 列位元流,該測試器無法測P串列璋對於有缺陷之輸入訊 號之容許偏差。這些有缺陷之輸入訊號係包含具有振幅錯 誤、失真及時序抖動之輸入訊號。該測試器係無法直接測 試該串列璋之輸出訊號,,以確保該些串列璋之輸出訊號具 有正確之振幅及時序特性。 此外,迴歸測試之方便係對於達成低成本串列埠測試 提供重要的保證。然而,所需的是加強迴歸測試之彈性及 測試範圍,而不大幅增加其成本。 發明槪要 由上述之背景,本發明之一個目的係爲完整地且以相 當低之成本測試串列埠。 爲了達成上述之目的及其他目的及優點,係採用一種 加強型迴歸技術以測試串列埠。該技術係包含一個接收器 及一個傳送器,該收器及該傳送器之每一個係具有一個輸 _6.__ _ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) " " (請先閱讀背面之注意事項再填寫本頁) --------訂·--------· 552427 A7 ________B7_ 五、發明說明(〜) 入端及一個輸出端。該接收器於其輸入端接收由一個串列 埠之該傳送線而來之一個測試訊號。該傳送器係由其輸出 端提供一個測試訊號至該串列璋之該接收線。該接收器之 該輸出端係連接至該傳送器之該輸入端,以用於建立一個 迴歸連接。 根據本發明之一個變化,該接收器之該輸入端係連接 至一個參數測量電路,以用於估計該串列埠之該接收線之 穩態特性。 根據本發明之另一個變化,該接收器之該輸出端係連 接至一個時間測量電路,以用於測量於該串列埠之該傳送 線處所產生之該測試訊號之時序特性。 根據本發明之又一個變化,一個時間失真電路係設置 於該接收器之該輸出端及該傳送器之該輸入端之間,以用 於在提供至該串列璋之該接收線之前提供預定之時序失真 至該測試訊號。 根據本發明之又一個變化,一個選擇器係設置於該接 收器之該輸出端及該傳送器之該輸入端之間,以用於在該 接收器之該輸出端及一個直接輸入端之間作選擇,其中, 該直接輸入端係提供一個不同於由該接收器所接收之該測 試訊號之預定串列位元流。 圖示簡單說明 由後續之說明及圖示,本發明之其他目的、優點及特 色將變成明白的,其中: 第1圖係顯示一個根據先前技藝之傳統測試器結構; _______2____ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 552427 A7 _B7_ 五、發明說明(S ) 第2圖係顯示一個根據本發明之用於測試串列通訊璋 之加強型迴歸裝置;及 第3圖係顯示使用示於第2圖之該加強型迴歸裝置之 用於測試串列通訊埠之流程圖。 〔元件符號說明〕 10 0 自動測試系統或測試器 110 主電腦 12 0 控制匯流排 12 4 數位設備 12 6 類比設備 12 8 電源供應器 13 0 線 14 0 接點 14 2 受測元件 2 0 0 加強型迴歸設備 2 4 0 接點 2 4 2 受測元件 2 5 0 繼電器 2 5 2 繼電器 2 5 4 電阻器 2 5 6 電阻器 2 5 8 接收器 2 6 0 差動放大器 2 6 2 比較器 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
i n m ϋ 一 · ϋ n n I ι_ϋ n n I 552427 A7 B7 五、發明說明 (^ ) 2 6 4 比較器 2 6 6 計時器/計數器 2 6 8 時間失真電路 2 7 0 選擇器 2 7 2 傳送器 2 7 4 電阻器 2 7 6 電阻器 2 7 8 繼電器 2 8 0 繼電器 2 8 2 參數測量單元 2 8 4 電感器 2 8 6 電感器 2 8 8 電感器 2 9 0 直接輸入端 較佳實施例之詳細說明 傳統測試器之結構 第1圖係一個用於一自動測試系統或測試器之傳統結 構1 0 0之高度簡化圖。一個主電腦係使用許多電子硬體 而執行一用於測試一受測元件1 4 2之程式。該硬體一般 而言係包含數位設備1 2 4、類比設備1 2 6及電源供應 器1 2 8。 該電子硬體係透過複數條線1 3 0及個別的接點1 4 0而連接至該受測元件1 4 2。該些接點1 4 0 —般而言 係包含由該測試器延伸而來之裝有彈簧之接腳。該些接腳 --- -2__ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 552427 A7 ___B7___ 五、發明說明("I ) · 能夠是單端或同軸的。該受測元件1 4 2係置放於一個元 件介面板之上。該元件介面板一般而言係包含導電的焊接 墊,該些焊接墊係配置成匹配由該測試器延伸而來之該些 裝有彈簧之接腳之圖樣。該些接腳係與該些焊接墊接觸, 以形成該測試器及該受測元件1 4 2之間之連接。 該數位設備1 2 4典型地係包含:舉例而言,時脈產 生器、串列測試設備及平行測試設備。該類比設備1 2 6 典型地係包含:舉例而言,一或多個參數測量單元,以用 於測量電路節點之直流特徵,及一個或多個定時器/計數 器,以用於測量電路節點之時序特徵。其係亦可以包含許 多其他用於產生及分析波形之設備,以用於測試該受測元 件1 4 2。透過一控制匯流排1 2 0,該主電腦1 1 〇係 與該電子硬體通訊且控制該電子硬體,以用於根據於該測 試程式中之指令而測試該受測元件1 4 2。 拓樸及操作 第2圖係圖示根據本發明之用於實施加強型串列捧之 迴歸測試的加強型迴歸設備2 0 0。較佳地,該加強型迴 歸設備2 0 0係實施爲一數位設備,且係與其他數位設備 1 2 4裝設於該測試器1 〇 〇之內。 如不於第2圖,該加強型迴歸設備2 〇 Q係包含一個 接收器2 5 8。該接收器2 5 8係配置成透過接點2 4 0 而連接至一個受測元件2 4 2之一個傳送線。 該加強型迴歸設備2 0 0亦包含一個傳送器2 7 2。 該傳送器2 7 2係配置成透過額外的接點2 4 〇而連接至 ______1Q_— ____ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 一 -- ---------------------^---------線. (請先閱讀背面之注意事項再填寫本頁) 552427 A7 ____B7 _ 五、發明說明(3 ) 該受測元件2 4 2之一接收線。如下文更詳細地敘述’該 接收器2 5 8之該輸出端能夠連接至該傳送器2 7 2之該 輸入端,以提供該受測元件2 4 2之迴歸測試。 於該較佳實施例之中,該接收器2 5 8係包含一個差 動放大器2 6 0 ’其建構成用於由該受測元件2 4 2而來 之一個差動訊號。該差動放大器由該傳送線而來之該差動 訊號成爲一個單端訊號。比較器2 6 2及2 6 4係分別比 較該單端訊號及可程式規劃的臨限値V〇j>H及,以決 定是否該單端訊號係超過該些可程式規劃的臨限値V0D_H 及V0D-L。電阻器2 5 4及2 5 6 (典型係爲5 0歐姆)分 別連接該差動放大器2 6 0之輸入端至個別的端電壓 VtERM-H及VtERM_L。該些贿電壓Vterm-H及VteRM-L較佳地 係爲可程式規劃的。 該差動放大器2 6 0及該比較器2 6 2及2 6 4之組 合係產生一個差動比較器,亦即切換以回應於傳送線跨越 一或多個預定臨限値之下之該差動輸入電壓之一個比較器 。藉由提供兩個比較器2 6 2及2 6 4,不論該差動輸入 訊號(於傳送線處)何時跨越該兩個臨限値之一,該加強 型迴歸設備2 0 0能夠產生一個邊緣。此項特色能夠被使 用於,舉例而言,用於驗證一個元件之上升時間及下降時 間之規格,一般而言,其係不可能使用傳統迴歸測試。或 者,僅能使用一個比較器,其具有對應之較少之功能。 作爲另一個替代例,係能夠提供一組額外之比較器, 以檢查由該傳送線而來之訊號之該共模成分,以確保符合 ---- …_jj_______ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 552427 A7 ______^B7 五、發明說明(‘1 ) 該受測元件之規格。這些比較亦能夠用於偵測意圖強迫之 共模訊號,通常稱爲“快速作訊號”之訊號。此外,又另 一組之比較器係能夠提供用於個別地檢查由該傳送線而來 之該差動訊號之每一側,以確保每一側係分別符合該受測 元件之規格。 於該實施例中,該傳送器2 7 2係一個提供於高及低 電壓準位之間變化之互補輸出訊號的差動驅動器。這些分 別標示爲VID-H及vid_l之高及低準位係可程式規劃的,以 用於測試該傳送線對於具有不同電壓準位之輸入訊號之容 許偏差。電阻器2 7 4及2 7 6係連接由該傳送器2 7 2 所產生之訊號。 傳統之迴歸測試係遭遇無法於測量於一串列璋之該傳 送線中之抖動的問題。爲了克服此限制,該差動串較器之 輸出係連接至一個時間測量電路,諸如一計時器/計數器 2 6 6。該計時器/計數器2 6 6係能夠測量該傳送線之 抖動。該計時器/計數器2 6 6亦能夠單獨地測量其頻率 及其他特性。 該差動比較器之該輸出亦係連接至一個時間失真電路 2 6 8。爲了回應特定之因子,該時間失真電路2 6 8係 於由該傳送線而來之訊號回饋至該接收線之前,選擇性地 導入時序失真至由該傳送線而來之訊號之中。於一個模式 之中,該時間失真電路2 6 8係具有導引抖動至該接收線 之效果。藉由增加抖動至該接收線之中並監視該元件之反 應(亦即,是否其正確地接收由該傳送線所提供之資料) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------1--------- (請先閱讀背面之注意事項再填寫本頁)
552427 A7 _________B7___ 五、發明說明(^ ) ’該接收線對於抖動之容許偏差係能夠被單獨地測試出。 根據該較佳實施例,該時間失真電路2 6 8係包含一 個選擇器,一個轉換速率限制電路及一個高速比較器。該 選擇器選擇該比較器2 6 2及2 6 4之一之輸出,以用於 輸入至該轉換速率限制電路,且該轉換速率限制電路轉換 一個於該選擇出之輸入之邊緣成爲一個斜坡訊號。該斜坡 訊號係饋入至該高速比較器之一個第一輸入端,且一個臨 限訊號係饋入至一個第二輸入端。爲了導入抖動,一個特 疋里之電壓雜β係相加至該臨限訊號之上。該比較器轉換 該電壓雜訊成爲時序雜訊或抖動。 其他形式之時間失真係可能的。舉例而言,藉由改變 該臨限電壓之該直流値,由該選擇出之比較器輸出端而來 之輸入訊號係能夠被相移的。藉由加上一個週期性的波形 ,該輸入訊號係能夠被調變。藉由提供一個穩定的臨限電 壓,該輸入訊號實質上係未失真而通過。 該加強型迴歸設備2 Q 〇亦係包含一個選擇器2 7 0 。該選擇器2 7 0係於該主電腦1 1 〇之控制之下操作。 該選擇器2 7 0通過至其輸出端的不是該時間失真電路2 δ 8之輸出即是一個由一直接輸入端2 g 〇而來之訊號。 假如該選擇器2 7 0通過該時間失真電路2 6 8之輸出, 則建立一個迴歸結構。然而,假如該選擇器2 7 〇通過由 該直接輸入端2 9 Q而來之訊號,則該迴歸連接係中斷, 且該傳送器2 7 2係由該直接輸入訊號所驅動。 該直接輸入端2 9 0係傳送一串列不同於由該受測元 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) ---— III I .1 — I — II--
552427 A7 _____B7_ 五、發明說明() 件2 4 2之該傳送線所產生之位元流。該直接輸入端2 9 0係包含不同於由該傳送線所傳送之資料的資料’且可以 於一不同於該傳送線之位元速率之下操作。於該較佳實施 例之中,該直接輸入端2 9 0係提供一個1及0之簡單演 算法樣式,例如一個虛擬隨機樣式或一個交替之“1〇1 〇,,樣式,其係能夠於一可變時脈速率之下產生。藉由方令 不同之速率下胃供與ώ該傳送,線所產I之不同的資# ’胃 直接輸入端2 9 0係塡補迴歸測試之涵蓋度的間隙’ 言午_串列璋之該接收線與該傳送線分開測試。 第2圖之該加強型迴歸設備2 0 0亦包含一個參數測 量電路,諸如該參數測量單元2 8 2。該參數測量單元2 8 2係連接至該受測元件2 4 2之該傳送線及接收線’ & 對於該些線實施參數測試。如熟悉本項技藝人士所熟知’ 該參數測量單元2 8 2係包含用於強迫電壓、強迫電流' 測量電流及測量電壓之電路。其係用於測試元件之穩態 性,諸如漏電流、阻抗、輸出電流及順應電壓。提供一個 結合這些功能之參數測量單元2 8 2於該加強型迴 2 〇 〇之中,且進一步加強測試能力。 較佳地,該加強型迴歸設備2 0 0係包含開關’諸女13 繼電器2 50, 252, 278,280。爲了實施參數 測試,該些繼電器2 5 0 ’ 2 5 2 ’ 2 7 8 ’ 2 8 〇係開 路的,旦該參數測量單元2 8 2使用該傳送線及該接收線 。因爲該加強型迴歸設備2 0 0係與該受測元件2 4 2分 開,所以可以由該加強型迴歸設備2 0 0消除負載效應。 V紙狀㈣國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) « — III — — — 一5J·1111111». 552427 _________B7 _ 五、發明說明(\> ) 爲了實施串列測試,該些繼電器2 5 0,2 5 2,2 7 8,2 8 0係閉路的。於該較佳之實施例中,該參數測 量單元2 8 2係藉由電感器282,284,286,2 8 8而連接至該傳送線及該接收線。該些電感器2 8 2, 284, 286,28 8係避免提供用於連接及斷開該參 數測量單元2 8 2之開關之需求。該些電感器2 8 2,2 8 4,2 8 6,2 8 8之行爲係類似於對於高速串列位元 流之開路,且類似於對於直流參數訊號之短路。 除了該參數測量單元2 8 2及相關之該些電感器2 8 2, 284, 286, 288之外,較佳的情況爲,該加 強型迴歸設備2 0 0係包含連接高速訊號路徑之高速電子 元件。該電路可以使用一或多個特定應用積體電路而實施 ,或以高速分離之元件或者上述之組合。因爲該加強型迴 歸設備2 0 0係直接於一已經包含測試設備之自動測試設 備之中使用,所以假如資源已經於該測試系統中發現的話 ,該些資源係不需要於該加強型迴歸設備2 0 0中重複。 舉例而言,由泰瑞丹公司(Teradyne,Inc.)所生產之測試 器一般而言係包含一個個別的計時器/計數器及一個個別 的參數測量單元。其亦包含時脈產生器及其他平行數位設 備,其能夠用於產生一個用於該直接輸入端2 9 0之訊號 源。這些設備能夠用於結合該加強型迴歸設備2 0 〇,以 避免因於該加強型迴歸設備2 0 0中重複該些設備所引起 之成本。 測試方法 -____________ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 552427 A7 _____B7___ 五、發明說明(、'Ί ) 第3圖係一個圖示能夠於串列埠上以該加強型迴歸設 備2 0 0實施之測試步驟的流程圖。如該圖所示,不同的 測試能夠實施,且其實施之次序係並不重要。 於步驟3 1 0,該主電腦1 1 0導引該加強型迴歸設 備2 0 0測量直流參數。此步驟係使該些繼電器2 5 0, 252,278,28 0開路,且透過該些電感器2 8 2 ,284, 286, 28 8而測試該傳送線及該接收線, 且該加強型迴歸設備2 0 0之其餘部分係不連接的。於參 數測試結束時(或於串列測試開始前),該繼電器2 5 0 ,252,278,28 0係閉路的。 於步驟3 1 2中,該主電腦1 1 0係激勵該受測元件 2 4 2以傳送串列資料。因此,該受測元件2 4 2於其傳 送線上產生一串列位元流。該串列位元流係傳送至該差動 放大器2 6 0,且然後,至該比較器262及264。於 步驟3 1 4中,該計時器/計數器2 6 6測量由該些比較 器2 6 2及2 6 4所產生之訊號。如上所示’測量可以包 含抖動,頻率或其他於該傳送線上之特性。 於步驟3 1 6中,該主電腦1 1 0係讀取該計時器/ 計數器2 6 6之測量結果’以決定是否該測量出之特性係 於該特定限制之內。 不採用以該計時器/計數器2 6 6測量該傳送線之特 性之方式或除了以該計時器/計數器2 6 6測量該傳送線 之特性之外,亦能實施加強型測試。於步驟3 1 8中’一 個由該比較器2 6 2及2 6 4之一而來之訊號係饋送至該 本紙張尺度柳"規格(210公爱) 請 先 閱 讀 背 面 意 事 項
頁I I
I
552427 A7 ____B7___ 五、發明說明(> ) 時間失真電路2 6 8。根據特定之因子,該訊號係具有可 預測的失真,且透過傳送器2 7 2而回饋至該接收線。於 步驟3 2 4中,該主電腦1 1 0係記錄該受測元件2 4 2 ,以確認是否於該接收線上所接收到之串列位元流匹配於 該傳送線上傳送之串列位元流。該測試通過或失敗係根據 該反應。 此外,該比較器2 6 2及2 6 4之臨限値準位係能夠 被程式規劃成用於該傳送線之該受測元件的振幅規格之限 制値。該受測元件係如同上述一樣被監視。一個有效的訊 號僅傳送至該接收線,且僅當該受測元件符合該傳送線之 振幅規格時,該受測元件通過測試。 類似地’該傳送器2 7 2之輸出準位係能夠被程式規 劃成用於該接收線之該受測元件的振幅規格之限制値。該 受測元件係如同上述一樣被監視。一個有效的訊號僅傳送 至該接收線’且僅當該受測元件符合該接收線之振幅規格 時,該受測元件通過測試。不依賴或除了該測試元件提供 刺激,個別的刺激係能夠透過該直接輸入端2 9 0而提供 。於步驟3 2 0中,該主電腦1 1 〇係控制該選擇器2 7 0阻斷該迴歸訊號,且取而代之的是通過一個由該直接輸 入端2 9 0而來之訊號。一個演算法之樣式係被產生。於 步驟3 2 2中,該演算法樣式係施加至該受測元件之該接 收線。於步驟3 2 4中,該主電腦丨丨〇係詢問該受測元 件,以驗證該受測元件接收正確的資料。 上述之加強型迴歸技術係不昂貴且具有彈性。諸如該 --—---12_ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)---- 552427 A7 -----— B7____ 五、發明說明(4 ) 計時器/計數器及參數測量單元之資源係已經存在於大部 分的測試系統’因而該計時器/計數器及參數測量單元之 功能能夠以極少成本或不需額外成本而被該加強型迴歸設 備結合使用。對於振幅誤差及抖動,一個串列璋之傳送及 接收線能夠被單獨測試。使用該直接輸入端,演算法樣式 能夠被使用於以由該傳送線而來之不同資料且於不同頻率 之下測試該接收線,因而提供該接收及傳送線之完全獨立 的測試。 替代實施例 已經敘述一個實施例,許多替代的實施例或變化能夠 完成。 如上所述,該計時器/計數器及參數測量單元係爲遠 距設備。然而,該計時器/計數器及參數測量單元係亦能 夠設置於本地。以些許增加之成本,該計時器/計數器及 參數測量單元係能夠被整合於該加強型迴歸設備2 0 0之 內,以提供一個更自我包含之設備。 該加強型迴歸設備2 0 0係已經敘述於上文成爲裝設 於一測試器之一或多個設備之內。然而,其之位置係可以 改變。或者,該加強型迴歸設備2 0 0能夠被置放於鄰接 該受測元件之該元件介面板之上,或者能夠被分割於該些 位置之間。根據又一個替代實施例,該加強型迴歸設備2 〇 〇可以設置於一個獨立之設備之內,其透過一個個別之 匯流排而與該主電腦1 1 0通訊,該匯流排舉例而言係爲 一 IEEE- 4 8 8 或 VXI 匯流排。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) (請先閱讀背面之注意事項再填寫本頁) ,裝--------訂--------
552427 A7 ____________B7__ 五、發明說明(A ) 一個單獨的加強型迴歸設備2 〇 〇係已於上文敘述。 或者,複數個加強型迴歸設備2 0 0係能夠被包含在一起 ,以用於測試複數個串列埠。該計時器/計數器及參數測 量單元係能夠於於該些不同之電路之間作切換,或者複數 個計時器/計數器及參數測量單元係能夠被提供。 上文所敘述之該加強型迴歸設備2 0 〇係允許一寬廣 範圍之測試。舉例而言,該差動比較器之該輸出端亦係能 夠連接至資料抓取設備(未示出)或平行的數位設備。這 些設備能夠處理由差動比較器而來之訊號,以用於額外的 測試,舉例而言,以取出編碼於由該受測元件2 4 2所產 生之串列位元流的資料。然後,該取出之資料係能夠被用 於,舉例而言,藉由該直接輸入而起始化該受測元件,以 用於後續之測試。 如上所述,該參數測量單元2 8 2係藉由電感器2 8 2 ’284 ’286, 28 8而連接至該傳送線及該接收 線。繼電器或其他開關假如適當地阻斷高頻串列位元流, 則亦能夠被使用。 上述之例子係採用一個差動接收器及一個差動傳送器 ’以用於與一受測元件之差動接收線及傳送線作通訊。然 而’此係非必要的。爲了測試單端串列璋,係能夠使用一 個單端接收器及一個單端傳送器。或者,係能夠使用上述 之差動接收器及一個差動傳送器,且該接收器之一個輸入 端係保持一常數電壓且該傳送器之一個輸出端係保持開路 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 請 先 閱 讀 背
訂
552427 A7 _ B7_ 五、發明說明(、Λ ) 這些替代例及變化以及其他例子之每一個係發明人所 考慮出的且意欲落入本發門之範疇之內。因此,應瞭解的 是,上述之敘述係爲例示性的,且本發明應僅限於後附申 請專利範圍之精神及範疇。 _ — _20 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- 552427 Ab B8 C8 D8 六、申請專利範圍 1·一種用於在自動測試設備中測試串列埠之電路, 其係包含: 一個接收器,其具有一個輸入端及一個輸出端,其用 於接收由一個串列埠之一傳送線而來之一個測試訊號·, 一個傳送器,其具有一個輸入端及一個輸出端,其用 於傳送一個測試訊號至該串列埠之一接收線,其中,該接 收器之該輸出端係連接至該傳送器之該輸入端,以用於建 立一個迴歸連接;及 .一個參數測量電路,其係連接至該接收器之該輸入端 ,以用於計算該串列埠之該傳送線之穩態特性。. 2·如申請專利範圍第1項所述之用於在自動測試設 備中測試串列埠之電路,其中,該參數測量電路係進一步 連接至該傳送器之該輸出端,以用於計算該串列埠之該接 收線之穩態特性。 . 3·如申請專利範圍第1項所述之用於在自動測試設 備中測試串列埠之電路,其進一步包含一個時間測量電路 ,其連接至該接收器之該輸出端,以測量由該接收器接收 之測試訊號的時序特性。 4·如申請專利範圍第1項所述之用於在自動測試設 備中測試串列璋之電路,其進一步包含一個時間失真電路 ,其設置於該接收器之該輸出端及該傳送器之該輸入端之 間,以用於導引預定時序失真至該測試訊號之中,以提供 至該串列埠之該接收線。 5·如申請專利範圍第1項所述之用於在自動測試設 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再塡寫本頁)干月 + C8 ___補九I 08___ 六、申請專利範圍 備中測試串列璋之電路,其進一步包含一個選擇器,其係 設置於該接收器之該輸出端及該傳送器之該輸入端之間, 以用於在該接收器之該輸出端及一直接輸入端之間作選擇 $ ’其中,該直接輸入端提供一個不同於該接收器所接收之 •該測試訊號之預定的串列位元流。 6·如申請專利範圍第1項所述之用於在自動測試設 備中測試串列埠之電路,其中,該接收器係包含一個具有 第一及第二可程式規劃之臨限値的差動比較器。 .7·如申請專利範圍第1項所述之用於在自動測試設 備中測試串列埠之電路,其中,該傳送器係包含一個具有 第一及第二可程式規劃臨限値的差動驅動器。 8·—種用於在自動測試設備中測試串列埠之電路’ 其係包含: . 一個接收器,其具有一個輸入端及一個輸出端,其用 於接收由一個串列埠之一傳送線而來之一個測試訊號; 一個傳送器,其具有一個輸入端及一個輸出端’其用 於傳送一個測試訊號至該串列埠之一接收線’其中’該接 收器之該輸出端係連接至該傳送器之該輸入端’以用於建 立一個迴歸連接;及 一個時間失真電路,其設置於該接收描^之該輸出贿及 該傳送器之該輸入端之間’以用於導引預定時序失真至該 測試訊號之中,以提供至該串列璋之該接收線。 9·如申請專利範圍第8項所述之用於在自動測試設 備中測試串列埠之電路,其進一步包含一個時間測量電路 2 本紙張尺度適时賴賴準(CNS)A4規格(21G X 297父愛) (請先閲讀背面之注意事項存塡窵本頁)修補 5日 1 ..月 6 92,年A8B8C8D8 552427 六、申請專利範圍 ,其連接至該接收器之該輸出端,以測量由該接收器接收 之測試訊號的時序特性。 10·—種用於在自動測試設備中測試串列埠之電路 ,其係包含: 一個接收器,其具有一個輸入端及一個輸出端,其用 於接收由一個串列璋之一傳送線而來之一個測試訊號; 一個傳送器,其具有一個輸入端及一個輸出端,其用 於傳送一個測試訊號至該串列埠之一接收線,其中,該接 收.器之該輸出端係連接至該傳送器之該輸入端,以用於建 立一個迴歸連接, 其中,該接收器係具有至少一個可程式規劃之輸入臨 限値,且該傳送器係具有至少一個可程式規劃之輸出準位 〇 11·如申請專利範圍第1〇項所述之用於在自動測 試設備中測試串列埠之電路,其中,該接收器係包含一個 差動比較器,且該傳送器係包含一個差動驅動器。 • 1 2 · —種於自動測試系統中測試受測元件之串列璋 的方法,其係包含下列步驟: (A)計算該串列埠之一傳送線及一接收線之至少一 個的穩態特性; (B )構成該受測元件,以產生一串列位元流; (C) 由該受測元件之該串列埠的該傳送線而來之該 串列位元流; (D) 傳送該接收到的串列位元流及一直接輸入之一 3 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再塡寫本頁)552427 A8B8C8D8正充修補 5日 I 6.月 讼年 六、申請專利範圍 至該受測元件之串列埠的該接收線;及 (E )監視該受測元件,以決定是否由該受測元件所 接收之該串列位元流係匹配一期望之串列位元流。 $ 1 3 ·如申請專利範圍第i 2項所述之於自動測試系 統中測試受測元件之串列埠的方法,其進一步包含:於步 驟D傳送該測試訊號至該受測元件之前,導引預定之時序 失真至於步驟C中所接收之該測試訊號之步驟。 1 4 ·如申g靑專利範圍第1 3項所述之於自動測試系 統.中測試受測元件之串列埠的方法,其中,該預定時序失 真係包含抖動。 15·如申請專利範圍第12項所述之於自動測試系 統中測試受測元件之串列埠的方法,其進一步包含:以一 時間測量電路測量於步驟.B中接收到之該測試訊號的至少 一個時序特性。 16·如申請專利範圍第12項所述之於自動測試系 統中測試受測元件之串列埠的方法,其中,於步驟c中, 該串列位兀流係以一具有至少一個輸入臨限値之電腦所接 收,且該方法係進一步包含程式規劃該至少一個臨値,以 測試是否該受測元件產生有效的輸出準位。 1 7 ·如申請專利範圍第1 2項所述之於自動測試系 統中測g式受測兀件之串列璋的方法,其中,該傳送之步驟 D係包含程式規劃該傳送出之訊號之準位,以決定是否該 受測元件於該程式規劃之準位下回應該輸入。 1 8 ·如申請專利範圍第1 2項所述之於自動測試系 4 (請先閲讀背面之注意事項再塡寫本頁) 、一一:°J 線 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 552427申請專利範圍 統中測試受測元件之串列埠的方法,其中,該直接輸入係 包含演算法之輸入,該演算法之輸入係與於步驟c中所接 收之該串列位元流不同。 19·如申請專利範圍第18項所述之於自動測試系 統中測試受測元件之串列埠的方法,其中,該演算法輸入 係包含一個1及0之虛擬隨機序列及一個1及〇之交替序 列中之至少一個。 2 0 ·如申請專利範圍第1 2項所述之於自動測試系 統.中測試受測元件之串列埠的方法,其中,該直接輸入傳 送一具有不同於該傳送線之該串列位元流之頻率之頻率的 串列位元流。 (請先閲讀背面之注意事項再塡寫本頁)本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297父釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/751,633 US7017087B2 (en) | 2000-12-29 | 2000-12-29 | Enhanced loopback testing of serial devices |
Publications (1)
Publication Number | Publication Date |
---|---|
TW552427B true TW552427B (en) | 2003-09-11 |
Family
ID=25022835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090130179A TW552427B (en) | 2000-12-29 | 2001-12-06 | Enhanced loopback testing of serial devices |
Country Status (11)
Country | Link |
---|---|
US (2) | US7017087B2 (zh) |
EP (1) | EP1366417B1 (zh) |
JP (1) | JP4323804B2 (zh) |
KR (2) | KR20080098454A (zh) |
CN (1) | CN1279445C (zh) |
AT (1) | ATE354127T1 (zh) |
AU (1) | AU2002239509A1 (zh) |
DE (1) | DE60126675T2 (zh) |
MY (1) | MY141683A (zh) |
TW (1) | TW552427B (zh) |
WO (1) | WO2002054240A2 (zh) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE60306008T2 (de) * | 2002-04-12 | 2007-01-11 | Broadcom Corp., Irvine | Einrichtungen und Verfahren für die Hochgeschwindigkeitsprüfung von Schaltungen mit hoher Pinzahl und mehreren Gigabit |
US7502326B2 (en) * | 2002-04-12 | 2009-03-10 | Broadcom Corporation | Methods used to simultaneously perform automated at-speed testing of multiple gigabit per second high serial pin count devices |
US7278079B2 (en) * | 2002-04-12 | 2007-10-02 | Broadcom Corporation | Test head utilized in a test system to perform automated at-speed testing of multiple gigabit per second high serial pin count devices |
US7363557B2 (en) * | 2002-04-12 | 2008-04-22 | Broadcom Corporation | System for at-speed automated testing of high serial pin count multiple gigabit per second devices |
US6894505B2 (en) * | 2002-08-01 | 2005-05-17 | Teradyne, Inc. | Flexible interface for universal bus test instrument |
US6965221B2 (en) * | 2002-11-12 | 2005-11-15 | O2Micro International Limited | Controller for DC to DC converter |
EP1464970A1 (en) | 2003-04-04 | 2004-10-06 | Agilent Technologies Inc | Loop-back testing with delay elements |
JP2005091108A (ja) * | 2003-09-16 | 2005-04-07 | Advantest Corp | ジッタ発生器及び試験装置 |
US20050259589A1 (en) * | 2004-05-24 | 2005-11-24 | Metrobility Optical Systems Inc. | Logical services loopback |
DE102004050402A1 (de) * | 2004-10-15 | 2006-04-27 | Marconi Communications Gmbh | Verfahren und Vorrichtung zum Erkennen eines Störeffekts in einem Nachrichtenkanal |
US7392438B2 (en) * | 2004-11-24 | 2008-06-24 | Fsp Technology Inc. | Automatic safety test system |
US7403030B2 (en) * | 2004-12-17 | 2008-07-22 | Teradyne, Inc. | Using parametric measurement units as a source of power for a device under test |
US7271610B2 (en) * | 2004-12-17 | 2007-09-18 | Teradyne, Inc. | Using a parametric measurement unit to sense a voltage at a device under test |
CN100412813C (zh) * | 2005-09-28 | 2008-08-20 | 鸿富锦精密工业(深圳)有限公司 | 电子组件接收信号灵敏度的测量装置与测量方法 |
US7477875B2 (en) * | 2005-07-26 | 2009-01-13 | Texas Instruments Incorporated | Built in loop back self test in design or on test board for transceivers |
KR100780941B1 (ko) * | 2005-08-24 | 2007-12-03 | 삼성전자주식회사 | 잡음주입이 가능한 고속 테스트데이터 발생기 및 이를사용하는 자동 테스트 시스템 |
CN1963778A (zh) * | 2005-11-11 | 2007-05-16 | 鸿富锦精密工业(深圳)有限公司 | 主板串口测试系统及方法 |
JP4726679B2 (ja) * | 2006-03-31 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 半導体試験方法および半導体装置 |
US7650540B2 (en) * | 2006-07-21 | 2010-01-19 | Intel Corporation | Detecting and differentiating SATA loopback modes |
JP4720696B2 (ja) * | 2006-09-19 | 2011-07-13 | 横河電機株式会社 | 信号測定装置 |
WO2008053526A1 (fr) * | 2006-10-31 | 2008-05-08 | Fujitsu Limited | Appareil et procédé permettant de tester une connexion de carte imprimée |
US8803806B2 (en) * | 2007-01-23 | 2014-08-12 | Dell Products L.P. | Notebook computer having an off-motherboard keyboard controller |
US7801205B2 (en) * | 2007-08-07 | 2010-09-21 | Advantest Corporation | Jitter injection circuit, electronics device, and test apparatus |
US8090009B2 (en) * | 2007-08-07 | 2012-01-03 | Advantest Corporation | Test apparatus |
CN101784904A (zh) * | 2007-08-16 | 2010-07-21 | Nxp股份有限公司 | 带有rf模块的集成电路、具有这种ic的电子设备和用于测试这种模块的方法 |
CN101373205B (zh) * | 2007-08-21 | 2011-03-16 | 上海摩波彼克半导体有限公司 | 集成电路芯片接口模块的回环测试结构 |
US7786718B2 (en) * | 2007-12-31 | 2010-08-31 | Teradyne, Inc. | Time measurement of periodic signals |
US9059632B2 (en) * | 2008-03-24 | 2015-06-16 | O2Micro, Inc. | Controllers for DC to DC converters |
WO2009147721A1 (ja) * | 2008-06-02 | 2009-12-10 | 株式会社アドバンテスト | 試験用ウエハユニット、および、試験システム |
US8026726B2 (en) * | 2009-01-23 | 2011-09-27 | Silicon Image, Inc. | Fault testing for interconnections |
US8274296B2 (en) * | 2009-11-11 | 2012-09-25 | Advantest Corporation | Test apparatus and electronic device that tests a device under test |
US8598898B2 (en) * | 2010-10-05 | 2013-12-03 | Silicon Image, Inc. | Testing of high-speed input-output devices |
US8581600B2 (en) * | 2010-12-14 | 2013-11-12 | Hewlett-Packard Development Company, L.P. | Electrical connectivity test apparatus and methods |
US20120194206A1 (en) * | 2011-01-28 | 2012-08-02 | Advantest Corporation | Measuring Apparatus |
US8896086B1 (en) * | 2013-05-30 | 2014-11-25 | Freescale Semiconductor, Inc. | System for preventing tampering with integrated circuit |
CN103345438B (zh) * | 2013-05-31 | 2015-02-18 | 中国兵器工业第二○三研究所 | 串行接口故障检测装置及方法 |
EP3386107B1 (en) | 2017-04-03 | 2021-07-07 | Nxp B.V. | Data processing circuits |
KR102264159B1 (ko) * | 2017-06-08 | 2021-06-11 | 삼성전자주식회사 | 외부 루프백 테스트를 수행하는 직렬 통신 인터페이스 회로 및 이를 포함하는 전자 장치 |
US10896106B2 (en) | 2018-05-10 | 2021-01-19 | Teradyne, Inc. | Bus synchronization system that aggregates status |
US11201811B2 (en) | 2019-03-18 | 2021-12-14 | International Business Machines Corporation | Multiport network adapter loopback hardware |
CN114070765B (zh) * | 2021-11-02 | 2023-05-23 | 广东利扬芯片测试股份有限公司 | 通信接口测试电路及方法 |
TWI827272B (zh) * | 2022-09-23 | 2023-12-21 | 英業達股份有限公司 | 交錯差分訊號迴路系統及其方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5875293A (en) * | 1995-08-08 | 1999-02-23 | Dell Usa, L.P. | System level functional testing through one or more I/O ports of an assembled computer system |
US5790563A (en) * | 1996-02-05 | 1998-08-04 | Lsi Logic Corp. | Self test of core with unpredictable latency |
JP3209734B2 (ja) | 1998-09-29 | 2001-09-17 | 松下電器産業株式会社 | 半導体集積回路及びその検査方法 |
KR100285508B1 (ko) * | 1999-03-25 | 2001-03-15 | 이계철 | 통신장치의 신호 테스트 장치 및 그 방법 |
-
2000
- 2000-12-29 US US09/751,633 patent/US7017087B2/en not_active Expired - Fee Related
-
2001
- 2001-12-03 DE DE60126675T patent/DE60126675T2/de not_active Expired - Lifetime
- 2001-12-03 EP EP01987274A patent/EP1366417B1/en not_active Expired - Lifetime
- 2001-12-03 KR KR1020087026576A patent/KR20080098454A/ko not_active Application Discontinuation
- 2001-12-03 JP JP2002554870A patent/JP4323804B2/ja not_active Expired - Fee Related
- 2001-12-03 CN CNB018215246A patent/CN1279445C/zh not_active Expired - Fee Related
- 2001-12-03 AU AU2002239509A patent/AU2002239509A1/en not_active Abandoned
- 2001-12-03 WO PCT/US2001/046391 patent/WO2002054240A2/en active IP Right Grant
- 2001-12-03 AT AT01987274T patent/ATE354127T1/de not_active IP Right Cessation
- 2001-12-03 KR KR1020037008838A patent/KR100881066B1/ko not_active IP Right Cessation
- 2001-12-06 TW TW090130179A patent/TW552427B/zh not_active IP Right Cessation
- 2001-12-12 MY MYPI20015643A patent/MY141683A/en unknown
-
2005
- 2005-12-22 US US11/315,974 patent/US7337377B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US7337377B2 (en) | 2008-02-26 |
DE60126675T2 (de) | 2007-11-15 |
EP1366417B1 (en) | 2007-02-14 |
DE60126675D1 (de) | 2007-03-29 |
KR20030068201A (ko) | 2003-08-19 |
WO2002054240A3 (en) | 2003-10-02 |
WO2002054240A2 (en) | 2002-07-11 |
US20020087924A1 (en) | 2002-07-04 |
CN1500246A (zh) | 2004-05-26 |
US7017087B2 (en) | 2006-03-21 |
JP2004525546A (ja) | 2004-08-19 |
MY141683A (en) | 2010-06-15 |
ATE354127T1 (de) | 2007-03-15 |
AU2002239509A1 (en) | 2002-07-16 |
KR100881066B1 (ko) | 2009-01-30 |
EP1366417A2 (en) | 2003-12-03 |
KR20080098454A (ko) | 2008-11-07 |
CN1279445C (zh) | 2006-10-11 |
JP4323804B2 (ja) | 2009-09-02 |
US20060123304A1 (en) | 2006-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW552427B (en) | Enhanced loopback testing of serial devices | |
US12117486B2 (en) | Systems, methods and devices for high-speed input/output margin testing | |
US7203460B2 (en) | Automated test of receiver sensitivity and receiver jitter tolerance of an integrated circuit | |
US6895535B2 (en) | Circuit and method for testing high speed data circuits | |
EP1123514B1 (en) | Remote test module for automatic test equipment | |
US7486095B2 (en) | System for measuring signal path resistance for an integrated circuit tester interconnect structure | |
US12055584B2 (en) | Systems, methods, and devices for high-speed input/output margin testing | |
US20060167646A1 (en) | Method and apparatus for performing testing of interconnections | |
US11940483B2 (en) | Systems, methods and devices for high-speed input/output margin testing | |
WO2006068936A2 (en) | A method and system for testing semiconductor devices | |
TW589463B (en) | Circuit and method for improved test and calibration in automated test equipment | |
US20110128027A1 (en) | Wafer unit for testing and test system | |
CN114460434A (zh) | 用于高速输入/输出容限测试的系统、方法和设备 | |
JPWO2020160477A5 (zh) | ||
WO2007018020A1 (ja) | 半導体試験装置 | |
US6052810A (en) | Differential driver circuit for use in automatic test equipment | |
JP4274672B2 (ja) | 半導体装置 | |
CN109840170B (zh) | Pcie信号量测电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |