CN100412813C - 电子组件接收信号灵敏度的测量装置与测量方法 - Google Patents

电子组件接收信号灵敏度的测量装置与测量方法 Download PDF

Info

Publication number
CN100412813C
CN100412813C CNB2005101000372A CN200510100037A CN100412813C CN 100412813 C CN100412813 C CN 100412813C CN B2005101000372 A CNB2005101000372 A CN B2005101000372A CN 200510100037 A CN200510100037 A CN 200510100037A CN 100412813 C CN100412813 C CN 100412813C
Authority
CN
China
Prior art keywords
signal
computing machine
control panel
sensitivity
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101000372A
Other languages
English (en)
Other versions
CN1940882A (zh
Inventor
许寿国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CNB2005101000372A priority Critical patent/CN100412813C/zh
Priority to US11/308,933 priority patent/US7991045B2/en
Publication of CN1940882A publication Critical patent/CN1940882A/zh
Application granted granted Critical
Publication of CN100412813C publication Critical patent/CN100412813C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

一种电子组件接收信号灵敏度的测量装置与测量方法，用于测试电子组件接收信号的灵敏度，所述测量装置包括一计算机和一控制板，所述控制板包括一编码电路、一并行转串行电路、一输出缓冲电路、一混合器、一抖动产生器、一输入缓冲电路、一串行转并行电路及一解码电路，所述接收信号灵敏度测量方法通过所述计算机的底层软件将所述电子组件设定为回传状态并设定一抖动水平初始值、一输出电压水平初始值和一解强水平初始值，由所述计算机发送信号至所述控制板，然后调整出所述计算机接收的信号与其发送的信号不相符时的最大抖动水平，最小输出电压水平和最大解强水平，记录即为所述电子组件接收信号灵敏度。

Description

电子组件接收信号灵敏度的测量装置与测量方法
【技术领域】
本发明涉及一种电子组件接收信号灵敏度的测量装置与测量方法。
【背景技术】
随着用户对计算机性能要求的不断提高，相应的接口规范也不断在更新换代，计算机中形如系统主板、外接卡、芯片组等电子组件的接收信号灵敏度测试成为业界需要解决的主要问题。
比如说，PCI Express(Peripheral Component Interconnect Express，高速外围部件互连总线)是英特尔公司推出的新一代输入/输出接口规范，目的是以高带宽速度将计算机系统与外设连接起来。PCI Express实现了传输方式从并行到串行的转变，其设备与设备之间采用点对点串行连接传输，每个设备都有自己的专用连接线，不需要向整个总线请求带宽，故可以把数据传输率提高到一个很高的频率，达到以往规范所不能提供的高带宽。相对于传统PCI总线在单一时间周期内只能实现单向传输，PCI Express的双工连接能提供更高的传输速率和质量。
PCI Express规格从1条通道连接到32条通道连接，有非常强的伸缩性，以满足不同系统设备对数据传输带宽不同的需求。除去可提供极高数据传输带宽之外，PCI Express还采用串行数据包方式传递数据，所以PCI Express接口每个针脚可以获得比传统I/O标准更多的带宽，这样就可以降低PCI Express设备生产成本和体积。另外，PCI Express也支持高阶电源管理，支持热插拔，支持数据同步传输，故可为优先传输数据进行带宽优化。
在兼容性方面，PCI Express在软件层面上兼容目前的PCI技术和设备，支持PCI设备和内存模组的初始化，也就是说目前的驱动程序、操作系统即可支持PCI Express设备。
PCI Express的结构包括三层：最下层为实体层(Physical Layer)，接着是数据链路层(Date Link Layer)，最上面则是交易层(Transaction Layer)，每一层都需要使用合适的仪器来验证和检查其完善性。在实体层上，一般会使用码型产生器/错误检测器以及示波器来检查信号的完整性，并进行适当的位误码率测量。然而，这种测量主要用于测量PCI Express传送端的传送信号的位误码率。
现行PCI Express规范中也有相关接收信号灵敏度的规范和步骤，如最大抖动水平，设定解强时的最小输出电压水平，无设定解强时的最小输出电压水平及最大解强水平。数字信号0与1转换瞬间的电压水平称为输出电压水平，从外界加入给外接卡的抖动成分称为抖动水平。只要测量这些参数，即可获知PCI Express规范所定义的接收信号灵敏度。但现行PCI Express的接收信号灵敏度测量步骤不够具体，因此目前业界只有发送信号的验证程序，并没有接收信号灵敏度的测量方法；其他规范的类似系统主板、显卡和芯片组等电子组件的接收信号灵敏度测试也存在上述问题。
【发明内容】
鉴于以上内容，有必要提供一种测量装置与方法，用以测量该类电子组件接收信号的灵敏度。
一种电子组件接收信号灵敏度的测量装置，用于测试电子组件接收信号的灵敏度，所述电子组件包括一内建的PCI Express互连接口，所述电子组件接收信号灵敏度的测量装置包括一计算机和一控制板，所述计算机的输入/输出接口与所述控制板相连，所述控制板与所述电子组件的所述内建的PCIExpress互连接口相连，所述电子组件的输入/输出接口与所述计算机的输入/输出接口相连，所述计算机发送随机数字信号至所述控制板，由所述控制板将所述随机数字信号转换成模拟信号后输入至所述电子组件，所述电子组件将接收到的所述模拟信号回传给所述控制板，再由所述控制板将所述回传信号转换成确定的数字信号并送至所述计算机，所述计算机分析所述确定的数字信号，当所述确定的数字信号与其发送的随机数字信号不相符时获得最大抖动水平、最小输出电压水平和最大解强水平的灵敏度参数。
一种接收信号灵敏度的测量方法，用于测试电子组件接收信号的灵敏度，所述测量方法包括以下步骤：
设置一控制板，使所述控制板与一计算机的输入/输出接口相连，所述控制板同时与所述电子组件的内建的PCI Express互连接口相连，所述电子组件的输入/输出接口与所述计算机的相应输入/输出接口相连；
通过所述计算机的底层软件将所述电子组件设定为回传状态；
所述计算机发送随机数字信号至所述控制板，由所述控制板将所述随机数字信号转换成模拟信号后传送至所述电子组件，所述电子组件将接收到的所述模拟信号回传给所述控制板，再由所述控制板将所述模拟信号转换成确定的数字信号并送至所述计算机；以及
所述计算机分析所述确定的数字信号，当所述确定的数字信号与其发送的随机数字信号不相符时获得最大抖动水平、最小输出电压水平和最大解强水平的灵敏度参数。
相较现有技术，所述电子组件接收信号灵敏度的测量装置利用所述电子组件处于回传状态时可收发信号的特点，并通过所述计算机和控制板来调整电子组件接收信号灵敏度的相关参数，即可清楚定义所述电子组件的收发特性，获知电子组件接收信号的灵敏度。
下面结合附图及具体实施方式对本发明作进一步的详细说明。
【附图说明】
图1为本发明电子组件接收信号灵敏度的测量装置较佳实施方式的结构框图。
图2为图1中的控制板电路框图。
图3为本发明接收信号灵敏度的测量方法的较佳实施方式的流程图。
【具体实施方式】
请参阅图1，本发明电子组件接收信号灵敏度的测量装置包括一计算机20及一控制板30。所述计算机20控制整个测量运行，并负责进行测量调整；所述控制板30负责发送和接收数字信号；本发明较佳实施方式中的电子组件为一采用PCI Express(Peripheral Component Interconnect Express，高速外围部件互连总线)规范的系统主板40，所述系统主板40包括一输入/输出接口42和一内建的PCI Express互连接口44。所述计算机20的输入/输出接口22与所述控制板30相连，所述控制板30与所述系统主板40的PCI Express互连接口44相连，所述系统主板40的输入/输出接口42与所述计算机20的输入/输出接口22相连。所述计算机20发送随机数字信号至所述控制板30，由所述控制板30将所述数字信号转换成模拟信号后输入至所述系统主板40，所述系统主板40将接收到的所述模拟信号回传给所述控制板30，再由所述控制板30将所述回传信号转换成确定的数字信号并送至所述计算机20。
请同时参阅图2及图3，所述控制板30包括一编码电路31、一并行转串行电路32、一输出缓冲电路33、一混合器34、一抖动产生电路35、一输入缓冲电路36、一串行转并行电路37及一解码电路38。所述计算机20发送随机数字信号，该数字信号包括8位数据信号和4位控制信号，作为所述编码电路31的输入信号，所述编码电路31用于将所述随机数字信号转换成与所述PCI Express互连接口相匹配的并行信号。由于计算机传统总线恒接收并行信号，而新的高速信号线为了提升信号的传输效率，减少布线面积，开始采用串行总线的规范来进行设计，为了两者能够兼容，必须进行并行转串行的电路转换，即所述并行信号需经所述并行转串行电路32转换成串行信号。所述串行信号输入至所述输出缓冲电路33，因为所述串行信号作为一种高速数字信号，很难在实际的传输环境下保真传输运行，故所述输出缓冲电路33将所述串行信号转换成可于所述PCI Express互连接口44的实体层运行的高速模拟信号，所述输出缓冲电路33可以通过所述计算机20的底层软件，如BIOS(Basis Input Output System，基本输入/输出系统)设定来调整与PCIExpress灵敏度规范相关的输出电压水平、解强水平等参数。所述混合器34连接所述输出缓冲电路33与所述系统主板40的PCI Express互连接口44，用于将所述高速模拟信号与所述抖动产生器电路35产生的一抖动水平相混合，输出内含抖动成份的高速模拟信号给所述系统主板40。在测量中为了测量系统主板40所能容许的抖动量，故需加入所述抖动成份。
所述计算机20的基本输入/输出系统已事先将所述系统主板40设置成PCI Express规范中规定的回传状态。所述系统主板40处于所述回传状态下，能将其接收到的信号即时发送出去，故所述系统主板40收到所述混合器34输出的高速模拟信号后，即时发送该高速模拟信号至所述输入缓冲电路36，所述输入缓冲电路36将所述高速模拟信号转换成串行信号输出至所述串行转并行电路37，由所述串行转并行电路37输出并行信号，所述解码电路38将所述并行信号重新解码为确定的8位数据信号和4位控制信号并传送至所述计算机20，所述计算机20通过基本输入/输出程序来进行相应的测试调整，当满足规范要求的预设条件时所述计算机20分析所述确定的数字信号以完成所述系统主板40接收信号灵敏度的参数测量。所述系统主板40接收信号灵敏度是由该系统主板40的最大抖动水平、最小输出电压及最大解强水平等参数来决定的。
本发明电子组件接收信号灵敏度的测试方法的较佳实施方式如下：
设置上述控制板30，使所述控制板30与所述计算机20的输出入接口22相连，所述控制板30同时与所述系统主板的互连接口44相连，所述系统主板的输出入接口42与所述计算机20的相应输出入接口22相连，而后启动所述计算机20(步骤S1)；通过所述计算机20的底层软件将所述系统主板40设定为回传状态(步骤S2)；通过所述计算机20的底层软件设定一抖动水平初始值为0(初始值为0表示无抖动，测量者可依据经验设定该初始值，以减少测量时间)、一输出电压水平初始值为1200mv和一解强水平初始值为0(步骤S3)；所述计算机20发送随机数字信号至所述控制板30，由所述控制板30将所述数字信号转换成含抖动水平的高速模拟信号后传送至所述系统主板40，所述系统主板40将接收的所述模拟信号回传给所述控制板30，再由所述控制板30转换成确定的数字信号后传送至所述计算机20(步骤S4)；所述计算机20通过以下步骤分析所述确定的数字信号来得出所述系统主板40接收信号的所述灵敏度参数：所述计算机20比较所述接收信号与其发送的信号是否相符(步骤S5)；若相符则增加所述抖动水平并再次进入所述步骤S4；若不符，则由所述计算机20通过相应预设的内部程序记录所述抖动水平，减少所述输出电压水平(步骤S6)；由所述计算机20发送随机数字信号至所述控制板30(步骤S7)；由所述计算机20比较接收的信号与其发送的信号是否相符(步骤S8)；若相符则减少所述输出电压水平并且再次进入所述步骤S7；若不符，则由所述计算机20通过相应预设的内部程序记录所述输出电压水平，增加解强水平(步骤S9)；所述计算机20发送随机数字信号至所述控制板30(步骤S10)；由所述计算机20比较接收的信号与其发送的信号是否相符(步骤11)；若相符则增加所述解强水平并再次进入所述步骤S10；若不符，则由所述计算机20通过相应预设的内部程序记录所述最大解强水平(步骤S12)。至此，即完成所述系统主板40的最大抖动水平、无设定解强时的最小输出电压水平和最大解强水平的测量。
无设定解强水平时的最小输出电压水平与设定解强水平时的最小输出电压水平满足以下关系式：
T＝20log10(V1/V2)
其中，V1为设定解强水平时的最小输出电压水平，V2为无设定解强水平时的最小输出电压水平，T为最大解强水平，根据所调整出来的无设定解强水平时的最小输出电压水平和最大解强水平以及上述关系式可以得出设定解强水平时的最小输出电压水平。也可以在所述步骤S3将解强水平初始值设定为其它值，先求出设定解强水平时的最小输出电压水平，再根据上述关系式求出无设定解强水平时的最小输出电压水平，如此可以节约测量时间。
上述步骤首先调整出所述计算机20接收的信号与其发送的信号不相符时的最大抖动水平，然后调整出所述计算机20接收信号与其发送信号不相符时的最小输出电压水平，再调整出所述计算机20接收的信号与其发送的信号不相符时最大解强水平，所述最大抖动水平、最小输出电压水平和最大解强水平即为所述系统主板40接收信号灵敏度参数。可以理解的是，这些参数的调整次序可以调换，并不会影响灵敏度测量的效果。
需要说明的是，利用上述测试装置、测试方法及测试原理也可以顺利完成具有该规范或者其它规范的外接卡、显卡及芯片组等电子组件接收信号灵敏度的测试。

Claims (8)

1. 一种电子组件接收信号灵敏度的测量装置，用于测试电子组件接收信号的灵敏度，所述电子组件包括一内建的PCI Express互连接口，其特征在于：所述电子组件接收信号灵敏度的测量装置包括一计算机和一控制板，所述计算机的输入/输出接口与所述控制板相连，所述控制板与所述电子组件的所述内建的PCI Express互连接口相连，所述电子组件的输入/输出接口与所述计算机的输入/输出接口相连，所述计算机发送随机数字信号至所述控制板，由所述控制板将所述随机数字信号转换成模拟信号后输入至所述电子组件，所述电子组件将接收到的所述模拟信号回传给所述控制板，再由所述控制板将所述回传信号转换成确定的数字信号并送至所述计算机，所述计算机分析所述确定的数字信号，当所述确定的数字信号与其发送的随机数字信号不相符时获得最大抖动水平、最小输出电压水平和最大解强水平的灵敏度参数。
2. 如权利要求1所述的接收信号灵敏度的测量装置，其特征在于：所述控制板包括一编码电路，一并行转串行电路，一输出缓冲电路，一混合器，一抖动产生电路，一输入缓冲电路，一串行转并行电路及一解码电路，所述编码电路用于将所述计算机输出的随机数字信号转换成并行信号；所述并行转串行电路用于将所述并行信号转换成串行信号；所述输出缓冲电路用于将所述串行信号转换成可于所述内建的PCI Express互连接口的实体层运行的高速信号；所述混合器用于将所述高速信号与一抖动水平混合后所产生的高速模拟信号传输给所述电子组件；所述抖动产生电路用于提供和控制所述抖动水平；所述电子组件将所述高速模拟信号回传给所述输入缓冲电路，所述输入缓冲电路输出串行信号；所述串行转并行电路用于将所述串行信号转换成并行信号；所述解码电路用于将所述并行信号转换成数字信号并回传给所述计算机。
3. 如权利要求1所述的接收信号灵敏度的测量装置，其特征在于：所述随机数字信号包括数据信号和控制信号。
4. 如权利要求2所述的接收信号灵敏度的测量装置，其特征在于：所述输出缓冲电路通过所述计算机的底层软件来调整电子组件灵敏度规范所规定的输出电压、解强水平、抖动水平的参数值。
5. 一种电子组件接收信号灵敏度的测量方法，用于测试电子组件接收信号的灵敏度，所述测量方法包括：
设置一控制板，使所述控制板与一计算机的输入/输出接口相连，所述控制板同时与所述电子组件的内建的PCI Express互连接口相连，所述电子组件的输入/输出接口与所述计算机的相应输入/输出接口相连；
通过所述计算机的底层软件将所述电子组件设定为回传状态；
所述计算机发送随机数字信号至所述控制板，由所述控制板将所述随机数字信号转换成模拟信号后传送至所述电子组件，所述电子组件将接收到的所述模拟信号回传给所述控制板，再由所述控制板将所述模拟信号转换成确定的数字信号并送至所述计算机；以及
所述计算机分析所述确定的数字信号，当所述确定的数字信号与其发送的随机数字信号不相符时获得最大抖动水平、最小输出电压水平和最大解强水平的灵敏度参数。6.如权利要求5所述的接收信号灵敏度的测量方法，其特征在于：通过所述计算机的底层软件设定一抖动水平初始值，若计算机接收的信号与其发送的信号相符则增加所述抖动水平，而后所述计算机循环比较直到所述接收的信号与其发送的信号不符时记录所述最大抖动水平。
7. 如权利要求5所述的接收信号灵敏度的测量方法，其特征在于：通过所述计算机的底层软件设定一输出电压初始值，若计算机接收的信号与其发送的信号相符则减少所述输出电压水平，并再次循环比较直到所述接收的信号与其发送的信号不符时记录所述最小输出电压水平。
8. 如权利要求5所述的接收信号灵敏度的测量方法，其特征在于：通过所述计算机的底层软件设定一解强水平初始值，若计算机比较接收的信号与其发送的信号相符则增加所述解强水平，并再次循环比较直到所述接收的信号与其发送的信号不符时记录所述最大解强水平。
9. 如权利要求6或7或8所述的接收信号灵敏度的测量方法，其特征在于：所述最小输出电压水平为无设定解强水平或为设定解强水平时的最小输出电压水平。
CNB2005101000372A 2005-06-10 2005-09-28 电子组件接收信号灵敏度的测量装置与测量方法 Expired - Fee Related CN100412813C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNB2005101000372A CN100412813C (zh) 2005-09-28 2005-09-28 电子组件接收信号灵敏度的测量装置与测量方法
US11/308,933 US7991045B2 (en) 2005-06-10 2006-05-29 Device and method for testing signal-receiving sensitivity of an electronic subassembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101000372A CN100412813C (zh) 2005-09-28 2005-09-28 电子组件接收信号灵敏度的测量装置与测量方法

Publications (2)

Publication Number Publication Date
CN1940882A CN1940882A (zh) 2007-04-04
CN100412813C true CN100412813C (zh) 2008-08-20

Family

ID=37959089

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101000372A Expired - Fee Related CN100412813C (zh) 2005-06-10 2005-09-28 电子组件接收信号灵敏度的测量装置与测量方法

Country Status (1)

Country Link
CN (1) CN100412813C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103308843A (zh) * 2012-03-09 2013-09-18 鸿富锦精密工业（深圳）有限公司 具有接收器测试功能的芯片及电路板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102707226A (zh) * 2012-07-06 2012-10-03 电子科技大学 一种红外焦平面读出电路的行控制电路的检测电路
CN104678237A (zh) * 2013-11-28 2015-06-03 英业达科技有限公司 差分信号测试系统及其方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1096028C (zh) * 1999-03-02 2002-12-11 日本电气株式会社 码分多址接收器
CN1500246A (zh) * 2000-12-29 2004-05-26 ̩ 串行器件的改进型环回检测
WO2004051910A2 (en) * 2002-12-03 2004-06-17 Adc Telecommunications, Inc. Measuring an error rate in a communication link
US20050079822A1 (en) * 2003-10-10 2005-04-14 Texas Instruments Incorporated Automated test of receiver sensitivity and receiver jitter tolerance of an integrated circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1096028C (zh) * 1999-03-02 2002-12-11 日本电气株式会社 码分多址接收器
CN1500246A (zh) * 2000-12-29 2004-05-26 ̩ 串行器件的改进型环回检测
WO2004051910A2 (en) * 2002-12-03 2004-06-17 Adc Telecommunications, Inc. Measuring an error rate in a communication link
US20050079822A1 (en) * 2003-10-10 2005-04-14 Texas Instruments Incorporated Automated test of receiver sensitivity and receiver jitter tolerance of an integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103308843A (zh) * 2012-03-09 2013-09-18 鸿富锦精密工业（深圳）有限公司 具有接收器测试功能的芯片及电路板

Also Published As

Publication number Publication date
CN1940882A (zh) 2007-04-04

Similar Documents

Publication Publication Date Title
CN102907166B (zh) 可扩缩的DigRF体系结构
CN104022828B (zh) 一种基于异步通信模式的光纤数据传输方法
US8006008B2 (en) Apparatus and method for data processing having an on-chip or off-chip interconnect between two or more devices
CN105808396A (zh) 一种芯片调试装置、调试方法及soc芯片系统
CN109815099A (zh) Jesd204b控制器的fpga验证方法
CN103595862A (zh) 一种mipi dsi控制器的测试系统
CN102904550A (zh) 基于ad9959的多通道同步波形发生器
CN116680220B (zh) 一种信号收发机及信号收发系统
CN201878182U (zh) 一种基于fpga的总线型通信系统
US20050097403A1 (en) USB interface and testing method thereof
CN100412813C (zh) 电子组件接收信号灵敏度的测量装置与测量方法
CN103970692B (zh) RapidIO串行数据处理方法
CN112559410A (zh) 一种基于fpga的lio总线扩展uart外设系统及方法
CN101907683B (zh) 数字基带芯片中i2c模块的自动测试方法
CN103257309B (zh) ddr系列pcb板时序补偿方法、系统及终端
CN112631976A (zh) 一种可配置硬件ip电路结构
CN104866640A (zh) 一种全fifo电路设计方法及其通用验证平台
CN101599808B (zh) 一种交叉板测试方法及系统
CN100460888C (zh) 芯片测试机制与相关方法
CN102882623A (zh) 基于fpga的可配置的时钟频率合成装置
CN100501691C (zh) 外接卡接收信号灵敏度的测量装置与方法
WO2022266959A1 (zh) 一种芯片测试电路和方法
CN201378316Y (zh) 通用输入/输出接口扩展电路和具有该电路的移动终端
Du et al. Research on XDMA high-speed data transmission architecture based on PCIe
CN116938352A (zh) 芯片、误码率测试方法及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080820

Termination date: 20140928

EXPY Termination of patent right or utility model