JP2005091108A - ジッタ発生器及び試験装置 - Google Patents
ジッタ発生器及び試験装置 Download PDFInfo
- Publication number
- JP2005091108A JP2005091108A JP2003323541A JP2003323541A JP2005091108A JP 2005091108 A JP2005091108 A JP 2005091108A JP 2003323541 A JP2003323541 A JP 2003323541A JP 2003323541 A JP2003323541 A JP 2003323541A JP 2005091108 A JP2005091108 A JP 2005091108A
- Authority
- JP
- Japan
- Prior art keywords
- jitter
- signal
- test
- unit
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】入力信号にジッタを印加するジッタ発生器であって、入力信号に印加されるべきジッタを示すデジタル制御信号を発生するジッタ印加制御部と、入力信号をそれぞれの遅延量により遅延させて出力する複数の遅延素子を有し、複数の遅延素子のうちの少なくとも1つの遅延素子をデジタル制御信号に基づいて順次選択しながら、入力信号を順次遅延させることにより、入力信号にジッタを印加する可変遅延部とを備える。
【選択図】図1
Description
102 ジッタ印加部
104 ジッタ印加制御部
110 信号入力部
112 可変遅延部
114 信号出力部
120 ゲインコントローラ
122 デジタル入力部
124 アナログ入力部
126 A/D変換部
128 サイン波発生部
130 乱数データ発生部
132 セレクタ
134 クロック生成部
136 外部クロック入力部
138 内部クロック発生部
140 セレクタ
200 遅延素子
202 セレクタ
300 試験装置
302 テストヘッド
304 被試験デバイス
306 パフォーマンスボード
308 テストモジュール
Claims (7)
- 入力信号にジッタを印加するジッタ発生器であって、
前記入力信号に印加されるべき前記ジッタを示すデジタル制御信号を発生するジッタ印加制御部と、
前記入力信号をそれぞれの遅延量により遅延させて出力する複数の遅延素子を有し、前記複数の遅延素子のうちの少なくとも1つの遅延素子を前記デジタル制御信号に基づいて順次選択しながら、前記入力信号を順次遅延させることにより、前記入力信号に前記ジッタを印加する可変遅延部と
を備えるジッタ発生器。 - 前記可変遅延部は、直列に接続された前記複数の遅延素子毎に設けられ、前記遅延素子を通過した前記入力信号又は通過しなかった前記入力信号を選択する複数のセレクタを有し、前記複数のセレクタのセレクト信号としての前記デジタル制御信号に基づいて、前記入力信号に前記複数の遅延素子のそれぞれを通過させるか迂回させるかを選択することにより、前記複数の遅延素子のうちの少なくとも1つの遅延素子を順次選択する請求項1に記載のジッタ発生器。
- 前記ジッタ印加制御部は、前記入力信号と同期したクロック信号を取得するクロック取得部を有し、前記クロック信号に基づいて、前記デジタル制御信号を発生して前記可変遅延部に供給する請求項1に記載のジッタ発生器。
- 前記ジッタ印加制御部は、前記入力信号に基づいて前記入力信号と同期したクロック信号を生成するクロック生成部を有し、前記クロック信号に基づいて、前記デジタル制御信号を発生して前記可変遅延部に供給する請求項1に記載のジッタ発生器。
- ジッタが印加された試験信号を被試験デバイスに供給して、前記被試験デバイスのジッタ性能を試験する試験装置であって、
前記試験信号を発生するテストモジュールと、
前記試験信号に前記ジッタを印加するジッタ発生器と
を備え、
前記ジッタ発生器は、
前記試験信号に印加されるべき前記ジッタを示すデジタル制御信号を発生するジッタ印加制御部と、
前記試験信号をそれぞれの遅延量により遅延させて出力する複数の遅延素子を有し、前記複数の遅延素子のうちの少なくとも1つの遅延素子を前記デジタル制御信号に基づいて順次選択しながら、前記試験信号を順次遅延させることにより、前記試験信号に前記ジッタを印加する可変遅延部と
を有する試験装置。 - 前記被試験デバイスが載置され、前記テストモジュールと前記被試験デバイスとを電気的に接続するパフォーマンスボードをさらに備え、
前記可変遅延部は、前記パフォーマンスボード上に設けられる請求項5に記載の試験装置。 - 前記可変遅延部は、前記被試験デバイスが出力する出力信号を前記試験信号として前記ジッタを印加して、前記被試験デバイスに供給する請求項6に記載の試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003323541A JP2005091108A (ja) | 2003-09-16 | 2003-09-16 | ジッタ発生器及び試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003323541A JP2005091108A (ja) | 2003-09-16 | 2003-09-16 | ジッタ発生器及び試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005091108A true JP2005091108A (ja) | 2005-04-07 |
Family
ID=34454591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003323541A Pending JP2005091108A (ja) | 2003-09-16 | 2003-09-16 | ジッタ発生器及び試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005091108A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008133238A1 (ja) * | 2007-04-24 | 2008-11-06 | Advantest Corporation | 試験装置および試験方法 |
JP2009116034A (ja) * | 2007-11-06 | 2009-05-28 | Advantest Corp | 光通過装置および試験装置 |
WO2009075078A1 (ja) * | 2007-12-13 | 2009-06-18 | Advantest Corporation | ジッタ印加回路および試験装置 |
JP2009182967A (ja) * | 2008-01-30 | 2009-08-13 | Advantest Corp | ジッタ印加回路、パターン発生器、試験装置、および、電子デバイス |
JP5259830B2 (ja) * | 2009-09-29 | 2013-08-07 | 株式会社東芝 | 乱数生成回路 |
JP2021009042A (ja) * | 2019-06-28 | 2021-01-28 | 株式会社アドバンテスト | 信号処理装置および信号処理方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0171681U (ja) * | 1987-10-30 | 1989-05-12 | ||
JPH02148485U (ja) * | 1989-05-19 | 1990-12-17 | ||
JPH03172016A (ja) * | 1989-11-30 | 1991-07-25 | Fujitsu Ltd | 遅延時間付加方式 |
JPH03278376A (ja) * | 1989-12-25 | 1991-12-10 | Meguro Electron Corp | 遅延素子によるジッター発生方法及びアシンメトリ発生方法 |
JPH0537311A (ja) * | 1991-07-29 | 1993-02-12 | Advantest Corp | ジツタ付加装置 |
US20020087924A1 (en) * | 2000-12-29 | 2002-07-04 | Panis Michael C. | Enhanced loopback testing of serial devices |
WO2003073115A1 (fr) * | 2002-02-26 | 2003-09-04 | Advantest Corporation | Instrument et procede de mesure |
-
2003
- 2003-09-16 JP JP2003323541A patent/JP2005091108A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0171681U (ja) * | 1987-10-30 | 1989-05-12 | ||
JPH02148485U (ja) * | 1989-05-19 | 1990-12-17 | ||
JPH03172016A (ja) * | 1989-11-30 | 1991-07-25 | Fujitsu Ltd | 遅延時間付加方式 |
JPH03278376A (ja) * | 1989-12-25 | 1991-12-10 | Meguro Electron Corp | 遅延素子によるジッター発生方法及びアシンメトリ発生方法 |
JPH0537311A (ja) * | 1991-07-29 | 1993-02-12 | Advantest Corp | ジツタ付加装置 |
US20020087924A1 (en) * | 2000-12-29 | 2002-07-04 | Panis Michael C. | Enhanced loopback testing of serial devices |
WO2003073115A1 (fr) * | 2002-02-26 | 2003-09-04 | Advantest Corporation | Instrument et procede de mesure |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008133238A1 (ja) * | 2007-04-24 | 2008-11-06 | Advantest Corporation | 試験装置および試験方法 |
DE112008001125T5 (de) | 2007-04-24 | 2010-02-18 | Advantest Corp. | Prüfgerät und Prüfverfahren |
JPWO2008133238A1 (ja) * | 2007-04-24 | 2010-07-29 | 株式会社アドバンテスト | 試験装置および試験方法 |
US7932729B2 (en) | 2007-04-24 | 2011-04-26 | Advantest Corporation | Test apparatus and test method |
JP2009116034A (ja) * | 2007-11-06 | 2009-05-28 | Advantest Corp | 光通過装置および試験装置 |
WO2009075078A1 (ja) * | 2007-12-13 | 2009-06-18 | Advantest Corporation | ジッタ印加回路および試験装置 |
JP2009182967A (ja) * | 2008-01-30 | 2009-08-13 | Advantest Corp | ジッタ印加回路、パターン発生器、試験装置、および、電子デバイス |
JP5259830B2 (ja) * | 2009-09-29 | 2013-08-07 | 株式会社東芝 | 乱数生成回路 |
US8930428B2 (en) | 2009-09-29 | 2015-01-06 | Kabushiki Kaisha Toshiba | Random number generation circuit |
JP2021009042A (ja) * | 2019-06-28 | 2021-01-28 | 株式会社アドバンテスト | 信号処理装置および信号処理方法 |
US11005463B2 (en) | 2019-06-28 | 2021-05-11 | Advantest Corporation | Signal processor and signal processing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4649480B2 (ja) | 試験装置、クロック発生装置、及び電子デバイス | |
JP5416279B2 (ja) | 試験装置および試験方法 | |
US8327204B2 (en) | High-speed transceiver tester incorporating jitter injection | |
KR100891335B1 (ko) | 비트 에러율 측정을 수행 할 수 있는 클럭 발생 장치 | |
JP2006041640A (ja) | ジッタ印加回路、及び試験装置 | |
JP5235196B2 (ja) | 試験装置および試験方法 | |
JP2003156543A (ja) | 半導体試験装置 | |
JP2006279336A (ja) | クロック乗替装置、及び試験装置 | |
JP2018074589A (ja) | デジタル・アナログ変換装置、複数のデジタル・アナログ・コンバータの同期方法及び位相検出回路の校正方法 | |
US7904776B2 (en) | Jitter injection circuit, pattern generator, test apparatus, and electronic device | |
KR101137540B1 (ko) | 시험 시스템, 전자 디바이스, 및 시험 장치 | |
JP2005091108A (ja) | ジッタ発生器及び試験装置 | |
JP2005233933A (ja) | 組合せ試験方法及び試験装置 | |
CN111090251B (zh) | 一种高速测控板卡实现方法及系统 | |
US7471753B2 (en) | Serializer clock synthesizer | |
US7834639B2 (en) | Jitter injection circuit, pattern generator, test apparatus, and electronic device | |
JP2004361343A (ja) | 試験装置 | |
CN114791556A (zh) | 片内时钟网络延时测试方法和测试电路 | |
WO2010021131A1 (ja) | 試験装置および試験方法 | |
JP3612694B2 (ja) | 被試験信号生成装置及びディジタルデータ信号出力装置 | |
JP2009014363A (ja) | 半導体試験装置 | |
JP3374141B2 (ja) | 電子デバイス、電子デバイス試験装置および電子デバイス試験方法 | |
KR100878300B1 (ko) | 반도체 집적 회로 칩 및 그 테스트 방법 | |
Lokesh et al. | DESIGN OF HIGH PERFORMANCE PULSE GENERATOR TO PERFORM AUTOMATIC TEST IN VLSI CIRCUITS. | |
JP2004012175A (ja) | Pll内蔵回路の評価方法、pll内蔵回路の評価システム、及びpll内蔵回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091022 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100330 |