CN111090251B - 一种高速测控板卡实现方法及系统 - Google Patents

一种高速测控板卡实现方法及系统 Download PDF

Info

Publication number
CN111090251B
CN111090251B CN201911226360.2A CN201911226360A CN111090251B CN 111090251 B CN111090251 B CN 111090251B CN 201911226360 A CN201911226360 A CN 201911226360A CN 111090251 B CN111090251 B CN 111090251B
Authority
CN
China
Prior art keywords
clock
module
pll
control board
dac
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911226360.2A
Other languages
English (en)
Other versions
CN111090251A (zh
Inventor
赵素梅
张孝飞
刘强
金长新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Group Co Ltd
Original Assignee
Inspur Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Group Co Ltd filed Critical Inspur Group Co Ltd
Priority to CN201911226360.2A priority Critical patent/CN111090251B/zh
Publication of CN111090251A publication Critical patent/CN111090251A/zh
Application granted granted Critical
Publication of CN111090251B publication Critical patent/CN111090251B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G7/00—Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0075—Arrangements for synchronising receiver with transmitter with photonic or optical means

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Optics & Photonics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开一种高速测控板卡实现方法及系统，涉及测控板卡技术领域，基于FPGA模块、可选时钟缓冲模块、PLL时钟模块、PLL本地参考时钟、本地基准时钟模块、宽频带可调压控振荡器、频率可调模块；当可选时钟缓冲模块没有外部有效时钟输入时，PLL时钟模块选择本地基准时钟模块，与宽频带可调压控振荡器经过不同分频电路后进入PLL时钟模块的鉴相器，输出所需频率时钟源供给4路DAC模块及FPGA模块；当可选时钟缓冲模块有外部有效时钟输入时，本地基准时钟模块经过频率可调模块产生高速自定义接口模块的时钟，使得用户可以自定义通信协议实现多个测控板卡点对点通信。本发明可以灵活快捷稳定地给板卡中的多个DAC模块，满足不同场景需求。

Description

一种高速测控板卡实现方法及系统
技术领域
本发明涉及测控板卡技术领域，具体的说是一种高速测控板卡实现方法及系统。
背景技术
随着半导体技术的不断发展，半导体芯片上集成的晶体管器件尺寸越来越小，数目也越来越多，电子波动性带来的量子效应逐渐突出，集成电路技术面临其技术几千，而上个世纪末出现的量子计算就是一种解决方案。
随着量子计算研究领域的不断升温，研究活动也随之迅速增加，量子科学有可能在不远的未来取得巨大的技术进步，对以后计算与通信领域产生巨大影响，而在研究量子位的行为中，因量子位的信息受到不同物理条件的影响，AWG(Arbitrary WaveformGenerator，任意波形发生器)等各类精准的数字化仪器起着至关重要的作用。AWG属于高速测控设备的一种，具备灵活的信号产生能力，用途广泛。AWG的原理是把所需重现的信号波形截取一个周期进行均匀采样后保存在存储器中，然后把存储器中的数据按顺序读出经数模转换器及滤波网络后得到所需波形。
近年来随着量子信息科学领域的不断发展，AWG常被用来搭配矢量微波源或者混频器产生微波，用于对电路量子电动力学系统的测量。随着所研究量子比特位数的增多，对AWG通道数目需求越来越多，对输出波形频率、频率稳定性及同步误差的要求也越来越高，而所有这些要求都需要给AWG提供精准可控稳定的时钟来源，这是所有输出波形、发送数据以及同步要求的参考基准，因此研究如何实现高速测控板卡的时钟实现方案非常有必要的。
发明内容
本发明针对目前技术发展的需求和不足之处，提供一种高速测控板卡实现方法及系统。
首先，本发明提供一种高速测控板卡实现方法，解决上述技术问题采用的技术方案如下：
一种高速测控板卡实现方法，该实现方法基于FPGA模块、可选时钟缓冲模块、PLL时钟模块、PLL本地参考时钟、本地基准时钟模块、宽频带可调压控振荡器、频率可调模块，所述PLL时钟模块包含4路DAC模块；
当高速测控板卡不需要同步时，可选时钟缓冲模块没有外部有效时钟输入，PLL时钟模块自动选择本地基准时钟模块作为参考时钟，与宽频带可调压控振荡器经过不同分频电路后进入PLL时钟模块的鉴相器，通过反馈环路的控制将两者相位进行锁定，通过配置输出所需频率时钟源用于提供DAC模块采样时钟及FPGA相对应的数据时钟；
当高速测控板卡有同步要求时，选择外部输入采样时钟或者外部参考时钟作为可选时钟缓冲模块的有效输入信号，同时，本地基准时钟模块经过频率可调模块产生高速自定义接口模块的时钟，使得用户可以自定义通信协议实现多个测控板卡点对点通信。
可选的，所涉及宽频带可调压控振荡器的输出频率配置及输出到DAC的采样时钟可通过上位机中的UI界面中进行配置，当配置DAC采样时钟为1GHz时，将不使用DAC内部的PLL。通过上位机UI对频率可调模块进行相应的配置后，用户可以得到自己所需的高速自定义接口的时钟源。
可选的，当高速测控板卡有同步要求时，基于FPGA模块发出的选择信号，选择外部输入采样时钟或者外部参考时钟作为可选时钟缓冲模块的有效输入信号，实现多个测控板卡时钟同步的要求。
可选的，当选择采样时钟时，采样时钟通过PLL时钟模块的AUX管脚输入，此时，PLL时钟模块将与采样时钟相同的时钟源输入到其余各模块。当选择外部参考时钟时，外部采样时钟通过PLL时钟模块的AUX管脚输入，此时，PLL时钟模块将与外部采样时钟相同的时钟源输入到其余各模块。
优选的，所涉及所述采样时钟为高速采样时钟，高速采样时钟可以有效的降低测控板卡输出波形的相位噪声，满足不同应用场合对输出波形的需求。
优选的，所涉及FPGA模块选用Xilinx的XCKU040实现；
所涉及可选时钟缓冲模块采用CDCLVP1204实现；
所涉及PLL时钟模块选用TI的CDCE72010实现；
所涉及PLL本地参考时钟选用TCE4031035GK005008实现；
所涉及宽频带可调压控振荡器采用Si571实现；
所涉及频率可调模块使用Si5338实现；
所涉及DAC使用DAC5682Z实现。
其次，本发明提供一种高速测控板卡实现系统，解决上述技术问题采用的技术方案如下：
一种高速测控板卡实现系统，其包括FPGA模块、可选时钟缓冲模块、PLL时钟模块、PLL本地参考时钟、本地基准时钟模块、宽频带可调压控振荡器、频率可调模块，PLL时钟模块包含4路DAC模块。
当可选时钟缓冲模块没有外部有效时钟输入时，PLL时钟模块自动选择本地基准时钟模块作为参考时钟，与宽频带可调压控振荡器经过不同分频电路后进入PLL时钟模块的鉴相器，通过反馈环路的控制将两者相位进行锁定，通过配置输出所需频率时钟源用于提供DAC模块采样时钟及FPGA相对应的数据时钟。
当可选时钟缓冲模块接收到有效信号输入时，基于FPGA发出的选择信号，选择外部输入采样时钟或者外部参考时钟作为输入，同时，本地基准时钟模块经过频率可调模块产生高速自定义接口模块的时钟，使得用户可以自定义通信协议实现多个测控板卡点对点通信。
可选的，所涉及宽频带可调压控振荡器的输出频率配置及输出到DAC的采样时钟可通过上位机中的UI界面中进行配置，当配置DAC采样时钟为1GHz时，将不使用DAC内部的PLL；
通过上位机UI对频率可调模块进行相应的配置后，用户可以得到自己所需的高速自定义接口的时钟源。
可选的，当选择采样时钟时，采样时钟为高速采样时钟，高速采样时钟通过PLL时钟模块的AUX管脚输入，此时，PLL时钟模块将与高速采样时钟相同的时钟源输入到其余各模块。当选择外部参考时钟时，外部采样时钟通过PLL时钟模块的AUX管脚输入，此时，PLL时钟模块将与外部采样时钟相同的时钟源输入到其余各模块。
优选的，所涉及FPGA模块选用Xilinx的XCKU040实现；
所涉及可选时钟缓冲模块采用CDCLVP1204实现；
所涉及PLL时钟模块选用TI的CDCE72010实现；
所涉及PLL本地参考时钟选用TCE4031035GK005008实现；
所涉及宽频带可调压控振荡器采用Si571实现；
所涉及频率可调模块使用Si5338实现；
所涉及DAC使用DAC5682Z实现。
本发明的一种高速测控板卡实现方法及系统，与现有技术相比具有的有益效果是：
1)本发明可以灵活快捷稳定地给板卡中的多个DAC模块、高速自定义接口模块及FPGA模块提供时钟源，同时可以通过在上位机UI界面中进行简单的配置可以满足不同应用场景的需求；
2)本发明可稳定地为高速测控板卡各模块提供精准时钟源，同时具备灵活可变的特性，无需再次开发便可满足不同场合的应用需求，在一定程度上缩短产品的上市周期。
附图说明
附图1是本发明的连接框图。
附图中各标号信息表示：
1、FPGA模块，2、可选时钟缓冲模块，3、PLL时钟模块，4、PLL本地参考时钟，
5、本地基准时钟模块，6、宽频带可调压控振荡器，7、频率可调模块，
8、高速自定义接口模块。
具体实施方式
为使本发明的技术方案、解决的技术问题和技术效果更加清楚明白，以下结合具体实施例，对本发明的技术方案进行清楚、完整的描述。
实施例一：
结合附图1，本实施例提出一种高速测控板卡实现方法，该实现方法基于FPGA模块1、可选时钟缓冲模块2、PLL时钟模块3、PLL本地参考时钟4、本地基准时钟模块5、宽频带可调压控振荡器6、频率可调模块7，所述PLL时钟模块3包含4路DAC模块。
在本实施例中，所涉及FPGA模块1选用Xilinx的XCKU040实现；
所涉及可选时钟缓冲模块2采用CDCLVP1204实现；
所涉及PLL时钟模块3选用TI的CDCE72010实现；
所涉及PLL本地参考时钟4选用TCE4031035GK005008实现；
所涉及宽频带可调压控振荡器6采用Si571实现；
所涉及频率可调模块7使用Si5338实现；
所涉及DAC使用DAC5682Z实现。
当高速测控板卡不需要同步时，可选时钟缓冲模块2没有外部有效时钟输入，PLL时钟模块3自动选择本地基准时钟模块5作为参考时钟，与宽频带可调压控振荡器6经过不同分频电路后进入PLL时钟模块3的鉴相器，通过反馈环路的控制将两者相位进行锁定，通过配置输出所需频率时钟源用于提供DAC模块采样时钟及FPGA相对应的数据时钟。
当高速测控板卡有同步要求时，基于FPGA模块1发出的选择信号，选择外部输入采样时钟或者外部参考时钟作为可选时钟缓冲模块2的有效输入信号，同时，本地基准时钟模块5经过频率可调模块7产生高速自定义接口模块8的时钟，使得用户可以自定义通信协议实现多个测控板卡点对点通信。
在本实施例中，所涉及宽频带可调压控振荡器6的输出频率配置及输出到DAC的采样时钟可通过上位机中的UI界面中进行配置，当配置DAC采样时钟为1GHz时，将不使用DAC内部的PLL。通过上位机UI对频率可调模块7进行相应的配置后，用户可以得到自己所需的高速自定义接口的时钟源。
在本实施例中，当选择采样时钟时，采样时钟为高速采样时钟，高速采样时钟通过PLL时钟模块3的AUX管脚输入，此时，PLL时钟模块3将与高速采样时钟相同的时钟源输入到其余各模块，高速采样时钟可以有效的降低测控板卡输出波形的相位噪声，满足不同应用场合对输出波形的需求。当选择外部参考时钟时，外部采样时钟通过PLL时钟模块3的AUX管脚输入，此时，PLL时钟模块3将与外部采样时钟相同的时钟源输入到其余各模块。
实施例二：
结合附图1，本实施例提出一种高速测控板卡实现系统，其包括FPGA模块1、可选时钟缓冲模块2、PLL时钟模块3、PLL本地参考时钟4、本地基准时钟模块5、宽频带可调压控振荡器6、频率可调模块7，PLL时钟模块3包含4路DAC模块。
在本实施例中，所涉及FPGA模块1选用Xilinx的XCKU040实现；
所涉及可选时钟缓冲模块2采用CDCLVP1204实现；
所涉及PLL时钟模块3选用TI的CDCE72010实现；
所涉及PLL本地参考时钟4选用TCE4031035GK005008实现；
所涉及宽频带可调压控振荡器6采用Si571实现；
所涉及频率可调模块7使用Si5338实现；
所涉及DAC使用DAC5682Z实现。
当可选时钟缓冲模块2没有外部有效时钟输入时，PLL时钟模块3自动选择本地基准时钟模块5作为参考时钟，与宽频带可调压控振荡器6经过不同分频电路后进入PLL时钟模块3的鉴相器，通过反馈环路的控制将两者相位进行锁定，通过配置输出所需频率时钟源用于提供DAC模块采样时钟及FPGA相对应的数据时钟。
当可选时钟缓冲模块2接收到有效信号输入时，基于FPGA发出的选择信号，选择外部输入采样时钟或者外部参考时钟作为输入，同时，本地基准时钟模块5经过频率可调模块7产生高速自定义接口模块8的时钟，使得用户可以自定义通信协议实现多个测控板卡点对点通信。
在本实施例中，所涉及宽频带可调压控振荡器6的输出频率配置及输出到DAC的采样时钟可通过上位机中的UI界面中进行配置，当配置DAC采样时钟为1GHz时，将不使用DAC内部的PLL。通过上位机UI对频率可调模块7进行相应的配置后，用户可以得到自己所需的高速自定义接口的时钟源。
在本实施例中，当选择采样时钟时，采样时钟为高速采样时钟，高速采样时钟通过PLL时钟模块3的AUX管脚输入，此时，PLL时钟模块3将与高速采样时钟相同的时钟源输入到其余各模块。当选择外部参考时钟时，外部采样时钟通过PLL时钟模块3的AUX管脚输入，此时，PLL时钟模块3将与外部采样时钟相同的时钟源输入到其余各模块。
综上可知，采用本发明的一种高速测控板卡实现方法及系统，可以灵活快捷稳定地给板卡中的多个DAC模块、高速自定义接口模块8及FPGA模块1提供时钟源，同时可以通过在上位机UI界面中进行简单的配置可以满足不同应用场景的需求。
以上应用具体个例对本发明的原理及实施方式进行了详细阐述，这些实施例只是用于帮助理解本发明的核心技术内容。基于本发明的上述具体实施例，本技术领域的技术人员在不脱离本发明原理的前提下，对本发明所作出的任何改进和修饰，皆应落入本发明的专利保护范围。

Claims (7)

1.一种高速测控板卡实现方法，其特征在于,该实现方法基于FPGA模块、可选时钟缓冲模块、PLL时钟模块、PLL本地参考时钟、本地基准时钟模块、宽频带可调压控振荡器、频率可调模块，所述PLL时钟模块包含4路DAC模块；
当高速测控板卡不需要同步时，可选时钟缓冲模块没有外部有效时钟输入，PLL时钟模块自动选择本地基准时钟模块作为参考时钟，与宽频带可调压控振荡器经过不同分频电路后进入PLL时钟模块的鉴相器，通过反馈环路的控制将两者相位进行锁定，通过配置输出所需频率时钟源用于提供DAC模块采样时钟及FPGA相对应的数据时钟；
当高速测控板卡有同步要求时，基于FPGA模块发出的选择信号，(a)选择外部输入采样时钟作为可选时钟缓冲模块的有效输入信号，此时，采样时钟通过PLL时钟模块的AUX管脚输入，PLL时钟模块将与采样时钟相同的时钟源输入到其余各模块，(b)选择外部参考时钟作为可选时钟缓冲模块的有效输入信号，此时，外部采样时钟通过PLL时钟模块的AUX管脚输入，PLL时钟模块将与外部采样时钟相同的时钟源输入到其余各模块，从而实现多个测控板卡时钟同步的要求；同时，本地基准时钟模块经过频率可调模块产生高速自定义接口模块的时钟，使得用户可以自定义通信协议实现多个测控板卡点对点通信。
2.根据权利要求1所述的一种高速测控板卡实现方法，其特征在于，所述宽频带可调压控振荡器的输出频率配置及输出到DAC的采样时钟可通过上位机中的UI界面中进行配置，当配置DAC采样时钟为1GHz时，将不使用DAC内部的PLL；
通过上位机UI对频率可调模块进行相应的配置后，用户可以得到自己所需的高速自定义接口的时钟源。
3.根据权利要求1所述的一种高速测控板卡实现方法，其特征在于，所述采样时钟为高速采样时钟。
4.根据权利要求1所述的一种高速测控板卡实现方法，其特征在于，所述FPGA模块选用Xilinx的XCKU040实现；
所述可选时钟缓冲模块采用CDCLVP1204实现；
所述PLL时钟模块选用TI的CDCE72010实现；
所述PLL本地参考时钟选用TCE4031035GK005008实现；
所述宽频带可调压控振荡器采用Si571实现；
所述频率可调模块使用Si5338实现；
所述DAC使用DAC5682Z实现。
5.一种高速测控板卡实现系统，其特征在于，其包括FPGA模块、可选时钟缓冲模块、PLL时钟模块、PLL本地参考时钟、本地基准时钟模块、宽频带可调压控振荡器、频率可调模块，所述PLL时钟模块包含4路DAC模块；
当可选时钟缓冲模块没有外部有效时钟输入时，PLL时钟模块自动选择本地基准时钟模块作为参考时钟，与宽频带可调压控振荡器经过不同分频电路后进入PLL时钟模块的鉴相器，通过反馈环路的控制将两者相位进行锁定，通过配置输出所需频率时钟源用于提供DAC模块采样时钟及FPGA相对应的数据时钟；
当可选时钟缓冲模块接收到有效信号输入时，基于FPGA发出的选择信号，(a)选择外部输入采样时钟作为可选时钟缓冲模块的有效输入信号，此时，采样时钟通过PLL时钟模块的AUX管脚输入，PLL时钟模块将与采样时钟相同的时钟源输入到其余各模块，(b)选择外部参考时钟作为可选时钟缓冲模块的有效输入信号，此时，外部采样时钟通过PLL时钟模块的AUX管脚输入，PLL时钟模块将与外部采样时钟相同的时钟源输入到其余各模块，从而实现多个测控板卡时钟同步的要求；同时，本地基准时钟模块经过频率可调模块产生高速自定义接口模块的时钟，使得用户可以自定义通信协议实现多个测控板卡点对点通信。
6.根据权利要求5所述的一种高速测控板卡实现系统，其特征在于，所述宽频带可调压控振荡器的输出频率配置及输出到DAC的采样时钟可通过上位机中的UI界面中进行配置，当配置DAC采样时钟为1GHz时，将不使用DAC内部的PLL；
通过上位机UI对频率可调模块进行相应的配置后，用户可以得到自己所需的高速自定义接口的时钟源。
7.根据权利要求5所述的一种高速测控板卡实现系统，其特征在于，所述FPGA模块选用Xilinx的XCKU040实现；
所述可选时钟缓冲模块采用CDCLVP1204实现；
所述PLL时钟模块选用TI的CDCE72010实现；
所述PLL本地参考时钟选用TCE4031035GK005008实现；
所述宽频带可调压控振荡器采用Si571实现；
所述频率可调模块使用Si5338实现；
所述DAC使用DAC5682Z实现。
CN201911226360.2A 2019-12-04 2019-12-04 一种高速测控板卡实现方法及系统 Active CN111090251B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911226360.2A CN111090251B (zh) 2019-12-04 2019-12-04 一种高速测控板卡实现方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911226360.2A CN111090251B (zh) 2019-12-04 2019-12-04 一种高速测控板卡实现方法及系统

Publications (2)

Publication Number Publication Date
CN111090251A CN111090251A (zh) 2020-05-01
CN111090251B true CN111090251B (zh) 2021-06-01

Family

ID=70394078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911226360.2A Active CN111090251B (zh) 2019-12-04 2019-12-04 一种高速测控板卡实现方法及系统

Country Status (1)

Country Link
CN (1) CN111090251B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111781878A (zh) * 2020-07-15 2020-10-16 济南浪潮高新科技投资发展有限公司 一种基于网络接口的测控板卡的实现方法
CN114660979B (zh) * 2022-05-25 2022-08-09 南京宏泰半导体科技有限公司 一种多通道共享带宽的任意信号发生与采集装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102739202A (zh) * 2012-07-06 2012-10-17 电子科技大学 一种可级联的多通道dds信号发生器
CN103023507A (zh) * 2012-12-06 2013-04-03 北京航天测控技术有限公司 Dac的采样时钟生成方法及装置
US8773291B2 (en) * 2012-02-13 2014-07-08 Intel Corporation Audio receiver and sample rate converter without PLL or clock recovery
CN104980156A (zh) * 2015-05-21 2015-10-14 熊猫电子集团有限公司 基于fpga的高速adc同步采集系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8773291B2 (en) * 2012-02-13 2014-07-08 Intel Corporation Audio receiver and sample rate converter without PLL or clock recovery
CN102739202A (zh) * 2012-07-06 2012-10-17 电子科技大学 一种可级联的多通道dds信号发生器
CN103023507A (zh) * 2012-12-06 2013-04-03 北京航天测控技术有限公司 Dac的采样时钟生成方法及装置
CN104980156A (zh) * 2015-05-21 2015-10-14 熊猫电子集团有限公司 基于fpga的高速adc同步采集系统

Also Published As

Publication number Publication date
CN111090251A (zh) 2020-05-01

Similar Documents

Publication Publication Date Title
US9521636B2 (en) Synchronization circuitry, common public radio interface enable device, and a method of synchronizing a synchronized clock signal of a second transceiver to a clock of a first transceiver
CN103427835B (zh) 频率调制器
CN111090251B (zh) 一种高速测控板卡实现方法及系统
CN113132077B (zh) 一种时钟同步系统、信号同步的控制方法以及存储介质
JP4474532B2 (ja) 信号発生システム
Liu et al. Design and FPGA implementation of high-speed, fixed-latency serial transceivers
CN115543016B (zh) 一种时钟架构及处理模组
Liu et al. Precisely synchronous and cascadable multi-channel arbitrary waveform generator
Cong et al. A 10-Gb/s 16: 1 multiplexer and 10-GHz clock synthesizer in 0.25-/spl mu/m SiGe BiCMOS
RU2746933C2 (ru) Высокоскоростной маломощный цифроаналоговый преобразователь с повышением частоты
CN115220526A (zh) 分数分频的系统及方法
CN212460415U (zh) 多时钟域的数字测试电路、数字集成电路测试系统
US8929467B1 (en) Circuits and methods for one-wire communication bus of using pulse-edge for clock and pulse-duty-cycle for data
CN111913522A (zh) 多时钟域的数字测试电路、数字集成电路测试系统
US11196534B1 (en) Apparatus and methods for low power clock generation in multi-channel high speed devices
Li Design and Implementation of DDS Signal Generator Based on FPGA
US7471753B2 (en) Serializer clock synthesizer
JP2007053685A (ja) 半導体集積回路装置
CN215867554U (zh) 一种任意波形发生器底板
JP7384543B2 (ja) クロック同期システム、信号同期制御方法、記憶媒体及びコンピュータプログラム
US8310383B2 (en) Generating a jittered digital signal using a serializer device
WO2022119909A1 (en) Apparatus and methods for low power clock generation in multi-channel high speed devices
US9041432B2 (en) Clock multiplexing and repeater network
Raptakis et al. Laboratory jitter removal circuit for single-bit all-digital frequency synthesis
JP4156529B2 (ja) 選択可能なクロッキング・アーキテクチャ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210512

Address after: No.1036, Langchao Road, hi tech Zone, Jinan City, Shandong Province 251000

Applicant after: INSPUR GROUP Co.,Ltd.

Address before: North 6th floor, S05 building, Langchao Science Park, 1036 Langchao Road, hi tech Zone, Jinan City, Shandong Province, 250100

Applicant before: SHANDONG INSPUR ARTIFICIAL INTELLIGENCE RESEARCH INSTITUTE Co.,Ltd.

GR01 Patent grant
GR01 Patent grant