JP4474532B2 - 信号発生システム - Google Patents
信号発生システム Download PDFInfo
- Publication number
- JP4474532B2 JP4474532B2 JP2007337324A JP2007337324A JP4474532B2 JP 4474532 B2 JP4474532 B2 JP 4474532B2 JP 2007337324 A JP2007337324 A JP 2007337324A JP 2007337324 A JP2007337324 A JP 2007337324A JP 4474532 B2 JP4474532 B2 JP 4474532B2
- Authority
- JP
- Japan
- Prior art keywords
- signal generator
- signal
- clock
- sampling clock
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
92 リンク・ケーブル
100 第1信号発生装置
200 第2信号発生装置
110、210 サンプリング・クロック発振回路
114、214 サンプリング・クロック分配回路
116、216 第1サンプリング・クロック位相調整回路
118、218 第2サンプリング・クロック位相調整回路
120、220 分周回路
124、224 シーケンサ
128、228 波形メモリ
130、230 遅延回路
132、232 並直列変換回路
134、234 デジタル・アナログ変換回路
122、222 トリガ/イベント信号処理・位相遅延及びクロック位相検出回路
136、236 CPU
Claims (4)
- 周波数可変なサンプリング・クロックを供給するサンプリング・クロック供給手段と、上記サンプリング・クロックを分周して分周クロックを供給する分周手段と、データの供給順序を制御するシーケンス制御手段と、上記データを上記分周クロックに従って供給する波形記憶手段と、上記データの供給タイミングを制御するタイミング信号を上記シーケンス制御手段に供給するタイミング制御手段と、上記データを上記サンプリング・クロック単位で遅延できる遅延手段と、該遅延手段から受けた上記データを並直列変換して高速データとして上記サンプリング・クロックに従って出力する並直列変換手段と、上記各手段の制御を行う中央制御手段とを夫々有する第1及び第2信号発生装置と、
上記第1信号発生装置の上記サンプリング・クロック及び上記タイミング信号を上記第2信号発生装置に供給すると共に、上記第1及び第2信号発生装置夫々の上記中央制御手段間で情報を通信するための通信手段とを具える信号発生システムにおいて、
上記第2信号発生装置は、上記第2信号発生装置の上記サンプリング・クロック供給手段が供給する上記サンプリング・クロックの代わりとして、上記第1信号発生装置が供給する上記サンプリング・クロックを使用すると共に、上記第2信号発生装置の上記タイミング制御手段は、上記第1信号発生装置が供給する上記タイミング信号を受け、該タイミング信号を上記第2信号発生装置の上記シーケンス制御手段に供給し、
上記第1信号発生装置の上記サンプリング・クロックの周波数が変更されたときに、上記第1又は第2信号発生装置の上記中央制御手段は、上記通信手段における遅延量を上記周波数の変更後の上記サンプリング・クロックのクロック数で表した値を計算し、該クロック数で表した値に応じて上記第1信号発生装置の上記遅延手段が上記データを遅延することにより、上記第1及び第2信号発生装置で生成する上記高速データの位相関係を調整することを特徴とする信号発生システム。 - 上記第1及び第2信号発生装置が、上記分周手段に供給する上記サンプリング・クロックの位相を調整する第1サンプリング・クロック位相調整手段と、上記並直列変換手段に供給する上記サンプリング・クロックの位相を調整する第2サンプリング・クロック位相調整手段とを更に有し、
上記第1信号発生装置の上記サンプリング・クロックの周波数が変更されたときに、上記第1又は第2信号発生装置の上記中央制御手段は、上記通信手段における上記遅延量を上記周波数の変更後の上記サンプリング・クロックのクロック数及びクロック位相で表した値を計算し、上記クロック数で表した値に応じて上記第1信号発生装置の上記遅延手段が上記データを遅延すると共に、上記クロック位相で表した値に応じて上記第1又は第2信号発生装置の第1及び第2サンプリング・クロック位相調整手段が供給する上記サンプリング・クロックの位相を調整することにより、上記第1及び第2信号発生装置で生成する上記高速データの位相関係を調整することを特徴とする請求項1記載の信号発生システム。 - 上記第2信号発生装置が分周クロック位相比較手段を更に有し、上記通信手段が上記第1信号発生装置の上記分周クロックも上記第2信号発生装置に供給し、
上記分周クロック位相比較手段を用いて上記第1信号発生装置からの上記分周クロックと上記第2信号発生装置の上記分周クロックの位相を一致させた後に、上記第1又は第2信号発生装置の上記中央制御手段が、上記通信手段における遅延量を上記周波数の変更後の上記サンプリング・クロックの上記クロック数で表した値を計算することを特徴とする請求項1又は2記載の信号発生システム。 - 上記第1信号発生装置の上記サンプリング・クロックの周波数が変更されたときに、上記第1又は第2信号発生装置の上記中央制御手段は、上記通信手段における上記遅延量を上記周波数の変更後の上記サンプリング・クロックの上記クロック数で表した値を計算し、該クロック数で表した値から上記第1信号発生装置の上記分周クロックに対する上記第2信号発生装置の上記分周クロックの位相遅延量を計算し、上記分周クロックの上記位相遅延量に応じて、上記第1信号発生装置が上記第2信号発生装置に供給する上記タイミング信号の位相を遅延させることを特徴とする請求項1乃至3のいずれかに記載の信号発生システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007337324A JP4474532B2 (ja) | 2007-12-27 | 2007-12-27 | 信号発生システム |
US12/340,639 US8483341B2 (en) | 2007-12-27 | 2008-12-19 | Signal generation system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007337324A JP4474532B2 (ja) | 2007-12-27 | 2007-12-27 | 信号発生システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009159468A JP2009159468A (ja) | 2009-07-16 |
JP4474532B2 true JP4474532B2 (ja) | 2010-06-09 |
Family
ID=40797434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007337324A Expired - Fee Related JP4474532B2 (ja) | 2007-12-27 | 2007-12-27 | 信号発生システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8483341B2 (ja) |
JP (1) | JP4474532B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8878620B2 (en) * | 2012-08-24 | 2014-11-04 | Tektronix, Inc. | Phase coherent playback in and arbitrary waveform generator |
DE102015202505A1 (de) * | 2014-12-04 | 2016-06-09 | Rohde & Schwarz Gmbh & Co. Kg | Funktionsgenerator zum Bereitstellen elektrischer Signale |
DE102015212243A1 (de) | 2015-06-30 | 2017-01-05 | TRUMPF Hüttinger GmbH + Co. KG | Vorrichtung zur Erzeugung mehrerer Takt- oder Hochfrequenzsignale |
CN108732422B (zh) * | 2017-04-14 | 2020-09-29 | 奇景光电股份有限公司 | 异常频率检测方法及其电路 |
CN110989766A (zh) * | 2018-11-16 | 2020-04-10 | 苏州普源精电科技有限公司 | 一种构建任意波函数的方法和装置 |
CN110166046B (zh) * | 2019-05-20 | 2021-08-17 | 电子科技大学 | 基于相位延迟的顺序等效采样系统 |
US11042500B1 (en) * | 2019-12-19 | 2021-06-22 | Cadence Design Systems, Inc. | Systems and methods for high-speed data transfer over a communication interface |
WO2022002390A1 (en) * | 2020-07-01 | 2022-01-06 | Zurich Instruments Ag | An arbitrary waveform generator with advanced command control |
CN117311300B (zh) * | 2023-11-29 | 2024-02-13 | 西安热工研究院有限公司 | 分散控制系统动态调整采样频率的方法、装置及电子设备 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5521949A (en) * | 1992-05-29 | 1996-05-28 | At&T Corp. | Synchronization scheme for digital communications systems transporting data at a customer-controlled rate |
US6807509B2 (en) * | 2001-12-11 | 2004-10-19 | International Business Machines Corporation | Method and systems to measure propagation delay in semiconductor chips |
US7289587B2 (en) * | 2004-04-22 | 2007-10-30 | Hewlett-Packard Development Company, L.P. | Repeatability over communication links |
US7533285B2 (en) * | 2004-04-22 | 2009-05-12 | Hewlett-Packard Development Company, L.P. | Synchronizing link delay measurement over serial links |
US20060222125A1 (en) * | 2005-03-31 | 2006-10-05 | Edwards John W Jr | Systems and methods for maintaining synchronicity during signal transmission |
US7477712B2 (en) * | 2005-04-29 | 2009-01-13 | Hewlett-Packard Development Company, L.P. | Adaptable data path for synchronous data transfer between clock domains |
JP4192229B2 (ja) | 2006-04-21 | 2008-12-10 | テクトロニクス・インターナショナル・セールス・ゲーエムベーハー | データ発生装置 |
US7890684B2 (en) * | 2006-08-31 | 2011-02-15 | Standard Microsystems Corporation | Two-cycle return path clocking |
-
2007
- 2007-12-27 JP JP2007337324A patent/JP4474532B2/ja not_active Expired - Fee Related
-
2008
- 2008-12-19 US US12/340,639 patent/US8483341B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20090167375A1 (en) | 2009-07-02 |
US8483341B2 (en) | 2013-07-09 |
JP2009159468A (ja) | 2009-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4474532B2 (ja) | 信号発生システム | |
JP2008011189A (ja) | タイム・インターリーブa/d変換装置 | |
JP4893052B2 (ja) | レシーバ回路及びレシーバ回路試験方法 | |
KR100533915B1 (ko) | 클럭 신호의 연속성을 보장하는 클럭 신호 선택 장치 및방법 | |
CN105144587A (zh) | 高效时间交织模数转换器 | |
JP4279489B2 (ja) | タイミング発生器、及び試験装置 | |
US11349491B2 (en) | Time-interleaved sampling circuits with randomized skipping | |
US7151399B2 (en) | System and method for generating multiple clock signals | |
JP2016052125A (ja) | 複数任意波形発生装置の同期システム、マルチawgシステム同期方法及び複数装置同期方法 | |
JP2001148690A (ja) | クロック発生装置 | |
CN111090251B (zh) | 一种高速测控板卡实现方法及系统 | |
JP4192229B2 (ja) | データ発生装置 | |
CN116032252A (zh) | 一种数模接口时序控制电路 | |
TWI473432B (zh) | 多相位時脈除頻器 | |
CN107800429B (zh) | 一种具有外触发同步功能的信号发生器及信号产生方法 | |
JP4198068B2 (ja) | デジタル周波数変換のための方法および装置 | |
JP5338185B2 (ja) | 音響信号処理装置 | |
JP2008147922A (ja) | A/d変換装置 | |
CN116506059B (zh) | 一种时钟同步方法及时钟同步电路 | |
Xing et al. | Synchronization method of multiple multiplexed DACs | |
KR100376731B1 (ko) | 서로 다른 버스 폭을 가지는 장치 사이의 데이터 정합방법 및 장치 | |
JP2011217102A (ja) | 受信装置 | |
JP2013175832A (ja) | 画像処理装置、信号伝達回路及び半導体集積回路 | |
JP2001127618A (ja) | クロック信号発生回路 | |
JP2003029964A (ja) | 乱数発生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20090717 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100209 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4474532 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |