CN116506059B - 一种时钟同步方法及时钟同步电路 - Google Patents

Abstract

本发明公开一种时钟同步方法及时钟同步电路。本发明实施例提供的时钟同步方法，包括获取主时钟信号和脉冲时钟信号；将所述主时钟信号分频以得到多路相位分频时钟信号；获取主时钟信号与所述脉冲时钟信号之间的相位关系数值；根据所述相位关系数值选取所述多路相位分频时钟信号中的一路相位分频时钟信号对所述脉冲时钟信号进行采样以获得中间脉冲时钟信号；对所述中间脉冲时钟信号进行处理以获得复位脉冲时钟信号。其中，所述复位脉冲时钟信号与所述多路相位分频时钟信号处于同一时钟域。本发明实施例的技术方案实现了提高时钟信号的同步精度，解决现有同步方法同步精度较低的问题。

Description

一种时钟同步方法及时钟同步电路

技术领域

本发明涉及时钟同步电路技术领域，尤其涉及一种时钟同步方法及时钟同步电路。

背景技术

时钟同步电路应用于多种工作系统中，用于保证一个系统中各个部件按照规定的时序协同工作，完成复杂的功能。现有的时钟同步方法，通常具有较大的误差，存在同步精度较低，影响系统工作效率的问题。

发明内容

本发明提供了一种时钟同步方法及时钟同步电路，以解决现有的时钟同步方法误差较大，精度较低，进而影响系统工作效率的问题。

根据本发明的一方面，提供了一种时钟同步方法，包括：

获取主时钟信号和脉冲时钟信号；

将所述主时钟信号分频以得到多路相位分频时钟信号；

通过所述多路相位分频时钟信号获取所述主时钟信号与所述脉冲时钟信号之间的相位关系数值；

根据所述相位关系数值选取所述多路相位分频时钟信号中的一路相位分频时钟信号对所述脉冲时钟信号进行采样以获得中间脉冲时钟信号；

对所述中间脉冲时钟信号进行处理以获得复位脉冲时钟信号；

其中，所述复位脉冲时钟信号与所述多路相位分频时钟信号处于同一时钟域。

可选的，所述通过所述多路相位分频时钟信号获取所述主时钟信号与所述脉冲时钟信号之间的相位关系数值，包括：

控制所述多路相位分频时钟信号通过边沿采样电路对所述脉冲时钟信号进行采样，并根据采样结果确定所述相位关系数值。

可选的，在所述控制所述多路相位分频时钟信号通过边沿采样电路对所述脉冲时钟信号进行采样，并根据采样结果确定所述相位关系数值之后，还包括：

根据所述相位关系数值，对所述脉冲时钟信号进行延时处理；

再次控制所述多路相位分频时钟信号通过所述边沿采样电路对所述脉冲时钟信号进行采样，并根据采样结果确定所述相位关系数值。

可选的，所述根据所述相位关系数值，对所述脉冲时钟信号进行延时处理，包括：

根据所述相位关系数值，设置可变延迟器的延迟参数；

通过所述可变延迟器对所述脉冲时钟信号进行延时处理。

可选的，所述对所述中间脉冲时钟信号进行处理以获得复位脉冲时钟信号，包括：

对所述中间脉冲时钟信号进行打拍处理，使所述中间脉冲时钟信号与所述多路相位分频时钟信号处于同一时钟域以获得所述复位脉冲时钟信号。

可选的，在所述对所述中间脉冲时钟信号进行处理以获得复位脉冲时钟信号之后，还包括：

所述多路相位分频时钟信号通过相位时钟产生电路生成多路相位时钟信号；

对所述复位脉冲时钟信号进行处理以得到多路所述复位脉冲时钟信号，通过多路所述复位脉冲时钟信号对所述多路相位时钟信号进行复位。

可选的，在所述对所述中间脉冲时钟信号进行处理以获得复位脉冲时钟信号之后，还包括：

对所述复位脉冲时钟信号进行处理以得到伪随机码复位信号；其中，所述伪随机码复位信号用于复位伪随机码产生模块。

第二方面，本发明实施例提供一种时钟同步电路，包括：时钟发生器、分频器、相位时钟产生电路和复位脉冲产生电路；所述时钟发生器与所述分频器和所述复位脉冲产生电路连接，用于获取主时钟信号和脉冲时钟信号；

所述分频器连接于所述时钟发生器和所述相位时钟产生电路之间，所述分频器用于对所述主时钟信号进行分频处理以得到多路相位分频时钟信号；

所述相位时钟产生电路用于根据所述多路相位分频时钟信号生成多路相位时钟信号；

所述复位脉冲产生电路连接于所述时钟发生器和所述相位时钟产生电路之间，所述复位脉冲产生电路用于根据所述多路相位分频时钟信号对所述脉冲时钟信号进行采样，并根据采样结果确定所述相位关系数值。

可选的，所述复位脉冲产生电路，包括；

边沿采样电路，所述边沿采样电路连接于所述时钟发生器和所述相位时钟产生电路之间，用于根据所述多路相位分频时钟信号对所述脉冲时钟信号进行采样。

可选的，所述同步电路还包括：

可变延时器，所述可变延时器连接于所述时钟发生器和所述复位脉冲产生电路之间，用于对所述脉冲时钟信号进行延时处理。

本发明实施例的时钟同步方法，获取主时钟信号和脉冲时钟信号，将主时钟信号分频以得到多路相位分频时钟信号。获取多路相位分频时钟信号与脉冲时钟信号之间的相位关系数值。根据相位关系数值选取多路相位分频时钟信号中的一路相位分频时钟信号对脉冲时钟信号进行采样以获得中间脉冲时钟信号。通过对中间脉冲时钟信号进行处理以获得复位脉冲时钟信号，复位脉冲时钟信号与多路相位分频时钟信号处于同一时钟域。实现了提高时钟信号的同步精度，减小同步误差，提高了系统的工作效率。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获取其他的附图。

图1是本发明实施例提供的一种时钟同步方法流程图；

图2是本发明实施例提供的另一种时钟同步方法流程图；

图3是本发明实施例提供的又一种时钟同步方法流程图；

图4是本发明实施例提供的又一种时钟同步方法流程图；

图5是本发明实施例提供的又一种时钟同步方法流程图；

图6是本发明实施例提供的又一种时钟同步方法流程图；

图7是本发明实施例提供的又一种时钟同步方法流程图；

图8是本发明实施例提供的一种时钟同步电路的结构示意图；

图9是本发明实施例提供的一种信号波形图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获取的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

图1是本发明实施例提供的一种时钟同步方法流程图。参见图1，本发明实施例提供的时钟同步方法，包括：

S101、获取主时钟信号和脉冲时钟信号。

具体的，首先通过时钟发生器获取主时钟信号和脉冲时钟信号，且主时钟信号和脉冲时钟信号为同源时钟信号。主时钟信号在经过后续的电路后会产生多种信号，如采保时钟信号、ADC时钟信号等。通过对脉冲时钟信号进行处理，可以复位主时钟信号产生的ADC时钟信号等信号，使其达到同步。

S102、将所述主时钟信号分频以得到多路相位分频时钟信号。

具体的，通过分频器对时钟发生器生成的主时钟信号进行分频，以获得多路相位分频时钟信号。多路相位分频时钟信号可以输入后续电路，产生如采保时钟信号、ADC时钟信号等多种信号。多路相位分频时钟信号之间有固定的相位差，分频器可以是2分频器、4分频器等。示例性的，将32GHz的时钟信号输入2分频器，分频后可以得到四路相隔90°的16GHz时钟信号。

为了更好的获得多路相位分频时钟信号，还可以对分频器进行复位处理。示例性的，对二分频器进行复位处理使其固定输出某一分频状态的信号，即多路相位分频时钟信号中的一路。

S103、通过所述多路相位分频时钟信号获取主时钟信号与所述脉冲时钟信号之间的相位关系数值。

具体的，相位关系数值（Measure_rslt值，MEAS值）可以体现主时钟信号与脉冲时钟信号之间的相位关系，采用多路相位分频时钟信号对脉冲时钟信号进行采样可以获得主时钟信号与脉冲时钟信号之间的相位关系数值。

S104、根据所述相位关系数值选取所述多路相位分频时钟信号中的一路相位分频时钟信号对所述脉冲时钟信号进行采样以获得中间脉冲时钟信号。

具体的，控制单元获取相位关系数值，并根据相位关系数值确定多路相位分频时钟信号与脉冲时钟信号之间的相位关系。再根据相位关系，控制单元发出指令控制EDGE选择电路选择多路相位分频时钟信号中的一路相位分频时钟信号对脉冲时钟信号进行采样，可以得到中间脉冲时钟信号。示例性的，若多路相位分频时钟信号与脉冲时钟信号之间的相位关系为相差90°，即脉冲时钟信号延迟了90°，则选用第二路相位分频时钟信号对脉冲时钟信号进行采样。示例性的，控制单元可以是逻辑单元、控制逻辑电路和FPGA等，控制方式可以是上位机通过SPI读取MEAS值等。

S105、对所述中间脉冲时钟信号进行处理以获得复位脉冲时钟信号。

其中，所述复位脉冲时钟信号与所述多路相位分频时钟信号处于同一时钟域。

具体的，通过复位脉冲产生电路对中间脉冲时钟信号进行处理，可以得到复位脉冲时钟信号，且复位脉冲时钟信号与多路相位分频时钟信号处于同一时钟域，使得复位脉冲时钟信号可以对根据多路相位分频时钟信号生成的ADC时钟信号等信号进行复位，使其达到同步。

示例性的，时钟发生器产生主时钟信号和脉冲时钟信号后，分频器对时钟发生器生成的主时钟信号进行分频，得到多路相位分频时钟信号。通过多路相位分频时钟信号对脉冲时钟信号进行采样，得到多路相位分频时钟信号与脉冲时钟信号之间的相位关系数值。控制单元根据相位关系数值，发出指令控制EDGE选择电路选取一路相位分频时钟信号对脉冲时钟信号进行采样，得到中间脉冲时钟信号。再通过复位脉冲产生电路对中间脉冲时钟信号进行处理，得到复位脉冲时钟信号。由于复位脉冲时钟信号与多路相位分频时钟信号处于同一时钟域，使得复位脉冲时钟信号可以对根据多路相位分频时钟信号生成的ADC时钟信号等信号进行复位，使其达到同步。本实施例提供的时钟同步方法实现了提高时钟信号的同步精度，减小同步误差，提高了系统的工作效率。

可选的，图2是本发明实施例提供的另一种时钟同步方法流程图。在上述实施例的基础上，参见图2，本发明实施例提供的时钟同步方法，包括：

S101、获取主时钟信号和脉冲时钟信号。

S102、将所述主时钟信号分频以得到多路相位分频时钟信号。

S201、控制所述多路相位分频时钟信号通过边沿采样电路对所述脉冲时钟信号进行采样，并根据采样结果确定所述相位关系数值。

具体的，多路相位分频时钟信号通过边沿采样电路对脉冲时钟信号进行采样，可以得到多路相位分频时钟信号与脉冲时钟信号之间的相位关系数值，进而确定多路相位分频时钟信号与脉冲时钟信号之间的相位关系。

S104、根据所述相位关系数值选取所述多路相位分频时钟信号中的一路相位分频时钟信号对所述脉冲时钟信号进行采样以获得中间脉冲时钟信号。

S105、对所述中间脉冲时钟信号进行处理以获得复位脉冲时钟信号。

可选的，图3是本发明实施例提供的又一种时钟同步方法流程图。在上述实施例的基础上，参见图3，本发明实施例提供的时钟同步方法，包括：

S101、获取主时钟信号和脉冲时钟信号。

S102、将所述主时钟信号分频以得到多路相位分频时钟信号。

S201、控制所述多路相位分频时钟信号通过边沿采样电路对所述脉冲时钟信号进行采样，并根据采样结果确定所述相位关系数值。

S301、根据所述相位关系数值，对所述脉冲时钟信号进行延时处理。

具体的，多路相位分频时钟信号与脉冲时钟信号之间的相位关系数值确定后，可以对脉冲时钟信号进行延时处理，使得脉冲时钟信号与主时钟信号之间的相位关系确定。

S302、再次控制所述多路相位分频时钟信号通过所述边沿采样电路对所述脉冲时钟信号进行采样，并根据采样结果确定所述相位关系数值。

具体的，对脉冲时钟信号进行延时处理后脉冲时钟信号与主时钟信号之间的相位关系确定，此时多路相位分频时钟信号通过边沿采样电路对脉冲时钟信号进行采样可以得到固定的相位关系值。这样设置可以无需每次同步都重新计算相位关系值，提高同步电路的工作效率。

S104、根据所述相位关系数值选取所述多路相位分频时钟信号中的一路相位分频时钟信号对所述脉冲时钟信号进行采样以获得中间脉冲时钟信号。

S105、对所述中间脉冲时钟信号进行处理以获得复位脉冲时钟信号。

可选的，图4是本发明实施例提供的又一种时钟同步方法流程图。在上述实施例的基础上，参见图4，本发明实施例提供的时钟同步方法，包括：

S101、获取主时钟信号和脉冲时钟信号。

S102、将所述主时钟信号分频以得到多路相位分频时钟信号。

S201、控制所述多路相位分频时钟信号通过边沿采样电路对所述脉冲时钟信号进行采样，并根据采样结果确定所述相位关系数值。

S401、根据所述相位关系数值，设置可变延迟器的延迟参数。

具体的，根据已经获得的相位关系数值，对可变延迟器的延迟参数进行设置，经过可变延迟器延迟后脉冲时钟信号与主时钟信号之间的相位关系确定，进而相位关系数值确定。

S402、通过所述可变延迟器对所述脉冲时钟信号进行延时处理。

具体的，将设置好延迟参数的可变延迟器设置在时钟同步电路中，可以实现可变延迟器对所述脉冲时钟信号进行延时处理。示例性的，可变延迟器可以采用开关内插方式、单极可变延迟器串联或多级可变延迟器串联等方式设置在时钟同步电路中。

S302、再次控制所述多路相位分频时钟信号通过所述边沿采样电路对所述脉冲时钟信号进行采样，并根据采样结果确定所述相位关系数值。

S104、根据所述相位关系数值选取所述多路相位分频时钟信号中的一路相位分频时钟信号对所述脉冲时钟信号进行采样以获得中间脉冲时钟信号。

S105、对所述中间脉冲时钟信号进行处理以获得复位脉冲时钟信号。

可选的，图5是本发明实施例提供的又一种时钟同步方法流程图。在上述实施例的基础上，参见图5，本发明实施例提供的时钟同步方法，包括：

S101、获取主时钟信号和脉冲时钟信号。

S102、将所述主时钟信号分频以得到多路相位分频时钟信号。

S103、通过所述多路相位分频时钟信号获取所述主时钟信号与所述脉冲时钟信号之间的相位关系数值。

S104、根据所述相位关系数值选取所述多路相位分频时钟信号中的一路相位分频时钟信号对所述脉冲时钟信号进行采样以获得中间脉冲时钟信号。

S501、对所述中间脉冲时钟信号进行打拍处理，使所述中间脉冲时钟信号与所述多路相位分频时钟信号处于同一时钟域以获得所述复位脉冲时钟信号。

具体的，由于中间时间脉冲与多路相位分频时钟信号处于不同的时钟域，需要通过复位脉冲产生电路对中间脉冲时钟信号进行重采样，将其打拍到多路相位分频时钟信号所处的时钟域，以得到复位脉冲时钟信号。

可选的，图6是本发明实施例提供的又一种时钟同步方法流程图。在上述实施例的基础上，参见图6，本发明实施例提供的时钟同步方法，包括：

S101、获取主时钟信号和脉冲时钟信号。

S102、将所述主时钟信号分频以得到多路相位分频时钟信号。

S103、通过所述多路相位分频时钟信号获取所述主时钟信号与所述脉冲时钟信号之间的相位关系数值。

S104、根据所述相位关系数值选取所述多路相位分频时钟信号中的一路相位分频时钟信号对所述脉冲时钟信号进行采样以获得中间脉冲时钟信号。

S105、对所述中间脉冲时钟信号进行处理以获得复位脉冲时钟信号。

S601、所述多路相位分频时钟信号通过相位时钟产生电路生成多路相位时钟信号。

具体的，将多路相位分频时钟信号输入相位时钟产生电路可以生成多路相位时钟信号。示例性的，相位时钟信号可以是ADC信号或DAC信号等。

S602、对所述复位脉冲时钟信号进行处理以得到多路所述复位脉冲时钟信号，通过多路所述复位脉冲时钟信号对所述多路相位时钟信号进行复位。

具体的，一路复位脉冲时钟信号只能复位一路相位分频时钟信号，通过相位时钟产生电路对复位脉冲时钟信号进行处理，可以得到多路复位脉冲时钟信号。多路复位脉冲时钟信号用于复位多路相位分频时钟信号生成的多路相位时钟信号，使多路相位时钟信号复位到初始状态，进而使其达到同步。

可选的，图7是本发明实施例提供的又一种时钟同步方法流程图。在上述实施例的基础上，参见图7，本发明实施例提供的时钟同步方法，包括：

S101、获取主时钟信号和脉冲时钟信号。

S102、将所述主时钟信号分频以得到多路相位分频时钟信号。

S103、通过所述多路相位分频时钟信号获取所述主时钟信号与所述脉冲时钟信号之间的相位关系数值。

S104、根据所述相位关系数值选取所述多路相位分频时钟信号中的一路相位分频时钟信号对所述脉冲时钟信号进行采样以获得中间脉冲时钟信号。

S105、对所述中间脉冲时钟信号进行处理以获得复位脉冲时钟信号。

S701、对所述复位脉冲时钟信号进行处理以得到伪随机码复位信号。其中，所述伪随机码复位信号用于复位伪随机码产生模块。

具体的，通过相位时钟产生电路对复位脉冲时钟信号进行处理还可以得到伪随机码复位信号，伪随机码复位信号用于复位时钟同步电路中的伪随机码产生模块，即PRBS（Pseudo-Random Binary Sequence，伪随机二进制序列）模块，进而实现相位时钟信号的确定性延迟功能。

可选的，图8是本发明实施例提供的一种时钟同步电路的结构示意图。在上述实施例的基础上，参见图8，本发明实施例提供的时钟同步电路，包括：时钟发生器10、分频器20、相位时钟产生电路30和复位脉冲产生电路40。时钟发生器10与分频器20和复位脉冲产生电路40连接，用于获取主时钟信号和脉冲时钟信号。分频器20连接于时钟发生器10和相位时钟产生电路30之间，分频器20用于对主时钟信号进行分频处理以得到多路相位分频时钟信号。相位时钟产生电路30用于根据多路相位分频时钟信号生成多路相位时钟信号。复位脉冲产生电路40连接于时钟发生器10和相位时钟产生电路30之间，复位脉冲产生电路40用于根据多路相位分频时钟信号对脉冲时钟信号进行采样，并根据采样结果确定相位关系数值。

一种可选的实施方式，图9是本发明实施例提供的一种信号波形图。结合图8和图9，本实施例提供的时钟同步电路，通过时钟发生器10获取主时钟信号MAIN和脉冲时钟信号a，分频器20对主时钟信号MAIN进行分频处理以得到多路相位分频时钟信号CP0、CP90、CP180和CP270，并将多路相位分频时钟信号输出至相位时钟产生电路30和复位脉冲产生电路40。相位时钟产生电路30根据多路相位分频时钟信号生成多路相位时钟信号，复位脉冲产生电路40根据多路相位分频时钟信号对脉冲时钟信号进行采样，并根据采样结果确定相位关系数值。复位脉冲产生电路40根据所述相位关系数值选取多路相位分频时钟信号中的一路相位分频时钟信号CP90对脉冲时钟信号进行采样以获得中间脉冲时钟信号，并对中间脉冲时钟信号进行打拍以获得复位脉冲时钟信号。复位脉冲时钟信号经过相位时钟产生电路30处理，得到多路复位脉冲时钟信号，复位多路相位分频时钟信号生成的多路相位时钟信号，使其达到同步。

相位时钟产生电路30还可以对复位脉冲时钟信号进行处理以得到伪随机码复位信号，伪随机码复位信号用于复位时钟同步电路中的伪随机码产生模块，进而实现相位时钟信号的确定性延迟功能。本实施例提供的时钟同步电路实现了提高时钟信号的同步精度，减小同步误差，提高了系统的工作效率。

可选的，在上述实施例的基础上，继续参见图8，复位脉冲产生电路40包括边沿采样电路41，边沿采样电路41连接于时钟发生器10和相位时钟产生电路30之间，用于根据多路相位分频时钟信号对脉冲时钟信号进行采样。具有上述任意实施例提出的时钟同步方法的有益效果，在此不再赘述。

可选的，在上述实施例的基础上，继续参见图8，同步电路还包括可变延时器50，可变延时器50连接于时钟发生器10和复位脉冲产生电路40之间，用于对脉冲时钟信号进行延时处理。具有上述任意实施例提出的时钟同步方法的有益效果，在此不再赘述。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种时钟同步方法，其特征在于，所述时钟同步方法，包括：

获取主时钟信号和脉冲时钟信号；

将所述主时钟信号分频以得到多路相位分频时钟信号；

通过所述多路相位分频时钟信号获取所述主时钟信号与所述脉冲时钟信号之间的相位关系数值；

根据所述相位关系数值选取所述多路相位分频时钟信号中的一路相位分频时钟信号对所述脉冲时钟信号进行采样以获得中间脉冲时钟信号；

对所述中间脉冲时钟信号进行处理以获得复位脉冲时钟信号；

其中，所述复位脉冲时钟信号与所述多路相位分频时钟信号处于同一时钟域。

2.根据权利要求1所述的时钟同步方法，其特征在于，所述通过所述多路相位分频时钟信号获取所述主时钟信号与所述脉冲时钟信号之间的相位关系数值，包括：

控制所述多路相位分频时钟信号通过边沿采样电路对所述脉冲时钟信号进行采样，并根据采样结果确定所述相位关系数值。

3.根据权利要求2所述的时钟同步方法，其特征在于，在所述控制所述多路相位分频时钟信号通过边沿采样电路对所述脉冲时钟信号进行采样，并根据采样结果确定所述相位关系数值之后，还包括：

根据所述相位关系数值，对所述脉冲时钟信号进行延时处理；

再次控制所述多路相位分频时钟信号通过所述边沿采样电路对所述脉冲时钟信号进行采样，并根据采样结果确定所述相位关系数值。

4.根据权利要求3所述的时钟同步方法，其特征在于，所述根据所述相位关系数值，对所述脉冲时钟信号进行延时处理，包括：

根据所述相位关系数值，设置可变延迟器的延迟参数；

通过所述可变延迟器对所述脉冲时钟信号进行延时处理。

5.根据权利要求1所述的时钟同步方法，其特征在于，所述对所述中间脉冲时钟信号进行处理以获得复位脉冲时钟信号，包括：

对所述中间脉冲时钟信号进行打拍处理，使所述中间脉冲时钟信号与所述多路相位分频时钟信号处于同一时钟域以获得所述复位脉冲时钟信号。

6.根据权利要求1所述的时钟同步方法，其特征在于，在所述对所述中间脉冲时钟信号进行处理以获得复位脉冲时钟信号之后，还包括：

所述多路相位分频时钟信号通过相位时钟产生电路生成多路相位时钟信号；

对所述复位脉冲时钟信号进行处理以得到多路所述复位脉冲时钟信号，通过多路所述复位脉冲时钟信号对所述多路相位时钟信号进行复位。

7.根据权利要求1所述的时钟同步方法，其特征在于，在所述对所述中间脉冲时钟信号进行处理以获得复位脉冲时钟信号之后，还包括：

对所述复位脉冲时钟信号进行处理以得到伪随机码复位信号；其中，所述伪随机码复位信号用于复位伪随机码产生模块。

8.一种时钟同步电路，其特征在于，包括：

时钟发生器、分频器、相位时钟产生电路和复位脉冲产生电路；所述时钟发生器与所述分频器和所述复位脉冲产生电路连接，用于获取主时钟信号和脉冲时钟信号；

所述分频器连接于所述时钟发生器和所述相位时钟产生电路之间，所述分频器用于对所述主时钟信号进行分频处理以得到多路相位分频时钟信号；

所述相位时钟产生电路用于根据所述多路相位分频时钟信号生成多路相位时钟信号；

所述复位脉冲产生电路连接于所述时钟发生器和所述相位时钟产生电路之间，所述复位脉冲产生电路用于根据所述多路相位分频时钟信号对所述脉冲时钟信号进行采样，并根据采样结果确定相位关系数值；

所述相位时钟产生电路还用于根据所述相位关系数值选取所述多路相位分频时钟信号中的一路相位分频时钟信号对所述脉冲时钟信号进行采样以获得中间脉冲时钟信号；

所述相位时钟产生电路还用于对所述中间脉冲时钟信号进行处理以获得复位脉冲时钟信号。

9.根据权利要求8所述的时钟同步电路，其特征在于，所述复位脉冲产生电路，包括；

边沿采样电路，所述边沿采样电路连接于所述时钟发生器和所述相位时钟产生电路之间，用于根据所述多路相位分频时钟信号对所述脉冲时钟信号进行采样。

10.根据权利要求8所述的时钟同步电路，其特征在于，所述同步电路还包括：

可变延时器，所述可变延时器连接于所述时钟发生器和所述复位脉冲产生电路之间，用于对所述脉冲时钟信号进行延时处理。