CN116132011A - 时钟同步系统及方法 - Google Patents

Abstract

本发明提供了一种时钟同步系统及方法，上述时钟同步系统包括：脉冲产生模块，用于接收输入的第一信号，对第一信号进行采样处理，得到第二信号，根据第二信号产生脉冲信号；压控振荡器，用于向输出分频器模块、脉冲产生模块以及同步输出模块输出第一输出时钟；输出分频器模块，用于对第一输出时钟进行分频，并根据脉冲信号对分频后的时钟进行同步，得到第二输出时钟；同步输出模块，用于接收压控振荡器输出的第一输出时钟、输出分频器模块输出的第二输出时钟、第一信号和脉冲产生模块输入的脉冲信号，根据第一输出时钟、第二输出时钟、脉冲信号对第一信号进行同步处理，得到第三信号。

Description

时钟同步系统及方法

技术领域

本发明主要涉及通信领域，具体而言，涉及一种时钟同步系统及方法。

背景技术

数模/模数转换器技术日益成熟，半导体公司的模数转换器和数模转换器的采样速率比十年前的产品快了几个数量级。例如，2005年，世界上速度最快的12位分辨率数模/模数转换器采样速率为250MS/s；而到了2018年，12位数模/模数转换器的采样率已经达到6.4GS/s。由于这些性能的提高，数模/模数转换器可以直接数字化射频频率的信号，并为现代通信和雷达系统提供足够的动态范围。

随着具有更高分辨率的超高速数模/模数转换器的出现，射频输入信号可以直接转换为数千兆Hz的信号。这些转换速率使得工程师能够在L波段和S波段以非常高的瞬时带宽进行数字化。随着数模/模数转换器的不断发展，在其他频段(如C波段和X波段)进行直接射频采样也开始成为现实。

直接射频采样的主要优点是简化了射频信号链，降低了每个通道的成本以及通道密度。基于直接射频采样架构的仪器由于使用的模拟组件较少，因此外形尺寸通常更小，功率效率更高。如果构建的是高通道数系统，直接射频采样可以减少系统的占地面积和成本。除了尺寸、重量和功率减小之外，简化的架构还可消除射频仪器本身内部可能的噪声、映像和其他误差来源，例如本振泄漏和正交减损。最后，直接射频采样架构还可以简化同步。例如，要实现射频系统的相位一致性，必须同步射频仪器的内部时钟和本振。在不需要本振的直接采样中，只需关注器件的时钟同步即可。

当前射频直采收发机的无线通信系统芯片中，时延抖动偏差比较大，最大偏差达到10ns水平。出现这么大的偏差主要原因是，接口时延的偏差，跨时钟域的偏差，而数字链路为了兼顾设计可靠性和功耗等多重因素，链路中有多个跨时钟域设计，这和减小时延抖动形成了天然的矛盾。

随着市场定位需求的提升，通信系统对于定位的时延精度提出了更高的要求，也因此推动了对硬件系统时延准确性能的提升。为了满足系统需求，要求系统芯片多次上电之间的时延偏差在1ns以下。而系统级别的1ns以下时钟精度，具体分配到时钟锁相环部分来说，大约需要控制在一个高频时钟周期内，即在16GHz采样时钟频率下，时延小于62.5ps，但是相关技术中，系统芯片多次上电之间的时延偏差远远大于62.5ps。

针对相关技术中，系统芯片多次上电之间的时延偏差较大等问题，尚未提出有效的技术方案。

发明内容

本发明实施例提供了一种时钟同步系统及方法，以至少解决相关技术中，系统芯片多次上电之间的时延偏差较大等问题。

本发明实施例提供了一种时钟同步系统，包括：脉冲产生模块，与所述脉冲产生模块连接的同步输出模块，与所述脉冲产生模块、所述同步输出模块连接的输出分频器模块，与所述脉冲产生模块、所述输出分频器模块、所述同步输出模块连接的压控振荡器；其中，所述压控振荡器，用于向所述输出分频器模块、所述脉冲产生模块以及所述同步输出模块输出第一输出时钟；脉冲产生模块，用于接收外部输入的第一信号和接收所述压控振荡器输入的第一输出时钟，对所述第一信号进行采样处理，得到第二信号，根据所述第二信号和所述第一输出时钟产生脉冲信号，并将所述脉冲信号分别输出至输出分频器模块和同步输出模块；所述输出分频器模块，用于接收所述脉冲产生模块输出的脉冲信号以及所述压控振荡器输出的所述第一输出时钟，对所述第一输出时钟进行分频，并根据所述脉冲信号对分频后的时钟进行同步；所述同步输出模块，与所述脉冲产生模块的所述输出端和所述输出分频器电路的输出端连接,用于接收所述压控振荡器输出的第一输出时钟、所述输出分频器模块输出的所述第二输出时钟、所述外部输入的第一信号和所述脉冲产生模块输入的脉冲信号，根据所述第一输出时钟、所述第二输出时钟、所述脉冲信号对所述第一信号进行同步处理，得到第三信号，其中，所述第三信号与所述第二输出时钟为同步信号，用于分别输出给数模转换模块。

本发明实施例还提供了一种时钟同步方法，包括：将第一信号和第一输出时钟输入到脉冲产生模块，以使所述脉冲产生模块对所述第一信号进行采样处理，得到第二信号，以及根据所述第二信号和第一输出时钟产生脉冲信号；将所述脉冲信号和第一输出时钟输入到所述输出分频器模块，以使所述输出分频器模块对所述第一输出时钟进行分频，并根据所述脉冲信号对分频后的时钟进行同步；将所述脉冲信号、所述第一输出时钟、所述第二输出时钟、第一信号输入到所述同步输出模块，以使所述同步输出模块根据所述第一输出时钟、所述第二输出时钟、所述脉冲信号对所述第一信号进行同步处理，得到第三信号，其中，所述第三信号与所述第二输出时钟为同步信号。

根据本发明的又一个实施例，还提供了一种计算机可读的存储介质，上述存储介质中存储有计算机程序，其中，上述计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。

根据本发明的又一个实施例，还提供了一种电子装置，包括存储器和处理器，上述存储器中存储有计算机程序，上述处理器被设置为运行上述计算机程序以执行上述任一项方法实施例中的步骤。

通过上述技术方案，压控振荡器，向所述输出分频器模块、所述脉冲产生模块以及所述同步输出模块输出第一输出时钟；脉冲产生模块接收外部输入的第一信号和接收所述压控振荡器输入的第一输出时钟，对所述第一信号进行采样处理，得到第二信号，根据所述第二信号产生脉冲信号，并将所述脉冲信号分别输出至输出分频器模块和同步输出模块；所述输出分频器模块，接收所述脉冲产生模块输出的脉冲信号以及所述压控振荡器输出的所述第一输出时钟，对所述第一输出时钟进行分频，并根据所述脉冲信号对分频后的时钟进行同步；同步输出模块接收所述压控振荡器输出的第一输出时钟、所述输出分频器模块输出的所述第二输出时钟、所述外部输入的第一信号和所述脉冲产生模块输入的脉冲信号，根据所述第一输出时钟、所述第二输出时钟、所述脉冲信号对所述第一信号进行同步处理，得到第三信号，其中，所述第三信号与所述第二输出时钟为同步信号，用于分别输出给数模转换模块，采用上述技术方案，解决了相关技术中系统芯片多次上电之间的时延偏差较大等问题，本发明通过外部发送第一信号，经锁相环内部处理，来同步输出分频器的输出时钟，并由同步后的第二输出时钟采样第一信号输出给模数转换器/数模转换器等链路中的其他子系统，供其他子系统实现与锁相环相同的同步操作，达到全芯片的精延时功能。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据本发明实施例的时钟同步系统的系统框图；

图2是本发明可选实施例的时钟同步方法的结构框图；

图3是本发明可选实施例的射频直采系统接收框图；

图4是本发明可选实施例的应用于射频直采系统中带时钟同步功能的锁相环电路架构；

图5是本发明可选实施例的脉冲产生模块框图；

图6是本发明可选实施例的同步输出模块框图；

图7是本发明可选实施例的输出分频器模块框图；

图8是本发明可选实施例的同步功能作用时序图。

具体实施方式

下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。

在本实施例中提供了一种时钟同步系统，图1是根据本发明实施例的时钟同步系统的系统框图，如图1所示，包括：

脉冲产生模块10，与所述脉冲产生模块10连接的同步输出模块16，与所述脉冲产生模块10、所述同步输出模块16连接的输出分频器模块14，与所述脉冲产生模块10、所述同步输出模块16、所述输出分频器模块14连接的压控振荡器12；其中，

所述压控振荡器12，用于向所述输出分频器模块14、所述脉冲产生模块10以及所述同步输出模块16输出第一输出时钟；

脉冲产生模块10，用于接收外部输入的第一信号和接收所述压控振荡器12输入的第一输出时钟，对所述第一信号进行采样处理，得到第二信号，根据所述第二信号和第一输出时钟产生脉冲信号，并将所述脉冲信号分别输出至输出分频器模块14和同步输出模块16；

所述输出分频器模块14，用于接收所述脉冲产生模块10输出的脉冲信号以及所述压控振荡器12输出的所述第一输出时钟，对所述第一输出时钟进行分频，并根据所述脉冲信号对分频后的时钟进行同步；

所述同步输出模块16，用于接收所述压控振荡器12输出的第一输出时钟、所述输出分频器模块14输出的所述第二输出时钟、所述外部输入的第一信号和所述脉冲产生模块10输入的脉冲信号，根据所述第一输出时钟、所述第二输出时钟、所述脉冲信号对所述第一信号进行同步处理，得到第三信号，其中，所述第三信号与所述第二输出时钟为同步信号，用于分别输出给数模转换模块。

通过上述步骤，所述压控振荡器12，向所述输出分频器模块14、所述脉冲产生模块10以及所述同步输出模块16输出第一输出时钟；脉冲产生模块10接收输入的第一信号和接收所述压控振荡器12输入的第一输出时钟，对所述第一信号进行采样处理，得到第二信号，根据所述第二信号和第一输出时钟产生脉冲信号，并将所述脉冲信号分别输出至输出分频器模块14和同步输出模块16；输出分频器模块14接收所述脉冲产生模块10输出的脉冲信号以及所述压控振荡器12输出的所述第一输出时钟，对所述第一输出时钟进行分频，并根据所述脉冲信号对分频后的时钟进行同步；同步输出模块16接收所述压控振荡器12输出的第一输出时钟、所述输出分频器模块14输出的所述第二输出时钟、所述外部输入的第一信号和所述脉冲产生模块10输入的脉冲信号，根据所述第一输出时钟、所述第二输出时钟、所述脉冲信号对所述第一信号进行同步处理，得到第三信号，其中，所述第三信号与所述第二输出时钟为同步信号，用于分别输出给数模转换模块，采用上述技术方案，解决了相关技术中系统芯片多次上电之间的时延偏差较大等问题，本发明通过外部发送第一信号，经锁相环内部处理，来同步输出分频器的输出时钟，并由同步后的第二输出时钟采样第一信号输出给模数转换器/数模转换器等链路中的其他子系统，供其他子系统实现与锁相环相同的同步操作，达到全芯片的精延时功能。

在一个示例性实施例中，时钟同步系统中的脉冲产生模块10是为了根据外部输入的第一信号产生一个脉冲宽度可控的脉冲信号，其中，上述第一信号可以是参考信号或者10ms周期信号，脉冲信号将用于同步输出分频器的第一输出时钟和输出采样电路的输出的第三信号，该脉冲产生模块包括如下：

延时模块，用于对所述第一信号进行采样处理，得到所述第二信号；

第一采样电路模块，与所述延时模块的输出端连接，用于接收所述延时模块输出的所述第二信号，并对所述第二信号进行上升沿采样，以得到第四信号；

第一高频采样电路模块，与所述第一采样电路模块的输出端连接，用于接收所述第一采样电路模块输出的所述第四信号，并根据所述第一输出时钟对所述第四信号进行采样，得到第五信号；

异或电路模块，与所述第一高频采样电路模块的输出端连接，用于接收所述第一高频采样电路模块输出的所述第五信号，并将所述第五信号进行异或操作，得到所述脉冲信号。

在本发明实施例中，延时模块是为了解决第一信号和压控振荡器的输出时钟异步可能产生亚稳态问题，通过第一信号进行采样以得到对应的第二信号；第一采样电路模块是为了消除第二信号的下降沿而设计的，目的是为了整个同步功能过程中，脉冲产生模块只识别上升沿信号；第一高频采样电路模块中的采样时钟为压控振荡器输出的第一输出时钟，根据第一输出时钟对上升沿采样后的第四信号进行打拍，以得到固定的相位差的第五信号；异或电路模块实现异或功能，将第五信号进行异或，产生一定宽度的脉冲信号。

在一个示例性实施例中，所述第一高频采样电路模块，包括：第二高频采样电路模块，用于根据所述第一输出时钟对所述第四信号进行采样，得到第六信号；第三高频采样电路模块,与所述第二高频采样电路模块的输出端连接，用于接收所述第二高频采样电路模块输出的第六信号，并根据所述第一输出时钟对所述第六信号进行采样，以得到第七信号；第四高频采样电路模块,与所述第三高频采样电路模块的输出端连接，用于接收所述第三高频采样电路模块输出的第七信号，并根据所述第一输出时钟对所述第七信号进行采样，以得到第八信号；第五高频采样电路模块,与所述第四高频采样电路模块的输出端连接，用于接收所述第四高频采样电路模块输出的第八信号，并根据所述第一输出时钟对所述第八信号进行采样，以得到第九信号，其中，所述第五信号包括：第六信号、第七信号、第八信号、第九信号。

也就是说，第一高频采样电路模块由：第二高频采样电路模块、第三高频采样电路模块、第四高频采样电路模块、第五高频采样电路模块组成，通过第二高频采样电路模块、第三高频采样电路模块、第四高频采样电路模块、第五高频采样电路模块分别根据所述第一输出时钟对第四信号进行采样(也可理解为根据所述第一输出时钟对第四信号进行打拍)，以得到第六信号、第七信号、第八信号、第九信号，将上述第六信号和第九信号输入到异或电路模块，需要说明的是，第二高频采样电路模块、第三高频采样电路模块、第四高频采样电路模块、第五高频采样电路模块的作用是可选的，以实现脉冲信号的脉冲宽度可调。

在一个示例性实施例中，所述异或电路模块，所述第二高频采样电路模块的输出端以及所述第五高频采样电路模块的输出端连接，还用于接收所述第二高频采样电路模块输出的第六信号以及接收所述第五高频采样电路模块输出的第九信号，并将所述第六信号和所述第九信号进行异或操作，得到所述脉冲信号。

也就是说，异或电路模块对第一拍和后面可选拍数的输出的第六信号和所述第九信号进行异或操作进行异或，产生固定宽度的脉冲信号，这个脉冲信号的宽度为第一输出信号对应的输出频率的整数倍周期。

输出分频器的基本功能是对压控振荡器输出的第一输出信号进行指定分频比的分频，产生分频后的第二输出信号。需要说明的是，输出分频器还兼容了同步的功能，即本发明所提出的同步功能是直接作用在输出分频器上的。本发明实施例对输出分频器模块的具体构造进行解释说明，包括：与门模块，用于接收所述脉冲产生模块输出的脉冲信号和所述输出分频器模块的使能控制信号，并将所述使能控制信号与所述脉冲信号进行与操作，得到所述分频器模块的重置信号；所述分频器模块，与所述与门模块的输出端连接，用于接收所述与门模块输出的重置信号，并根据所述重置信号和所述第一输出时钟确定所述第二输出时钟。

具体地，与门模块实现的基本功能是对输出分频器的使能控制信号和脉冲信号进行与操作，但考虑到同步的需求，在实际电路设计中，需要使用压控振荡器输出的第一输出信号进行打拍，确保输出的重置信号与输出分频器的第一输出信号本身是同步的。需要说明的是，当整个系统不需要同步或者第一信号没有时，不影响输出分频器输出正常的输出信号；分频器模块可以由多个分频器模块组成，以实现不同分频的需求，但由于同步功能的需求，此处的分频器在上电时需要有固定的初始工作状态。重置信号为“1”时，分频器模块正常工作；当重置信号为“0”时，分频器模块输出为某固定电平；当重置信号由“0”切换到“1”时，分频器模块由不工作到正常工作的变化状态每次都是确定的。

在一个示例性实施例中，所述同步输出模块，包括：上升沿采样模块，用于对所述第一信号进行上升沿采样，以得到第十信号；下降沿采样模块，用于对所述第一信号进行下升沿采样，以得到第十一信号；第六高频采样电路模块，与所述上升沿采样模块的输出端以及所述下降沿采样模块的输出端连接，用于接收所述上升沿采样模块输出的所述第十信号或所述下降沿采样模块输出的所述第十一信号，根据所述第一输出信号对所述第十信号或所述第十一信号进行采样，以得到第十二信号；第一低频采样模块，与第六高频采样电路模块的输出端以及所述脉冲产生模块的输出端连接，用于接收第六高频采样电路模块输出的所述第十二信号和所述脉冲产生模块输入的脉冲信号，并根据所述第二输出时钟和所述脉冲信号对所述第十二信号进行采样，得到第四信号。

需要说明的是，同步输出模块的作用是使用第二输出时钟对第一信号进行采样，并输出给射频直采系统中的数模/模数转换器等。其主要包含以下功能部分：1)上升沿/下降沿采样模块：采用上升沿或下降沿的方式对第一信号进行采样，主要是降低同步的不确定性延时到第二输出时钟的半个周期而不是一个周期；2)高频采样模块：高频采样模块使用的时钟是第一输出信号，扣除前面的上升沿/下降沿采样模块带来的采样延时，此处的打拍次数要与脉冲信号的打拍次数完全相同，并且使用同一高频时钟源，确保第一信号和脉冲信号的同步(也可以理解为第一信号和脉冲信号有固定的相位差)；3)低频采样模块：使用第二输出信号对第十二信号进行再同步。其中，低频采样模块确保此处的延时和输出分频器的延时相同，减小不确定性延时。最终，输出分频器的第一输出时钟将和被其同步的第四信号一起送往射频直采系统的下一级。

在一个实例性实施例中，所述第一低频采样模块，包括：第二低频采样模块，用于根据所述第二输出时钟和所述脉冲信号对所述第十二信号进行采样，以得到第十三信号；第三低频采样模块，与所述第二低频采样模块的输出端连接，用于接收所述第二低频采样模块输出的第十三信号，并根据所述第二输出时钟对所述第十三信号进行采样，得到第四信号。

在本实施例中提供了一种降噪方法，图8是本发明实施例的一种降噪方法流程图，应用于上述降噪电路，该方法包括如下：

步骤S202：将第一信号和第一输出时钟输入到脉冲产生模块，以使所述脉冲产生模块对所述第一信号进行采样处理，得到第二信号，以及根据所述第二信号和第一输出时钟产生脉冲信号；

步骤S204：将所述脉冲信号和第一输出时钟输入到所述输出分频器模块，以使所述输出分频器模块对所述第一输出时钟进行分频，并根据所述脉冲信号对分频后的时钟进行同步；

步骤S206：将所述脉冲信号、所述第一输出时钟、所述第二输出时钟、第一信号输入到所述同步输出模块，以使所述同步输出模块根据所述第一输出时钟、所述第二输出时钟、所述脉冲信号对所述第一信号进行同步处理，得到第三信号，其中，所述第三信号与所述第二输出时钟为同步信号。

在上述实施例中，将第一信号和第一输出时钟输入到脉冲产生模块，以使所述脉冲产生模块对所述第一信号进行采样处理，得到第二信号，以及根据所述第二信号和第一输出时钟产生脉冲信号；将所述脉冲信号和第一输出时钟输入到所述输出分频器模块，以使所述输出分频器模块对所述第一输出时钟进行分频，并根据所述脉冲信号对分频后的时钟进行同步；将所述脉冲信号、所述第一输出时钟、所述第二输出时钟、第一信号输入到所述同步输出模块，以使所述同步输出模块根据所述第一输出时钟、所述第二输出时钟、所述脉冲信号对所述第一信号进行同步处理，得到第三信号，其中，所述第三信号与所述第二输出时钟为同步信号，采用上述技术方案，解决了相关技术中系统芯片多次上电之间的时延偏差较大等问题，本发明通过外部发送第一信号，经锁相环内部处理，来同步输出分频器的输出时钟，并由同步后的第二输出时钟采样第一信号输出给模数转换器/数模转换器等链路中的其他子系统，供其他子系统实现与锁相环相同的同步操作，达到全芯片的精延时功能。

进一步的可以通过以下方式，根据所述第二信号产生脉冲信号，具体地：将所述第一信号输入到延时模块，以及所述延时模块对所述第一信号进行采样处理，得到所述第二信号；将所述第二信号输入到第一采样电路模块，以使所述第一采样电路模块对所述第二信号进行上升沿采样，以得到第四信号；将所述第四信号输入到所述第一高频采样电路模块，以使所述第一高频采样电路模块根据所述第一输出时钟对所述第四信号进行采样，得到第五信号；将所述第五信号输入到所述异或电路模块，以使所述异或电路模块对所述第五信号进行异或操作，得到所述脉冲信号。

可选地，将所述第五信号输入到所述异或电路模块，包括：将所述第一输出时钟输入到第二高频采样电路模块，以使所述第二高频采样电路模块根据所述第一输出时钟对所述第四信号进行采样，得到第六信号；将所述第六信号输入到第三高频采样电路模块,以使所述第三高频采样模块根据所述第一输出时钟对所述第六信号进行采样，以得到第七信号；将所述第七信号输入到第四高频采样电路模块,以使所述第一高频采样模块根据所述第一输出时钟对所述第七信号进行采样，以得到第八信号；将所述第八信号输入到第五高频采样电路模块,以使所述第五高频采样模块根据所述第一输出时钟对所述第八信号进行采样，以得到第九信号；将所述第六信号和所述第九信号输入到所述异或电路模块，其中，所述第五信号包括：第六信号、第七信号、第八信号、第九信号，所述第一高频采样电路模块包括：所述第二高频采样电路模块、第三高频采样电路模块、第四高频采样电路模块、第五高频采样电路模块。

为了更好的理解上述时钟同步系统的工作过程和原理，以下结合几个可选实施例对并行译码的流程进行解释说明，但不用于限定本发明实施例的技术方案。

实施例1

本发明一种适用于射频直采技术中的时钟同步系统，图3是本发明可选实施例的射频直采系统接收框图，如图3所示，本发明实施例中的时钟同步系统可以解决系统时钟延时过大的问题。本发明通过外部发送参考信号或者10ms周期信号(相当于上述实施例中的第一信号)，经锁相环电路内部处理，来同步输出分频器的第一输出时钟(相当于上述实施例中的第一输出信号)，并由同步后的第二输出时钟采样参考信号或者10ms周期信号，并将同步后的参考信号或者10ms周期信号输出给模数转换器/数模转换器等链路中的其他子系统，供其他子系统实现与锁相环相同的同步操作，达到全芯片的精延时功能。

本发明实施例中的时钟同步系统是为适应5G通信系统低延时要求而提出的，解决了超外差和零中频收发系统中时钟延时过大的问题，能够极大提升5G通信系统性能，改善用户体验。

如图4所示，图4是本发明可选实施例的应用于射频直采系统中带时钟同步功能的锁相环电路架构，本发明实施例中的时钟同步系统具体包括以下几个模块：

1、脉冲产生模块：根据外部输入的参考信号或者10ms周期信号，产生一个脉冲宽度可控的脉冲信号，此脉冲信号将用于同步输出分频器的第一输出时钟和输出采样模块的第一信号。如图5所示，图5是本发明可选实施例的脉冲产生模块框图，其包含以下功能部分：

1)延时模块：此延时单元设计为延时可调，是为了解决参考信号或者10ms周期信号和压控振荡器输出的第一输出时钟异步可能产生亚稳态问题。

2)采样电路模块(相当于上述实施例中的第一采样电路)：此采样电路模块是为了消除参考信号或者10ms周期信号下降沿而设计的，目的是为了整个同步功能过程中，脉冲产生模块只识别上升沿信号。

3)高频采样电路模块(相当于上述实施例中的第一高频采样电路模块)(高频采样电路模块1～4)(相当于上述实施例中的第二高频采样电路模块、第三高频采样电路模块、第四高频采样电路模块、第五高频采样电路模块)：高频采样电路模块的采样时钟为压控振荡器输出的第一输出时钟，通过对采样后的参考信号或者10ms周期信号的逻辑控制，高频采样电路模块1～4的作用是可选的，实现脉冲信号的脉冲宽度可调。

4)、异或电路模块：异或电路模块实现异或功能，将同步后的参考信号或者10ms周期信号(相当于上述实施例中的第五信号)进行异或，产生一定宽度的脉冲信号。

2、输出分频器：输出分频器的基本功能是对压控振荡器的第一输出时钟进行指定分频比的分频，产生分频后的第二输出时钟。在此，输出分频器还兼容了同步的功能，即本发明所提出的同步功能是直接作用在输出分频器上的。如图7所示，图7是本发明可选实施例的输出分频器模块框图，其主要包含以下功能部分：

1)、分频器模块(分频器模块1～3)：分频器模块实现分频的基本功能，但由于同步功能的需求，此处的分频器在上电时需要有固定的初始工作状态。重置信号为“1”时，分频器模块正常工作；当重置信号为“0”时，分频器模块输出为某固定电平；当重置信号由“0”切换到“1”时，分频器模块由不工作到正常工作的变化状态每次都是确定的，需要说明的是分频器模块1～3是为了实现不同分频比所述设定的，在使用过程中，根据需要的分频比选择对应的分频器模块。

2)、与门模块：此模块实现的基本功能是对输出分频器的使能控制信号和脉冲信号进行与操作，但考虑到同步的需求，在实际电路设计中，需要使用第一输出时钟进行打拍，确保输出的重置信号与第一输出时钟本身是同步的。并且，此模块的设计要保障，当整个系统不需要同步或者没有参考信号或者10ms周期信号输入的情况下，不影响输出分频器的正常时钟输出。

3、同步输出模块：此模块的作用是使用同步后的输出分频器输出时钟对参考信号进行采样，并输出给射频直采系统中的数模/模数转换器等。如图6所示，图6是本发明可选实施例的同步输出模块框图，其主要包含以下功能部分：

1)、上升沿/下降沿采样模块：在此采用上升沿或下降沿的方式来对参考信号或者10ms周期信号进行采样，主要是降低同步的不确定性延时到第一输出时钟的半个周期而不是一个周期。

2)、高频采样模块(相当于上述实施例中的第六高频采样电路模块)(高频采样模块1～3)：此处采样模块使用的时钟是第一输出时钟，消除上升沿/下降沿对参考信号或者10ms周期信号进行采样带来的采样延时，此处的打拍次数要与脉冲信号的打拍次数完全相同，并且使用同一高频时钟源，确保参考信号或者10ms周期信号和脉冲信号的同步。

3)、低频采样模块(相当于上述实施例中的第一低频采样模块)(低频采样模块4～5)(相当于上述实施例中的第二低频采样模块、第三低频采样模块)：此处两个低频采样模块的作用是，使用第二输出时钟，对同步后的参考信号或者10ms周期信号进行再同步。其中低频采样模块4加入脉冲信号对采样使能进行控制，确保此处的延时和输出分频器的延时相同，减小不确定性延时。最终，输出分频器的同步输出时钟将和被其同步的参考信号或者10ms周期信号一起送往射频直采系统的下一级。

实施例2

结合下面实施例，对本发明的时钟同步系统的具体实施进行较为详细的说明，具体步骤如下：

步骤一，对外部输入的参考信号或10ms周期信号进行采样同步。外部输入的参考信号或10ms周期信号，经内部缓冲驱动，分两路进行处理，一路经脉冲产生模块产生脉冲信号，另一路通过与脉冲产生模块，有相同拍数的同步通信_DFF模块，如图5和图7所示，输出同步后的参考信号或10ms周期信号。

步骤二，脉冲产生模块产生脉冲信号。对于脉冲产生模块，如图5所示，先对输入的参考信号或10ms周期信号进行一定的采样处理，消除掉参考信号和压控振荡器输出的第一输出时钟之间的亚稳态，这个延时模块最大延时控制在一个输出时钟周期内即可。然后消除掉参考信号或10ms周期信号引入的下降沿，只取上升沿，再对此上升沿信号进行打拍，对第一拍和后面可选拍数的输出进行异或，产生固定宽度的脉冲信号，这个脉冲信号的宽度为第一输出时钟的输出频率的整数倍周期。

步骤三，脉冲信号在分频器模块中的处理。脉冲信号输送给OUPTUTDIV模块，经过一定的逻辑控制和高频时钟打拍，产生输出分频器的控制信号，控制输出分频器的正常工作和使能关闭，并且输出分频器关闭要固定在某一电平，不能有不确定性。

具体地，脉冲信号输出给分频器模块后，如图7所示，与分频器模块的使能控制信号进行与逻辑，保证控制信号同时受脉冲信号和使能控制信号限制；但脉冲信号在进行此逻辑操作前，需要增加可直接拉为高电平的控制，确保当脉冲信号不起作用时，整个分频器的使能控制不受影响，能够正常分频。并且，为了保证给分频器的使能信号是一个同步的信号，需要对它进行打拍，产生了重置信号。

第四步，脉冲信号在同步输出模块中的处理。脉冲信号输出给同步输出模块，用于重置低频采样电路(如图6所示)，在整个脉冲信号为低电平的过程中，低频采样模块4都保持不工作，这样是为了避免参考信号被输出分频器同步前的输出时钟采样。为了保证输出分频器同步后的输出时钟一定可以采到参考信号，设计了两个输出采样电路低频采样模块4和低频采样模块5(如图6所示)。

第五步，重置信号对分频器模块的使能控制。重置信号作用于分频器模块后，即可输出同步后的第二输出时钟。关于输出分频器中核心分频器的设计，一方面需要保证高频率下的正确分频功能；更重要的是，针对本发明，通过设计确保分频器使能关闭时，各节点电平是确定的，为高或者低电平，不能有不确定电平，防止下一次分频器使能打开时，出现不确定的初始状态。

第六步，输出分频器输出同步时钟对同步后的参考信号进行采样。输出分频器被同步后的输出时钟，作为图6中低频采样模块4和低频采样模块5的采样时钟，采样参考信号后进行输出，输出给数模/模数转换器。

至此，整个时钟同步功能完成。

实施例3

下面以输出分频器工作在二分频时为例，举例说明整个精延时功能在锁相环中的达成。

如图8所示，压控振荡器输出的第一输出时钟作为整个同步功能的基准时钟。当第一参考信号或第一10ms周期信号输入时，第一输出时钟对第一参考信号或第一10ms周期信号进行异步采样，在下一个上升沿处，采样得到被同步后的第二参考信号或第二10ms周期信号(相当于上述实施例中的第二信号)。利用第二参考信号或第二10ms周期信号，产生同步的脉冲信号。脉冲信号利用其脉冲宽度，重置信号输出分频器，让输出分频器的输出关闭，并在重置信号释放时，让所有的输出分频器在同一时刻由固定的电平开始工作，这些初始工作状态都是固定的，不随分频器的结构和时钟频率变化，分频器关闭时间只受脉冲信号的脉冲宽度控制。

由于分频器的重置信号释放后的输出分频时钟是固定电平开启，并且是确定性的时间开始，即可认为输出分频时钟和第二参考信号或第二10ms周期信号有固定的相位关系，第一输出时钟被第二参考信号或第二10ms周期信号同步了，以得到第二输出时钟。

从图8可以看到，根据第二输出时钟对第二参考信号或第二10ms周期信号进行采样，得到第三参考信号或第三10ms周期信号和第四参考信号或第四10ms周期信号，第四参考信号或第四10ms周期信号和第二输出时钟都建立了稳定的同步关系，第四参考信号或第四10ms周期信号和第二输出时钟被成对输出到数模/模数转换器等下一级子系统。在数模/模数转换器等子系统中，有相同的同步功能，这样，一级时钟都被参考信号或10ms周期信号同步到一个精确的延时中，即可实现整个射频直采系统的精延时功能。

需要说明的是，本发明实施例中，脉冲产生模块的脉冲信号的产生方式通过高频时钟打拍来实现的，这样做的好处是为了得到宽度固定可控的脉冲，并且脉冲信号和时钟是同步的。如果通过对参考信号或10ms周期信号的不同延时进行异或的方式，也是可以产生一个脉冲信号进而达到产生分频器控制信号的目的的，但用这种方式产生的脉冲信号本身的延时是不确定的，并且在工艺角、高低温及电源电压条件发生变化时，不确定性延时会增加；本发明中有使用脉冲信号来使能控制图6中低频采样模块4的应用，实际为达到防止同步前的时钟采样参考信号的现象，也可以通过大量的延时单元来保证，但使用大量延时单元达成超过一个压控振荡器周期的延时，会引入参考信号的不确定性延时，在电源电压下情况更甚。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种时钟同步系统，其特征在于，包括：

脉冲产生模块，与所述脉冲产生模块连接的同步输出模块，与所述脉冲产生模块、所述同步输出模块连接的输出分频器模块，与所述脉冲产生模块、所述输出分频器模块、所述同步输出模块连接的压控振荡器；其中，

所述压控振荡器，用于向所述输出分频器模块、所述脉冲产生模块以及所述同步输出模块输出第一输出时钟；

所述脉冲产生模块，用于接收外部输入的第一信号和接收所述压控振荡器输入的第一输出时钟，对所述第一信号进行采样处理，得到第二信号，根据所述第二信号和所述第一输出时钟产生脉冲信号，并将所述脉冲信号分别输出至所述输出分频器模块和所述同步输出模块；

所述输出分频器模块，用于接收所述脉冲产生模块输出的脉冲信号以及所述压控振荡器输出的所述第一输出时钟，对所述第一输出时钟进行分频，并根据所述脉冲信号对分频后的时钟进行同步，得到第二输出时钟；

所述同步输出模块，用于接收所述压控振荡器输出的第一输出时钟、所述输出分频器模块输出的所述第二输出时钟、所述外部输入的第一信号和所述脉冲产生模块输入的脉冲信号，根据所述第一输出时钟、所述第二输出时钟、所述脉冲信号对所述第一信号进行同步处理，得到第三信号，其中，所述第三信号与所述第二输出时钟为同步信号，用于分别输出给数模转换模块。

2.根据权利要求1所述的系统，其特征在于，所述脉冲产生模块，包括：

延时模块，用于对所述第一信号进行采样处理，得到所述第二信号；

第一采样电路模块，与所述延时模块的输出端连接，用于接收所述延时模块输出的所述第二信号，并对所述第二信号进行上升沿采样，以得到第四信号；

第一高频采样电路模块，与所述第一采样电路模块的输出端连接，用于接收所述第一采样电路模块输出的所述第四信号，并根据所述第一输出时钟对所述第四信号进行采样，得到第五信号；

异或电路模块，与所述第一高频采样电路模块的输出端连接，用于接收所述第一高频采样电路模块输出的所述第五信号，并将所述第五信号进行异或操作，得到所述脉冲信号。

3.根据权利要求2所述的系统，其特征在于，所述第一高频采样电路模块，包括：

第二高频采样电路模块，用于根据所述第一输出时钟对所述第四信号进行采样，得到第六信号；

第三高频采样电路模块,与所述第二高频采样电路模块的输出端连接，用于接收所述第二高频采样电路模块输出的第六信号，并根据所述第一输出时钟对所述第六信号进行采样，以得到第七信号；

第四高频采样电路模块,与所述第三高频采样电路模块的输出端连接，用于接收所述第三高频采样电路模块输出的第七信号，并根据所述第一输出时钟对所述第七信号进行采样，以得到第八信号；

第五高频采样电路模块,与所述第四高频采样电路模块的输出端连接，用于接收所述第四高频采样电路模块输出的第八信号，并根据所述第一输出时钟对所述第八信号进行采样，以得到第九信号，其中，所述第五信号包括：第六信号、第七信号、第八信号、第九信号。

4.根据权利要求3所述的系统，其特征在于，所述异或电路模块，所述第二高频采样电路模块的输出端以及所述第五高频采样电路模块的输出端连接，还用于接收所述第二高频采样电路模块输出的第六信号以及接收所述第五高频采样电路模块输出的第九信号，并将所述第六信号和所述第九信号进行异或操作，得到所述脉冲信号。

5.根据权利要求1所述的系统，其特征在于，输出分频器模块，包括：

与门模块，用于接收所述脉冲产生模块输出的脉冲信号和所述输出分频器模块的使能控制信号，并将所述使能控制信号与所述脉冲信号进行与操作，得到所述分频器模块的重置信号；

所述分频器模块，与所述与门模块的输出端连接，用于接收所述与门模块输出的重置信号，并根据所述重置信号和所述第一输出时钟确定所述第二输出时钟。

6.根据权利要求1所述的系统，其特征在于，所述同步输出模块，包括：

上升沿采样模块，用于对所述第一信号进行上升沿采样，以得到第十信号；

下降沿采样模块，用于对所述第一信号进行下升沿采样，以得到第十一信号；

第六高频采样电路模块，与所述上升沿采样模块的输出端以及所述下降沿采样模块的输出端连接，用于接收所述上升沿采样模块输出的所述第十信号或所述下降沿采样模块输出的所述第十一信号，根据所述第一输出信号对所述第十信号或所述第十一信号进行采样，以得到第十二信号；

第一低频采样模块，与第六高频采样电路模块的输出端以及所述脉冲产生模块的输出端连接，用于接收第六高频采样电路模块输出的所述第十二信号和所述脉冲产生模块输入的脉冲信号，并根据所述第二输出时钟和所述脉冲信号对所述第十二信号进行采样，得到第四信号。

7.根据权利要求6所述的系统，其特征在于，所述第一低频采样模块，包括：

第二低频采样模块，用于根据所述第二输出时钟和所述脉冲信号对所述第十二信号进行采样，以得到第十三信号；

第三低频采样模块，与所述第二低频采样模块的输出端连接，用于接收所述第二低频采样模块输出的第十三信号，并根据所述第二输出时钟对所述第十三信号进行采样，得到第四信号。

8.一种用于如权利要求1至7任一项所述的时钟同步系统的时钟同步方法，其特征在于，包括：

将第一信号和第一输出时钟输入到脉冲产生模块，以使所述脉冲产生模块对所述第一信号进行采样处理，得到第二信号，以及根据所述第二信号和所述第一输出时钟产生脉冲信号；

将所述脉冲信号和第一输出时钟输入到所述输出分频器模块，以使所述输出分频器模块对所述第一输出时钟进行分频，并根据所述脉冲信号对分频后的时钟进行同步，得到第二输出时钟；

将所述脉冲信号、所述第一输出时钟、所述第二输出时钟、第一信号输入到所述同步输出模块，以使所述同步输出模块根据所述第一输出时钟、所述第二输出时钟、所述脉冲信号对所述第一信号进行同步处理，得到第三信号，其中，所述第三信号与所述第二输出时钟为同步信号。

9.根据权利要求8所述的时钟同步方法，其特征在于，将第一信号输入脉冲产生模块，以使所述脉冲产生模块对所述第一信号进行采样处理，得到第二信号，以及根据所述第二信号产生脉冲信号，包括：

将所述第一信号输入到延时模块，以及所述延时模块对所述第一信号进行采样处理，得到所述第二信号；

将所述第二信号输入到第一采样电路模块，以使所述第一采样电路模块对所述第二信号进行上升沿采样，以得到第四信号；

将所述第四信号输入到所述第一高频采样电路模块，以使所述第一高频采样电路模块根据所述第一输出时钟对所述第四信号进行采样，得到第五信号；

将所述第五信号输入到所述异或电路模块，以使所述异或电路模块对所述第五信号进行异或操作，得到所述脉冲信号。

10.根据权利要求9所述的时钟同步方法，其特征在于，将所述第五信号输入到所述异或电路模块，包括：

将所述第一输出时钟输入到第二高频采样电路模块，以使所述第二高频采样电路模块根据所述第一输出时钟对所述第四信号进行采样，得到第六信号；

将所述第六信号输入到第三高频采样电路模块,以使所述第三高频采样模块根据所述第一输出时钟对所述第六信号进行采样，以得到第七信号；

将所述第七信号输入到第四高频采样电路模块,以使所述第一高频采样模块根据所述第一输出时钟对所述第七信号进行采样，以得到第八信号；

将所述第八信号输入到第五高频采样电路模块,以使所述第五高频采样模块根据所述第一输出时钟对所述第八信号进行采样，以得到第九信号；

将所述第六信号和所述第九信号输入到所述异或电路模块，其中，所述第五信号包括：第六信号、第七信号、第八信号、第九信号，所述第一高频采样电路模块包括：所述第二高频采样电路模块、第三高频采样电路模块、第四高频采样电路模块、第五高频采样电路模块。

Images