CN116827335B - 一种分频装置及数据处理电路 - Google Patents

Abstract

本申请的实施例提供了一种分频装置及数据处理电路，该分频装置包括时钟模块、选通模块、输出模块和调频模块；选通模块分别与时钟模块的时钟输出端和调频模块的调频信号输出端连接；输出模块与选通模块的选通信号输出端连接；调频模块与时钟输出端和输出模块的目标时钟频率信号输出端连接。本申请实施例的技术方案可以通过选通模块基于时钟模块输出的两个时钟信号和调频模块输出的调频信号向输出模块输出选通信号，以使输出模块根据选通信号输出目标时钟频率信号，提升整体的响应速度，不易在传输数据的过程中丢失数据，在此过程中，通过调频信号延长选通信号的信号宽度，使得目标时钟频率信号的信号宽度达到传输协议所需求的信号宽度。

Description

一种分频装置及数据处理电路

技术领域

本申请涉及数据传输技术领域，具体而言，涉及一种分频装置及数据处理电路。

背景技术

在数据传输的过程中，通常会选用一传输协议，以根据该传输协议预设的时钟频率同步发送端和接收端的时钟频率，从而便于发送端发送数据和接收端接收数据。

相关技术中，部分传输协议为了提升接收端对于数据接收的准确度，便在传输数据的头部额外加入两位同步头，以对齐接收端的数据和接收数据位流的同步，由于该携带有同步码类型的传输协议对应的时钟频率并不是常规的2的整数次幂，便通常通过编写程序语言的方式计算生成其对应的时钟频率。但在高速传输速率的条件下，程序语言计算生成时钟频率的响应速度较慢，容易导致出现数据丢失的问题。

发明内容

为解决上述技术问题，本申请的实施例提供了一种分频装置及数据处理电路。

根据本申请实施例的一个方面，提供了一种分频装置，所述分频装置包括时钟模块、选通模块、输出模块和调频模块；所述时钟模块用于输出相位差为180°两个时钟信号；所述选通模块分别与所述时钟模块的时钟输出端和所述调频模块的调频信号输出端连接，用于根据接收到的调频信号从所述两个时钟信号中选择其中一个时钟信号作为选通信号输出；所述输出模块与所述选通模块的选通信号输出端连接，用于按照预设传输协议将接收到的选通信号进行分频处理得到目标时钟频率信号；所述调频模块与所述时钟输出端和所述输出模块的目标时钟频率信号输出端连接，用于对接收到的目标时钟频率信号进行分频处理，并将分频后的目标时钟频率信号的上升沿与反相初始时钟信号的上升沿对齐后作为调频信号进行输出；其中，所述调频模块的分频阶数为所述输出模块的分频阶数的2倍，所述反相初始时钟信号为所述选通模块首次输出的选通信号对应的反相信号。

可选的，所述调频模块包括调频分频单元和锁存单元；所述调频分频单元与所述目标时钟频率信号输出端连接，用于对接收到的所述目标时钟频率信号进行分频处理，得到调频分频信号；所述锁存单元包括调频同步器和延时D触发器，所述调频同步器与所述调频分频单元的调频分频信号输出端连接，用于在所述反相初始时钟信号的电平为高电平时，将接收到的调频分频信号转发至所述延时D触发器；所述延时D触发器与所述选通模块连接，所述延时D触发器在所述反相初始时钟信号为高电平时开始计时，并在计时时长达到预设时长时将接收到的调频分频信号作为调频信号转发至所述选通模块。

可选的，所述调频同步器包括调频锁存器或者调频D触发器。

可选的，所述调频分频单元包括输出分频器、校准分频器和或门电路；所述输出分频器与所述目标时钟频率信号输出端连接，用于对接收到的所述目标时钟频率信号进行分频处理得到输出分频信号；所述校准分频器与所述选通信号输出端连接，用于对接收到的选通信号进行分频处理得到校准分频信号；其中，所述校准分频信号和所述输出分频信号的频率相同；所述或门电路分别与所述校准分频器的校准分频信号输出端、所述输出分频器的输出分频信号输出端和所述调频同步器连接，用于在接收到的所述校准分频信号和所述输出分频信号中的任一信号处于高电平时，向所述调频同步器输出所述调频分频信号的高电平信号，相反，则向所述调频同步器输出所述调频分频信号的低电平信号。

可选的，所述调频模块还包括：平滑处理单元，用于根据所述调频信号和初始时钟信号输出平滑处理信号，其中，所述平滑处理信号的上升沿与所述初始时钟信号的上升沿对齐，所述平滑处理信号的下降沿与所述反相初始时钟信号的下降沿对齐；所述初始时钟信号为两个时钟信号中所述选通模块首次输出的时钟信号；所述选通模块还与所述平滑处理单元连接，用于根据接收到的所述调频信号从所述两个时钟信号中选择其中一个时钟信号作为一级控制信号输出，并根据接收到的所述平滑处理信号从所述一级控制信号和所述平滑处理信号对应的修正分频信号中选择其中一个信号作为选通信号输出，其中，所述修正分频信号的频率和相位与所述调频模块的调频分频单元输出的调频分频信号的频率和相位均相同。

可选的，所述平滑处理单元包括采样D触发器、异或门电路和平滑同步器；所述采样D触发器与所述选通模块连接，用于在所述反相初始时钟信号为高电平时暂存所述调频信号，直至再次识别到所述反相初始时钟信号的高电平，便将所述调频信号转发至所述选通模块；所述异或门电路，分别与所述采样D触发器的采样输入端和所述采样D触发器的采样输出端连接，用于在暂存前的调频信号和暂存后的调频信号电平不一致时输出高电平信号，相反，则输出低电平信号；所述平滑同步器，与所述异或门电路和所述选通模块连接，用于在所述初始时钟信号为高电平时，将所述异或门电路输出的异或信号作为所述平滑处理信号转发至所述选通模块。

可选的，所述平滑同步器包括平滑锁存器或平滑D触发器。

可选的，所述选通模块包括一级控制单元和二级控制单元；所述一级控制单元与所述时钟输出端和所述调频信号输出端连接，用于根据接收到的调频信号从所述两个时钟信号中选择其中一个时钟信号作为一级控制信号输出；所述二级控制单元包括与所述调频分频单元连接的修正分频信号采样端，且所述二级控制单元还分别与所述一级控制单元、所述平滑处理单元和所述输出模块连接，用于根据接收到的平滑处理信号从所述一级控制信号和所述修正分频信号中选择其中一个信号作为选通信号输出至所述输出模块。

根据本申请实施例的一个方面，提供了一种数据处理电路，包括上述实施例中的分频装置，以得到所述分频装置输出的目标时钟频率信号。

本申请实施例的技术方案中，选通模块基于时钟模块输出的相位差相差180°的两个时钟信号和调频模块输出的调频信号向输出模块输出选通信号，以使输出模块根据选通信号输出目标时钟频率信号，从而通过各信号触发的基础电路元器件实现对目标时钟频率信号的生成和传输，并不涉及程序语言的计算过程，进而提升整体的响应速度，不易在传输数据的过程中出现丢失数据的情况；在输出目标时钟频率信号的过程中，通过上升沿与反相初始时钟信号的上升沿对齐的调频信号延长选通信号的信号宽度，进而使得目标时钟频率信号的信号宽度达到携带有同步码类型的传输协议所需求的信号宽度，以达到采用该类型传输协议对数据进行传输的条件。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术者来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请的一示例性实施例示出的一种分频装置的电路示意图。

图2是本申请的一示例性实施例示出的分频装置中调频模块的电路示意图。

图3是本申请的一示例性实施例示出的调频模块中调频分频单元的电路示意图。

图4是本申请的一示例性实施例示出的调频分频单元中校准分频器的电路示意图。

图5是本申请的一示例性实施例示出的锁存单元中延时D触发器的电路示意图。

图6是在图2的基础上所示的另一种分频装置的电路示意图。

图7是本申请的一示例性实施例示出的调频模块中平滑处理单元的电路示意图。

图8是本申请的一示例性实施例示出的分频装置中选通模块的电路示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本申请将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本申请的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本申请的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本申请的各方面。

附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。

需要说明的是：在本文中提及的“多个”是指两个或两个以上。“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。

图1是本申请实施例提供的一种分频装置的电路示意图。如图1所示，分频装置100包括时钟模块110、选通模块120、输出模块130和调频模块140，下面将逐个对各部分进行介绍。

时钟模块110用于输出相位差为180°的两个时钟信号。

其中，时钟模块110的设置方式，在一个示例中，时钟模块110可以包括用于生成第一时钟信号的晶体谐振器和与该晶体谐振器的输出端连接的反相器，以通过该反相器输出与第一时钟信号的相位差为180°的第二时钟信号，从而以第一时钟信号和第二时钟信号作为时钟模块110输出的两个时钟信号。

选通模块120分别与时钟模块110的时钟输出端和调频模块140的调频信号输出端连接，用于根据接收到的调频信号从两个时钟信号中选择其中一个时钟信号作为选通信号输出。

其中，选通模块120可以设置为二选一多路选择器，在一个示例中，可以在调频信号为低电平时，二选一多路选择开关选择时钟模块110所输出的第一时钟信号进行输出；在调频信号为高电平时，二选一多路选择开关选择时钟模块110所输出的第二时钟信号进行输出。相对应的，二选一多路选择开关也可以在调频信号为低电平时输出第二时钟信号，在调频信号为高电平时输出第一时钟信号，具体的根据调频信号从两个时钟信号中选择其中一个时钟信号进行输出的方式，可以根据需要灵活设置，在此不做限制。

输出模块130与选通模块120的选通信号输出端连接，用于按照预设传输协议将接收到的选通信号进行分频处理得到目标时钟频率信号。

需要说明的是，在数据传输过程中，需要通过传输协议预设的时钟频率同步传输双端的时钟频率，以便于发送端发送数据和接收端接收数据，其中，传输协议包括但不限于以太网协议、文件传输协议等。

在本申请的实施方式中，输出模块130通过与选通模块120的选通信号输出端连接，便可以在接收到选通模块120输出的选通信号之后，按照预设传输协议将该选通信号进行分频处理得到目标时钟频率信号，也就是，当前传输协议所需要的时钟频率信号。

调频模块140与时钟输出端和输出模块130的目标时钟频率信号输出端连接，用于对接收到的目标时钟频率信号进行分频处理，并将分频后的目标时钟频率信号的上升沿与反相初始时钟信号的上升沿对齐后作为调频信号进行输出。

首先需要说明的是，反相初始时钟信号为选通模块120首次输出的选通信号对应的反相信号，即选通模块120在通电后两个时钟信号之中未选作为选通信号进行输出的时钟信号。

在本申请的实施方式中，调频模块140通过和输出模块130的目标时钟频率信号输出端之间的连接，以接收目标时钟调频信号，并对该目标时钟调频信号进行分频处理，该分频处理的分频阶数为输出模块130的分频阶数的2倍，以确保调频信号半个周期的耗时与目标时钟调频信号整个周期的耗时同步，从而调频信号每次电平的切换便可以对应控制单个周期的目标时钟调频信号。

同时，由于传输协议中携带有同步码，单次传输的数据量会相应增加，从而调频模块140通过和时钟模块110的时钟输出端之间的连接，以获取反相时钟信号，便将分频后的目标时钟频率信号的上升沿与反相初始时钟信号的上升沿对齐后作为调频信号进行输出，使得经由调频信号进行选择的选通模块120所输出的选通信号能够插入一个额外的原时钟信号周期，进而满足预设传输协议同步码传输所需的时钟频率。

例如，预设传输协议为以太网传输协议时，则该传输协议对应的通信编码为64b/66b，即在原为64bit传输数据的头部转码后加入两位同步头，从而确保接收端的数据对齐以及接收数据位流的同步，因此，在预设传输协议为以太网传输协议时，其单个目标时钟频率信号周期对应的宽度为66bit。

在选通模块120根据时钟模块110输出的时钟信号输出选通信号时，输出模块130按照以太网传输协议将选通信号分频展宽后生成目标时钟频率信号输出，由于以太网传输协议所需单个目标时钟频率信号周期对应的宽度为66bit，为了获取该宽度的目标时钟频率信号，可以先获取宽度为16.5bit的目标时钟频率信号，再进一步通过分频器对该宽度为16.5bit的目标时钟频率信号展宽得到66bit的宽度，从而缩短分频装置100的处理时间。

而调频模块140在接收到目标时钟频率信号之后，进一步对该目标时钟频率信号进行分频展宽，再将分频后的目标时钟频率信号的上升沿与反相初始时钟信号的上升沿对齐后作为调频信号进行输出，使得该调频信号通过上升沿切换和下降沿切换，使自身宽度额外提升单个时钟信号周期宽度，即调频模块140所输出的调频信号宽度为33bit，也就是，原分频展宽至16bit宽度的目标始终频率信号的2倍加上额外提升的单个时钟信号周期宽度。

正因为调频信号的上升沿与反相初始时钟信号的上升沿对齐，使得调频信号切换的时刻处于两个时钟信号的交叉点，相对应的，选通模块120由该调频信号控制所输出选通信号每次遇到该调频信号的上升沿切换或下降沿切换时，当前时刻的选通信号所输出的电平便与前一时刻所输出的电平保持一致，直至下一次电平切换。

由上可得到，其中一个单一电平的宽度延长至一个时间周期的选通信号；而输出模块130基于该延长后的选通信号进行分频展宽，即可得到宽度为16.5bit的目标时钟频率信号进行输出，满足提供生成66bit的宽度信号的前置条件。

通过上述实施方式，选通模块120基于时钟模块110输出的相位差相差180°的两个时钟信号和调频模块140输出的调频信号向输出模块130输出选通信号，以使输出模块130根据选通信号输出目标时钟频率信号，从而通过各信号触发的基础电路元器件实现目标时钟频率信号的生成和传输，并不涉及程序语言的计算过程，进而提升整体的响应速度，不易在传输数据的过程中出现丢失数据的情况；在输出目标时钟频率信号的过程中，通过上升沿与反相初始时钟信号的上升沿对齐的调频信号延长选通信号的信号宽度，进而使得目标时钟频率信号的信号宽度达到携带有同步码类型的传输协议所需求的信号宽度，以便于采用该类型传输协议对数据进行传输。

图2是在本申请实施例的分频装置100中调频模块140的电路示意图。如图2所示，调频模块140包括调频分频单元210和锁存单元220，下面将对各部分进行介绍：

调频分频单元210与目标时钟频率信号输出端连接，用于对接收到的目标时钟频率信号进行分频处理，得到调频分频信号；

锁存单元220包括调频同步器230和延时D触发器240，调频同步器230与调频分频单元210的调频分频信号输出端连接，用于在反相初始时钟信号的电平为高电平时，将接收到的调频分频信号转发至延时D触发器240；

延时D触发器240与选通模块120连接，延时D触发器240在反相初始时钟信号为高电平时开始计时，并在计时时长达到预设时长时将接收到的调频分频信号作为调频信号转发至选通模块120。

其中，调频分频单元210可以根据需要灵活设置，在一个示例中，调频分频单元210可以包括输出分频器，输出分频器的输入端与目标时钟频率信号输出端连接，以对接收到的目标时钟频率信号进行分频处理得到输出分频信号，输出分频器的输出分频信号输出端与锁存单元220的调频同步器230连接，以直接将得到的输出分频信号作为调频分频信号输出至调频同步器230，从而仅需选用单个对信号展宽2倍的分频器，便可输出对应的调频分频信号，进而降低分频装置100的生产成本，同时也能降低调频分频信号的传递衰减，提升调频分频信号的准确度。

在另一个示例中，可以参照图3所示的电路示意图，调频分频单元210除了包括输出分频器310，还可以包括校准分频器320和或门电路330。校准分频器320的输入端与选通模块120的选通信号输出端连接，以对接收到的选通信号进行分频处理得到校准分频信号，且校准分频信号和输出分频器310输出的输出分频信号的频率相同。

或门电路330分别与校准分频器320的校准分频信号输出端、输出分频器310的输出分频信号输出端和调频同步器230连接，用于在接收到校准分频信号和输出分频信号中任一信号处于高电平时，便向调频同步器230输出调频分频信号的高电平信号，相反，则向调频同步器230输出调频分频信号的低电平信号，以通过或门电路330、校准分频器320和输出分频器310对调频分频单元210待输出的调频分频信号实施校准修正，即在输出模块130输送至输出分频器的目标时钟频率信号途中产生波动时，由校准分频器320直接基于选通信号生成的校准分频信号对输出分频器输出的输出分频信号进行修正，从而提高调频模块140的抗干扰性。

另外，校准分频器320可以设置为依次连接多个分频器对选通信号实施层级处理，一方面，可以对选通信号实施滤波处理，另一方面，可以降低选通信号在传递过程中的衰减，以提高所输出的校准分频信号的准确性，具体连接方式可以参照图4所示。此外，上述各器件所涉及的分频处理均可采用依次连接多个分频器的实施方式，降低对信号进行分频和传递过程中的衰减。

在本申请的实施方式中，调频分频单元210得到调频分频信号之后，便将该调频分频信号输送至锁存单元220，锁存单元220通过调频同步器230对调频分频信号进行接收，以用于在确定反相初始时钟信号的电平为高电平时，将接收到的调频分频信号转发至延时D触发器240，从而达到将调频分频信号的上升沿与反相初始时钟信号的上升沿对齐的目的。

其中，调频同步器230包括调频锁存器或者调频D触发器。调频锁存器的输入端与调频分频单元210的调频分频信号输出端连接，调频锁存器的输出端与延时D触发器240的输入端连接，调频锁存器的控制端与时钟模块110的时钟输出端连接。调频锁存器的工作原理为将输入的信号暂存，直至下一锁存信号到来时输出该信号，即识别到反相初始时钟信号的电平为高电平，转发接收到的调频分频信号至延时D触发器240。

调频D触发器的输入端与调频分频单元210的调频分频信号输出端连接，调频D触发器的输出端与延时D触发器240的输入端连接，调频D触发器的控制端与时钟模块110的时钟输出端连接。调频D触发器的工作过程为响应于接收到的调频分频信号，检测反相初始时钟信号的电平边沿是否由低电平向高电平跳变，若检测为是，便转发接收到的调频分频信号至延时D触发器240。

另外，在延时D触发器240接收到调频分频信号后，通过反相初始时钟信号的高电平触发计时，并在计时时长达到预设时长后，再将接收到的调频分频信号作为调频信号转发至选通模块120，从而在高速信号环境下，提高将调频分频信号的上升沿与反相初始时钟信号的上升沿对齐的准确性。其中，预设时长可以设置为单个反相初始时钟信号的时长。

相对应的，为了进一步提升调频分频信号的上升沿与反相初始时钟信号的上升沿对齐的准确性，锁存单元220还可以将延时D触发器240设置为多个，多个D触发器依次连接，以增加将调频分频信号的上升沿与反相初始时钟信号的上升沿实施对齐的次数，具体连接方式可以参照图5所示，其中的CLKP信号为反相初始时钟信号。

图6是在图2的基础上提供的一种分频装置100的电路示意图。如图6所示，调频模块140还包括平滑处理单元410。平滑处理单元410分别与时钟模块110和调频模块140连接，用于根据调频信号和初始时钟信号输出平滑处理信号。

选通模块120还与平滑处理单元410连接，用于根据接收到的调频信号从两个时钟信号中选择其中一个时钟信号作为一级控制信号输出，并根据接收到的平滑处理信号从一级控制信号和平滑处理信号对应的修正分频信号中选择其中一个信号作为选通信号输出，其中，修正分频信号的频率和相位与调频模块140的调频分频单元210输出的调频分频信号的频率和相位均相同。

首先需要说明的是，由于调频信号的上升沿与反相初始时钟信号的上升沿对齐，使得调频信号切换的时刻处于两个时钟信号的交叉点，从而选通模块120输出选通信号时，两个时钟信号的上升沿和下降沿可能无法完全对齐，致使选通信号可能存在毛刺。

在本申请的实施方式中，平滑处理单元410可以根据调频信号和初始时钟信号输出平滑处理信号，其中，平滑处理信号的上升沿与初始时钟信号的上升沿对齐，平滑处理信号的下降沿与反相初始时钟信号的下降沿对齐，初始时钟信号为两个时钟信号中选通模块120首次输出的时钟信号，以通过平滑处理信号来过渡选通模块120在响应于调频信号切换所输出的时钟信号时的输出，从而达到消除选通信号中毛刺的目的。

平滑处理单元410的设置方式可以根据需要灵活设置。在一个示例中，可以参照图7所示，平滑处理单元410包括采样D触发器510、异或门电路520和平滑同步器530。

采样D触发器510与选通模块120连接，用于在反相初始时钟信号为高电平时暂存调频信号，直至再次识别到反相初始时钟信号的高电平，便将调频信号转发至选通模块120；

异或门电路520，分别与采样D触发器510的采样输入端和采样D触发器510的采样输出端连接，用于在暂存前的调频信号和暂存后的调频信号电平不一致时输出高电平信号，相反，则输出低电平信号；

平滑同步器530，与异或门电路520和选通模块120连接，用于在初始时钟信号为高电平时，将异或门电路520输出的异或信号作为平滑处理信号转发至选通模块120。

基于上述电路连接关系，在本申请的实施方式中，由于调频信号的上升沿与反相初始时钟信号的上升沿对齐，当调频模块140向选通模块120输出调频信号时，平滑处理单元410便可以通过采样D触发器510将调频信号暂存一个反相初始时钟信号的时间后，再向选通模块120转发该调频信号，即在反相初始时钟信号为高电平时暂存调频信号，直至再次识别到反相初始时钟信号的高电平，将调频信号转发至选通模块120，以使调频信号延后一个时钟信号周期。

进一步的，由异或门电路520基于与采样D触发器510的采样输入端和采样D触发器510的采样输出端之间的连接，提取表征所延后的一个时钟信号周期的信号，即在暂存前的调频信号和暂存后的调频信号电平不一致时输出高电平信号，其余时刻输出低电平。

而平滑同步器530在获取到异或门电路520输出的异或信号后，使异或信号的上升沿与初始时钟信号的上升沿对齐，异或信号的下降沿与反相初始时钟信号的下降沿对齐。即平滑同步器530通过在初始时钟信号为高电平时，将接收到的异或信号作为平滑处理信号转发至选通模块120，以使选通模块120响应于调频信号切换选通信号对应时钟信号的输出的过程中，可以先响应于平滑处理信号切换选通信号的输出，从而避免选通模块120输出两个时钟信号处于交叉点时的选通信号。

其中，平滑同步器530包括平滑锁存器或者平滑D触发器。平滑锁存器的输入端与异或门电路520的输出端连接，平滑锁存器的输出端与选通模块120的输入端连接，平滑锁存器的控制端与时钟模块110的时钟输出端连接。平滑锁存器的工作过程为识别到初始时钟信号为高电平时，将接收到的异或信号作为平滑处理信号转发至选通模块120。

平滑D触发器的输入端与异或门电路520的输出端连接，调频D触发器的输出端与选通模块120的输入端连接，平滑D触发器的控制端与时钟模块110的时钟输出端连接。平滑D触发器的工作过程为响应于接收到的异或信号，检测初始时钟信号的电平边沿是否由低电平向高电平跳变，若检测为是，便将异或信号作为平滑处理信号转发至选通模块120。

在另一个示例中，为了提升平滑处理信号的上升沿与初始时钟信号的上升沿对齐的准确性，平滑处理单元410可以将平滑同步器530设置为多个，多个平滑同步器530依次连接，以增加将平滑处理信号的上升沿与初始时钟信号的上升沿实施对齐的次数。相应的，调频信号同样当延后发送至选通模块120，以确保选通模块120根据平滑处理信号避免输出两个时钟信号处于交叉点时的选通信号。

在本申请的实施方式中，平滑处理单元410在向选通模块120输出平滑处理信号后，选通模块120便可以在响应调频信号切换选通信号对应时钟信号的输出的过程中，先响应平滑处理信号切换选通信号的输出，从而无需基于位于交叉点的两个时钟信号输出选通信号，即先根据接收到的调频信号从两个时钟信号中选择其中一个时钟信号作为一级控制信号输出，再根据接收到的平滑处理信号从一级控制信号和平滑处理信号对应的修正分频信号中选择其中一个信号作为选通信号输出。

也就是说，当平滑处理信号为低电平时，选通模块120将一级控制信号作为选通信号输出，即将调频信号当前电平对应的时钟信号作为选通信号进行输出；当平滑处理信号为高电平时，则表征调频信号即将切换作为选通信号的时钟信号，选通模块120便将平滑处理信号对应的修正分频信号作为选通信号进行输出，从而达到避免选通模块120基于位于交叉点的两个时钟信号输出选通信号的目的。

选通模块120的设置方式可以根据需要灵活设置，在一个示例中，可以参照图8所示，选通模块120包括一级控制单元610和二级控制单元620。

一级控制单元610与时钟输出端和调频信号输出端连接，用于根据接收到的调频信号从两个时钟信号中选择其中一个时钟信号作为一级控制信号输出；

二级控制单元620包括与调频分频单元210连接的修正分频信号采样端，且二级控制单元620还分别与一级控制单元610、平滑处理单元410和输出模块130连接，用于根据接收到的平滑处理信号从一级控制信号和修正分频信号中选择其中一个信号作为选通信号输出至输出模块130。

基于上述电路连接关系，在本申请的实施方式中，一级控制单元610的第一输入端用于接收时钟输出端所输出的一个时钟信号，第二输入端用于接收时钟输出端所输出的另一个时钟信号，一级控制单元610的控制端用于接收调频信号输出端所输出的调频信号，从而根据接收到的调频信号从两个时钟信号中选择其中一个时钟信号作为一级控制信号输出，例如，当调频信号为高电平时输出第一输入端所接收的时钟信号，当调频信号为低电平时输出第二输入端所接收的时钟信号。

二级控制单元620用于根据接收到的平滑处理信号从一级控制信号和修正分频信号中选择其中一个信号作为选通信号输出至输出模块130，便需要与一级控制单元610、平滑处理单元410、用于输出平滑处理信号对应的修正分频信号的单元和输出模块130连接。考虑到修正分频信号的频率和相位与所述调频模块140的调频分频单元210输出的调频分频信号的频率和相位均相同，二级控制单元620便通过修正分频信号采样端直接与调频分频单元210连接，以将获取到的调频分频单元210所输出的调频分频信号作为修正分频信号，从而降低分频装置100的生产成本。

另外，一级控制单元610和二级控制单元620优选为二选一多路选择器。

本申请的实施例还提供了一种数据处理电路，包括上述实施例中的分频装置100，以得到分频装置100所输出的目标时钟频率信号。

本领域技术人员在考虑说明书及实践这里公开的实施方式后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。

应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (9)

1.一种分频装置，其特征在于，所述分频装置包括时钟模块、选通模块、输出模块和调频模块；

所述时钟模块用于输出相位差为180°两个时钟信号；

所述选通模块分别与所述时钟模块的时钟输出端和所述调频模块的调频信号输出端连接，用于根据接收到的调频信号从所述两个时钟信号中选择其中一个时钟信号作为选通信号输出；

所述输出模块与所述选通模块的选通信号输出端连接，用于按照预设传输协议将接收到的选通信号进行分频处理得到目标时钟频率信号；

所述调频模块与所述时钟输出端和所述输出模块的目标时钟频率信号输出端连接，用于对接收到的目标时钟频率信号进行分频处理，并将分频后的目标时钟频率信号的上升沿与反相初始时钟信号的上升沿对齐后作为调频信号进行输出；其中，所述调频模块的分频阶数为所述输出模块的分频阶数的2倍，所述反相初始时钟信号为所述选通模块首次输出的选通信号对应的反相信号。

2.根据权利要求1所述的分频装置，其特征在于，所述调频模块包括调频分频单元和锁存单元；

所述调频分频单元与所述目标时钟频率信号输出端连接，用于对接收到的所述目标时钟频率信号进行分频处理，得到调频分频信号；

所述锁存单元包括调频同步器和延时D触发器，所述调频同步器与所述调频分频单元的调频分频信号输出端连接，用于在所述反相初始时钟信号的电平为高电平时，将接收到的调频分频信号转发至所述延时D触发器；

所述延时D触发器与所述选通模块连接，所述延时D触发器在所述反相初始时钟信号为高电平时开始计时，并在计时时长达到预设时长时将接收到的调频分频信号作为调频信号转发至所述选通模块。

3.根据权利要求2所述的分频装置，其特征在于，所述调频同步器包括调频锁存器或者调频D触发器。

4.根据权利要求2所述的分频装置，其特征在于，所述调频分频单元包括输出分频器、校准分频器和或门电路；

所述输出分频器与所述目标时钟频率信号输出端连接，用于对接收到的所述目标时钟频率信号进行分频处理得到输出分频信号；

所述校准分频器与所述选通信号输出端连接，用于对接收到的选通信号进行分频处理得到校准分频信号；其中，所述校准分频信号和所述输出分频信号的频率相同；

所述或门电路分别与所述校准分频器的校准分频信号输出端、所述输出分频器的输出分频信号输出端和所述调频同步器连接，用于在接收到的所述校准分频信号和所述输出分频信号中的任一信号处于高电平时，向所述调频同步器输出所述调频分频信号的高电平信号，相反，则向所述调频同步器输出所述调频分频信号的低电平信号。

5.根据权利要求1所述的分频装置，其特征在于，所述调频模块还包括：

平滑处理单元，用于根据所述调频信号和初始时钟信号输出平滑处理信号，其中，所述平滑处理信号的上升沿与所述初始时钟信号的上升沿对齐，所述平滑处理信号的下降沿与所述反相初始时钟信号的下降沿对齐；所述初始时钟信号为两个时钟信号中所述选通模块首次输出的时钟信号；

所述选通模块还与所述平滑处理单元连接，用于根据接收到的所述调频信号从所述两个时钟信号中选择其中一个时钟信号作为一级控制信号输出，并根据接收到的所述平滑处理信号从所述一级控制信号和所述平滑处理信号对应的修正分频信号中选择其中一个信号作为选通信号输出，其中，所述修正分频信号的频率和相位与所述调频模块的调频分频单元输出的调频分频信号的频率和相位均相同。

6.根据权利要求5所述的分频装置，其特征在于，所述平滑处理单元包括采样D触发器、异或门电路和平滑同步器；

所述采样D触发器与所述选通模块连接，用于在所述反相初始时钟信号为高电平时暂存所述调频信号，直至再次识别到所述反相初始时钟信号的高电平，便将所述调频信号转发至所述选通模块；

所述异或门电路，分别与所述采样D触发器的采样输入端和所述采样D触发器的采样输出端连接，用于在暂存前的调频信号和暂存后的调频信号电平不一致时输出高电平信号，相反，则输出低电平信号；

所述平滑同步器，与所述异或门电路和所述选通模块连接，用于在所述初始时钟信号为高电平时，将所述异或门电路输出的异或信号作为所述平滑处理信号转发至所述选通模块。

7.根据权利要求6所述的分频装置，其特征在于，所述平滑同步器包括平滑锁存器或平滑D触发器。

8.根据权利要求5所述的分频装置，其特征在于，所述选通模块包括一级控制单元和二级控制单元；

所述一级控制单元与所述时钟输出端和所述调频信号输出端连接，用于根据接收到的调频信号从所述两个时钟信号中选择其中一个时钟信号作为一级控制信号输出；

所述二级控制单元包括与所述调频分频单元连接的修正分频信号采样端，且所述二级控制单元还分别与所述一级控制单元、所述平滑处理单元和所述输出模块连接，用于根据接收到的平滑处理信号从所述一级控制信号和所述修正分频信号中选择其中一个信号作为选通信号输出至所述输出模块。

9.一种数据处理电路，其特征在于，包括如权利要求1-8中任一项所述的分频装置。