KR100617957B1 - 역방향 데이터 샘플링 방법 및 이를 이용한 역방향 데이터샘플링 회로 - Google Patents

역방향 데이터 샘플링 방법 및 이를 이용한 역방향 데이터샘플링 회로 Download PDF

Info

Publication number
KR100617957B1
KR100617957B1 KR1020050025747A KR20050025747A KR100617957B1 KR 100617957 B1 KR100617957 B1 KR 100617957B1 KR 1020050025747 A KR1020050025747 A KR 1020050025747A KR 20050025747 A KR20050025747 A KR 20050025747A KR 100617957 B1 KR100617957 B1 KR 100617957B1
Authority
KR
South Korea
Prior art keywords
clock
sampling
reverse data
phase
data
Prior art date
Application number
KR1020050025747A
Other languages
English (en)
Inventor
박동욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050025747A priority Critical patent/KR100617957B1/ko
Priority to JP2006055232A priority patent/JP2006279945A/ja
Priority to US11/369,033 priority patent/US20060222131A1/en
Application granted granted Critical
Publication of KR100617957B1 publication Critical patent/KR100617957B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

호스트 인터페이스 장치의 역방향 데이터 샘플링 방법은 다중 위상 클록을 발생시키는 단계, 역방향 데이터 신호의 천이를 이용하여 다중 위상 클록의 위상들 각각에 상응하는 클록들을 샘플링하여 클록 샘플링신호들을 생성하는 단계, 다중 위상 클록의 위상들 각각에 상응하는 클록들의 천이를 이용하여 역방향 데이터 신호를 샘플링하여 데이터 샘플링신호들을 생성하는 단계, 클록 샘플링신호들 및 데이터 샘플링신호들을 이용하여 다중 위상 클록의 위상들 각각에 상응하는 클록들 중에서 샘플링 클록을 선택하는 단계 및 샘플링 클록을 이용하여 역방향 데이터를 샘플링하는 단계를 포함한다. 따라서, 호스트 인터페이스 장치가 효과적으로 역방향 데이터를 샘플링할 수 있다.

Description

역방향 데이터 샘플링 방법 및 이를 이용한 역방향 데이터 샘플링 회로{METHOD OF SAMPLING REVERSE DATA AND REVERSE DATA SAMPLING CIRCUIT USING THE SAME}
도 1은 본 발명의 일 실시예에 따른 전류 모드 버스 인터페이스 시스템의 블록도이다.
도 2는 도 1에 도시된 전류 모드 버스 인터페이스 시스템의 역방향 데이터 전송을 설명하기 위한 타이밍도이다.
도 3은 도 1에 도시된 전류 모드 버스 인터페이스 시스템의 정방향 전송모드시의 클록 전류 및 데이터 전류를 나타낸 타이밍도이다.
도 4는 도 1에 도시된 전류 모드 버스 인터페이스 시스템의 역방향 전송모드시의 클록 전류 및 역방향 데이터 전류를 나타낸 타이밍도이다.
도 5는 본 발명의 일 실시예에 따른 버스 인터페이스 시스템의 역방향 데이터 수신 타이밍을 나타낸 타이밍도이다.
도 6은 4단 다중 위상 클록을 이용하여 역방향 데이터를 샘플링하는 경우의 샘플링 타이밍도이다.
도 7은 본 발명의 일 실시예에 따른 역방향 데이터 샘플링방법을 설명하기 위한 회로도이다.
도 8 및 도 9는 본 발명의 일 실시예에 따른 호스트 인터페이스 장치의 역방향 데이터 샘플링방법을 설명하기 위한 타이밍도들이다.
도 10은 본 발명의 일 실시예에 따른 호스트 인터페이스 장치의 역방향 데이터 샘플링회로를 설명하기 위한 블록도이다.
도 11은 도 10에 도시된 선택신호발생회로의 일 예를 나타낸 블록도이다.
* 도면의 주요부분에 대한 부호의 설명 *
150 : 다중 위상 클록 발생기
160 : 선택신호발생부
170 : 선택기
180 : 샘플링부
본 발명은 버스 인터페이스 시스템에 관한 것으로, 특히 클라이언트가 전송하는 역방향 데이터를 호스트 측에서 샘플링 하는 버스 인터페이스 시스템의 역방향 데이터 샘플링에 관한 것이다.
일반적으로 집적회로들 사이에서 신호를 송/수신하기 위해 전압 모드 송/수 신 또는 전류 모드 송/수신을 수행한다. 전압 모드 송/수신은 저항-커패시터 지연(resistive-capacitive delay) 등의 문제점을 가지고 있으며, 이를 개선하기 위해 전류 모드 송/수신이 연구되어왔다. 전류 모드 송/수신은 송/수신되는 신호의 전류에 주목한다. 전류 모드 송/수신은 전송 라인의 전압은 크게 변하지 않도록 하고, 전송 라인을 통하여 흐르는 전류의 레벨을 변화시켜서 데이터를 전송한다. 예를 들어, 송신기는 17mA ~ 23mA를 논리 '1'로, 0mA ~ 6mA를 논리 '0'으로 설정하여 순차적인 디지털 데이터를 송신할 수 있다. 이 때, 수신기는 송신되는 신호의 전류레벨을 판단하여 송신된 디지털 데이터를 복원할 수 있다. 전류 모드 송/수신 시에는 전압이 크게 변하지 않으므로 저항-커패시터 지연이 심각한 문제가 되지 않는다.
전류 모드 송/수신에 있어 송신기 측에서 기준 전류를 함께 전송하는 경우가 있다. 예를 들어, 송신기는 17mA ~ 23mA를 논리 '1'로, 0mA ~ 6mA를 논리 '0'으로 설정하여 데이터전류를 송신함과 함께, 약10mA의 기준 전류를 송신한다. 수신기는 데이터전류 및 기준 전류를 함께 수신하여 데이터전류와 기준 전류의 크기를 비교하여 송신된 데이터를 판별한다. 예를 들어, 수신기는 데이터전류가 기준 전류보다 크면 송신된 데이터가 논리 '1'인 것으로, 데이터전류가 기준 전류보다 작으면 송신된 데이터가 논리 '0'인 것으로 판별한다. 이와 같이, 데이터전류와 함께 기준 전류를 송/수신하는 전류 모드 송/수신을 의사 차동 전류 모드(pseudo-differential current mode) 송/수신이라고 하기도 한다.
특히, 어플리케이션들이 통합되어감에 따라 호스트에서 클라이언트로 데이터를 전송하는 정방향 전송모드뿐만 아니라, 클라이언트에서 호스트로 데이터를 전송 하는 역방향 전송모드까지 제공해야 하는 어플리케이션들이 늘어나고 있다. 예를 들어, 디지털 카메라 기능이 포함된 휴대폰의 경우에 사용자 인터페이스를 포함하는 휴대폰 모듈 및 디지털 카메라 모듈 사이에서 양방향으로 데이터를 주고받을 필요가 있다. 특히, 역방향 전송모드에서 클라이언트가 역방향 데이터의 샘플링을 위한 클록을 제공하지 않는 경우에, 호스트가 적절한 타이밍에 역방향 데이터를 샘플링하기 어렵다. 따라서, 클라이언트로부터 송신되는 역방향 데이터를 호스트가 적절한 타이밍에 샘플링할 수 있는 역방향 데이터 샘플링 방법 및 역방향 데이터 샘플링 회로의 필요성이 절실하게 대두된다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 적절한 타이밍에 효과적으로 역방향 데이터 전류를 샘플링할 수 있는 호스트 인터페이스 장치의 역방향 데이터 샘플링 방법을 제공하는 것이다.
본 발명의 다른 목적은 적절한 타이밍에 효과적으로 역방향 전류를 샘플링할 수 있는 호스트 인터페이스 장치의 역방향 데이터 샘플링 회로를 제공하는 것이다.
상기한 본 발명의 목적을 달성하기 위한 호스트 인터페이스 장치의 역방향 데이터 샘플링 방법은 다중 위상 클록을 발생시키는 단계, 역방향 데이터 신호의 천이를 이용하여 다중 위상 클록의 위상들 각각에 상응하는 클록들을 샘플링하여 클록 샘플링신호들을 생성하는 단계, 다중 위상 클록의 위상들 각각에 상응하는 클록들의 천이를 이용하여 역방향 데이터 신호를 샘플링하여 데이터 샘플링신호들을 생성하는 단계, 클록 샘플링신호들 및 데이터 샘플링신호들을 이용하여 다중 위상 클록의 위상들 각각에 상응하는 클록들 중에서 샘플링 클록을 선택하는 단계 및 샘플링 클록을 이용하여 역방향 데이터를 샘플링하는 단계를 포함한다.
이 때, 샘플링 클록을 선택하는 단계는 다중 위상 클록의 위상들 각각에 상응하는 클록들 중에서 역방향 데이터 신호의 천이 직후에 역방향 데이터 신호의 천이와 같은 방향으로 천이하는 클록을 샘플링 클록으로 선택할 수 있다.
이 때, 샘플링 클록을 선택하는 단계는 제 1 논리 레벨의 클록 샘플링신호에 상응하는 다중 위상 클록의 위상에 대한 제 1 논리 레벨의 데이터 샘플링 신호에 상응하는 다중 위상 클록의 위상이, 다중 위상 클록의 한 단계 지연에 해당하는 경우에 제 1 논리 레벨로 샘플링된 데이터 샘플링 신호에 상응하는 클록을 샘플링 클록으로 선택할 수 있다. 이 때, 제 1 논리 레벨은 논리 '하이'일 수 있다.
본 발명의 다른 목적을 달성하기 위한 호스트 인터페이스 장치의 역방향 데이터 샘플링 회로는 다중 위상 클록을 발생시키는 다중 위상 클록 발생기, 역방향 데이터 신호의 천이를 이용하여 다중 위상 클록의 위상들 각각에 상응하는 클록들을 샘플링하여 클록 샘플링신호들을 생성하고, 다중 위상 클록의 위상들 각각에 상응하는 클록들의 천이를 이용하여 역방향 데이터 신호를 샘플링하여 데이터 샘플링신호들을 생성하고, 클록 샘플링신호들 및 데이터 샘플링신호들을 이용하여 선택신호를 생성하는 선택신호발생부, 선택신호를 이용하여 다중 위상 클록의 위상들 각 각에 상응하는 클록들 중에서 샘플링 클록을 선택하는 선택기 및 샘플링 클록을 이용하여 역방향 데이터를 샘플링하는 샘플링부를 포함한다.
따라서, 호스트측에서 효과적으로 역방향 데이터를 샘플링할 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 전류 모드 버스 인터페이스 시스템의 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 전류 모드 버스 인터페이스 시스템은 전류 모드 호스트 인터페이스 장치(110) 및 전류 모드 클라이언트 인터페이스 장치(120)를 포함한다.
전류 모드 호스트 인터페이스 장치(110)는 기준 전류(IREF) 및 클록 전류(ICLK)를 송신하고, 정방향 전송모드시에 데이터 전류(IDATA)를 송신하며, 역방향 전송모드시에 역방향 데이터 전류(IR_DATA)를 수신하고 역방향 데이터 전류(IR_DATA)를 기준 전류(IREF)와 비교하여 역방향 데이터 전압을 생성한다.
전류 모드 클라이언트 인터페이스 장치(120)는 기준 전류(IREF) 및 클록 전류(ICLK)를 수신하고 기준 전류(IREF) 및 클록 전류(ICLK)를 비교하여 클록 전압을 생성하고, 정방향 전송모드시에 데이터 전류(IDATA)를 수신하고 데이터 전류(IDATA)를 수 신된 기준 전류(IREF)와 비교하여 데이터 전압을 생성하며, 역방향 전송모드시에 역방향 데이터 전류(IR_DATA)를 데이터 전류(IDATA)가 수신되는 도선을 통하여 송신한다.
예를 들어, 클록 전류(ICLK), 데이터 전류(IDATA) 및 역방향 데이터 전류(IR_DATA)는 각각 약 300uA 레벨이 논리 '로우'로, 약 100uA 레벨이 논리 '하이'로 설정된 전류일 수 있다. 이 때, 기준 전류(IREF)는 약 200uA레벨의 전류일 수 있다.
이 때, 역방향 데이터 전류(IR_DATA)는 데이터 전류(IDATA)의 주파수보다 낮은 주파수로 변할 수 있다. 이는 호스트에서 클라이언트로 전송되는 데이터 양에 비하여 클라이언트로부터 호스트로 전송되는 데이터의 양이 적은 경우가 많기 때문이다.
도 2는 도 1에 도시된 전류 모드 버스 인터페이스 시스템의 역방향 데이터 전송을 설명하기 위한 타이밍도이다.
도 2를 참조하면, 전류 모드 버스 인터페이스 시스템의 역방향 데이터 전송은 호스트의 역방향 데이터 전송요청에 의하여 시작된다. 호스트는 역방향 데이터 전송을 위해 클라이언트로 역방향 데이터 요청 패킷을 보낸다(210). 호스트는 역방향 데이터 요청 패킷을 보낸 후 기준 전류(IREF) 및 클록 전류(ICLK)를 계속 전송하면서 역방향 전송모드로 전환하고, 클라이언트는 역방향 데이터 요청 패킷을 인식하고 역방향 전송모드로 전환한다(220). 호스트 및 클라이언트가 모두 역방향 전송모드로 전환한 후 클라이언트는 역방향 데이터를 전송하기 시작한다(230). 클라이언 트는 역방향 데이터를 모두 전송하였으면 역방향 데이터 완료 패킷을 호스트로 전송한다(240). 클라이언트는 역방향 데이터 완료 패킷을 보낸 후 다시 정방향 전송모드로 전환하고, 호스트는 역방향 데이터 완료 패킷을 인식하여 역시 정방향 전송모드로 전환한다(250).
도 3은 도 1에 도시된 전류 모드 버스 인터페이스 시스템의 정방향 전송모드시의 클록 전류 및 데이터 전류를 나타낸 타이밍도이다.
도 3을 참조하면, 전류 모드 버스 인터페이스 시스템의 정방향 전송모드시에는 클록 전류(ICLK)의 한 주기동안 두 개의 데이터가 전송되는 것을 알 수 있다. 또한, 전류 모드 버스 인터페이스 시스템의 정방향 전송모드시에는 클록 전류(ICLK)의 천이와 데이터 전류(IDATA)의 천이가 90도 위상차를 가진다. 따라서, 클라이언트 측에서는 클록 전류(ICLK)의 상승 에지 및 하강 에지에서 데이터를 샘플링하면 효과적으로 데이터를 수신할 수 있다.
도 3의 타이밍도에 도시된 동작은 전류 모드 동작 뿐만 아니라 전압 모드 버스 인터페이스 시스템의 경우에도 동일하게 적용될 수 있다.
도 4는 도 1에 도시된 전류 모드 버스 인터페이스 시스템의 역방향 전송모드시의 클록 전류 및 역방향 데이터 전류를 나타낸 타이밍도이다.
도 4를 참조하면, 전류 모드 버스 인터페이스 시스템의 역방향 전송모드시에는 클라이언트에서 수신한 클록 전류(ICLK)의 한 주기동안 한 개의 역방향 데이터가 전송되는 것을 알 수 있다. 또한, 전류 모드 버스 인터페이스 시스템의 역방향 전송모드시에는 클록 전류(ICLK)의 천이와 역방향 데이터 전류(IR_DATA)의 천이가 거의 동시에 이루어진다.
도 4에 도시된 역방향 데이터 전류의 주파수가 도 3에 도시된 데이터 전류의 주파수보다 낮은 이유는 호스트에서 클라이언트로 전송되는 데이터 양에 비하여 클라이언트로부터 호스트로 전송되는 데이터의 양이 적은 경우가 많기 때문이다.
도 4의 타이밍도에 도시된 동작은 전류 모드 동작 뿐만 아니라 전압 모드 버스 인터페이스 시스템의 경우에도 동일하게 적용될 수 있다.
도 5는 본 발명의 일 실시예에 따른 버스 인터페이스 시스템의 역방향 데이터 수신 타이밍을 나타낸 타이밍도이다.
도 5를 참조하면, 호스트로부터 송신된 클록(510)이 소정 시간(Tdelay) 지연되어 클라이언트에서 수신된다. 이 때, 소정 시간(Tdelay)은 인쇄 회로 기판(Printed Circuit Board; PCB) 등의 버스 인터페이스 시스템 등의 동작 환경에 따라 결정된다.
클라이언트는 수신된 클록(520)에 동기하여 역방향 데이터를 생성하여 호스트로 전송한다.
클라이언트로부터 송신된 역방향 데이터(530)는 소정 시간(Tdelay) 지연되어 호스트에서 수신된다. 이 때, 소정 시간(Tdelay)은 송/수신 환경이 동일한 경우 호스 트로부터 송신된 클록(510) 및 클라이언트에서 수신된 클록(520) 사이의 지연 시간과 동일한 시간일 수 있다.
결과적으로 호스트는 수신되는 역방향 데이터의 천이 타이밍을 알 수 없어 절절한 타이밍에 역방향 데이터를 샘플링하는 것은 매우 중요한 문제가 된다.
도 6은 4단 다중 위상 클록을 이용하여 역방향 데이터를 샘플링하는 경우의 샘플링 타이밍도이다.
도 6을 참조하면, 호스트는 수신되는 역방향 데이터를 4단 다중 위상 클록(multi-phase clock)을 이용하여 샘플링한다. 이 때, 다중 위상 클록은 PLL(Phase Locked Loop)이나 DLL(Delay Locked Loop)을 이용하여 생성할 수 있다.
도 6에 도시된 바와 같이, 4단 다중 위상 클록을 이용하여 역방향 데이터를 샘플링하는 경우 다중 위상 클록의 위상들 각각에 상응하는 클록들 중에서 적절한 샘플링 클록 선택하는 것이 중요한 문제가 된다. 샘플링 클록을 잘 선택하면 최악의 경우에도 데이터 타이밍의 정 중앙에서 클록주기/4에 해당하는 시간정도의 오차만 생기게 된다. 도 6에 도시된 T는 클록주기를 나타낸다.
다중 위상 클록의 단계(stage)를 8단으로 할 경우 샘플링 클록을 잘 선택하면 오차는 클록주기/8에 해당하는 시간정도로 줄어들게 된다.
이하, 4단 다중 위상 클록의 경우를 예로 들어 다중 위상 클록의 위상들 각각에 상응하는 클록들 중에서 적절한 샘플링 클록을 선택하는 방법에 관하여 상세히 설명한다.
도 7은 본 발명의 일 실시예에 따른 역방향 데이터 샘플링방법을 설명하기 위한 회로도이다.
본 발명의 일 실시예에 따른 역방향 데이터 샘플링방법은 먼저 역방향 데이터 신호와 비슷한 타이밍에 천이하는 클록을 샘플링 클록으로 선택하고, 샘플링 클록의 하강 에지에서 역방향 데이터를 샘플링한다.
도 7을 참조하면, 수신되는 역방향 데이터 신호(R_DATA)의 상승에지에서 다중 위상 클록의 위상들 각각에 상응하는 클록들(C1, C2, C3, C4)이 샘플링되어 클록 샘플링신호들(P1, P2, P3, P4)이 생성된다.
또한, 다중 위상 클록들 각각에 상응하는 클록들(C1, C2, C3, C4)의 상승 에지에서 역방향 데이터 신호(R_DATA)가 샘플링되어 데이터 샘플링신호들(Q1, Q2, Q3, Q4)이 생성된다.
다중 위상 클록들 각각에 상응하는 클록들(C1, C2, C3, C4) 중에서 역방향 데이터의 샘플링을 위한 적절한 샘플링 클록을 선택하기 위해서 본 발명의 일 실시예에 따른 역방향 데이터 샘플링 방법은 N번째 클록 샘플링신호(PN) 및 N+1번째 데이터 샘플링신호(QN+1)가 논리 '하이'일 때 다중 위상 클록의 N+1번째 위상에 상응하는 클록(CN+1)을 샘플링 클록으로 선택한다. 즉, 논리 '하이'인 클록 샘플링신호에 상응하는 다중 위상 클록의 위상에 대한 논리 '하이'인 데이터 샘플링 신호에 상응하는 다중 위상 클록의 위상이, 다중 위상 클록의 한 단계 지연(90도)에 해당하는 경우에 논리 '하이'로 샘플링된 데이터 샘플링 신호에 상응하는 클록을 샘플링 클록으로 선택한다. 이는, 다중 위상 클록의 위상들 각각에 상응하는 클록들 중에서 역방향 데이터 신호의 상승 에지 직후에 상승 에지를 가지는 클록을 샘플링 클록으로 선택하기 위한 것이다. 일반적인 경우에는 이와 같은 조건을 만족시키는 다중 위상 클록의 위상에 상응하는 클록이 한 개 존재하므로, 상술한 방법으로 역방향 데이터 신호와 비슷한 타이밍에 천이하는 클록을 샘플링 클록으로 선택할 수 있다.
이와 같이 샘플링 클록을 선택하면 데이터 샘플링신호들 및 클록 샘플링신호들을 생성하기 위한 플립플롭 및 샘플링 클록을 선택하기 위한 멀티플렉서(multiplexer; MUX) 등을 이용하여 간단하게 회로를 구성할 수 있어 매우 신속하게 샘플링 클록을 선택할 수 있다.
이 때, 역방향 데이터 신호(R_DATA)는 전류 모드 신호 또는 전압 모드 신호에 상응하는 것일 수 있다. 역방향 데이터 신호(R_DATA)는 샘플링 클록의 선택을 위해 시스템 전원인가 초기에 호스트로부터 송신되는 클록의 주파수와 동일한 주파수의 신호일 수 있다. 즉, 역방향 데이터는 호스트로부터 송신되는 클록의 주파수보다 낮은 주파수로 전송될 수 있으나, 시스템 전원인가 초기에는 샘플링 클록 선택을 위해 클라이언트가 호스트로부터 전송되는 클록을 그대로 다시 호스트로 전송할 수 있다. 샘플링 클록은 전원인가 초기에 한 번만 선택되고 이후 역방향 데이터 전송시마다 선택된 샘플링 클록이 사용될 수 있다.
또한, 강건 설계(robust design)를 위해 N번째 클록 샘플링신호(PN), N+1번째 데이터 샘플링신호(QN+1), N+1번째 클록 샘플링신호(PN+1) 및 N+2번째 데이터 샘플링신호(QN+2)가 모두 논리 '하이'일 때, 다중 위상 클록의 N+1번째 위상에 상응하는 클록(CN+1)을 샘플링 클록으로 선택할 수 있다. 일반적인 경우에 이와 같은 조건이 발생하지 아니하나 다중 위상 클록의 위상에 상응하는 클록과 역방향 데이터 신호의 천이가 거의 동시에 발생하거나 클록의 지터(jitter)가 큰 경우 이러한 경우가 발생할 수 있다.
또한, 강건 설계(robust design)를 위해 N번째 클록 샘플링신호(PN) 및 N+2번째 데이터 샘플링신호(QN+2)가 모두 논리 '하이'이고, N+1번째 클록 샘플링신호(PN+1) 및 N+1번째 데이터 샘플링신호(QN+1)가 모두 논리 '로우'일 때, 다중 위상 클록의 N+1번째 위상에 상응하는 클록(CN+1)을 샘플링 클록으로 선택할 수 있다. 일반적인 경우에 이와 같은 조건이 발생하지 아니하나 다중 위상 클록의 위상에 상응하는 클록과 역방향 데이터 신호의 천이가 거의 동시에 발생하거나 클록의 지터(jitter)가 큰 경우 이러한 경우가 발생할 수 있다.
도 7에 도시된 클록 샘플링신호들(P1, P2, P3, P4) 및 데이터 샘플링신호들(Q1, Q2, Q3, Q4)이 모두 논리 '로우'일 때에는 샘플링 클록을 선택하지 아니하고 기다린다.
도 8 및 도 9는 본 발명의 일 실시예에 따른 호스트 인터페이스 장치의 역방향 데이터 샘플링방법을 설명하기 위한 타이밍도들이다.
도 8은 본 발명의 일 실시예에 따른 호스트 인터페이스 장치의 역방향 데이터 샘플링방법의 일반적인 경우를 설명하기 위한 타이밍도이다.
도 8을 참조하면, 4단 다중 위상 클록의 위상들 각각에 상응하는 클록들(C1, C2, C3, C4)은 서로 90도씩의 위상차를 가진다. 호스트 측에서는 4단 다중 위상 클록의 위상들 각각에 상응하는 클록들(C1, C2, C3, C4) 및 역방향 데이터 신호 (R_DATA)를 이용하여 클록 샘플링신호들 및 데이터 샘플링신호들을 생성한다. 하기 표 1은 이를 정리한 표이다.
P1 Q2 1 1
P2 Q3 0 1
P3 Q4 0 0
P4 Q1 1 0
상기 표 1에서 P1, P2, P3 및 P4는 각각 다중 위상 클록의 0도, 90도, 180도 및 270도에 상응하는 클록들이 역방향 데이터 신호에 의해 샘플링된 클록 샘플링신호들이다. 또한, Q1, Q2, Q3 및 Q4는 각각 역방향 데이터 신호가 다중 위상 클록의 0도, 90도, 180도 및 270도에 상응하는 클록에 의해 샘플링된 데이터 샘플링 신호들이다.
표 1에 표현된 바와 같이, P1 및 Q2가 논리 '하이'이므로, 다중 위상 클록의 90도에 상응하는 클록(C2)이 샘플링 클록으로 선택된다. 도 8에 도시된 바와 같이, 클록(C2)의 상승 에지는 역방향 데이터 신호(R_DATA)의 상승 에지 직후에 발생하므로 클록(C2)의 하강 에지(810)에서 역방향 데이터를 샘플링하면 효과적으로 역방향 데이터를 샘플링할 수 있다.
도 9는 강건 설계를 위한 본 발명의 일 실시예에 따른 역방향 데이터 샘플링방법을 설명하기 위한 타이밍도이다.
도 9를 참조하면, 4단 다중 위상 클록의 위상들 각각에 상응하는 클록들(C1, C2, C3, C4)은 서로 90도씩의 위상차를 가진다. 호스트 측에서는 4단 다중 위상 클록의 위상들 각각에 상응하는 클록들(C1, C2, C3, C4) 및 역방향 데이터 신호(R_DATA)를 이용하여 클록 샘플링신호들 및 데이터 샘플링신호들을 생성한다. 도 9에 도시된 타이밍도에서, 클록(C2) 및 역방향 데이터 신호(R_DATA)는 비슷한 타이밍에 상승 에지를 가지므로 하기 표 2 및 표 3에 표현된 경우가 발생할 수 있다.
P1 Q2 1 1
P2 Q3 1 1
P3 Q4 0 0/1
P4 Q1 0/1 0
P1 Q2 1 0
P2 Q3 0 1
P3 Q4 0 0/1
P4 Q1 0/1 0
상기 표 2 및 표 3에서 P1, P2, P3 및 P4는 각각 다중 위상 클록의 0도, 90도, 180도 및 270도에 상응하는 클록들이 역방향 데이터 신호에 의해 샘플링된 클록 샘플링신호들이다. 또한, Q1, Q2, Q3 및 Q4는 각각 역방향 데이터 신호가 다중 위상 클록의 0도, 90도, 180도 및 270도에 상응하는 클록에 의해 샘플링된 데이터 샘플링 신호들이다.
상기 표 2의 경우는 N번째 클록 샘플링신호(PN) 및 N+1번째 데이터 샘플링신호(QN+1)가 논리 '하이'인 경우가 둘 이상 생기는 경우이다. 이러한 경우에 샘플링 클록으로 C2가 선택되고, C2의 하강 에지(910)에서 역방향 데이터가 샘플링된다.
상기 표 3의 경우는 N번째 클록 샘플링신호(PN) 및 N+1번째 데이터 샘플링신호(QN+1)가 논리 '하이'인 경우가 생기지 않는 경우이다. 이러한 경우에 샘플링 클록으로 C2가 선택되고, C2의 하강 에지(910)에서 역방향 데이터가 샘플링된다.
도 10은 본 발명의 일 실시예에 따른 호스트 인터페이스 장치의 역방향 데이터 샘플링회로를 설명하기 위한 블록도이다.
도 10을 참조하면, 호스트 인터페이스 장치의 역방향 데이터 샘플링회로는 다중 위상 클록 발생기(150), 선택신호발생부(160), 선택기(170) 및 샘플링부(180)를 포함한다.
다중 위상 클록 발생기(150)는 다중 위상 클록을 발생시킨다. 다중 위상 클록 발생기(150)는 PLL(Phase Locked Loop) 및 DLL(Delay Locked Loop) 등에 의하여 구현될 수 있다.
선택신호발생부(160)는 역방향 데이터 신호(R_DATA)의 천이를 이용하여 다중 위상 클록의 위상들 각각에 상응하는 클록들(C1, C2, ‥‥, CM)을 샘플링하여 클록 샘플링신호들을 생성하고, 다중 위상 클록의 위상들 각각에 상응하는 클록들(C1, C2, ‥‥, CM)의 천이를 이용하여 역방향 데이터 신호(R_DATA)를 샘플링하여 데이터 샘플링신호들을 생성하고, 클록 샘플링신호들 및 데이터 샘플링신호들을 이용하여 선택신호(SEL)를 생성한다.
이 때, 선택신호(SEL)는 다중 위상 클록의 위상들 각각에 상응하는 클록들(C1, C2, ‥‥, CM) 중 하나를 선택하기 위한 만큼의 비트일 수 있다. 예를 들어, M이 4일 때 선택신호(SEL)는 2비트일 수 있다.
선택신호발생부(160)는 다중 위상 클록의 위상들 각각에 상응하는 클록들(C1, C2, ‥‥, CM) 중에서 역방향 데이터 신호(R_DATA)의 천이 직후에 역방향 데이터 신호(R_DATA)의 천이와 같은 방향으로 천이하는 클록을 샘플링 클록(CLK)으로 선택하도록 선택신호(SEL)를 생성할 수 있다. 예를 들어, 선택신호발생부(160)는 다중 위상 클록의 위상들 각각에 상응하는 클록들(C1, C2, ‥‥, CM) 중에서 역방향 데이터 신호(R_DATA)의 상승 에지 직후에 상승 에지를 가지는 클록을 샘플링 클록(CLK)으로 선택하도록 선택신호(SEL)를 생성할 수 있다.
선택신호발생부(160)는 도 7 내지 도 9를 통하여 설명한 역방향 데이터 샘플링 방법에 의하여 선택신호를 발생시킬 수 있다.
선택기(170)는 선택신호(SEL)를 이용하여 다중 위상 클록의 위상들 각각에 상응하는 클록들(C1, C2, ‥‥, CM) 중에서 샘플링 클록(CLK)을 선택한다. 선택기(170)는 멀티플렉서(multiplexer; MUX) 등에 의하여 구현될 수 있다.
샘플링부(180)는 샘플링 클록(CLK)을 이용하여 역방향 데이터(R_DATA)를 샘플링한다. 이 때, 샘플링부(180)는 샘플링 클록(CLK)의 하강 에지에서 역방향 데이터(R_DATA)를 샘플링할 수 있다. 샘플링부(180)는 플립플롭 등을 이용하여 구현될 수 있다.
도 11은 도 10에 도시된 선택신호발생회로의 일 예를 나타낸 블록도이다.
도 11을 참조하면, 선택신호발생회로는 플립플롭부(710) 및 신호발생부(720)를 포함한다.
플립플롭부(710)는 플립플롭들(711 ~ 718)을 포함한다.
플립플롭부(710)는 역방향 데이터 신호(R_DATA)의 천이를 이용하여 다중 위상 클록의 위상들 각각에 상응하는 클록들(C1, C2, C3, C4)을 샘플링하여 클록 샘플링신호들(P1, P2, P3, P4)을 생성하고, 다중 위상 클록의 위상들 각각에 상응하는 클록들(C1, C2, C3, C4)의 천이를 이용하여 역방향 데이터 신호(R_DATA)를 샘플링하여 데이터 샘플링신호들(Q1, Q2, Q3, Q4)을 생성한다.
신호발생부(720)는 클록 샘플링신호들(P1, P2, P3, P4) 및 데이터 샘플링신호들(Q1, Q2, Q3, Q4)을 이용하여 선택신호(SEL)를 생성한다.
신호발생부(720)는 도 7 내지 도 9를 통하여 설명한 방법에 의하여 선택신호(SEL)를 생성할 수 있으며, 간단한 논리회로(logic circuit)나 마이크로 컨트롤러(micro controller)등을 이용하여 구현할 수 있다.
예를 들어, 신호발생부(720)는 첫 번째 클록 샘플링신호(P1) 및 두 번째 데이터 샘플링신호(Q2)가 논리 '하이'일 때 다중 위상 클록의 두 번째 위상(90도)에 상응하는 클록(C2)을 샘플링 클록으로 선택하도록 "01"을 선택신호(SEL)로 생성할 수 있다.
이상에서 전류 모드 버스 인터페이스 시스템을 예로 들어 호스트 인터페이스 장치의 역방향 데이터 샘플링방법 및 샘플링회로를 설명하였으나, 본 발명의 기술사상은 전류 모드 버스 인터페이스 시스템의 경우에 한하지 아니한다. 즉, 본 발명의 기술사상은 전압 모드 호스트 인터페이스 장치의 역방향 데이터 샘플링에도 동일하게 적용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상기와 같은 본 발명의 호스트 인터페이스 장치의 역방향 데이터 샘플링방법 및 역방향 데이터 샘플링회로는 호스트와 클라이언트 사이의 전송 지연(propagation delay)에 불구하고 효과적으로 역방향 데이터를 샘플링할 수 있다. 또한, 본 발명의 호스트 인터페이스 장치의 역방향 데이터 샘플링회로는 회로구현이 용이하고 구조가 간단하여 역방향 데이터 샘플링 클록을 신속하게 결정할 수 있다. 따라서, 효과적인 역방향 데이터 전송 어플리케이션을 간단하게 구현할 수 있다.

Claims (20)

  1. 다중 위상 클록을 생성하는 단계;
    역방향 데이터 신호의 천이 시점에 상기 다중 위상 클록의 위상들 각각에 상응하는 클록들을 샘플링하여 클록 샘플링 신호들을 생성하는 단계;
    상기 다중 위상 클록의 위상들 각각에 상응하는 클록들의 천이 시점에 상기 역방향 데이터 신호를 샘플링하여 데이터 샘플링 신호들을 생성하는 단계;
    상기 클록 샘플링 신호들 및 상기 데이터 샘플링 신호들을 기초로 상기 클록 샘플링 신호들 중 샘플링 클록을 선택하는 단계; 및
    상기 샘플링 클록을 기초로 역방향 데이터를 샘플링하는 단계를 포함하는 호스트 인터페이스 장치의 역방향 데이터 샘플링 방법.
  2. 제 1 항에 있어서,
    상기 샘플링 클록을 선택하는 단계는
    상기 다중 위상 클록의 위상들 각각에 상응하는 클록들 중에서 상기 역방향 데이터 신호의 천이 직후에 상기 역방향 데이터 신호의 천이와 같은 방향으로 천이하는 클록을 상기 샘플링 클록으로 선택하는 것을 특징으로 하는 호스트 인터페이스 장치의 역방향 데이터 샘플링 방법.
  3. 제 2 항에 있어서,
    상기 천이는 상승 에지인 것을 특징으로 하는 호스트 인터페이스 장치의 역방향 데이터 샘플링 방법.
  4. 제 2 항에 있어서,
    상기 샘플링 클록을 선택하는 단계는
    제 1 논리 레벨의 상기 클록 샘플링신호에 상응하는 상기 다중 위상 클록의 위상에 대한 상기 제 1 논리 레벨의 상기 데이터 샘플링 신호에 상응하는 상기 다중 위상 클록의 위상이, 상기 다중 위상 클록의 한 단계 지연에 해당하는 경우에
    상기 제 1 논리 레벨로 샘플링된 상기 데이터 샘플링 신호에 상응하는 클록을 상기 샘플링 클록으로 선택하는 것을 특징으로 하는 호스트 인터페이스 장치의 역방향 데이터 샘플링 방법.
  5. 제 4 항에 있어서,
    상기 샘플링 클록을 선택하는 단계는
    PN 및 QN+1이 상기 제 1 논리 레벨일 때 CN+1을 상기 샘플링 클록으로 선택하는 것을 특징으로 하는 호스트 인터페이스 장치의 역방향 데이터 샘플링 방법.
    (CN은 다중 위상 클록의 N번째 위상에 상응하는 클록, PN은 CN이 상기 역방향 데이터 신호의 상승 에지에서 샘플링된 클록 샘플링신호, QN+1은 상기 역방향 데이터 신 호가 CN+1의 상승 에지에서 샘플링된 데이터 샘플링 신호)
  6. 제 5 항에 있어서,
    상기 샘플링 클록을 선택하는 단계는
    PN, QN+1, PN+1 및 QN+2가 모두 상기 제 1 논리 레벨일 때, CN+1을 상기 샘플링 클록으로 선택하는 것을 특징으로 하는 호스트 인터페이스 장치의 역방향 데이터 샘플링 방법.
    (CN+1은 다중 위상 클록의 N+1번째 위상에 상응하는 클록, PN 및 PN+1은 각각 CN 및 CN+1이 상기 역방향 데이터 신호의 상승 에지에서 샘플링된 클록 샘플링신호들, QN+1 및 QN+2는 각각 상기 역방향 데이터 신호가 CN+1의 상승 에지 및 CN+2의 상승 에지에서 샘플링된 데이터 샘플링 신호들)
  7. 제 6 항에 있어서,
    상기 샘플링 클록을 선택하는 단계는
    PN 및 QN+2가 상기 제 1 논리 레벨이고, PN+1 및 QN+1이 제 2 논리 레벨일 때, CN+1을 상기 샘플링 클록으로 선택하는 것을 특징으로 하는 호스트 인터페이스 장치의 역방향 데이터 샘플링 방법.
    (CN+1은 다중 위상 클록의 N+1번째 위상에 상응하는 클록, PN 및 PN+1은 각각 CN 및 CN+1이 상기 역방향 데이터 신호의 상승 에지에서 샘플링된 클록 샘플링신호들, QN+1 및 QN+2는 각각 상기 역방향 데이터 신호가 CN+1의 상승 에지 및 CN+2의 상승 에지에서 샘플링된 데이터 샘플링 신호들)
  8. 제 7 항에 있어서,
    상기 제 1 논리 레벨은 논리 '하이'이고, 상기 제 2 논리 레벨은 논리 '로우'인 것을 특징으로 하는 호스트 인터페이스 장치의 역방향 데이터 샘플링 방법.
  9. 제 3 항에 있어서,
    상기 호스트 인터페이스 장치의 역방향 데이터 샘플링 방법은 전류 모드 버스 인터페이스 시스템에 사용되는 것을 특징으로 하는 호스트 인터페이스 장치의 역방향 데이터 샘플링 방법.
  10. 제 3 항에 있어서,
    상기 역방향 데이터를 샘플링하는 단계는
    상기 샘플링 클록의 하강 에지에 상기 역방향 데이터를 샘플링하는 것을 특징으로 하는 호스트 인터페이스 장치의 역방향 데이터 샘플링 방법.
  11. 다중 위상 클록을 생성하는 다중 위상 클록 발생기;
    역방향 데이터 신호의 천이 시점에 상기 다중 위상 클록의 위상들 각각에 상응하는 클록들을 샘플링하여 클록 샘플링 신호들을 생성하고, 상기 다중 위상 클록의 위상들 각각에 상응하는 클록들의 천이 시점에 상기 역방향 데이터 신호를 샘플링하여 데이터 샘플링 신호들을 생성하며, 상기 클록 샘플링 신호들 및 상기 데이터 샘플링 신호들을 기초로 선택 신호를 생성하는 선택 신호 발생부;
    상기 선택 신호에 응답하여 상기 클록 샘플링 신호들 중 샘플링 클록을 선택하는 선택기; 및
    상기 샘플링 클록을 기초로 역방향 데이터를 샘플링하는 샘플링부를 포함하는 호스트 인터페이스 장치의 역방향 데이터 샘플링 회로.
  12. 제 11 항에 있어서,
    상기 선택신호발생부는
    상기 다중 위상 클록의 위상들 각각에 상응하는 클록들 중에서 상기 역방향 데이터 신호의 천이 직후에 상기 역방향 데이터 신호의 천이와 같은 방향으로 천이하는 클록을 상기 샘플링 클록으로 선택하도록 상기 선택신호를 생성하는 것을 특징으로 하는 호스트 인터페이스 장치의 역방향 데이터 샘플링 회로.
  13. 제 12 항에 있어서,
    상기 천이는 상승 에지인 것을 특징으로 하는 호스트 인터페이스 장치의 역방향 데이터 샘플링 회로.
  14. 제 12 항에 있어서,
    상기 선택신호발생부는
    제 1 논리 레벨의 상기 클록 샘플링신호에 상응하는 상기 다중 위상 클록의 위상에 대한 상기 제 1 논리 레벨의 상기 데이터 샘플링 신호에 상응하는 상기 다중 위상 클록의 위상이, 상기 다중 위상 클록의 한 단계 지연에 해당하는 경우에
    상기 제 1 논리 레벨로 샘플링된 상기 데이터 샘플링 신호에 상응하는 클록을 상기 샘플링 클록으로 선택하도록 상기 선택신호를 생성하는 것을 특징으로 하는 호스트 인터페이스 장치의 역방향 데이터 샘플링 회로.
  15. 제 14 항에 있어서,
    상기 선택신호발생부는
    PN 및 QN+1이 상기 제 1 논리 레벨일 때 CN+1을 상기 샘플링 클록으로 선택하도록 상기 선택신호를 생성하는 것을 특징으로 하는 호스트 인터페이스 장치의 역방향 데이터 샘플링 회로.
    (CN은 다중 위상 클록의 N번째 위상에 상응하는 클록, PN은 CN이 상기 역방향 데이터 신호의 상승 에지에서 샘플링된 클록 샘플링신호, QN+1은 상기 역방향 데이터 신호가 CN+1의 상승 에지에서 샘플링된 데이터 샘플링 신호)
  16. 제 15 항에 있어서,
    상기 선택신호발생부는
    PN, QN+1, PN+1 및 QN+2가 모두 상기 제 1 논리 레벨일 때, CN+1을 상기 샘플링 클록으로 선택하도록 상기 선택신호를 생성하는 것을 특징으로 하는 호스트 인터페이스 장치의 역방향 데이터 샘플링 회로.
    (CN+1은 다중 위상 클록의 N+1번째 위상에 상응하는 클록, PN 및 PN+1은 각각 CN 및 CN+1이 상기 역방향 데이터 신호의 상승 에지에서 샘플링된 클록 샘플링신호들, QN+1 및 QN+2는 각각 상기 역방향 데이터 신호가 CN+1의 상승 에지 및 CN+2의 상승 에지에서 샘플링된 데이터 샘플링 신호들)
  17. 제 16 항에 있어서,
    상기 선택신호발생부는
    PN 및 QN+2가 상기 제 1 논리 레벨이고, PN+1 및 QN+1이 제 2 논리 레벨일 때, CN+1을 상기 샘플링 클록으로 선택하도록 상기 선택신호를 생성하는 것을 특징으로 하는 호스트 인터페이스 장치의 역방향 데이터 샘플링 회로.
    (CN+1은 다중 위상 클록의 N+1번째 위상에 상응하는 클록, PN 및 PN+1은 각각 CN 및 CN+1이 상기 역방향 데이터 신호의 상승 에지에서 샘플링된 클록 샘플링신호들, QN+1 및 QN+2는 각각 상기 역방향 데이터 신호가 CN+1의 상승 에지 및 CN+2의 상승 에지에서 샘플링된 데이터 샘플링 신호들)
  18. 제 17 항에 있어서,
    상기 제 1 논리 레벨은 논리 '하이'이고, 상기 제 2 논리 레벨은 논리 '로우'인 것을 특징으로 하는 호스트 인터페이스 장치의 역방향 데이터 샘플링 회로.
  19. 제 13 항에 있어서,
    상기 호스트 인터페이스 장치는 전류 모드 버스 인터페이스 시스템의 호스트 인터페이스 장치인 것을 특징으로 하는 호스트 인터페이스 장치의 역방향 데이터 샘플링 회로.
  20. 제 13 항에 있어서,
    상기 샘플링부는
    상기 샘플링 클록의 하강 에지에 상기 역방향 데이터를 샘플링하는 것을 특징으로 하는 호스트 인터페이스 장치의 역방향 데이터 샘플링 회로.
KR1020050025747A 2005-03-29 2005-03-29 역방향 데이터 샘플링 방법 및 이를 이용한 역방향 데이터샘플링 회로 KR100617957B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050025747A KR100617957B1 (ko) 2005-03-29 2005-03-29 역방향 데이터 샘플링 방법 및 이를 이용한 역방향 데이터샘플링 회로
JP2006055232A JP2006279945A (ja) 2005-03-29 2006-03-01 逆方向データサンプリング方法、及びこれを利用した逆方向データサンプリング回路
US11/369,033 US20060222131A1 (en) 2005-03-29 2006-03-06 Method for sampling reverse data and a reverse data sampling circuit for performing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050025747A KR100617957B1 (ko) 2005-03-29 2005-03-29 역방향 데이터 샘플링 방법 및 이를 이용한 역방향 데이터샘플링 회로

Publications (1)

Publication Number Publication Date
KR100617957B1 true KR100617957B1 (ko) 2006-08-30

Family

ID=37070488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050025747A KR100617957B1 (ko) 2005-03-29 2005-03-29 역방향 데이터 샘플링 방법 및 이를 이용한 역방향 데이터샘플링 회로

Country Status (3)

Country Link
US (1) US20060222131A1 (ko)
JP (1) JP2006279945A (ko)
KR (1) KR100617957B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855995B1 (ko) * 2007-05-23 2008-09-02 삼성전자주식회사 디스플레이 패널 구동 장치 및 방법
KR101046244B1 (ko) * 2009-07-31 2011-07-04 주식회사 하이닉스반도체 반도체 집적 회로의 클럭 생성 장치
US20150162918A1 (en) * 2013-12-05 2015-06-11 Arm Limited Digital output clock generation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119379A (ja) 1999-10-15 2001-04-27 Oki Electric Ind Co Ltd ビット位相同期回路
US20030081712A1 (en) 2001-10-29 2003-05-01 Shuichi Takada Data extraction circuit used for serial transmission of data signals between communication devices having different clock signal sources
KR20040103042A (ko) * 2003-05-30 2004-12-08 주식회사 버카나와이어리스코리아 루프내 지연에 둔감한 업/다운 발생기를 이용한 클럭 복원회로

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5491729A (en) * 1992-07-06 1996-02-13 3Com Corporation Digital phase-locked data recovery circuit
JP3376315B2 (ja) * 1999-05-18 2003-02-10 日本電気株式会社 ビット同期回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119379A (ja) 1999-10-15 2001-04-27 Oki Electric Ind Co Ltd ビット位相同期回路
US20030081712A1 (en) 2001-10-29 2003-05-01 Shuichi Takada Data extraction circuit used for serial transmission of data signals between communication devices having different clock signal sources
KR20040103042A (ko) * 2003-05-30 2004-12-08 주식회사 버카나와이어리스코리아 루프내 지연에 둔감한 업/다운 발생기를 이용한 클럭 복원회로

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
05491729
1020050025747 - 667632

Also Published As

Publication number Publication date
JP2006279945A (ja) 2006-10-12
US20060222131A1 (en) 2006-10-05

Similar Documents

Publication Publication Date Title
TWI410791B (zh) 用以傳送及接收複數個資料位元的裝置與方法
KR100460149B1 (ko) 에스엠아이아이 규격에 따른 장치 간의 데이터전송중재장치 및 그 방법
JP4893052B2 (ja) レシーバ回路及びレシーバ回路試験方法
US8170168B2 (en) Clock data recovery circuit
JP2000138568A (ja) クロック信号切り換え装置
EP3114792B1 (en) Clock recovery circuit for multiple wire data signals
JP2006339858A (ja) データサンプリング回路および半導体集積回路
US7254201B2 (en) Clock and data recovery circuit and method
KR20020057697A (ko) 범용 직렬 버스용 클록 복원 회로
JP2007155587A (ja) 通信装置
US6943595B2 (en) Synchronization circuit
KR100617957B1 (ko) 역방향 데이터 샘플링 방법 및 이를 이용한 역방향 데이터샘플링 회로
US7586348B2 (en) Systems, apparatuses and methods for synchronizing clock signals
US7194057B2 (en) System and method of oversampling high speed clock/data recovery
US8811559B1 (en) Timing recovery circuit and receiver circuit including the same
EP1113616B1 (en) Method for recovering a clock signal in a telecommunications system and circuit thereof
US20070230646A1 (en) Phase recovery from forward clock
US8750430B2 (en) Data receiver circuit
US7750711B2 (en) Phase select circuit with reduced hysteresis effect
US20030081712A1 (en) Data extraction circuit used for serial transmission of data signals between communication devices having different clock signal sources
US20190007056A1 (en) Frequency divider circuit, demultiplexer circuit, and semiconductor integrated circuit
US7151810B2 (en) Data and clock synchronization in multi-channel communications
US20070069927A1 (en) Method of transmitting a serial bit-stream and electronic transmitter for transmitting a serial bit-stream
JP2007312321A (ja) シリアル・パラレル変換用の半導体集積回路
JPH08340325A (ja) 高速データ受信回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090814

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee