CN101373205B - 集成电路芯片接口模块的回环测试结构 - Google Patents
集成电路芯片接口模块的回环测试结构 Download PDFInfo
- Publication number
- CN101373205B CN101373205B CN2007100450893A CN200710045089A CN101373205B CN 101373205 B CN101373205 B CN 101373205B CN 2007100450893 A CN2007100450893 A CN 2007100450893A CN 200710045089 A CN200710045089 A CN 200710045089A CN 101373205 B CN101373205 B CN 101373205B
- Authority
- CN
- China
- Prior art keywords
- interface module
- line
- received signal
- chip interface
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 67
- 230000005540 biological transmission Effects 0.000 claims description 31
- 238000000034 method Methods 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004804 winding Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003032 molecular docking Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
本发明涉及一种集成电路芯片接口模块的回环测试结构，连接于芯片接口模块上的第一发送信号线通过一发送信号选择开关与第二发送信号线连接，第一接收信号线通过一接收信号选择开关与第二接收信号线连接，发送信号选择开关与接收信号选择开关之间跨接一串联有时序延时模块的回环测试线，发送信号选择开关将第一发送信号线选择性地与第二发送信号线或者回环测试线连通，接收信号选择开关将第一接收信号线选择性地与第二接收信号线或者回环测试线连通。采用该种结构的集成电路芯片接口模块的回环测试结构，能够测试出芯片在时序方面的稳定特性，不会干扰与其它接口设备的连接，控制过程方便快捷，电路结构简单灵活，工作性能稳定可靠，适用范围较广。
Description
技术领域
本发明涉及集成电路技术领域，特别涉及集成电路芯片设计及测试技术领域，具体是指一种集成电路芯片接口模块的回环测试结构。
背景技术
随着电子技术的飞速发展，特别是数字技术的飞速发展，各种功能的集成电路芯片层出不穷。为了和其它芯片或设备连接，几乎所有的芯片都有一定数量的控制接口。在一款完善的芯片面世前，它的接口模块需要经过验证，当一款成熟的芯片提供给客户后，客户也会对相应的功能进行验证。对于具有收发功能的模块，回环验证是一个非常方便的测试方法。回环验证的主要思想是把一个模块的收和发信号线在芯片内部互联，通过自己接收自己发送的信号来验证模块的收发功能。特别是在暂时不具备和接口模块连接的设备时，又需要对接口模块进行验证，回环测试是必不可少的。
现有技术中，常规的回环测试是芯片内回环。也就是通过控制寄存器的配置，在芯片内把发送的信号送回接收信号线，达到相应接口收发功能测试的目的。这种测试方法有一个很大的问题，就是它只在功能测试方面是可靠的，在时序测试上是不可靠的。
其原因是，一般情况下，在芯片内部同一模块内，接收和发送是用同一个时钟信号控制的，所以发送的信号直接送回到接收信号线上时，其延时是非常小的，只要功能正确，其回环测试就会通过。但当真实设备连接上时，由于现在接收的信号是由真实的设备产生的，传输途径中有一定的延时，可能导致无法正确接收数据。
综上所述，用现有回环技术测试通过的芯片，一定量应用后发现与真实设备的连接存在问题，可能会造成大量的经济和时间上的损失。
发明内容
本发明的目的是克服了上述现有技术中的缺点，提供一种能够有效对芯片收发信号间的时序稳定特性进行严格地外部回环测试、电路结构简单灵活、测试过程方便快捷、工作性能稳定可靠、适用范围较为广泛的集成电路芯片接口模块的回环测试结构。
为了实现上述的目的，本发明的集成电路芯片接口模块的回环测试结构具有如下构成：
该集成电路芯片接口模块的回环测试结构，包括连接于芯片接口模块上的第一发送信号线和第一接收信号线、连接于芯片测试平台板上的第二发送信号线和第二接收信号线，其主要特点是，所述的第一发送信号线通过一个发送信号选择开关与所述的第二发送信号线相连接，所述的第一接收信号线通过一接收信号选择开关与所述的第二接收信号线相连接，所述的发送信号选择开关与接收信号选择开关之间跨接一个串联有时序延时模块的回环测试线，所述的发送信号选择开关将第一发送信号线选择性地与第二发送信号线或者回环测试线相连通，所述的接收信号选择开关将第一接收信号线选择性地与第二接收信号线或者回环测试线相连通。
该集成电路芯片接口模块的回环测试结构的时序延时模块为延时匹配网络。
该集成电路芯片接口模块的回环测试结构的第一发送信号线与发送信号选择开关之间还接入有发送时序延时模块。
该集成电路芯片接口模块的回环测试结构的发送时序延时模块为发送延时匹配网络。
该集成电路芯片接口模块的回环测试结构的第一接收信号线与接收信号选择开关之间还接入有接收时序延时模块。
该集成电路芯片接口模块的回环测试结构的接收时序延时模块为接收延时匹配网络。
该集成电路芯片接口模块的回环测试结构的发送信号选择开关可以为手动开关。
该集成电路芯片接口模块的回环测试结构的发送信号选择开关也可以为电子控制开关，所述的芯片接口模块上还连接有开关控制线，所述的开关控制线与该电子控制开关相连接。
该集成电路芯片接口模块的回环测试结构的接收信号选择开关可以为手动开关。
该集成电路芯片接口模块的回环测试结构的接收信号选择开关也可以为电子控制开关，所述的芯片接口模块上还连接有开关控制线，所述的开关控制线与该电子控制开关相连接。
采用了该发明的集成电路芯片接口模块的回环测试结构，由于其采用了芯片外部的回环测试的电路结构形式，从而能够根据实际情况在收发信号线间加入一定量的延迟或干扰，达到更贴近实际运行状态的测试效果，从而能够测试出芯片在时序方面的稳定特性，能够更及时、更全面的发现芯片接口模块中可能存在的隐患和问题；同时本发明中还使用了额外的控制线或者手动方式来接通和断开测试通路，从而不会干扰与其它接口设备的连接，这些控制线可以通过控制寄存器来控制，控制过程方便快捷，电路结构简单灵活，工作性能稳定可靠，适用范围较为广泛。
附图说明
图1为本发明的集成电路芯片接口模块的回环测试结构的电路原理图。
具体实施方式
为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明。
请参阅图1所示，该集成电路芯片接口模块的回环测试结构，包括连接于芯片U1的接口模块上的第一发送信号线TX1和第一接收信号线RX1、连接于芯片测试平台板上的第二发送信号线TX2和第二接收信号线RX2，其中，所述的第一发送信号线TX1通过一个发送信号选择开关K1与所述的第二发送信号线TX2相连接，所述的第一接收信号线RX1通过一接收信号选择开关K2与所述的第二接收信号线RX2相连接，所述的发送信号选择开关K1与接收信号选择开关K2之间跨接一个串联有时序延时模块Z3的回环测试线，该时序延时模块Z3可以为延时匹配网络，也可以根据情况采用其它具有时序延时功能的电路单元。
其中，所述的发送信号选择开关K1将第一发送信号线TX1选择性地与第二发送信号线TX2或者回环测试线相连通，该发送信号选择开关K1可以为手动开关；该发送信号选择开关K1也可以为电子控制开关，所述的芯片U1的接口模块上还连接有开关控制线CT，所述的开关控制线CT与该电子控制开关相连接。
所述的接收信号选择开关K2将第一接收信号线RX1选择性地与第二接收信号线RX2或者回环测试线相连通，该接收信号选择开关K2可以为手动开关；该接收信号选择开关K2也可以为电子控制开关，所述的芯片U1的接口模块上还连接有开关控制线CT，所述的开关控制线CT与该电子控制开关相连接。
而且，该第一发送信号线TX1与发送信号选择开关K1之间还接入有发送时序延时模块Z1，该发送时序延时模块Z1可以为发送延时匹配网络，也可以根据情况采用其它具有时序延时功能的电路单元；该第一接收信号线RX1与接收信号选择开关K2之间还接入有接收时序延时模块Z2，该接收时序延时模块Z2可以为接收延时匹配网络，也可以根据情况采用其它具有时序延时功能的电路单元。
在实际使用当中，图1中的U1为待测芯片；TX1和TX2为发送信号线，RX1和RX2为接收信号线，CT为开关控制线；Z1为发送信号线上的匹配网络，Z2为接收信号线上的匹配网络，Z3为回环测试用匹配网络。
当CT控制开关接通TX1和TX2、RX1和RX2时，芯片U1进入正常工作状态；当CT控制TX1接通RX1时，芯片U1进入回环测试状态。
当芯片U1进入回环测试状态下，TX1上发送的数据会通过Z3后到RX1，然后回到芯片U1内部，增加了延时，更接近于实际情况，Z3网络在芯片U1外，可以根据实际情况进行调整。
上述描述中只列举了收发信号线都为一根信号线的情况，当收发为多根信号线所组成的总线时，本发明的回环测试结构同样适用，其CT开关控制线是用来控制开关的，显然也可以改用手动开关而省略这根开关控制线CT。
采用了上述的集成电路芯片接口模块的回环测试结构，由于其采用了芯片U1外部的回环测试的电路结构形式，从而能够根据实际情况在收发信号线间加入一定量的延迟或干扰，达到更贴近实际运行状态的测试效果，从而能够测试出芯片U1在时序方面的稳定特性，能够更及时、更全面的发现芯片U1的接口模块中可能存在的隐患和问题；同时本发明中还使用了额外的控制线或者手动方式来接通和断开测试通路，从而不会干扰与其它接口设备的连接，这些控制线可以通过控制寄存器来控制，控制过程方便快捷，电路结构简单灵活，工作性能稳定可靠，适用范围较为广泛。
在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。
Claims (9)
1.一种集成电路芯片接口模块的回环测试结构，包括连接于芯片接口模块上的第一发送信号线和第一接收信号线、连接于芯片测试平台板上的第二发送信号线和第二接收信号线，其特征在于，所述的第一发送信号线通过一发送信号选择开关与所述的第二发送信号线相连接，所述的第一接收信号线通过一接收信号选择开关与所述的第二接收信号线相连接，所述的发送信号选择开关与接收信号选择开关之间跨接一串联有时序延时模块的回环测试线，所述的发送信号选择开关将第一发送信号线选择性地与第二发送信号线或者回环测试线相连通，所述的接收信号选择开关将第一接收信号线选择性地与第二接收信号线或者回环测试线相连通，所述的第一发送信号线与发送信号选择开关之间还接入有发送时序延时模块。
2.根据权利要求1所述的集成电路芯片接口模块的回环测试结构，其特征在于，所述的时序延时模块为延时匹配网络。
3.根据权利要求1所述的集成电路芯片接口模块的回环测试结构，其特征在于，所述的发送时序延时模块为发送延时匹配网络。
4.根据权利要求1所述的集成电路芯片接口模块的回环测试结构，其特征在于，所述的第一接收信号线与接收信号选择开关之间还接入有接收时序延时模块。
5.根据权利要求4所述的集成电路芯片接口模块的回环测试结构，其特征在于，所述的接收时序延时模块为接收延时匹配网络。
6.根据权利要求1至5中任一项所述的集成电路芯片接口模块的回环测试结构，其特征在于，所述的发送信号选择开关为手动开关。
7.根据权利要求1至5中任一项所述的集成电路芯片接口模块的回环测试结构，其特征在于，所述的发送信号选择开关为电子控制开关，所述的芯片接口模块上还连接有开关控制线，所述的开关控制线与该电子控制开关相连接。
8.根据权利要求1至5中任一项所述的集成电路芯片接口模块的回环测试结构，其特征在于，所述的接收信号选择开关为手动开关。
9.根据权利要求1至5中任一项所述的集成电路芯片接口模块的回环测试结构，其特征在于，所述的接收信号选择开关为电子控制开关，所述的芯片接口模块上还连接有开关控制线，所述的开关控制线与该电子控制开关相连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100450893A CN101373205B (zh) | 2007-08-21 | 2007-08-21 | 集成电路芯片接口模块的回环测试结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100450893A CN101373205B (zh) | 2007-08-21 | 2007-08-21 | 集成电路芯片接口模块的回环测试结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101373205A CN101373205A (zh) | 2009-02-25 |
| CN101373205B true CN101373205B (zh) | 2011-03-16 |
Family
ID=40447479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100450893A Active CN101373205B (zh) | 2007-08-21 | 2007-08-21 | 集成电路芯片接口模块的回环测试结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101373205B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101907682B (zh) * | 2009-06-02 | 2012-08-29 | 上海摩波彼克半导体有限公司 | 数字基带芯片Gptimer模块自动测试电路结构、测试平台及方法 |
| CN103106172B (zh) * | 2013-02-26 | 2015-08-12 | 龙迅半导体科技(合肥)有限公司 | 一种芯片及测试该芯片的方法 |
| US20160065334A1 (en) * | 2014-08-29 | 2016-03-03 | R&D Circuits, Inc | Structure and Implementation Method for implementing an embedded serial data test loopback, residing directly under the device within a printed circuit board |
| KR102477268B1 (ko) * | 2018-01-26 | 2022-12-13 | 삼성전자주식회사 | 메모리 모듈의 정보를 실시간으로 모니터링하는 방법 및 시스템 |
| CN111669255B (zh) * | 2020-07-09 | 2023-05-12 | 深圳市信锐网科技术有限公司 | 通信设备网口的环回测试方法、装置、电路、设备及介质 |
| CN114070765B (zh) * | 2021-11-02 | 2023-05-23 | 广东利扬芯片测试股份有限公司 | 通信接口测试电路及方法 |
| CN113986600B (zh) * | 2021-11-04 | 2023-02-03 | 北京智芯微电子科技有限公司 | 一种用于芯片串行接口的测试方法、装置和芯片 |
| CN117544544A (zh) * | 2023-12-13 | 2024-02-09 | 广州思林杰科技股份有限公司 | 一种多端口poe测试设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2396577Y (zh) * | 1999-11-01 | 2000-09-13 | 陈杰 | 通信通道四线环回测试装置 |
| CN1500246A (zh) * | 2000-12-29 | 2004-05-26 | ̩ | 串行器件的改进型环回检测 |
-
2007
- 2007-08-21 CN CN2007100450893A patent/CN101373205B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2396577Y (zh) * | 1999-11-01 | 2000-09-13 | 陈杰 | 通信通道四线环回测试装置 |
| CN1500246A (zh) * | 2000-12-29 | 2004-05-26 | ̩ | 串行器件的改进型环回检测 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101373205A (zh) | 2009-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101373205B (zh) | 集成电路芯片接口模块的回环测试结构 | |
| US7394282B2 (en) | Dynamic transmission line termination | |
| US6904375B1 (en) | Method and circuits for testing high speed devices using low speed ATE testers | |
| US7894349B2 (en) | Method and system for testing customer premise equipment devices | |
| US6973600B2 (en) | Bit error rate tester | |
| US10454527B1 (en) | NBASE-T PHY-to-PHY information exchange method and apparatus | |
| CN101782613B (zh) | 一种实现以太网供电功能测试的系统、装置及方法 | |
| US7447260B2 (en) | Equalizer, equalization method, and transmitter | |
| JPS6247239A (ja) | 受動的バス網系のチエツク用回路装置 | |
| CN201957037U (zh) | 以太网供电系统中的受电端设备测试装置 | |
| EP2672392A1 (en) | Collision detection in eia-485 bus systems | |
| CN108920401A (zh) | 多主多从的i2c通信方法、系统及节点设备 | |
| US7605671B2 (en) | Component-less termination for electromagnetic couplers used in high speed/frequency differential signaling | |
| WO2009074074A1 (fr) | Connecteur de câble pour connecter un câble à une carte et carte | |
| US5648972A (en) | V.35 integrated circuit transceiver with diagnostics loopback | |
| US20170329737A1 (en) | Two-wire line-multiplexed uart to four-wire high-speed uart bridging with integrated flow control | |
| CN102650677B (zh) | Pci-e信号测试装置 | |
| TWI701938B (zh) | 網路電話設備、外部連接卡以及網路電話設備的通訊方法 | |
| EP1936875B1 (en) | System and method for diagnosing a cabling infrastructure using a PHY | |
| US7546518B2 (en) | Received data compensating device | |
| CN103701660A (zh) | 一种以太网设备连接装置及其应用的测试系统及方法 | |
| CN108089952A (zh) | 一种自动化测试设备 | |
| CN203933664U (zh) | 一种ptn设备的测试系统 | |
| TWI771109B (zh) | 兼容資料傳輸與通訊的網路介面及其控制方法 | |
| CN103678227A (zh) | Usb功能和网络功能共用usb接口的电路及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170626 Address after: 201203 Shanghai Zhangjiang High Tech Park of Pudong New Area Chunxiao Road No. 439 Building No. 2 Patentee after: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd. Address before: The Zhangjiang hi tech park Shanghai City Chenhui road 201203 Lane 377 No. 42 Patentee before: Shanghai Mobilepeak Semiconductor Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180417 Address after: 300456 Tianjin Binhai New Area free trade pilot area (Dongjiang Bonded Port Area), Asia Road 6865 financial and Trade Center North District 1 Building 1 door 1802 room -7 Patentee after: Xinji Lease (Tianjin) Co.,Ltd. Address before: 201203 Shanghai Zhangjiang High Tech Park of Pudong New Area Chunxiao Road No. 439 Building No. 2 Patentee before: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd. |
|
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20090225 Assignee: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd. Assignor: Xinji Lease (Tianjin) Co.,Ltd. Contract record no.: 2018990000196 Denomination of invention: Returning ring test structure of IC chip interface module Granted publication date: 20110316 License type: Exclusive License Record date: 20180801 |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221021 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech park, Spreadtrum Center Building 1, Lane 2288 Patentee after: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd. Address before: 300456 Tianjin Binhai New Area free trade pilot area (Dongjiang Bonded Port Area), Asia Road 6865 financial and Trade Center North District 1 Building 1 door 1802 room -7 Patentee before: Xinji Lease (Tianjin) Co.,Ltd. |