CN103106172B - 一种芯片及测试该芯片的方法 - Google Patents

Abstract

本发明实施例提供一种芯片及测试该芯片的方法，所述方法包括：所述第一发送装置接收所述测试装置发送的第一测试信号，将其转换成第二测试信号，并将所述第二测试信号发送到所述芯片外部；所述第一接收装置接收所述第二测试信号，并将其转发至所述第二发送装置；所述第二发送装置接收所述第二测试信号，将所述第二测试信号转换成第三测试信号，并将其发送到所述芯片外部；所述第二接收装置接收所述第三测试信号，并将其返回至所述测试装置；所述测试装置比较所述第三测试信号与所述第一测试信号是否一致，如果是，则所述芯片功能和性能正确。这样测试信号在芯片外部形成回路，可以采用一条测试路径测试多个装置的功能和性能是否正确。

Description

一种芯片及测试该芯片的方法

技术领域

本发明属于CMOS集成电路设计技术领域，具体涉及一种具有转接功能的芯片及测试该芯片的方法。

背景技术

USB接口是目前比较常用的接口技术，在日常生活中应用非常广泛，例如U盘、鼠标键盘与PC的连接、USB移动硬盘等。USB接口主要有USB1.1、USB2.0以及USB3.0等几种，其中，USB1.1接口主要支持低速（low speed，1.5Mb/s）和全速（full speed，12Mb/s）USB信号的传输，USB2.0接口支持高速480Mb/sUSB信号的传输,USB3.0支持超速5Gb/sUSB信号的传输。

随着USB技术的不断发展，需要对USB信号进行长距离传输。但是，采用USB线传输USB信号时仅能传输5m范围，无法实现长距离传输的目的。一种可行的解决方法是在发送端将USB信号转换成其他类型的信号进行传输，相应地在接收端将这些其他类型的信号再转换成USB信号以满足长距离传输的目的。但是，采用这种方法需要在发送端和接收端采用具有转接功能的芯片，该芯片能够实现USB信号和其他类型的信号之间的转换。因此，为实现USB信号的长距离传输，目前亟需一种具有转接功能的芯片。

发明内容

有鉴于此，本发明的目的在于提供一种能够实现转接功能的芯片以及测试该芯片的方法。

为实现上述目的，本发明的一个实施例提供一种芯片，所述芯片包括：

第一接收装置，用于通过所述芯片上的第一引脚和第二引脚从所述芯片外部接收第一信号，并转发该第一信号；

第二发送装置，用于接收所述第一接收装置发送的第一信号，将该第一信号转换成第二信号，并通过所述芯片上的第三引脚和第四引脚将该第二信号发送至所述芯片外部；

第二接收装置，用于通过所述芯片上的所述第三引脚和第四引脚从所述芯片外部接收第三信号，并将该第三信号转发；

第一发送装置，用于接收所述第二接收装置发送的第三信号、将第三信号转换成第四信号，并通过所述芯片上的所述第一引脚和第二引脚将该第四信号发送至所述芯片外部。

优选地，所述芯片还包括第一时钟数据恢复装置、第一先进先出缓冲装置、第二时钟数据恢复装置、第二先进先出缓冲装置；其中，

所述第一时钟数据恢复装置用于接收所述第一接收装置发送的所述第一信号、采样所述第一信号并对该第一信号进行格式转换成第五信号，同时从所述第一信号中恢复出其携带的第一时钟，并将所述第五信号和所述第一时钟一同发送至所述第一先进先出缓冲装置，其中所述第五信号处于第一时钟域；

所述第一先进先出缓冲装置用于根据所述第一时钟将接收到的处于所述第一时钟域的所述第五信号同步到所述芯片的本地时钟域从而获得第六信号、并将处于所述本地时钟域的所述第六信号转发至所述第二发送装置；

所述第二发送装置用于接收所述第一先进先出缓冲装置发送的处于所述本地时钟域的所述第六信号、对处于所述本地时钟域的所述第六信号进行格式转换成所述第二信号，并通过所述芯片上的所述第三引脚和第四引脚将所述第二信号发送至所述芯片外部；

所述第二时钟数据恢复装置用于接收所述第二接收装置发送的所述第三信号、采样所述第三信号并对所述第三信号进行格式转换成第七信号，同时从所述第三信号中恢复出其携带的第二时钟，并将所述第七信号和所述第二时钟一同发送至所述第二先进先出缓冲装置，其中所述第七信号处于第二时钟域；

所述第二先进先出缓冲装置用于根据所述第二时钟将接收到的处于所述第二时钟域的所述第七信号同步到所述芯片的本地时钟域从而获得第八信号、并将处于所述本地时钟域的所述第八信号转发至所述第一发送装置；

所述第一发送装置用于接收所述第二先进先出缓冲装置发送的处于所述本地时钟域的所述第八信号、对处于所述本地时钟域的所述第八信号进行格式转换成所述第四信号，并通过所述芯片上的所述第一引脚和所述第二引脚将所述第四信号发送至所述芯片外部。

优选地，所述芯片还包括：

第一装置断开检测器件，用于检测与所述芯片的第一引脚和第二引脚连接的器件是否断开；

第一装置断开检测控制器件，用于控制所述第一装置断开检测器件；

第二装置断开检测器件，用于检测与所述芯片的第三引脚和第四引脚连接的器件是否断开；

第二装置断开检测控制器件，用于控制所述第二装置断开检测器件。

另外，本发明实施例还提供一种测试上述芯片的方法，所述芯片还包括测试装置，所述方法包括：

所述第一发送装置接收所述测试装置发送的第一测试信号，将所述第一测试信号转换成第二测试信号，并通过所述芯片上的第一引脚和第二引脚将所述第二测试信号发送到所述芯片外部；

所述第一接收装置通过所述芯片上的所述第一引脚和第二引脚接收所述第二测试信号，并将所述第二测试信号转发至所述第二发送装置；

所述第二发送装置接收所述第二测试信号，将所述第二测试信号转换成第三测试信号，并通过所述芯片上的第三引脚和第四引脚将所述第三测试信号发送到所述芯片外部；

所述第二接收装置通过所述芯片上的所述第三引脚和第四引脚接收所述第三测试信号，并将所述第三测试信号返回至所述测试装置；

所述测试装置比较所述第三测试信号与所述第一测试信号是否一致，如果是，则所述芯片功能和性能正确。

优选地，所述芯片还包括第一时钟数据恢复装置、第一先进先出缓冲装置、第二时钟数据恢复装置、第二先进先出缓冲装置；

所述第一接收装置将所述第二测试信号转发至所述第二发送装置，具体为：

所述第一接收装置将所述第二测试信号发送至所述第一时钟数据恢复装置；

所述第一时钟数据恢复装置采样所述第二测试信号并对所述第二测试信号进行格式转换成第四测试信号，同时从所述第二测试信号中恢复出其携带的第一时钟，并将所述第四测试信号和所述第一时钟一同发送至所述第一先进先出缓冲装置，其中所述第四测试信号处于第一时钟域；

所述第一先进先出缓冲装置根据所述第一时钟将接收到的处于所述第一时钟域的所述第四测试信号同步到所述芯片的本地时钟域从而获得第五测试信号、并将处于所述本地时钟域的所述第五测试信号转发至所述第二发送装置；

所述第二发送装置接收所述第二测试信号，将所述第二测试信号转换成第三测试信号，并通过所述芯片上的所述第三引脚和第四引脚将所述第三测试信号发送到所述芯片外部，具体为：

所述第二发送装置接收处于所述本地时钟域的所述第五测试信号，将处于所述本地时钟域的所述第五测试信号转换成所述第三测试信号，并通过所述芯片上的所述第三引脚和第四引脚将所述第三测试信号发送到所述芯片外部；

所述第二接收装置将所述第三测试信号返回至所述测试装置，具体为：

所述第二接收装置将所述第三测试信号发送至所述第二时钟数据恢复装置；

所述第二时钟数据恢复装置采样所述第三测试信号并对该第三测试信号进行格式转换成第六测试信号，同时恢复出所述第三测试信号携带的第二时钟，并将所述第六测试信号和所述第二时钟发送至所述第二先进先出缓冲装置，此时所述第五测试信号处于第二时钟域；

所述第二先进先出缓冲装置根据所述第二时钟将接收到的处于所述第二时钟域的所述第六测试信号同步到所述芯片的本地时钟域从而获得第七测试信号、并将处于所述本地时钟域的所述第七测试信号返回至所述测试装置；

所述测试装置比较所述第三测试信号与所述第一测试信号是否一致，具体为：

所述测试装置比较处于所述本地时钟域的所述第七测试信号与所述第一测试信号是否一致。

优选地，所述第一发送装置通过所述芯片上的所述第一引脚和第二引脚将所述第二测试信号发送到所述芯片外部后、所述第一接收装置通过所述芯片上的所述第一引脚和第二引脚接收所述第二测试信号前，所述方法还包括：

采用所述芯片外部的第一阻抗匹配电路对所述第二测试信号进行阻抗匹配处理；

所述第二发送装置通过所述芯片上的所述第三引脚和第四引脚将所述第三测试信号发送到所述芯片外部后、所述第二接收装置通过所述芯片上的所述第三引脚和第四引脚接收所述第三测试信号前，所述方法还包括：

采用所述芯片外部的第二阻抗匹配电路对所述第三测试信号进行阻抗匹配处理。

优选地，所述第一发送装置通过所述芯片上的所述第一引脚和第二引脚将所述第二测试信号发送到所述芯片外部后，所述方法还包括：

在所述芯片外部对所述第二测试信号进行debug测试，获得第一测试结果；

所述第二发送装置通过所述芯片上的所述第三引脚和第四引脚将所述第三测试信号发送到所述芯片外部后，所述方法还包括：

在所述芯片外部对所述第三测试信号进行debug测试，获得第二测试结果；

比较所述第一测试结果和所述第二测试结果是否相同，如果是，则所述测试装置功能和性能正确。

优选地，所述芯片还包括第三先进先出缓冲装置，所述第一发送装置接收所述测试装置发送的第一测试信号前，所述方法还包括：

所述测试装置将所述第一测试信号发送至所述第三先进先出缓冲装置；

所述第三先进先出缓冲装置将所述第一测试信号返回至所述测试装置；

所述测试装置比较其发送的所述第一测试信号与其接收到的所述第一测试信号是否相同，如果是，则所述第三先进先出缓冲装置功能和性能正确。

优选地，所述芯片还包括第三装置断开检测控制器件，所述第三先进先出缓冲装置将所述第一测试信号返回至所述测试装置前，所述方法还包括：

所述第三先进先出缓冲装置将所述第一测试信号发送至所述第三装置断开检测控制器件；

所述第三装置断开检测控制器件判断是否接收到所述第一测试信号，如果是，则输出高电平信号，且所述第三装置断开检测控制器件功能和性能正确。

优选地，所述芯片还包括第三装置断开检测器件，所述第三装置断开检测控制器件将所述第一测试信号返回至所述测试装置前，所述方法还包括：

所述第三装置断开检测控制器件将所述高电平信号发送至所述第三装置断开检测器件，控制打开所述第三装置断开检测器件；

所述第三装置断开检测器件判断所述芯片上的第一引脚和第二引脚是否满足测试要求，如果是，则所述第三装置断开检测器件功能和性能正确。

优选地，所述芯片还包括第三时钟数据恢复装置，所述测试装置将所述第一测试信号发送至所述第三先进先出缓冲装置前，所述方法还包括：

所述第一发送装置接收所述测试装置发送的所述第一测试信号，将所述第一测试信号转换成所述第二测试信号，并将所述第二测试信号转发至所述第三时钟数据恢复装置；

所述第三时钟数据恢复装置采样所述第二测试信号并对该第二测试信号进行格式转换成第八测试信号，同时恢复出所述第二测试信号携带的所述第一时钟，并将所述第八测试信号和所述第一时钟一同发送至所述第三先进先出缓冲装置，此时所述第八测试信号处于第一时钟域；

所述第三先进先出缓冲装置根据所述第一时钟将接收到的处于所述第一时钟域的第八测试信号同步到所述芯片的本地时钟域从而获得第九测试信号、并将处于所述本地时钟域的所述第九测试信号返回至所述测试装置；

所述测试装置比较其发送的所述第一测试信号与其接收到的处于所述本地时钟域的所述第九测试信号是否相同，如果是，则所述第三时钟数据恢复装置功能和性能正确。

优选地，所述第一发送装置将所述第二测试信号转发至所述第三时钟数据恢复装置，包括：

所述第一发送装置将所述第二测试信号发送至所述第一接收装置；

所述第一接收装置将所述第二测试信号发送至所述第三时钟数据恢复装置；

所述测试装置比较其发送的所述第一测试信号与其接收到的处于所述本地时钟域的所述第九测试信号是否相同，如果是，则所述第一接收装置功能和性能正确。

本发明实施例提供的芯片，第一接收装置接收来自与芯片上的引脚相连接的外部的信号，并且把该信号发送至第二发送装置，第二发送装置通过芯片上的引脚将该信号发送至芯片外部；第二接收装置接收来自与芯片上的引脚相连接的外部的信号，并且把该信号发送至第一发送装置，第一发送装置通过芯片上的引脚将该信号发送至芯片外部，进而实现转接功能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的能够实现转接功能的芯片的结构示意图；

图2是本发明实施例二的芯片的结构示意图；

图3是本发明实施例三的芯片的结构示意图；

图4是本发明实施例的测试芯片的方法的流程图；

图5是本发明实施例四的测试芯片的方法的流程图；

图6a是示例一中测试芯片的方法的流程图，图6b是示例一中测试芯片过程中测试信号的流向示意图；

图7a是示例二中测试芯片的方法的流程图，图7b是示例二中测试芯片过程中测试信号的流向示意图；

图8a是示例三中测试芯片的方法的流程图，图8b是示例三中测试芯片过程中测试信号的流向示意图；

图9a是示例四中测试芯片的方法的流程图，图9b是示例四中测试芯片过程中测试信号的流向示意图；

图10a是示例五中测试芯片的方法的流程图，图10b是示例五中测试芯片过程中测试信号的流向示意图；

图11a是示例六中测试芯片的方法的流程图，图11b是示例六中测试芯片过程中测试信号的流向示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为提供一种能够实现转接功能的芯片，本发明实施例提供以下技术方案。

本发明实施例提供一种芯片，图1示出了该芯片的结构示意图，该芯片100包括：

第一接收装置101，用于通过芯片100上的第一引脚105和第二引脚106从芯片外部接收第一信号，并转发该第一信号；

第二发送装置102，用于接收第一接收装置101发送的第一信号，将该第一信号转换成第二信号，并通过芯片上的第三引脚107和第四引脚108将该第二信号发送至芯片外部；

第二接收装置103，用于通过芯片上的第三引脚107和第四引脚108从芯片外部接收第三信号，并将该第三信号转发；

第一发送装置104，用于接收第二接收装置103发送的第三信号、将第三信号转换成第四信号，并通过芯片上的第一引脚105和第二引脚106将该第四信号发送至芯片外部；

本发明实施例提供的芯片，第一接收装置接收来自与芯片上的引脚相连接的外部的信号，并且把该信号发送至第二发送装置，第二发送装置通过芯片上的引脚将该信号发送至芯片外部；第二接收装置接收来自与芯片上的引脚相连接的外部的信号，并且把该信号发送至第一发送装置，第一发送装置通过芯片上的引脚将该信号发送至芯片外部，进而实现转接功能。

图1所示的芯片可以有多种不同的具体结构，以下以一些具体实施例对图1所示芯片的具体结构进行详细的说明，需要说明的是，下面这些实施例仅是示例性的，仅用于解释本发明的技术方案，而不用于限制本发明的技术方案，本领域普通技术人员可以在本发明提供的技术方案的基础上对本发明提供的技术方案进行改进和变形，这些都在本发明的保护范围之内。

实施例一

本发明实施例一提供一种能够实现转接功能的芯片的具体结构，其结构示意图如图1所示：

在本实施例中，第一接收装置101可以是USB全速或者低速接收装置，能够通过芯片上的第一引脚105和第二引脚106从芯片外部接收全速或者低速USB信号，即符合USB1.1协议的全速（12Mb/s）或者低速（1.5Mb/s）USB信号；

第二发送装置102可以是网线接口端全速或者低速发送装置，能够接收USB全速或者低速接收装置发送的全速或者低速USB信号，对该USB信号进行格式转换（例如可以转换成全速或者低速网线信号），并将经过格式转换之后的信号通过芯片上的第三引脚107和第四引脚108发送到芯片外部；

第二接收装置103可以是网线接口端全速或者低速接收装置，能够通过芯片上的第三引脚107和第四引脚108从芯片外部接收全速或者低速网线信号，即符合网线协议的全速和低速信号；需要说明的是，本发明实施例中，第三引脚107和第四引脚108不仅可以从芯片外部接收符合网线协议的网线信号，还可以从芯片外部接收不符合网线协议的信号（该信号不符合网线协议，不是网线信号），当然也可以是其他类型的信号，本发明对此不作限定。

第一发送装置104可以是USB全速或者低速发送装置，能够接收网线接口端全速或者低速接收装置发送的全速或者低速的网线信号，对该网线信号进行格式转换（例如可以转换成全速或者低速的USB信号），并将经过格式转换之后的信号通过芯片上的第一引脚105和第二引脚106发送到芯片外部；

本发明实施例一中，在芯片内部可以实现USB信号与网线信号或者其他类型信号之间的转换，使得该芯片还具备信号转换功能。

除本发明实施例一介绍的结构外，图1所示的芯片还可以具有其他结构，实施例二详细介绍其另外一种具体结构。

实施例二

图2示出了本发明实施例二提供的能够实现转接功能的芯片的结构示意图，该芯片包括：

第一接收装置201，用于接收第一信号，并将该第一信号发送至第一高速时钟数据恢复装置202；

具体地，可以通过芯片上的第一引脚209和第二引脚210从芯片外部接收该第一信号；该第一接收装置201可以是不同类型的接收装置，例如可以是用于接收USB信号的接收装置、也可以是用于接收网线信号或者其他类型信号的接收装置，相应地该第一信号可以是符合USB2.0协议的信号、也可以是符合网线协议的信号等，且该第一信号可以是高速信号、即其频率不小于480/7Mbit/s、例如可以是480Mbit/s。

第一时钟数据恢复装置202，用于采样接收到的第一信号并对该第一信号进行格式转换成第五信号，同时从该第一信号中恢复出其携带的第一时钟，并将该第五信号和该第一时钟一同发送至第一先进先出缓冲装置203，其中该第五信号处于第一时钟域；

在一个具体实例中，该第一信号可以是符合USB2.0协议的信号，此时第一时钟数据恢复装置202可以将该符合USB2.0协议的信号转换成符合网线协议的第五信号，同时从该符合USB2.0协议的信号中恢复出其携带的第一时钟，并将该符合网线协议的第五信号和该第一时钟一同发送至第一先进先出缓冲装置203；在另一个具体实例中，该第一信号可以是符合网线协议的信号，此时第一时钟数据恢复装置202可以将该符合网线协议的第一信号转换成符合USB2.0协议的信号的第五信号，同时从该符合网线协议的信号中恢复出其携带的第一时钟，并将该符合USB2.0协议的信号和该第一时钟一同发送至第一高速先进先出缓冲装置203。另外，第一时钟数据恢复装置202还可以实现高速信号和低速信号之间的转换，相关内容将在下文中详细介绍，在此不作多述。

第一先进先出缓冲装置203，用于根据接收到的第一时钟将接收到的处于第一时钟域的第五信号同步到芯片的本地时钟域从而获得第六信号，并将同步之后的处于本地时钟域的该第六信号转发至第二发送装置204，即经过同步操作后获得的第六信号处于本地时钟域；

需要说明的是，本发明实施例中将处于第一时钟域或者第二时钟域的信号同步到芯片的本地时钟域后，信号所携带的数据可以不发生变化，在本发明实施例中同步前后的信号采用不同的名称（如第五信号和第六信号）仅为便于区分，并不表示信号不同。以下类似的概念表示类似的意义。

第二发送装置204，用于接收第一先进先出缓冲装置203发送的处于本地时钟域的第六信号、对处于本地时钟域的该第六信号进行格式转换成第二信号，并将该第二信号发送至芯片外部；具体地，可以通过芯片上的第三引脚211和第四引脚212将该第二信号发送至芯片外部；

当该第六信号是符合网线协议的信号时，第二发送装置204可以将该符合网线协议的信号转换成符合USB2.0协议的信号；当该第六信号是符合USB2.0协议的信号时，第二发送装置204可以将该符合USB2.0协议的信号转换成符合网线协议的信号。另外，第二发送装置204还可以实现高速信号和低速信号之间的转换，相关内容将在下文中详细介绍，在此不作多述。

同时，本发明实施例二中的芯片还可以包括以下结构：

第二接收装置205，用于接收第三信号，并将该第三信号发送至第二时钟数据恢复装置206；

具体地，可以通过芯片上的第三引脚211和第四引脚212从芯片外部接收该第三信号；该第二接收装置205可以是不同类型的接收装置，例如可以是用于接收网线信号或者其他类型信号的接收装置、也可以是用于接收USB信号的接收装置，相应地该第三信号可以是符合网线协议的信号、也可以是符合USB2.0协议的信号等，且该第三信号可以是高速信号，其频率不小于480/7Mbit/s、例如可以是480Mbit/s；

第二时钟数据恢复装置206，用于采样收到的第三信号并对该第三信号进行格式转换成第七信号，同时从该第三信号中恢复出其携带的第二时钟，并将该第七信号和该第二时钟一同发送至第二先进先出缓冲装置207，其中第七信号处于第二时钟域；

在一个具体实例中，该第三信号可以是符合网线协议的信号，此时第二时钟数据恢复装置206可以将该符合网线协议的高速信号转换成符合USB2.0协议的第六信号，同时从该符合网线协议的信号中恢复出其携带的第二时钟，并将该符合USB2.0协议的信号和该第二时钟一同发送至第二先进先出缓冲装置207；在另一个具体实例中，该第三信号可以是符合USB2.0协议的信号，此时第二时钟数据恢复装置206可以将该符合USB2.0协议的第三信号转换成符合网线协议的第六信号，同时从该符合USB2.0协议的第三信号中恢复出其携带的第二时钟，并将该符合网线协议的第六信号和该第二时钟一同发送至第二先进先出缓冲装置207。另外，第二时钟数据恢复装置206还可以将实现高速信号和低速信号之间的转换，相关内容将在下文中详细介绍，在此不作多述。

第二先进先出缓冲装置207，用于根据第二时钟将接收到的处于第二时钟域的第六信号同步到芯片的本地时钟域从而获得第八信号、并将同步之后的处于本地时钟域的第八信号转发至第一发送装置208，即经过同步操作第八信号处于本地时钟域；

第一发送装置208，用于接收第二先进先出缓冲装置207发送的处于本地时钟域第八信号、对处于本地时钟域该第八信号进行格式转换成第四信号，并将该第四信号发送至芯片外部；具体地，可以通过芯片上的第一引脚209和第二引脚210将该第四信号发送至芯片外部；

当该第八信号是符合USB2.0协议的信号时，第一发送装置208可以将该符合USB2.0协议的信号转换成符合网线协议的第四信号；当该第八信号是符合网线协议的信号时，第一发送装置208可以将该符合网线协议的信号转换成符合USB2.0协议的第四信号。另外，第二发送装置208还可以实现高速信号和低速信号之间的转换，相关内容将在下文中详细介绍，在此不作多述。

另外，本发明实施例中的芯片还可以包括：第一装置断开检测器件215，用于检测与芯片的第一引脚209和第二引脚210连接的器件是否断开；第一装置断开检测控制器件216，用于控制第一装置断开检测器件215；第二装置断开检测器件217，用于检测与芯片的第三引脚211和第四引脚212连接的器件是否断开；第二装置断开检测控制器件218，用于控制第二装置断开检测器件217。

本发明实施例二中，在芯片内部可以实现USB信号与网线信号或者其他类型信号之间的转换，使得该芯片具备转接功能和信号转换功能。

在一个具体例子中，本发明实施例二中的第一接收装置201可以是USB高速接收器、第一时钟数据恢复装置202可以是USB高速时钟数据恢复器、第一先进先出缓冲装置203可以是USB高速先进先出缓冲器、第一发送装置208可以是USB高速发送器、第一装置断开检测器件215可以是USB接收端高速装置断开检测器、第一装置断开检测控制器件216可以是USB接收端高速装置断开检测控制器，第二接收装置205可以是网线接口端高速接收器、第二时钟数据恢复装置206可以是网线接口端高速时钟数据恢复器、第二先进先出缓冲装置207可以是网线接口端高速先进先出缓冲器、第二发送装置204可以是网线接口端高速发送器、第二装置断开检测器件217可以是网线接口端接收端高速装置断开检测器、第二装置断开检测控制器件218可以是网线接口端接收端高速装置断开检测控制器。此时，该芯片能够实现USB信号与网线信号的转接。并且，USB高速接收器、USB高速时钟数据恢复器、USB高速发送器、USB接收端高速装置断开检测器以及USB接收端高速装置断开检测控制器构成USB一端的模拟电路；而网线接口端高速接收器、网线接口端高速时钟数据恢复器、网线接口端高速发送器、网线接口端高速装置断开检测器以及网线接口端高速装置断开检测控制器构成网线接口一端的模拟电路。

需要说明的是，本发明实施例一和本发明实施例二的芯片仅是示例性的，图1所示的芯片还可以具有其他类型的结构，例如可以将上述实施例一和实施例二中的结构相结合得到另一种结构的芯片，如图3所示。

实施例三

图3示出了本发明实施例三的芯片的结构示意图，其中该芯片包括上述实施例一和实施例二中的结构，即图3中的芯片是在图2的基础上增加第三接收装置219、第四发送装置220、第四接收装置221以及第三发送装置222之后得到的结构；

其中，第三接收装置219可以是USB全速或者低速接收装置，能够通过芯片上的第一引脚209和第二引脚210从芯片外部接收全速或者低速USB信号；

第四发送装置220可以是网线接口端全速或者低速发送装置，能够接收USB全速或者低速接收装置发送的全速或者低速USB信号，对该USB信号进行格式转换（例如可以转换成符合网线协议的全速或者低速信号），并将经过格式转换之后的信号通过芯片上的第三引脚211和第四引脚212发送到芯片外部；

第四接收装置221可以是网线接口端全速或者低速接收装置，能够通过芯片上的第三引脚211和第四引脚212从芯片外部接收符合网线协议的全速或者低速信号；

第三发送装置222可以是USB全速或者低速发送装置，能够接收网线接口端全速或者低速接收装置发送的全速或者低速的网线信号，对该网线信号进行格式转换（例如可以转换成全速或者低速的USB信号），并将经过格式转换之后的信号通过芯片上的第一引脚209和第二引脚210发送到芯片外部。

此外，本发明实施例中的芯片还可以包括测试装置200（如图6b所示），该测试装置200可以通过芯片上的第五引脚200-1和第六引脚200-2由外部的控制器件控制，其中根据不同的要求，该测试装置200和控制器可以采用不同型号的芯片，例如在测试条件下该测试装置200可以是loopback control，该控制器可以采用I2C使能芯片，相关内容将在下文做具体介绍。

以上仅介绍了能够实现转接功能的芯片结构的一些具体实施例，但是这些实施例仅用于解释本发明的技术方案，而不用于限制本发明的技术方案，本领域普通技术人员可以在本发明提供的技术方案的基础上对本发明提供的技术方案进行改进和变形，这些都在本发明的保护范围之内。

为了测试上述实施例中具有转接功能芯片的功能和性能是否正确，相应地，本发明实施例还提供一种测试芯片的方法，其中芯片还包括测试装置200，图4示出了该测试芯片的方法的流程图，一并结合图1和图4，该方法包括以下步骤：

步骤S401：第一发送装置104接收测试装置200（图1中未示出）发送的第一测试信号，将该第一测试信号转换成第二测试信号，并通过芯片上的第一引脚105和第二引脚106将该第二测试信号发送到芯片外部；

步骤S402：第一接收装置101通过芯片上的第一引脚105和第二引脚106接收第二测试信号，并将该第二测试信号转发至第二发送装置102；

步骤S403：第二发送装置102接收第二测试信号，将该第二测试信号转换成第三测试信号，并通过芯片上的第三引脚107和第四引脚108将第三测试信号发送到芯片外部；

步骤S404：第二接收装置103通过芯片上的第三引脚107和第四引脚108接收第三测试信号，并将该第三测试信号返回至该测试装置200；

步骤S405：测试装置200比较第三测试信号与第一测试信号是否一致，如果是，则证明该芯片功能和性能正确。

本发明实施例提供的测试芯片的方法，通过测试装置发出第一测试信号，第一发送装置将该第一测试信号转换成第二测试信号并将该第二测试信号发送至芯片外部，第一接收装置从芯片外部接收该第二测试信号并将该第二测试信号转发至第二发送装置，第二发送装置将该第二测试信号转换成第三测试信号并将该第三测试信号发送至芯片外部，最后第二接收装置从芯片外部接收该第三测试信号并将该第三测试信号返回至测试装置；这样，测试信号在芯片外部形成回路，同时测试了该测试信号经过的装置功能和性能是否正确，可以采用一条测试路径测试芯片内的多个装置的功能和性能是否正确。

需要说明的是，上述第一接收装置可以是USB全速或者低速接收器、第二发送装置可以是网线接口端全速或者低速发送器、第二接收装置可以是网线接口端全速或者低速接收器、第一发送装置可以是USB全速或者低速发送器；此时，第一发送装置可以将全速或者低速的网线信号转换成全速或者低速的USB信号、第二发送装置可以将全速或者低速的USB信号转换成全速或者低速的网线信号。当然，本发明实施例中的第一接收装置、第二发送装置、第二接收装置以及第一发送装置也可以是其他类型的结构，以下一个具体例子为例进行说明。

实施例四

本发明实施例四提供一种测试如图2所示结构的芯片的方法，一并结合图2和图5，该方法包括以下步骤：

步骤S501：第一发送装置208接收测试装置200（图2中未示出）发送的第一测试信号，将该第一测试信号转换成第二测试信号，并通过芯片上的第一引脚209和第二引脚210将该第二测试信号发送到芯片外部；

步骤S502：第一接收装置201通过芯片上的第一引脚209和第二引脚210接收该第二测试信号，并将该第二测试信号发送至第一时钟数据恢复装置202；

步骤S503：第一时钟数据恢复装置202采样第二测试信号并对该第二测试信号进行格式转换成第四测试信号，同时从第二测试信号中恢复出其携带的第一时钟，并将该第四测试信号和第一时钟一同发送至第一先进先出缓冲装置203，其中第四测试信号处于第一时钟域；

步骤S504：第一先进先出缓冲装置203根据接收到的第一时钟将接收到的处于第一时钟域的第四测试信号同步到芯片的本地时钟域从而获得第五测试信号、并将同步之后的处于本地时钟域的第五测试信号转发至第二发送装置204；

步骤S505：第二发送装置204接收处于本地时钟域的第五测试信号，将该处于本地时钟域的第五测试信号转换成第三测试信号，并通过芯片上的第三引脚211和第四引脚212将该第三测试信号发送到芯片外部；

步骤S506：第二接收装置205将第三测试信号发送至第二时钟数据恢复装置206；

步骤S507：第二时钟数据恢复装置206采样第三测试信号并对该第三测试信号进行格式转换成第六测试信号，同时恢复出第三测试信号携带的第二时钟，并将该第六测试信号和第二时钟一同发送至第二先进先出缓冲装置207，其中该第六测试信号处于第二时钟域；

步骤S508：第二先进先出缓冲装置207根据接收到的第二时钟将接收到第六测试信号同步到芯片的本地时钟域从而获得第七测试信号、并将处于本地时钟域的第七测试信号返回至测试装置200，即经过同步操作后第七测试信号处于本地时钟域；

步骤S509：测试装置200比较其接收到的第七测试信号与其发送的第一测试信号是否一致，如果是，则证明芯片内部的装置201~208的功能和性能均正确。

本发明实施例四提供的测试方法中，测试信号在芯片外部形成回路，通过一条测试路径即可测试该路径上所有装置的功能和性能是否正确。

根据上述描述，本发明实施例四中的装置201~208可以是不同类型的结构，为更加详细介绍本发明实施例的技术方案，以下以一些具体示例为例对测试该芯片的方法进行详细说明。

上文提到本发明实施例中第一发送装置和第二发送装置可以实现高速信号和低速信号的转换，另外第一时钟数据恢复器和第二始终数据恢复装置也可以实现高速信号和低速信号的转换，在具体的测试过程中，测试装置200可以发送低速的测试信号，第一发送装置和第二发送装置可以将低速的测试信号转换成高速的测试信号，第一时钟数据恢复器和第二始终数据恢复装置可以将高速的测试信号转换成低速的测试信号。以下将进行详细说明。

示例一

在示例一中，第一接收装置201是USB高速接收器、第一时钟数据恢复装置202是USB高速时钟数据恢复器、第一先进先出缓冲装置203是USB高速先进先出缓冲器、第一发送装置208是USB高速发送器，第二接收装置205是网线接口端高速接收器、第二时钟数据恢复装置206是网线接口端高速时钟数据恢复器、第二先进先出缓冲装置207是网线接口端高速先进先出缓冲器、第二发送装置204是网线接口端高速发送器；一并参见图6a（示例一中测试芯片的方法的流程图）和图6b（示例一中测试芯片过程中测试信号的流向示意图，其中箭头表示测试信号的流向），该方法包括以下步骤：

步骤S601：USB高速发送器接收测试装置200发送的初始低速测试信号，将该初始低速测试信号转换成初始高速测试信号，并通过芯片上的第一引脚209和第二引脚210将该初始高速测试信号发送至芯片外部；

步骤S602：USB高速接收器通过芯片上的第一引脚209和第二引脚210从芯片外部接收该初始高速测试信号，并将接收到的初始高速测试信号转发至USB高速时钟数据恢复器；此时芯片上的第一引脚209和第二引脚210是高速接口；

步骤S603：USB高速时钟数据恢复器采样初始高速测试信号、提取该初始高速测试信号中的第一时钟，根据该第一时钟将该初始高速测试信号转换成第一低速测试信号，并将该第一低速测试信号和第一时钟一同发送到USB高速先进先出缓冲器，此时第一低速测试信号处于第一时钟域；

步骤S604：USB高速先进先出缓冲器接收所述USB高速时钟数据恢复器发送的第一低速测试信号和第一时钟，根据该第一时钟将处于第一时钟域的第一低速测试信号同步到芯片的本地时钟域从而获得第二低速测试信号，将该处于本地时钟域的第二低速测试信号发送至网线接口端高速发送器；

步骤S605：网线接口端高速发送器将该第二低速测试信号转换成第一高速测试信号，并通过芯片上的第三引脚211和第四引脚212将该第一高速测试信号发送到芯片外部；将该第一高速测试信号发送至网线接口端高速接收器；此时芯片上的第三引脚211和第四引脚212是高速接口；

步骤S606：网线接口端高速接收器通过芯片上的第三引脚211和第四引脚212接收该第一高速测试信号并将其转发至网线接口端高速时钟数据恢复器；

步骤S607：网线接口端高速时钟数据恢复器采样该第一高速测试信号、提取第一高速测试信号中的第二时钟，根据第二时钟将该第一高速测试信号转换成第三低速测试信号，并将该第三低速测试信号和第二时钟一同发送到网线接口端高速先进先出缓冲器，其中第三低速测试信号处于第二时钟域；

步骤S608：网线接口端高速先进先出缓冲器接收网线接口端高速时钟数据恢复器发送的第三低速测试信号和第二时钟，根据该第二时钟将处于第二时钟域的第三低速测试信号同步到芯片的本地时钟域从而获得第四低速测试信号，并将该处于本地时钟域的第四低速测试信号返回至测试装置200；

步骤S609：测试装置200比较第四低速测试信号与初始低速测试信号是否一致，如果是，则所述芯片功能和性能正确。

其中，本实施例四中的测试装置200可以通过芯片上的低速接口（例如第五引脚2001-1和第六引脚200-2），采用芯片外部的控制器控制，在一个具体例子中，该控制器可以是I2C使能芯片。

本示例一提供的测试芯片的方法，在芯片内部将低速测试信号转换成高速测试信号、再将高速测试信号转换成低速测试信号，最后对比测试装置200发出的信号和接收到的信号是否一致；通过这种方式可以在数字模块中测试模拟电路的功能和性能、在低速环境下测试高速模块的功能和性能。利用已有的数据通道将模拟电路的功能转换到数字模块，将高速信号转换成低速信号测试，所有的测试可以通过低速接口控制，同时测试结果通过低速接口判断，用一条测试路径测试所有模块，同时各个模块也可以有独立的测试路径。

上述示例一的测试芯片的方法在整个测试过程中无需增加测试引脚，只需对芯片的低速I2C使能芯片内部的测试逻辑便可以测试模拟的高速电路。能够提高测试的稳定性、同时能够降低测试成本，能够实现高速的数模混合测试。

上述示例一提供的测试芯片的方法对芯片的正常工作没有任何影响，在执行测试操作时仅需连接测试逻辑I2C使能芯片和/或阻抗匹配电路，在完成测试操作后仅需断开测试逻辑I2C和阻抗匹配电路。

上述示例一中测试芯片的方法可以测试芯片中USB接口和网线接口的双向高速/低速总线，在芯片外围可以搭建阻抗匹配电路，通过I2C使能芯片的测试逻辑，同时打开该双向的高速/低速总线的发送装置和接收装置，在芯片外部形成一外回路。该芯片在内部比较数据，通过I2C使能芯片读出比较结果、也可以通过芯片外部的示波器观察比较结果，可以验证芯片USB接口和网线接口的双向高速/低速总线接口的功能和性能。

在测试USB2.0的电路时，可以发送不同速率的测试信号，例如可以是最快的480Mbit/s、可以是最慢的480/7Mbit/s。

本发明实施例中的测试芯片的方法不但可以采用一条测试路径测试芯片中的大部分模块的功能和性能是否正确，还可以采用不同的测试路径依次测试各个模块的功能和性能是否正确。

实施例五

本发明实施例中测试芯片的方法可以采用不同的测试路径依次测试各个模块的功能和性能是否正确。

示例二

一并参见图7a（示例二中测试芯片的方法的流程图）和图7b（示例二中测试芯片过程中测试信号的流向示意图，其中箭头表示测试信号的流向），该方法包括以下步骤：

步骤S701：测试装置200向USB高速发送器和USB高速先进先出缓冲器发送初始低速测试信号；

该测试装置200可以是loopback control logic，该初始低速测试信号可以包含特定的数据包，例如SOF数据包或者其他类型的数据包；

步骤S702：USB高速发送器接收到初始低速测试信号后将该初始低速测试信号转换成初始高速测试信号，并将该初始高速测试信号通过芯片上的第一引脚209和第二引脚210发送到芯片外部；

步骤S703：USB高速先进先出缓冲器接收到初始低速测试信号后将其转发至网线接口端高速发送器；

步骤S704：网线接口端高速发送器将该初始低速测试信号转换成初始高速测试信号，并将该初始高速测试信号通过芯片上的第三引脚211和第四引脚212发送到芯片外部；

步骤S705：通过芯片外部的示波器观察从第一引脚209和第二引脚210发送的初始高速测试信号，同时通过芯片外部的示波器观察从第三引脚211和第四引脚212发送的初始高速测试信号，比较两个初始高速测试信号是否相同，如果是，则测试装置200功能和性能正确；

具体地，可以通过芯片上的第一引脚209和第二引脚210调节锁相环产生的低速时钟，让引脚209、210和211、212上的数据以最慢速度降低到可以使用低端示波器观察波形，比较两个波形是否一致以最后确定测试单元的功能和性能是否正确。

本发明实施例在测试过程中可以在芯片外部采用示波器观察测试信号，整个测试过程不再是类似“黑匣子”的过程，而是测试人员可以观察的到的，可见该测试方法可视性和可操作性更强。

确定测试装置200的功能和性能正确后，还可以进一步测试其他模块的功能和性能是否正确。

示例三

确定测试装置200的功能和性能正确后，可以通过图8a和图8b所示的方法确定USB高速先进先出缓冲器功能和性能是否正确，一并参见图8a（示例三中测试芯片的方法的流程图）和图8b（示例三中测试芯片过程中测试信号的流向示意图，其中箭头表示测试信号的流向），该方法包括以下步骤：

步骤S801：通过芯片上的低速引脚（第五引脚200-1和第六引脚200-2）控制测试装置200向USB高速先进先出缓冲器发送初始低速测试信号；

该初始低速测试信号可以是符合USB2.0协议的数据包，

步骤S802：USB高速先进先出缓冲器将该初始低速测试信号返回至测试装置200；

步骤S803：测试装置200比较接收到的初始低速测试信号和其发送的初始低速测试信号是否相同，如果是，则USB高速先进先出缓冲器的功能和性能正确。

具体地，可以将比较结果通过低速引脚发送至芯片外部。

确定USB高速先进先出缓冲器的功能和性能正确后还可以进一步测试网线接口端高速装置断开检测控制器和网线接口端高速装置断开检测器功能和性能是否正确：

示例四

确定测试装置200和USB高速先进先出缓冲器的功能和性能正确后，可以执行以下步骤以测试网线接口端高速装置断开检测控制器和网线接口端高速装置断开检测器的功能和性能是否正确，此时测试信号可以是SOF数据包，一并参见图9a（示例四中测试芯片的方法的流程图）和图9b（示例四中测试芯片过程中测试信号的流向示意图，其中箭头表示测试信号的流向），该方法包括以下步骤：

步骤S901：通过芯片上的低速引脚（第五引脚200-1和第六引脚200-2）控制测试装置200向USB高速先进先出缓冲器发送初始低速测试信号，其中该初始低速测试信号可以是SOF数据包；

步骤S902：USB高速先进先出缓冲器将该初始低速测试信号转发至网线接口端高速装置断开检测控制器；

步骤S903：网线接口端高速装置断开检测控制器判断是否接收到USB高速先进先出缓冲器发送的初始低速测试信号，如果是，则输出高电平信号，且确定第一装置断开检测控制器功能和性能正确；

步骤S904：网线接口端高速装置断开检测器将该高电平信号返回至测试装置200；

步骤S905：测试装置200通过第五引脚200-1和第六引脚200-2将该高电平信号输出到芯片外部。

网线接口端高速装置断开检测控制器还可以将该高电平信号发送至网线接口端高速装置断开检测器，以控制打开网线接口端高速装置断开检测器；网线接口端高速装置断开检测器判断芯片上的第三引脚和第四引脚是否满足测试要求，如果是，则网线接口端高速装置断开检测器功能和性能正确。

此外，本发明实施例中还可以通过其他路径进一步确定芯片内的其他装置的功能和性能是否正确。

示例五

确定测试装置200和USB高速先进先出缓冲器的功能和性能正确后还可以执行以下步骤以测试USB高速时钟数据恢复器的功能和性能是否正确，一并参见图10a（示例五中测试芯片的方法的流程图）和图10b（示例五中测试芯片过程中测试信号的流向示意图，其中箭头表示测试信号的流向），该方法包括以下步骤：

步骤S1001：通过芯片上的低速引脚（第五引脚200-1和第六引脚200-2）控制测试装置200向USB高速发送器发送初始低速测试信号，该初始低速测试信号可以是低速的数字信号；

步骤S1002：USB高速发送器将接收到的初始低速测试信号转换为初始高速测试信号，并将该初始高速测试信号发送至芯片上的第一引脚209和第二引脚210；

该初始高速测试信号可以是高速的模拟信号，即USB高速发送器可以将低速的数字信号转换成高速的模拟信号。

步骤S1003：芯片上的第一引脚209和第二引脚210将该初始高速测试信号返回至芯片内部的USB高速时钟数据恢复器；

步骤S1004：USB高速时钟数据恢复器采样该初始高速测试信号并将该初始高速测试信号转换成第一低速测试信号，同时从该初始高速测试信号中恢复出其携带的第一时钟，并将第一低速测试信号和第一时钟发送至USB高速先进先出缓冲器；

步骤S1005：USB高速先进先出缓冲器根据第一时钟将处于第一时钟域的第一低速测试信号同步至芯片的本地时钟域从而获得第二低速测试信号，并将处于本地时钟域的第二低速测试信号返回至测试装置200；

步骤S1006：测试装置200比较从USB高速先进先出缓冲器接收到的第二低速测试信号与其发送的初始低速测试信号是否一致，如果是，则USB高速时钟数据恢复器功能和性能正确。

此外，基于本发明实施例提供的测试芯片的方法，还可以进一步测试USB高速接收器的功能和性能是否正确。

示例六

参见图11a（示例六中测试芯片的方法的流程图）和图11b（示例六中测试芯片过程中测试信号的流向示意图，其中箭头表示测试信号的流向），可以采用以下步骤确定USB高速接收器的功能和性能是否正确：

步骤S1101：通过芯片上的低速引脚（第五引脚200-1和第六引脚200-2）控制测试单元向USB高速发送器发送初始低速测试信号；

步骤S1102：USB高速发送器将初始低速测试信号转换为初始高速测试信号，并将该初始高速测试信号发送至芯片上的第一引脚209和第二引脚210，同时将该初始高速测试信号返回至USB高速接收器；

步骤S1103：USB高速接收器将接收到的初始高速测试信号转发至USB高速时钟数据恢复器；

之后执行的步骤S1104和步骤S1105与示例五中的步骤S1004和步骤S1005相同，之后执行步骤S1106；

步骤S1106：测试装置200比较接收到的第二低速测试信号与其发送的初始低速测试信号是否一致，如果是，则USB高速接收器的功能和性能正确。

另外，本发明实施例提供的测试芯片的方法还可以进一步包括测试芯片上的第一引脚209和第二引脚210的功能和性能是否正确的步骤：

示例七

本发明实施例还提供一种测试芯片上的第一引脚209和第二引脚210的功能和性能是否正确的方法，该方法与上述示例六中的方法类似，有所不同是，步骤S1102采用如下方式执行：

USB高速发送器将初始高速测试信号通过芯片上的第一引脚209和第二引脚210发送至芯片外部的第一阻抗匹配电路进行第一阻抗匹配处理，并将经过第一阻抗匹配处理后的初始高速测试信号返回至芯片内部的USB高速接收装置；

步骤S1106采用如下方式执行：

比较测试装置200接收到的第二低速测试信号与其发送的初始低速测试信号是否一致，如果是，则芯片上的第一引脚209和第二引脚210功能和性能正确。

需要说明的是，上述实施例中从芯片上的引脚发送到芯片外部的信号均可以采用示波器观察，即从第一引脚209和第二引脚210以及第三引脚211和第四引脚发送到芯片外部的信号均可以采用示波器观察。测试装置200发送的初始低速测试信号可以是符合USB2.0协议的数据包，数据包中含有各种频率的数据以用来测试芯片中各个模块的功能和性能，通过芯片上的低速引脚（第五引脚200-1和第六引脚200-2）可以控制测试单元发送不同的数据包，其中，测试网线接口端高速断开检测装置和网线接口端高速装置件断开检测控制器件时需要测试单元发送SOF数据包，而测试芯片中其他模块时可以发送SOF数据包也可以发送其他类型的数据包。

上述示例二~示例七介绍了采用单步测试的方法逐个测试芯片中的模块的功能和性能是否正确的过程，实际上，在芯片测试成熟之后，可以仅采用图4所示的方法通过一条测试路径测试该路径中各个模块的功能和性能是否正确，而无需采用上述单步测试的方法。

上述示例二~示例七详细介绍了测试芯片中USB接口一侧的装置的功能和性能的方法，实际上，也可以采用类似的方法测试芯片中网线接口一侧的装置的功能和性能是否正确，即可以采用类似的方法测试芯片中的网线接口端高速发送器、网线接口端高速接收器、网线接口端高速时钟数据恢复器、网线接口端高速先进先出缓冲器、USB接收端高速装置断开检测器以及USB接收端高速装置断开检测控制器的功能和性能是否正确，本领域普通技术人员可以在上述实施例技术方案的基础上结合本领域的公知常识得到测试芯片中网线接口一侧的模块的功能和性能是否正确的方法，在此不再赘述。

需要说明的是，本发明实施例中的测试单元可以采用loopback control模块，且该loopback control模块可以位于芯片的内部；与loopback control相连的芯片上的低速引脚可以连接到芯片外部的I2C使能芯片，整个测试过程可以在I2C使能芯片的控制下完成。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种芯片，其特征在于，所述芯片包括：

第一接收装置，用于通过所述芯片上的第一引脚和第二引脚从所述芯片外部接收第一信号，并转发该第一信号；

第二发送装置，用于接收所述第一接收装置发送的第一信号，将该第一信号进行格式转换生成第二信号，并通过所述芯片上的第三引脚和第四引脚将该第二信号发送至所述芯片外部；

第二接收装置，用于通过所述芯片上的所述第三引脚和第四引脚从所述芯片外部接收第三信号，并将该第三信号转发；

第一发送装置，用于接收所述第二接收装置发送的第三信号、将第三信号进行格式转换生成第四信号，并通过所述芯片上的所述第一引脚和第二引脚将该第四信号发送至所述芯片外部；

所述芯片还包括第一时钟数据恢复装置、第一先进先出缓冲装置、第二时钟数据恢复装置、第二先进先出缓冲装置；其中，

所述第一时钟数据恢复装置用于接收所述第一接收装置发送的所述第一信号、采样所述第一信号并对该第一信号进行格式转换成第五信号，同时从所述第一信号中恢复出其携带的第一时钟，并将所述第五信号和所述第一时钟一同发送至所述第一先进先出缓冲装置，其中所述第五信号处于第一时钟域；

所述第一先进先出缓冲装置用于根据所述第一时钟将接收到的处于所述第一时钟域的所述第五信号同步到所述芯片的本地时钟域从而获得第六信号、并将处于所述本地时钟域的所述第六信号转发至所述第二发送装置；

所述第二发送装置用于接收所述第一先进先出缓冲装置发送的处于所述本地时钟域的所述第六信号、对处于所述本地时钟域的所述第六信号进行格式转换成所述第二信号，并通过所述芯片上的所述第三引脚和第四引脚将所述第二信号发送至所述芯片外部；

所述第二时钟数据恢复装置用于接收所述第二接收装置发送的所述第三信号、采样所述第三信号并对所述第三信号进行格式转换成第七信号，同时从所述第三信号中恢复出其携带的第二时钟，并将所述第七信号和所述第二时钟一同发送至所述第二先进先出缓冲装置，其中所述第七信号处于第二时钟域；

所述第二先进先出缓冲装置用于根据所述第二时钟将接收到的处于所述第二时钟域的所述第七信号同步到所述芯片的本地时钟域从而获得第八信号、并将处于所述本地时钟域的所述第八信号转发至所述第一发送装置；

所述第一发送装置用于接收所述第二先进先出缓冲装置发送的处于所述本地时钟域的所述第八信号、对处于所述本地时钟域的所述第八信号进行格式转换成所述第四信号，并通过所述芯片上的所述第一引脚和所述第二引脚将所述第四信号发送至所述芯片外部。

2.根据权利要求1所述的芯片，其特征在于，所述芯片还包括：

第一装置断开检测器件，用于检测与所述芯片的第一引脚和第二引脚连接的器件是否断开；

第一装置断开检测控制器件，用于控制所述第一装置断开检测器件；

第二装置断开检测器件，用于检测与所述芯片的第三引脚和第四引脚连接的器件是否断开；

第二装置断开检测控制器件，用于控制所述第二装置断开检测器件。

3.一种测试如权利要求1所述的芯片的方法，所述芯片还包括测试装置，其特征在于，所述方法包括：

所述第一发送装置接收所述测试装置发送的第一测试信号，将所述第一测试信号转换成第二测试信号，并通过所述芯片上的第一引脚和第二引脚将所述第二测试信号发送到所述芯片外部；

所述第一接收装置通过所述芯片上的所述第一引脚和第二引脚接收所述第二测试信号，并将所述第二测试信号转发至所述第二发送装置；

所述第二发送装置接收所述第二测试信号，将所述第二测试信号转换成第三测试信号，并通过所述芯片上的第三引脚和第四引脚将所述第三测试信号发送到所述芯片外部；

所述第二接收装置通过所述芯片上的所述第三引脚和第四引脚接收所述第三测试信号，并将所述第三测试信号返回至所述测试装置；

所述测试装置比较所述第三测试信号与所述第一测试信号是否一致，如果是，则所述芯片功能和性能正确；

所述第一接收装置将所述第二测试信号转发至所述第二发送装置，具体为：

所述第一接收装置将所述第二测试信号发送至所述第一时钟数据恢复装置；

所述第一时钟数据恢复装置采样所述第二测试信号并对所述第二测试信号进行格式转换成第四测试信号，同时从所述第二测试信号中恢复出其携带的第一时钟，并将所述第四测试信号和所述第一时钟一同发送至所述第一先进先出缓冲装置，其中所述第四测试信号处于第一时钟域；

所述第一先进先出缓冲装置根据所述第一时钟将接收到的处于所述第一时钟域的所述第四测试信号同步到所述芯片的本地时钟域从而获得第五测试信号、并将处于所述本地时钟域的所述第五测试信号转发至所述第二发送装置；

所述第二发送装置接收所述第二测试信号，将所述第二测试信号转换成第三测试信号，并通过所述芯片上的所述第三引脚和第四引脚将所述第三测试信号发送到所述芯片外部，具体为：

所述第二发送装置接收处于所述本地时钟域的所述第五测试信号，将处于所述本地时钟域的所述第五测试信号转换成所述第三测试信号，并通过所述芯片上的所述第三引脚和第四引脚将所述第三测试信号发送到所述芯片外部；

所述第二接收装置将所述第三测试信号返回至所述测试装置，具体为：

所述第二接收装置将所述第三测试信号发送至所述第二时钟数据恢复装置；

所述第二时钟数据恢复装置采样所述第三测试信号并对该第三测试信号进行格式转换成第六测试信号，同时恢复出所述第三测试信号携带的第二时钟，并将所述第六测试信号和所述第二时钟发送至所述第二先进先出缓冲装置，此时所述第五测试信号处于第二时钟域；

所述第二先进先出缓冲装置根据所述第二时钟将接收到的处于所述第二时钟域的所述第六测试信号同步到所述芯片的本地时钟域从而获得第七测试信号、并将处于所述本地时钟域的所述第七测试信号返回至所述测试装置；

所述测试装置比较所述第三测试信号与所述第一测试信号是否一致，具体为：

所述测试装置比较处于所述本地时钟域的所述第七测试信号与所述第一测试信号是否一致。

4.根据权利要求3所述的方法，其特征在于，

所述第一发送装置通过所述芯片上的所述第一引脚和第二引脚将所述第二测试信号发送到所述芯片外部后、所述第一接收装置通过所述芯片上的所述第一引脚和第二引脚接收所述第二测试信号前，所述方法还包括：

采用所述芯片外部的第一阻抗匹配电路对所述第二测试信号进行阻抗匹配处理；

所述第二发送装置通过所述芯片上的所述第三引脚和第四引脚将所述第三测试信号发送到所述芯片外部后、所述第二接收装置通过所述芯片上的所述第三引脚和第四引脚接收所述第三测试信号前，所述方法还包括：

采用所述芯片外部的第二阻抗匹配电路对所述第三测试信号进行阻抗匹配处理。

5.根据权利要求3所述的方法，其特征在于，所述第一发送装置通过所述芯片上的所述第一引脚和第二引脚将所述第二测试信号发送到所述芯片外部后，所述方法还包括：

在所述芯片外部对所述第二测试信号进行debug测试，获得第一测试结果；

所述第二发送装置通过所述芯片上的所述第三引脚和第四引脚将所述第三测试信号发送到所述芯片外部后，所述方法还包括：

在所述芯片外部对所述第三测试信号进行debug测试，获得第二测试结果；

比较所述第一测试结果和所述第二测试结果是否相同，如果是，则所述测试装置功能和性能正确。

6.根据权利要求5所述的方法，其特征在于，所述芯片还包括第三先进先出缓冲装置，所述第一发送装置接收所述测试装置发送的第一测试信号前，所述方法还包括：

所述测试装置将所述第一测试信号发送至所述第三先进先出缓冲装置；

所述第三先进先出缓冲装置将所述第一测试信号返回至所述测试装置；

所述测试装置比较其发送的所述第一测试信号与其接收到的所述第一测试信号是否相同，如果是，则所述第三先进先出缓冲装置功能和性能正确。

7.根据权利要求6所述的方法，其特征在于，所述芯片还包括第三装置断开检测控制器件，所述第三先进先出缓冲装置将所述第一测试信号返回至所述测试装置前，所述方法还包括：

所述第三先进先出缓冲装置将所述第一测试信号发送至所述第三装置断开检测控制器件；

所述第三装置断开检测控制器件判断是否接收到所述第一测试信号，如果是，则输出高电平信号，且所述第三装置断开检测控制器件功能和性能正确。

8.根据权利要求7所述的方法，其特征在于，所述芯片还包括第三装置断开检测器件，所述第三装置断开检测控制器件将所述第一测试信号返回至所述测试装置前，所述方法还包括：

所述第三装置断开检测控制器件将所述高电平信号发送至所述第三装置断开检测器件，控制打开所述第三装置断开检测器件；

所述第三装置断开检测器件判断所述芯片上的第一引脚和第二引脚是否满足测试要求，如果是，则所述第三装置断开检测器件功能和性能正确。

9.根据权利要求6所述的方法，其特征在于，所述芯片还包括第三时钟数据恢复装置，所述测试装置将所述第一测试信号发送至所述第三先进先出缓冲装置前，所述方法还包括：

所述第一发送装置接收所述测试装置发送的所述第一测试信号，将所述第一测试信号转换成所述第二测试信号，并将所述第二测试信号转发至所述第三时钟数据恢复装置；

所述第三时钟数据恢复装置采样所述第二测试信号并对该第二测试信号进行格式转换成第八测试信号，同时恢复出所述第二测试信号携带的第一时钟，并将所述第八测试信号和所述第一时钟一同发送至所述第三先进先出缓冲装置，此时所述第八测试信号处于第一时钟域；

所述第三先进先出缓冲装置根据所述第一时钟将接收到的处于所述第一时钟域的第八测试信号同步到所述芯片的本地时钟域从而获得第九测试信号、并将处于所述本地时钟域的所述第九测试信号返回至所述测试装置；

所述测试装置比较其发送的所述第一测试信号与其接收到的处于所述本地时钟域的所述第九测试信号是否相同，如果是，则所述第三时钟数据恢复装置功能和性能正确。

10.根据权利要求9所述的方法，其特征在于，所述第一发送装置将所述第二测试信号转发至所述第三时钟数据恢复装置，包括：

所述第一发送装置将所述第二测试信号发送至所述第一接收装置；

所述第一接收装置将所述第二测试信号发送至所述第三时钟数据恢复装置；

所述测试装置比较其发送的所述第一测试信号与其接收到的处于所述本地时钟域的所述第九测试信号是否相同，如果是，则所述第一接收装置功能和性能正确。