TWI546551B - Multi-analysis system and its multi-analyzer - Google Patents

Description

多工分析系統及其多工分析儀

本發明係與訊號分析的裝置有關；特別是指一種能同時對待測訊號進行取樣及解譯的多工分析系統及其多工分析儀。

邏輯分析儀的主要作用在於對訊號進行取樣。協定分析儀的主要作用在於解譯訊號並錄製。因此，一般在市面上的邏輯分析儀及協定分析儀都為兩個獨立的裝置。

邏輯分析儀與協定分析儀若同時對一待測物進行訊號偵測時，因邏輯分析儀與協定分析儀的探棒與該待測物之間都會產生電容，而干擾待測物的訊號。

此外，邏輯分析儀或協定分析儀若同時對嵌入式多媒體卡(Embedded Multi Media Card,EMMC)進行訊號偵測時，會因為嵌入式多媒體卡無法承受兩個探棒的負載，而造成效率降低、功能失效或是損毀，因此以現有的技術並無法同時使用邏輯分析儀與協定分析儀以達到同時對嵌入式多媒體卡中的訊號進行取樣及解譯。

基於目前設備上的問題，因此對待測物進行訊號偵測時，必需先使用協定分析儀，以對待測物之訊號進行解譯，且當發現解譯結果不符合一預期結果時，必需先移除協定分析儀，之後在由邏輯分析儀對待測物從頭進行訊號偵測，才能得知待測物發出不符合預期之訊號的部份。因此， 在判斷待測物之訊號是否正確時，需要花費較多的時間，進而使用者需花費過於冗長的時間在偵測待測物，而造成效率不彰之問題。

有鑑於此，本發明之目的在於提供一種能同時對待測訊號進行取樣及解譯的多工分析系統及其多工分析儀。

緣以達成上述目的，本發明所提供多工分析儀，用以偵測一待測物所發出之一待測訊號，該多工分析儀包括：一探棒、一邏輯分析模組、一協定分析模組、一第一儲存單元、一第一傳輸介面一第二儲存單元以及一第二傳輸介面。該探棒用以電性連接該待測物以接收該待測物所發出之該待測訊號。該邏輯分析模組電性連接該探棒，用以接收該待測訊號並對該待測訊號進行取樣，並將取樣結果輸出。該協定分析模組電性連接該探棒，用以接收該待測訊號，並依據該待測物之通訊協定解譯該待測訊號，且將解譯結果輸出。該第一儲存單元電性連接該第一傳輸介面，而該第一傳輸介面電性連接該邏輯分析模組，用以接收該邏輯分析模組輸出之取樣結果並以一第一傳輸速率輸出至該第一儲存單元儲存。該第二儲存單元電性連接該第二傳輸介面，而該第二傳輸介面電性連接該協定分析模組，用以接收該協定分析模組輸出之解譯結果並以一第二傳輸速率輸出至該第二儲存單元儲存，且該第二傳輸速率不大於該第一傳輸速率。

緣以達成上述目的，本發明再提供一種多工分析系統，包括：一探棒、一邏輯分析模組、一協定分析模組、一第一儲存單元、一第一傳輸介面、一第二儲存單元、一第二傳輸介面以及一處理器。

該探棒用以電性連接一待測物以接收該待測物所發出之一待測訊號。該邏輯分析模組電性連接該探棒，用以接收該待測訊號並對該待測訊號進行取樣，並將取樣結果輸出。該協定分析模組電性連接該探棒，用以接收該待測訊號，並依據該待測物之通訊協定解譯該待測訊號，且將解譯結果輸出。該第一儲存單元電性連接該第一傳輸介面，而該第一傳輸介面電性連接該邏輯分析模組，用以接收該邏輯分析模組輸出之取樣結果並以一第一傳輸速率輸出至該第一儲存單元儲存。該第二儲存單元電性連接該第二傳輸介面，而該第二傳輸介面電性連接該協定分析模組以及該第一傳輸介面，用以接收該協定分析模組輸出之解譯結果並以一第二傳輸速率輸出至該第二儲存單元儲存，且該第二傳輸速率不大於該第一傳輸速率。該處理器電性連接該第二儲存單元，用以分析該第二儲存單元所儲存之解譯結果是否符合一預定條件，並於該解譯結果符合該預定條件時，使該第一儲存單元所儲存之取樣結果經由第一傳輸介面及第二傳輸介面而傳輸至該第二儲存單元內。

本發明之效果在於同時使用邏輯分析模組以及該協定分析模組，使該待測訊號能同時被邏輯分析模組取樣以及被協定分析模組解譯，以加快對待測訊號的處理。

10‧‧‧多工分析系統

110‧‧‧多工分析儀

111‧‧‧探棒

112‧‧‧增流單元

113‧‧‧邏輯分析模組

114‧‧‧協定分析模組

115‧‧‧第一傳輸介面

116‧‧‧第二傳輸介面

117‧‧‧第一儲存單元

118‧‧‧第二儲存單元

120‧‧‧處理器

130‧‧‧顯示器

140‧‧‧警報器

240‧‧‧警報器

30‧‧‧多工分析系統

311‧‧‧第一探棒

312‧‧‧第二探棒

321‧‧‧第一增流單元

322‧‧‧第二增流單元

331‧‧‧第一邏輯/協定分析模組

332‧‧‧第二邏輯/協定分析模組

333‧‧‧第三邏輯/協定分析模組

334‧‧‧第四邏輯/協定分析模組

341‧‧‧第一傳輸介面

342‧‧‧第二傳輸介面

343‧‧‧第三傳輸介面

344‧‧‧第四傳輸介面

351‧‧‧第一儲存單元

352‧‧‧第二儲存單元

353‧‧‧第三儲存單元

354‧‧‧第四儲存單元

360‧‧‧處理器

370‧‧‧顯示器

圖1為本發明第一實施例之多工分析系統的方塊圖。

圖2為上述實施例之方塊圖，係表示分析結果為解譯正確時之各訊號的傳輸方向。

圖3為上述實施例之方塊圖，係表示分析結果為解譯錯誤時之各訊號的傳輸方向。

圖4為本發明第二實施例之多工分析系統的方塊圖。

圖5為本發明第三實施例之多工分析系統的方塊圖。

圖6為本發明第四實施例之多工分析系統的方塊圖。

為能更清楚地說明本發明，茲舉較佳實施例並配合圖示詳細說明如後，請參圖1所示，為本發明第一實施例之多工分析系統。

該多工分析系統10主要由一多工分析儀110以及一電腦所組成。其中：該多工分析儀110用以偵測一待測物(圖未示)所發出之一待測訊號。該待測物可以是指各種不同的訊號傳輸線(例如網路線、USB傳輸線或匯流排)、訊號傳輸接頭(例如，網路接頭、USB接頭或RS232接頭)或記憶裝置(例如，嵌入式多媒體卡)。本實施例中，該待測物是以嵌入式多媒體卡為例，而嵌入式多媒體卡是以數位訊號的方式傳遞及接收資料，且資料中包含複數個封包。而上述之該資料即是本發明之多工分析系統10所要偵測的待測訊號。

於本發明中，該多工分析儀110包括一探棒111、一增流單元112、一邏輯分析模組113、一協定分析模組114、一第一傳輸介面115、一第二傳輸介面116、一第一儲存單元117以及一第二儲存單元118。

該探棒111用以電性連接嵌入式多媒體卡之訊號接點以接收該嵌入式多媒體卡上的該待測訊號。

該增流單元112具有一輸入端及二輸出端。該增流單元112的輸入端電性連接該探棒111，用以接收該待測訊號，之後，將該待測訊號同時由該二輸出端分別輸出。實際實施上，該增流單元112可以是由濾波電路、放大電 路、匹配電路或是邏輯電路等電路組合而成，但亦可利用其他習用之電路結構來達到前述之目的。

該邏輯分析模組113電性連接該增流單元112之其中一輸出端，使該邏輯分析模組113透過該增流單元112而電性連接該探棒，並用以接收該輸出端所輸出之該待測訊號，並對該待測訊號以一預定之取樣頻率進行取樣，進而得到一取樣結果並輸出。

該協定分析模組114電性連接該增流單元112之另一輸出端，使該協定分析模組114透過該增流單元112而電性連接該探棒，並用以接收該輸出端所輸出之該待測訊號，並依據該待測物之通訊協定解譯該待測訊號，而後將解譯結果輸出。

該第一傳輸介面115分別電性連接該邏輯分析模組113與該第一儲存單元117，且該第一傳輸介面115用以接收該邏輯分析模組113輸出之取樣結果並以一第一傳輸速率將取樣結果輸出至該第一儲存單元117儲存。

該第二傳輸介面116分別電性連接該協定分析模組114、第一傳輸介面115以及該第二儲存單元118。該第二傳輸介面116用以接收該協定分析模組114輸出之解譯結果並以一第二傳輸速率將解譯結果輸出至該第二儲存單元118內儲存，且該第二傳輸速率不大於該第一傳輸速率。此外，該第二傳輸速率不大於該第一傳輸速率之設計目的，在於該第一傳輸介面115係用傳輸該邏輯分析模組113所輸出之取樣結果，但取樣結果於一般情況下，其資料量非常龐大，因此，該第一傳輸介面115需要較高的傳輸速率才能完整且無誤地傳送取樣結果至該第一儲存單元117儲存。該第二傳輸介面116則是用以傳輸該協定分析模組114所輸出之資料量較小的解譯結果，則不需要太高的傳輸速率，即可完 整的傳送解譯結果。

而於本實施例中，基於上述之第一傳輸速率及第二傳輸速率的要求，該第一傳輸介面115為傳輸速率約8000MB/s的記憶體匯流排(即第一傳輸速率為8000MB/s)，而該第二傳輸介面116則為傳輸速率約200MB/s通用序列匯流排(即第二傳輸速率為200MB/s)，且為配合上述之該第一傳輸介面115與該第二傳輸介面116之傳輸速率，於本實施例中，該第一儲存單元117為第三代雙倍資料率同步動態隨機存取記憶體(Double-Data-Rate Three Synchronous Dynamic Random Access Memory，DDR3 SDRAM)，而該第二儲存單元118為硬碟(Hard Disk Drive)。當然，在實際實施上，該第二傳輸介面116亦可為PCI Express、無線傳輸介面或是其他傳輸速率較低的傳輸介面，而該第二儲存單元118亦可為安全數位卡(Secure Digital Memory Card)或是其他應用於低傳輸速率之儲存元件。此外，使用硬碟或安全數位卡之原因，在於應用於低傳輸速率之儲存元件不僅可提供較大的儲存容量，也可常時間的錄製協定分析模組114所輸出的解譯結果，且其成本也較為廉價，而能降低多工分析系統10在製造時的成本。

該電腦包括一處理器120以及一顯示器130。該顯示器130電性連接該處理器120。該處理器120除電性連接該顯示器130外，更電性連接該第二儲存單元118，用以分析該第二儲存單元118所儲存之解譯結果是否符合一預定條件，而得到一分析結果。於本實施例中，若解譯結果符合預定條件，即表示該分析結果為解譯錯誤，反之，當解譯結果不符合預定條件，即表示該分析結果為解譯正確，而該處理器120則依據不同的分析結果，進行以下不同的控制： 如果分析結果為解譯正確，如圖2所示，該處理器120不發出任何訊號，而該探棒111則持續接收該待測訊號，且該待測訊號經由增流單元112傳送至邏輯分析模組113及協定分析模組114，之後在分別經由第一傳輸介面115及第二傳輸介面116，將取樣結果及解譯結果分別儲存至第一儲存單元117及第二儲存單元118。

如果分析結果為解譯錯誤，即代表待測訊號中有部份的封包是錯誤的。該處理器120會發出一訊號至該邏輯分析模組113，使該邏輯分析模組113停止擷取該待測物所輸出之該待測訊號，並將該第一儲存單元117所儲存之取樣結果經由第一傳輸介面115及第二傳輸介面116而傳輸至該第二儲存單元118內供該電腦之處理器120擷取。如果分析結果符合特定條件，即代表待測訊號是使用者想要分析的區間。該處理器120會發出一訊號至該邏輯分析模組113，使該邏輯分析模組113停止擷取該待測物所輸出之該待測訊號，並將該第一儲存單元117所儲存之取樣結果經由第一傳輸介面115及第二傳輸介面116而傳輸至該第二儲存單元118內供該電腦之處理器120擷取。

更詳而言之，如圖3所示，當分析結果錯誤時，該多工分析儀110之該第一儲存單元117所儲存之取樣結果會經由第一傳輸介面115及第二傳輸介面116而傳輸至該第二儲存單元118內。該處理器120再將取樣及轉譯的錯誤封包所得到的取樣結果及解譯結果轉換為一影像訊號，並將該影像訊號輸出至該顯示器130，使該顯示器130顯示對應該解譯結果及該取樣結果之影像。如此一來，使用者可藉由觀看顯示器130，就可得知待測訊號中會產生錯誤封包的部份，而不需要重新偵測整段待測訊號。

本發明的多工分析系統及其多工分析儀只使 用單一探棒抵接該嵌入式多媒體卡，使嵌入式多媒體卡不會因承受兩個以上的探棒之負載，而造成損毀，並且本發明的多工分析系統內的增流單元，將一組待測訊號複製為二組相同的待測訊號，並分別傳送至邏輯分析模組以及該協定分析模組，使該待測訊號能同時被邏輯分析模組取樣以及被協定分析模組解譯，而加快對待測訊號的分析。

此外，除上述結構外，請參閱圖4，該多工分析系統更包括一警報器140。該警報器140電性連接該處理器120。當分析結果為錯誤，使該第一儲存單元117所輸出之取樣結果傳輸至該第二儲存單元118內儲存時，該處理器120便會發出一訊號至該警報器140，且該警報器140依據該訊號發出一警告訊號以通知使用者。而實際實施上，該警告訊號可以是閃光或鈴聲，以通知位於多工分析系統10附近的使用者。此外，該警報器140也可以是透過發出電子郵件、簡訊或其他通訊軟體的方式，以發出警告訊號給使用者。

另外，本發明之警告器除與該處理器電性連接外，亦可如圖5所示之警報器240電性連接該第一傳輸介面115，並當偵測到該第一傳輸介面115輸出之取樣結果至第二傳輸介面116時，便會同時發出警告訊號以通知使用者而達到相同之警示目的。

必須說明的是，以上所述僅為本發明較佳可行實施例而已，並不以此為限，舉例而言，在其他實施例中，該邏輯分析模組或該協定分析模組可改為邏輯/協定分析模組。邏輯/協定分析模組是一種可依使用者的需求而在邏輯分析功能及協定分析功能之間切換的裝置。

此外，本發明之該第一儲存單元及該第二儲存單元亦可使用同一種儲存元件，更詳而言之，該第一儲存單元及該第二儲存單元分別為同一種類之動態隨機存取記憶 體，因此，該第一傳輸介面及該第二傳輸介面為相同規格的傳輸介面，而使得該第一傳輸速率等於該第二傳輸速率，亦可達到前述分別傳輸與儲存之效果。

另外，除上述設計外，本發明之該第一儲存單元及該第二儲存單元為同一儲存元件之不同儲存區塊，更詳而言之，該取樣結果及該解譯結果將會分別儲存在同一個動態隨機存取記憶體內的不同位置。因此，上述之兩種設計皆不需額外增加不同種類的儲存單元，而可有效地減少製造時的複雜度。

此外，該處理器除分析解譯正確與否外，亦可分析該解譯結果是否滿足其他預定條件(如出現特定解譯情形或出現特定訊號等條件)，並當該解譯結果符合該預定條件時，輸出訊號使該第一儲存單元所儲存之取樣結果經由第一傳輸介面及第二傳輸介面而傳輸至該第二儲存單元內。

再者，除將該第二儲存單元整合於該邏輯分析儀中之外，亦可直接利用電腦內的硬碟作為該第二儲存單元使用，亦能達到上述分開傳輸與儲存之目的，且除上述內容外，舉凡應用本發明說明書及申請專利範圍所為之等效變化，理應包含在本發明之專利範圍內。該邏輯分析儀透過第二傳輸介面，儲存至電腦內的硬碟，儲存資料可以進行再製或是直接儲存；此時，邏輯分析儀路至訊號的時間將不受限制，或是受到電腦內硬碟容量的限制。

再者，除將該第二儲存單元整合於該邏輯分析儀中之外，亦可直接利用電腦外的網路儲存裝置作為該第二儲存單元使用，亦能達到上述分開傳輸與儲存之目的，且除上述內容外，舉凡應用本發明說明書及申請專利範圍所為之等效變化，理應包含在本發明之專利範圍內。該邏輯分析儀透過第二傳輸介面，儲存至電腦外的網路儲存裝置，儲存資 料可以進行再製或是直接儲存；此時，邏輯分析儀路至訊號的時間將不受限制，或是受到電腦外的網路儲存裝置容量的限制。

圖6為本發明第四實施例之多工分析系統的方塊圖。第四實施例之多工分析系統30可看成使用兩組第一實施例的多工分析儀。

該多工分析系統30包括一第一探棒311、一第二探棒312、一第一增流單元321、一第二增流單元322、第一至第四邏輯/協定分析模組331~334、第一至第四傳輸介面341~344、第一至第四儲存單元351~354、一處理器360以及一顯示器370。

該第一探棒311用以電性連接該嵌入式多媒體卡之訊號接點以接收該嵌入式多媒體卡上的該待測訊號。該第二探棒312用以電性連接快閃記憶體(NAND flash)。

該第一增流單元321及該第二增流單元322具有一輸入端以及二輸出端。該第一增流單元321之輸入端電性連接該第一探棒311，且其二輸出端分別連接第一及第二探棒311、312。該第二增流單元322之輸入端電性連接該第二探棒312，且其二輸出端分別連接第三及第四邏輯/協定分析模組333、334。

該第一至第四傳輸介面341~344分別電性連接第一至第四邏輯/協定分析模組331~334，其中第二傳輸介面342更與第一傳輸介面341、第三傳輸介面343以及第四傳輸介面344電性連接。該第一至第四儲存單元351~354分別電性連接該第一至第四傳輸介面341~344。此外，該第一至第四傳輸介面341~344的傳輸速度分別為第一傳輸速度、第二傳輸速度、第三傳輸速度及第四傳輸速度，且第二傳輸速度不大於第一傳輸速度、第三傳輸速度及第四傳輸速度。

在本實施例中，第一至第四儲存單元351~354所對應的是第一至第四邏輯/協定分析模組341~344，因此第一至第四儲存單元351~354所儲存的內容有可能是取樣結果或解譯結果，但為了方便說明，將取樣結果及解譯結果統稱為分析結果，並依據第一至第四邏輯/協定分析模組331~334所輸出的結果分別命名為第一分析結果、第二分析結果、第三分析結果及第四分析結果。

在此設定第一及第三邏輯/協定分析模組331、333為使用邏輯分析功能之狀態；第二及第四邏輯/協定分析模組332、334為使用協定分析功能之狀態，因此第一及第三儲存單元351、353所儲存的內容為取樣結果；第二及第四儲存單元352、354所儲存的內容為解譯結果。

於本實施例中，該第一及第三傳輸介面341、343為傳輸速率約8000MB/s的記憶體匯流排，因此該第一及第三儲存單元351、353為第三代雙倍資料率同步動態隨機存取記憶體。

該第二第四傳輸介面342、344則為傳輸速率約200MB/s通用序列匯流排，而該第二儲存單元352為硬碟，第四儲存單元354為靜態隨機存取記憶體(Static Random-Access Memory,SRAM)。當然，在實際實施上，該第二及第四傳輸介面342、344亦可為PCI Express、無線傳輸介面或是其他傳輸速率較低的傳輸介面，而該第二及第四儲存單元352、354亦可為安全數位卡(Secure Digital Memory Card)或是其他應用於低傳輸速率之儲存元件。

該處理器360電性連接該第二儲存單元352，該顯示器370電性連接該處理器360。該處理器360用以分析該第二儲存單元352所儲存之解譯結果是否符合一預定條件，而得到一分析結果。於本實施例中，若解譯結果符合 預定條件，即表示該分析結果為解譯錯誤，反之，當解譯結果不符合預定條件，即表示該分析結果為解譯正確，而該處理器360則依據不同的分析結果，所進行的控制如第一實施例中所述之內容，因此而不再贅述。

第四實施例與第一實施例不同的地方在於，第四實施例具有四個儲存單元，因此，顯示器370要顯示第一儲存單元351的取樣結果、第三儲存單元353的取樣結果及第四儲存單元354的解譯結果時，第一儲存單元351的取樣結果會經由第一傳輸介面341及第二傳輸介面342而傳輸至該第二儲存單元352內。第三儲存單元353的取樣結果會經由第三傳輸介面343及第二傳輸介面342而傳輸至該第二儲存單元352內。第四儲存單元354的解譯結果會經由第四傳輸介面344及第二傳輸介面342而傳輸至該第二儲存單元352內。

該處理器360再將取樣結果及解譯結果轉換為一影像訊號，並將該影像訊號輸出至該顯示器370，使該顯示器370顯示該解譯結果及該取樣結果之影像。

本實施例將四個邏輯/協定模組整合在多工分析系統，並利用第一探棒及第二探棒以同時偵測嵌入式多媒體卡和快閃記憶體，以達到同步且多功的功能，而且避免先前技術中要同時偵測多個待測物時，需要多台儀器之缺點。

10‧‧‧多工分析系統

110‧‧‧多工分析儀

111‧‧‧探棒

112‧‧‧增流單元

113‧‧‧邏輯分析模組

114‧‧‧協定分析模組

115‧‧‧第一傳輸介面

116‧‧‧第二傳輸介面

117‧‧‧第一儲存單元

118‧‧‧第二儲存單元

120‧‧‧處理器

130‧‧‧顯示器

Claims (16)

1. 一種多工分析儀，用以偵測一待測物所發出之一待測訊號，該多工分析儀包括：一探棒，用以電性連接該待測物以接收該待測物所發出之該待測訊號；一邏輯分析模組，電性連接該探棒，用以接收該待測訊號並對該待測訊號進行取樣，並將取樣結果輸出；一協定分析模組，電性連接該探棒，用以接收該待測訊號，並依據該待測物之通訊協定解譯該待測訊號，且將解譯結果輸出；一第一儲存單元以及一第一傳輸介面，該第一儲存單元電性連接該第一傳輸介面，而該第一傳輸介面電性連接該邏輯分析模組，用以接收該邏輯分析模組輸出之取樣結果並以一第一傳輸速率輸出至該第一儲存單元儲存；一第二儲存單元以及一第二傳輸介面，該第二儲存單元電性連接該第二傳輸介面，而該第二傳輸介面電性連接該協定分析模組，用以接收該協定分析模組輸出之解譯結果並以一第二傳輸速率輸出至該第二儲存單元儲存，且該第二傳輸速率不大於該第一傳輸速率。
2. 如請求項1所述之多工分析儀，更包括一增流單元，且該增流單元具有一輸入端以及二輸出端，且該輸入端電性連接該探棒，而該二輸出端則分別電性連接至該邏輯分析模組以及該協定分析模組，使該邏輯分析模組以及該協定分析模組透過該增流單元而電性連接該探棒；該增流單元用 以自該輸入端接收該待測訊，並將該待測訊號同時由該二輸出端分別輸出至該邏輯分析模組以及該協定分析模組。
3. 如請求項1所述之多工分析儀，其中該第一儲存單元及該第二儲存單元為同一種類之動態隨機存取記憶體，且該第一傳輸速率等於該第二傳輸速率。
4. 如請求項3所述之多工分析儀，其中該動態隨機存取記憶體為第三代雙倍資料率同步動態隨機存取記憶體。
5. 如請求項1所述之多工分析儀，其中該第一儲存單元為動態隨機存取記憶體；該第二傳輸介面為通用序列匯流排、PCI Express或無線傳輸介面，該第二儲存單元為硬碟或安全數位卡。
6. 如請求項1所述之多工分析儀，其中該第一傳輸速率大於8000MB/s，該第二傳輸速率大於200MB/s。
7. 一種多工分析系統，包括：一探棒，用以電性連接一待測物以接收該待測物所發出之一待測訊號；一邏輯分析模組，電性連接該探棒，用以接收該待測訊號並對該待測訊號進行取樣，並將取樣結果輸出；一協定分析模組，電性連接該探棒，用以接收該待測訊號，並依據該待測物之通訊協定解譯該待測訊號，且將解譯結果輸出；一第一儲存單元以及一第一傳輸介面，該第一儲存單元電性連接該第一傳輸介面，而該第一傳輸介面電性連接 該邏輯分析模組，用以接收該邏輯分析模組輸出之取樣結果並以一第一傳輸速率輸出至該第一儲存單元儲存；一第二儲存單元以及一第二傳輸介面，該第二儲存單元電性連接該第二傳輸介面，而該第二傳輸介面電性連接該協定分析模組以及該第一傳輸介面，用以接收該協定分析模組輸出之解譯結果並以一第二傳輸速率輸出至該第二儲存單元儲存，且該第二傳輸速率不大於該第一傳輸速率；以及一處理器，電性連接該第二儲存單元，用以分析該第二儲存單元所儲存之解譯結果是否符合一預定條件，並於該解譯結果符合該預定條件時，使該第一儲存單元所儲存之取樣結果經由第一傳輸介面及第二傳輸介面而傳輸至該第二儲存單元內。
8. 如請求項7所述之多工分析系統，更包括一顯示器，電性連接該處理器；其中該處理器轉換該第二儲存單元所儲存之解譯結果及取樣結果分別為一影像訊號，並輸出該影像訊號至該顯示器，使該顯示器顯示對應該解譯結果及該取樣結果之影像。
9. 如請求項7所述之多工分析系統，更包括一警報器，電性連接該處理器，其中該第一儲存單元所輸出之取樣結果經由第一傳輸介面及第二傳輸介面而傳輸至該第二儲存單元內時，該處理器發出一訊號至該警報器，且該警報器依據該訊號發出一警告訊號以通知一使用者。
10. 如請求項7所述之多工分析系統，更包括一警報器，電性連接該第一傳輸介面，其中該第一儲存單元所輸出之取樣結果經由第一傳輸介面及第二傳輸介面而傳輸至該第二儲存單元內時，該第一傳輸介面發出一訊號至該警報器，且該警報器依據該訊號發出一警告訊號以通知一使用者。
11. 如請求項7所述之多工分析系統，更包括一增流單元，且該增流單元具有一輸入端以及二輸出端，且該輸入端電性連接該探棒，而該二輸出端則分別電性連接至該邏輯分析模組以及該協定分析模組，使該邏輯分析模組以及該協定分析模組透過該增流單元電性連接該探棒；該增流單元用以自該輸入端接收該待測訊，並將該待測訊號同時由該二輸出端分別輸出至該邏輯分析模組以及該協定分析模組。
12. 如請求項7所述之多工分析系統，其中該第一儲存單元及該第二儲存單元為同一種類之動態隨機存取記憶體。
13. 如請求項12所述之多工分析系統，其中該動態隨機存取記憶體為第三代雙倍資料率同步動態隨機存取記憶體。
14. 如請求項7所述之多工分析系統，其中該第一儲存單元為動態隨機存取記憶體；該第二傳輸介面為通用序列匯流排、PCI Express或無線傳輸介面，該第二儲存單元為硬碟或安全數位卡。
15. 如請求項7所述之多工分析系統，其中該第一儲存單元的資料傳輸速率大於8000MB/s，該第二儲存單元的資料傳輸速率大於200MB/s。
16. 一種多工分析系統，包括： 一第一探棒，用以電性連接一第一待測物以接收該第一待測物所發出之一第一待測訊號；一第二探棒，用以電性連接一第二待測物以接收該第一待測物所發出之一第二待測訊號；一第一邏輯/協定分析模組，電性連接該第一探棒，用以接收該第一待測訊號並對該第一待測訊號進行分析，並將一第一分析結果輸出；一第二邏輯/協定分析模組，電性連接該第一探棒，用以接收該第一待測訊號並對該第一待測訊號進行分析，並將一第二分析結果輸出；一第三邏輯/協定分析模組，電性連接該第二探棒，用以接收該第二待測訊號並對該第二待測訊號進行分析，並將一第三分析結果輸出；一第四邏輯/協定分析模組，電性連接該第二探棒，用以接收該第二待測訊號並對該第二待測訊號進行分析，並將一第四分析結果輸出；一第一儲存單元以及一第一傳輸介面，該第一儲存單元電性連接該第一傳輸介面，而該第一傳輸介面電性連接該邏輯分析模組，用以接收該第一邏輯/協定分析模組輸出之第一分析結果並以一第一傳輸速率輸出至該第一儲存單元儲存；一第二儲存單元以及一第二傳輸介面，該第二儲存單元電性連接該第二傳輸介面，而該第二傳輸介面電性連接該邏輯分析模組，用以接收該第二邏輯/協定分析模組輸出 之第二分析結果並以一第二傳輸速率輸出至該第二儲存單元儲存；一第三儲存單元以及一第三傳輸介面，該第三儲存單元電性連接該第三傳輸介面，而該第三傳輸介面電性連接該邏輯分析模組，用以接收該第三邏輯/協定分析模組輸出之第三分析結果並以一第三傳輸速率輸出至該第三儲存單元儲存；以及一第四儲存單元以及一第四傳輸介面，該第四儲存單元電性連接該第四傳輸介面，而該第四傳輸介面電性連接該邏輯分析模組，用以接收該第四邏輯/協定分析模組輸出之第四分析結果並以一第四傳輸速率輸出至該第一儲存單元儲存；其中該第二傳輸速率不大於該第一傳輸速率、該第一傳輸速率以及該第三傳輸速率。