CN1928577A - 芯片测试方法与相关装置 - Google Patents

Abstract

本发明涉及一种芯片测试方法与相关装置。在测试一芯片的双向高速总线时，本发明是由该芯片的低速总线将测试信号传输至芯片中，并使芯片中的高速总线传输机制向该高速总线接口传输该测试信号，同时也使能该双向高速总线的接收机制，以在芯片中形成一内回路。接收机制由此内回路接收的信息可经由低速总线回传，故本发明仅需在低速总线接口比较回传的信息与先前传输的测试信号即可验证芯片对高速总线接口的输出入功能与时序，能以低成本的低速测试环境来实现高速总线的总线测试。

Description

芯片测试方法与相关装置

技术领域

本发明涉及一种芯片测试方法与相关装置，尤指一种以低速测试环境测试具有高速总线接口的芯片测试方法与相关装置。

背景技术

在电子系统中，不同的电子电路/芯片间会以总线来互相交换信息，使各电子电路/芯片间能协调运作，将各自的功能整合起来，达成电子系统的整体功能。举例来说，在计算机系统中，中央处理器会经由芯片组而桥接于其它各个周边装置(像是硬盘机、光驱、显示卡等等)，而中央处理器、芯片组与各周边装置间就会以总线来互相连接，使上述这些电子电路/芯片能整合运作。当然，在讲究效率的现代信息社会，对电子系统的效能要求也日益增高。为了增进电子系统的整体运作效能，除了提高各电子电路/芯片的个别效能之外，电子电路/芯片间的总线也会以高速来运作，这样才能更快速地交换信息，进而提升整体效能。例如，在现代的计算机系统中，芯片组会以前侧总线来和中央处理器交换高频(高时钟)的数据，以协助提升计算机系统的整体效能。在现代的前侧总线，其数据传输速度(以数据时钟来代表)已经达到1066MHz乃至于1333MHz(1MHz＝10^6Hz)，也就是以GHz(1GHz＝10^9Hz)级的高频/高速来传输数据。

为了确保电子电路/芯片间能正常地经由总线交换数据，在生产制造电子电路/芯片时，芯片的输出入功能也要经过测试，以测试芯片是否能正常地经由其总线接口收发信息。当传统技术要测试芯片的输出入功能时，是以外接的测试器直接经由芯片的总线接口收发测试信号，以测试芯片的输出入功能。例如，当要测试一芯片组的前侧总线接口时，传统技术就是一外接的测试器连结到芯片组的前侧总线接口，这样芯片组便可经由前侧总线接口向测试器发出测试相关信息(数据)并由测试器接收测试相关信息(数据)。若芯片组发出的信息与测试器实际接收到的信息不符，代表芯片组的传输机制(发出信息的功能)可能有问题；同理，若测试器经由前侧总线接口发出的信息不能被芯片组正常地接收解读，就代表芯片组的接收功能机制有问题。根据此原理，就能对芯片组进行输出入测试。

如前所述，现代的总线皆为高速总线，因此若要测试电子电路/芯片的输出入功能，传统技术就必须采用高速的外接高频测试器，才能处理(取样)总线接口上的高频输出入信号以进行测试。然而，外接高频测试器非常昂贵，连带地，电子电路/芯片的生产、制造成本也就会居高不下。例如，要测试具有1066MHz前侧总线接口的芯片组，传统技术所要采用的测试器就要能处理1066MHz的高频信号，而这种高频测试器的成本十分高昂。

另外，上述的传统技术也无法真正测试芯片中各信号间的时序关系。例如，要在前侧总线中传输数据时，各数据信号会配合一组数据指示(data strobe)信号；此数据指示信号的功用是触发对数据信号的取样，以使连接到前侧总线上的芯片(中央处理器或芯片组)能正确存取到数据信号中的信息。若数据指示信号的触发缘(一般为下降沿)与数据信号间无法维持适当的时序关系，数据指示信号就不能正确地触发数据信号的存取。因此，在进行芯片测试时，也应该要测试数据指示信号与数据信号间是否能维持适当的时序关系。然而，在传统技术中，由于测试器仅能对数据指示信号进行特定时点的取样，无法判断数据指示信号的触发缘位置，因此，就无法了解数据指示信号与数据信号之间的时序关系是否正确。换句话说，传统技术的测试结果无法完整地真正地表现出芯片的输出入性能表现。

发明内容

有鉴于此，本发明的目的在于提供一种较佳的芯片测试方法及相关装置，其可降低具有高速总线接口的芯片的测试成本。此外在测试中也可了解芯片中各相关信号间的时序关系是否适当，故本发明技术可克服传统技术的缺点，使芯片的测试成本得以降低。

在对一芯片的双向高速总线接口进行高速总线测试时，本发明是以低速总线来布置其测试环境，并在芯片中同时使能高速总线的传输机制与接收机制，以便在芯片的高速总线传输/接收机制间建立内回路。当要进行高速总线测试时，本发明可使芯片由低速总线接口取得测试信号，并将此测试信号经由高速总线的传输机制发送至高速总线接口。由于高速总线接口的接收机制也同时被使能，故接收机制就可经由内回路而接收传输机制向高速总线所发出的信息，并将此信息经由低速总线接口回传。在低速总线接口比较回传信息与先前发出的测试信号，本发明就可了解高速总线中传输/接收机制的运作情况，等效上也就可为高速总线接口完成输出入功能的总线测试。

由于本发明是经由低速总线接口而配合高速总线接口中的内回路进行高速总线测试，故本发明能在低速测试环境下完成高速总线测试，不需在高速总线接口以外接高频测试器来收发高频数据，也就不需采用成本高昂高频的测试器，使芯片的整体成本得以降低。例如，在对芯片组的1066MHz(或1333MHz)前侧总线进行高速总线测试时，本发明可利用芯片组本来就具有的低速总线(例如是芯片组上用来存取内存的667MHz总线)，不需真正地以1066MHz测试环境而在前侧总线收发1066MHz的高频信号，这样一来，本发明就能使高速前侧总线的芯片组的整体成本降低，其高效能也才能普及为大众所分享。

另外，经由本发明的内回路测试，也能真正了解高速总线上各信号间的时序关系。例如，在对芯片组测试其双向高速前侧总线时，本发明会同时使能前侧总线的传输机制与接收机制；当芯片组由低速总线取得测试信号(也可视为一测试向量)后，其前侧总线的传输机制会以数据指示信号配合数据信号传输测试信号，而在内回路中的接收机制同时也就会根据数据指示信号的触发而读出数据信号的信息内容，再经由芯片组的低速总线回传其所存取到的信息内容。若前侧总线的传输机制有缺陷而无法在数据指示信号与数据信号间维持适当的时序关系，接收机制当然也就无法正确解读出数据信号中的信息内容；比对接收机制回传的信息，本发明就可发现这一缺陷。换句话说，在对高速总线进行总线测试时，由于本发明的内回路会在高速总线接口的传输/接收机制间真正地运用信号间的时序关系来解读信号所携载的信息，故本发明能真正了解到各信号间的时序关系是否正常，使本发明总线测试能更正确、更真实地反映高速总线的输出入运作情况。

除了上述优于传统技术的优点之外，本发明总线测试技术还有下列优点：内回路的建立仅需增加非常少的额外电路，也不会影响芯片正常进行一般运作的性能。

附图说明

通过下面结合示例性地示出一例的附图进行的描述，本发明的上述和其他目的和特点将会变得更加清楚，其中：

图1是一芯片的电路示意图；

图2是芯片中各信号时序的示意图；

图3是根据本发明一个实施例的芯片电路示意图；

图4是图3中的芯片在接受测试时建立内回路的电路示意图；

图5是图3中的芯片在正常进行一般运作时的电路示意图；

图6是根据本发明另一实施例的芯片电路示意图；

图7是图6中的芯片在接受测试时建立内回路的电路示意图；以及

图8是图6中的芯片在正常进行一般运作时的电路示意图。

具体实施方式

以下，参照附图来详细说明本发明的实施例。

请参考图1；图1为一芯片10的功能方块示意图，而芯片10可为一芯片组。芯片10一端连接一前侧总线28，另一端连接至少一低速总线26。藉由前侧总线28使得芯片10可连结至一中央处理器(图1中未绘出)。而藉由低速总线26使得芯片组10可与其它各周边电子电路/芯片/电子装置连结，例如是内存、视讯撷取装置(像是摄影机)乃至于各种非易失性存储装置(如硬盘机、光驱等等)。

前侧总线28具有一双向的高速总线281及一辅助总线282。辅助总线282是用来传输指令、地址等信息，而高速总线281则是用来传输对应的数据信号以及数据指示信号。例如，若中央处理器要使芯片10将某一笔数据写入至某一地址，中央处理器就会经由辅助总线282而向芯片10传输写入指令及写入的地址，并在高速总线281中以数据指示信号配合数据信号来将欲写入数据传输给芯片10。芯片10由辅助总线282接收写入指令与地址后，就能把高速总线281传来的数据写入至该地址。

一般来说，辅助总线282是较为低速的总线，其上的信息是用较慢的时钟来传输的。而为了加速数据传输的效能，用来传输数据信号/数据指示信号的高速总线281是以较高的时钟频率(也就是较高的速度)来传输数据。数据信号与数据指示信号均可以是多位的信号，例如，数据信号可以是一组64位信号(也就用高速总线281中的64条线路来传输)，而数据指示信号可以用一对信号来代表(也就是用高速总线281中的2条线路来传输)。

为了存取前侧总线上的数据，芯片10中设有一高速总线接口电路12。高速总线接口电路12用以向高速总线收发信号。另外高速总线接口电路12中设有一传输电路16、一接收电路18、一调整电路20、一数据信号接垫电路22以及一数据指示信号接垫电路24来分别收发数据信号与数据指示信号。由于高速总线281为一双向总线，故此高速总线281的每一线路都可双向传输信号，也就是说，同一线路不仅可将信号由芯片10传输出去(例如是由芯片10传输至中央处理器)，也可将高速总线281上的信号传输至芯片10(例如是由中央处理器传输至芯片10)。连带地，接垫电路22、24也都兼具有信号传输与接收的功能。当芯片10要将信息HDt发送至高速总线281时，传输电路16就会将对应的数据信号HD传输至接垫电路22，由接垫电路22来将此数据信号HD发送至高速总线281；同时，与数据信号HD对应的数据指示信号HDSTB也会由接垫电路24发送至高速总线281。

相对地，当高速总线281的另一端(例如是中央处理器)有信息要传输至芯片10时，此信息也会以数据信号的形式，配合对应数据指示信号而被传输至芯片10的高速总线接口电路12。亦即接垫电路22会接收此数据信号HD′并回传至调整电路20，接垫电路24则接收对应的数据指示信号HDSTB’并回传至调整电路20。调整电路20会调整数据信号HD’与数据指示信号间HDSTB’的时序，而接收电路18就能根据数据指示信号HDSTB’的触发而读出数据信号HD’中的信息内容HDr，让芯片10能取得高速总线281上所传来的信息。

不过，当要对上述芯片10进行输出入测试时，由于芯片10的接口为高速的接口，因此传统测试技术就必须要采用高频测试器才能测试其输出入功能。传统测试技术在对芯片10进行测试之前，需要先外接一个的高速/高频测试器至芯片10的高速总线接口电路12，然后再进行测试。由于高速/高频测试器必须要实际地经由高速总线接口电路12收发高频数据，才能完成测试。但这种高速/高频测试器(与测试环境)均十分昂贵，连带使芯片10的测试成本增加。

除了成本高昂的缺点，传统测试技术也无法明确地反映各信号间的时序关系。图2示意的是前侧总线28上各相关信号的时序示意图，横轴为时间。如图2所示，在高速总线281上，数据信号HD是时钟信号CLK的4倍而和时钟信号4xCLK(即4倍时钟信号)同步，故其为高频的高速数据。同样地，用来触发数据信号HD的数据指示信号HDSTB也是高频的数据。其中，数据指示信号HDSTB可由一对信号HDSTBP与HDSTBN来代表。在图2的前侧总线信号时序示意例中，数据指示信号HDSTB是以信号HDSTBP与HDSTBN的下降沿来对应数据信号HD中的各笔数据，由于数据指示信号HDSTB是用来代表数据信号HD的取样触发时钟，故数据指示信号HDSTB必须和数据信号HD间维持良好的时序关系。

如图2中所示，信号HDSTBP0与HDSTBN0代表理想的数据指示信号HDSTB0。在此理想时序下，信号HDSTBP0与HDSTBN0的触发缘(也就是下降沿)会在数据信号HD中对应于各笔数据的中间点，不会偏向数据信号转态(transition)之处。相比较之下，若数据指示信号HDSTB与数据信号HD之间发生了时序上的扭曲(skew)与偏差，数据指示信号中的触发缘就无法对应于各笔数据的中点，也就无法正确地触发对数据信号HD的取样。例如，在图2中，信号HDSTBP1与HDSTBN1代表一组偏差的数据指示信号HDSTB1，其下降沿会在数据信号HD中接近各笔数据的转态之处。若高速总线的接收端(例如是芯片10)以这组数据指示信号HDSTB1来触发对数据信号HD的取样读取，就可能会在数据信号HD不稳定之处读到错误的信息。同理，信号HDSTBP2与HDSTNN2代表了另一组时序偏差的数据指示信号HDSTB2，其亦容易引起对数据信号HD的错误读取。

数据信号HD与数据指示信号HDSTB间的时序扭曲、偏差会影响高速总线281上的信息交换，故在对芯片进行测试时，也应该要能反映出数据信号HD与数据指示信号HDSTB间的时序关系。然而，传统测试技术却无法反映出数据信号HD与数据指示信号HDSTB间的相互时序关系。因为传统测试技术是以高速测试器来取样芯片10在高速总线281上的信号，但取样结果只能代表数据指示信号HDSTB在某一特定时点之值，并不能如实反映数据指示信号HDSTB与数据信号HD间的时序关系。如图2中所示，传统测试技术可在时点S1、S2对数据指示信号HDSTB取样，以测试数据指示信号HDSTB在这两个测试取样点S1、S2之值。不过，从图2中就可看出，不管是理想信号HDSTB0或是扭曲的信号HDSTB1、HDSTB2，这些信号在测试取样点S1、S2的电平都是相同的；换句话说，仅是对数据指示信号取样测试，并不能反映数据指示信号与数据信号间的相互时序关系。因此传统测试技术无法明确地反映/测试总线信号间的时序关系。

因此本发明提出了具有较佳架构的测试技术与测试方法，不仅可降低高速总线接口测试的成本，也能在测试中明确地反映高速总线各信号间的时序关系。

图3是根据本发明一个实施例的芯片电路示意图。本发明测试技术/方法可应用于一芯片30，以测试芯片30的输出入功能。芯片30一端连接一前侧总线48另一端连接至少一低速总线50。藉由前侧总线48，芯片30可连接至一中央处理(图中未显示)，藉由低速总线50芯片30可与其它的电子电路/芯片/电子装置交换信号与信息连接。

本发明中芯片30可为一芯片组，用来在计算机系统中桥接中央处理器与其它的电子电路/芯片/电子装置，像是内存、视讯撷取装置(像是摄影机)、显示卡乃至于各种非易失性存储装置(如硬盘机、光驱等等)。

前侧总线48包含一双向的高速总线481及一辅助总线482。其中，辅助总线482可用来传输指令、地址等信息(CMD/AD)，高速总线481则用来传输对应的数据信号以及数据指示信号(DA/STB)。

例如，在计算机系统的应用下，若中央处理器要使芯片(芯片组)30将某一笔数据写入至某一地址，中央处理器就会经由辅助总线482向芯片30传输写入指令及写入的地址，并在高速总线481中以数据指示信号配合数据信号来将欲写入数据传输给芯片30。芯片30由辅助总线482接收写入指令与地址后，就能把高速总线481传来的数据写入至该地址。一般来说，辅助总线482是较为低速的总线，而用来传输数据信号/数据指示信号的高速总线481为较高速的总线。数据信号与数据指示信号均可以是多位的信号，例如，数据信号可以是一组64位信号(也就用高速总线481中的64条线路来传输)，而数据指示信号可以用一对信号来代表(也就是用高速总线481中的2条线路来传输)。

为了存取前侧总线48的数据，芯片30中设有一高速总线接口电路32中用来接收由高速总线481传送过来的信号或是将信号传送至高速总线481。另外高速总线接口电路32中设有一传输电路36、一接收电路38、一调整电路40、一数据信号接垫电路42以及一数据指示信号接垫电路46用来分别收发数据信号HD与数据指示信号HDSTB。传输电路36用来实现高速总线接口电路32的传输机制，而接收电路38(与调整电路40)则用来实现高速总线接口电路32的接收机制。

由于高速总线481为一双向总线，因此高速总线481的每一线路都可双向传输信号，而接垫电路42、46也都兼具有信号传输与接收的功能。配合收发双工的接垫电路42、46，传输电路36与接收电路38则分别接受传输控制信号HDOEN与接收控制信号HDIE的控制。藉由使能传输控制信号HDOEN与接收控制信号HDIE，开启芯片30的传输机制或是接收机制，使得高速总线接口电路32就能传送或是接收数据。在芯片30正常进行一般运作时，信号传输与接收是分别在不同时间进行的，因此故传输控制信号HDOEN与接收控制信号HDIE同一时间只会有一个使能(其中一使能，另一个就失能)，亦即传输机制或接机制同一时间只会有一个被激活。

为了实现本发明的测试技术，芯片30中增设有一测试控制电路52。在测试模式下，测试控制电路52会使得传输控制信号HDOEN与接收控制信号HDIE同时使能，亦即芯片30中的传输机制以及接收机制在测试模式下同时激活。如此一来，当芯片30要经由高速总线接口电路32而向高速总线48发出数据信号HD与对应数据指示信号HDSTB时，同样被使能的接收电路38就能经由接垫电路42、46接收该数据信号HD与数据指示信号HDSTB。等效上也就是在传输电路36/接收电路38间形成一内回路。而本发明就利用此一内回路来实现具有高速总线接口的芯片的测试技术。

图4显示的是芯片30在进行高速总线测试时的情况。如图4所示，在对具有高速总线接口的芯片30进行测试时，本发明的测试环境可在辅助总线482端仿真一高速总线周边(例如是一中央处理器)，并在芯片30的低速总线50端仿真一低速总线周边(也就是一个连接于低速总线的电子电路/芯片/电子装置)。

如前面讨论过的，辅助总线482与低速总线50都是较低速的总线，故本发明的测试环境为一较低速的测试环境。在进行芯片30的测试时，测试环境可仿真中央处理器经由辅助总线482对芯片30下指令，使芯片30由低速总线50取得一测试信号，并将此信息由高速总线481输出。

当芯片30要将此测试信号发出至高速总线时，本发明测试控制电路52使得传输控制信号HDOEN与接收控制信号HDIE同时使能，在高速总线接口电路32的传输机制与接收机制间形成内回路(在图4中以斜线纹显示此内回路路径)，因此经由高速总线接口电路32发出的数据信号/数据指示信号同时由接垫电路42、46回传。而接收电路38就能依据此数据指示信号的触发而读出数据指示信号中的信息内容。接下来，本发明可使得芯片30将接收电路38所读出的信息内容经由低速总线50回传至测试环境。如此一来，而本发明测试环境就可在较低速的总线端比较此回传信息是否与先前发送的测试信号相符，藉此来判断高速总线接口电路32的输出入运作情况，以实现对具有高速总线接口的芯片30的测试。

另外，本发明的测试信号以及数据指示信号亦可不经由接垫电路42、46而经由内回路路径直接传送至接收电路38。

由上述描述可知，本发明系经由低速总线50收发测试信号来测试芯片的高速总线接口，故本发明不需在高速总线481端实际收发高频/高速信息，也就不需采用高成本的高速/高频测试器。因此，本发明能降低芯片的成本。

另外，在经由芯片30的内回路路径来测试高速总线接口电路32的传输/接收机制时，接收机制会实际地依据数据指示信号的触发来读出数据信号中的信息内容，故本发明的测试可实际反映数据指示信号与数据信号间的时序关系。若数据指示信号与数据信号间有不当的时序扭曲与偏差，接收机制将无法正确解读数据信号中的信息内容，其向低速总线回传的信息也就会和先前的测试信号不符。换句话说，在本发明测试技术下，各信号间的时序扭曲与偏差会被实际反映在测试比对结果中，使本发明测试技术能更明确地鉴别高速总线接口电路32的运作状况。另外，本发明虽是经由低速测试环境来进行高速总线接口的测试，但在测试过程中，高速总线接口电路32会正常地运作于高速/高频，故本发明测试能真正反映接口电路32在高频/高速下运作的结果。

由上述可知，本发明能以一低速测试环境来完成对具有高速总线接口的芯片的测试，因此本发明并不需要经由高速总线接口收发高频信号，因此可降低芯片的总体成本。

举例来说本发明的技术精神测试芯片组的高速输出入功能时，例如测试与前端总线(1066/1333MHz)连结的高速总线接口的输出入功能时，本发明可利用芯片组中与内存连结的较低速的总线(667MHz)来进行测试，也可利用芯片组的视讯端口(v-link)总线来当作低速总线。

图5示意的是芯片30在正常进行一般运作时的情况。当芯片30结束测试而要进行一般运作时，测试控制电路52会使控制信号HDOEN以及HDIE恢复为互斥状态，等效上也就切断了受测时的内回路(图4)。在正常运作时，当芯片30要向高速总线发出信息HDt时，控制信号HODEN使能使得传输电路36传送数据信号HD与对应的数据指示信号HDSTB来携载此信息，而数据信号HD以及数据指示信号HDSTB就可经由接垫电路46以及48而被发送至高速总线481。在此同时，控制信号DEIE非使能，因此接收电路38不会运作。

相对地，当高速总线481的另一端(例如是中央处理器)有信息要传输至芯片30时，此信息也会以数据信号的形式配合对应的数据指示信号而被传输至芯片30的高速总线接口电路32。接垫电路42会接收此数据信号HD′并回传至调整电路40，接垫电路46则接收对应的数据指示信号HDSTB’并回传至调整电路40。调整电路40会调整数据信号与数据指示信号间的时序，而使能运作的接收电路38就能根据数据指示信号HDSTB’的触发而读出数据信号HD’中的信息内容HDr，让芯片30得以存取高速总线上所传来的信息。在此同时，传输电路36不会运作。

图6是根据本发明另一实施例的芯片电路示意图。如图6所示，芯片60一端连接有一前侧总线接口48，另一端连接至少一低速总线接口50。经由前侧总线48与低速总线50，芯片60可和其它电子电路/芯片/电子装置交换信号。同样地，芯片60中的高速总线接口电路32亦设有一传输电路36、一调整电路40、一接收电路38以及接垫电路42、46。此外，芯片60另设有多任务电路54、56来实现一多任务机制，以搭配测试控制电路52来控制内回路的建立与否。多任务电路54可切换使调整电路40以及接收电路38选择性地由调整电路40直接接收其数据信号HD，或是由接垫电路42接收数据信号HD。多任务电路56则可切换使调整电路40以及接收电路38选择性地直接在接收数据指示信号HDSTB，或是经由接垫电路46再接收数据指示信号HDSTB。

图7示意的是芯片60在测试时根据测试控制电路52与上述多任务机制的运作而在高速总线接口电路32中建立传输/接收内回路的情况，图8示意的则是芯片60在正常进行一般运作时的情况。

如图7所示，当本发明要对芯片60进行测试时，由多任务电路54、56所建立的多任务机制可切换使调整电路40以及接收电路38直接由传输电路36接收数据信号HD与数据指示信号HDSTB，而不需要经由接垫电路42、46来接收。此外因为测试控制电路52使得控制信号HDOEN以及HDIE同时使能，因此传输电路36以及接收电路38会同时作用，因此在高速总线接口电路32中就会建立起内回路(在图7中以斜线纹显示此内回路路径)。利用此一内回路，本发明就可利用低速/低频测试环境来对具有高速总线接口的芯片60进行测试。

若芯片60要一般运作。如图8所示，测试控制电路52使得控制信号HDOEN以及HDIE为互斥的状态，亦即传输电路36以及接收电路38不会同时运作。而多任务电路54、56会使调整电路40以及传输电路38直接由接垫电路42、46来接收高速总线481上的数据信号/数据指示信号(在图8中以斜线纹来显示芯片60在一般运作下的信号接收路径)。

此外，本发明也可在芯片60中取消多任务电路56，使调整电路40以及接收电路38由接垫电路46接收数据指示信号(不论是测试时或一般运作时)，但调整电路40以及接收电路38仍会在多任务电路54的控制下选择性地由传输电路36接收数据信号(受测时)或是由接垫电路46来接收数据信号(在一般运作时)。

总结来说，相较于传统技术中必需使用高频测试环境的高成本高速总线测试技术，本发明可在测试芯片中建立内回路，故仅需利用低成本的低频、低速测试环境就可经由芯片既有的低速总线来进行芯片的高速输出入功能测试。因此，本发明可以大幅降低芯片生产测试的总体成本。本发明测试技术也仅需在既有测试流程中进行小幅修改，即能配合芯片中的内回路来进行高速输出入测试。另外，由于本发明测试技术采用了内回路来进行测试，故能在内回路信号接收时实际信号间的时序关系来读出信息，使测试结果能更明确地反映芯片的实际运作状况。本发明的内回路可以直接利用双向高速总线的原本就有的相向收发特性来实现，仅需额外搭配构造极为精简的电路设置(即测试控制器，其仅需以数个逻辑门就可实现)，故本发明不会增加芯片内部电路的复杂度，不会实质增加芯片的布局面积开销(area overhead)。

此外，本发明中用来建立内回路的机制也不会影响高速总线接口电路在正常进行一般运作时的信号传输路径。由图3、图4与图5可知，本发明中用来建立内回路的辅助机制(测试控制器)不会在传输电路36至接垫电路42/46的这条信号传输路径上增加任何额外的电路，也不会在接垫电路42/46-调整电路40-接收电路38这条信号接收路径上增加额外电路，故本发明的内回路机制不会影响高速总线接口电路在一般运作时的信号传输特性。要强调的是，虽然本发明于图3至图8的实施例是以芯片组为例来说明本发明技术的实施，但本发明可广泛运用于其它种类的芯片，以芯片的低速总线与内回路来为芯片的高速输出入功能进行测试。

本发明虽以优选实施例披露如上，然其并非用以限定本发明的范围，本领域的技术人员在不脱离本发明的精神和范围的前提下，可做各种的更动与润饰，因此本发明的保护范围以本发明的权利要求为准。

Claims (13)

1.一种芯片测试方法，用以测试一芯片的输出入功能，该芯片一端连结有一高速总线，另一端连接至少一低速总线，该方法包括步骤：

由该低速总线端接收一测试信号；

激活该芯片的传输机制以传送该测试信号；

激活该芯片的接收机制以接收该测试信号以及一数据指示信号；以及

于该低速总线端比较该接收与该传送的该测试信号，以判断该芯片的运作是否正确。

2.如权利要求1所述的芯片测试方法，其中当测试该芯片时，同时使能一传输控制信号以及一接收控制信号以于该芯片内部形成一内回路路径，使得该测试信号由该芯片的传输机制所传送，并经由该内回路路径由该芯片的接收机制所接收。

3.如权利要求2所述的芯片测试方法，其中当正常操作该芯片时，该传输控制信号以及该接收控制信号不同时使能。

4.如权利要求1所述的芯片测试方法，当传送该测试信号时，同时传送搭配该测试信号的该数据指示信号，利用该数据指示信号的触发，以读取该测试信号。

5.如权利要求1所述的芯片测试方法，其中更包含激活一多任务机制以使该接收机制选择接收由该传输机制传送过来的该测试信号或是由该高速总线端传送过来的一外部数据信号。

6.如权利要求1所述的芯片测试方法，其中该高速总线为一前侧总线中用以高速传送数据的总线，该前侧总线另包含有低速的一辅助总线用以传送地址指令等信息，利用该辅助总线与该低速总线以建立一低速测试环境。

7.一种芯片测试装置，用以测试一芯片的输出入功能，该芯片一端连结有一高速总线，另一端连接至少一低速总线，该芯片包括有：

一高速总线接口电路，连结至该高速总线，包含有一传输机制以及一接收机制，用以传送数据至该高速总线端，或接收由该高速总线端传送过来的数据；以及

一测试控制电路，连接至该高速总线接口，当测试该芯片时，由该低速总线端取得一测试信号，并同时激活该高速总线接口电路的该传送机制以及该接收机制。

8.如权利要求7所述的芯片测试装置，其中该高速总线接口电路包含有：

一传输电路，用以根据一传输控制信号执行该传输机制以传送一第一数据信号至该高速总线端；以及

一接收电路，用以根据一接收控制信号执行该接收机制以接收一第二数据信号以及一数据指示信号，根据该数据指示信号的触发读取该第二数据信号。

9.如权利要求8所述的芯片测试装置，其中当测试该芯片时，该测试控制电路使得该传输控制信号以及该接收控制信号同时使能，于该传输电路与该接收电路间形成一内回路路径，使得该测试信号由该传输电路传送并经由该内回路路径由该接收电路接收，并于该低速总线端比较所传送以及接收的测试信号，以判断该芯片的运作是否正确；当正常操作该芯片时，使得该传输控制信号以及该接收控制信号不同时使能。

10.如权利要求8所述的芯片测试装置，其中该高速总线接口电路更包含有：

一调整电路，连结至该接收电路，接收由该高速总线端所传送的该第二数据信号以及该数据指示信号，用以调整该第二数据信号以及该数据指示信号的时序后再传送至接收电路。

11.如权利要求10所述的芯片测试装置，其中该高速总线接口电路更包含有：

一第一接垫电路，连结于该传输电路以及该高速总线端之间，其中该第一数据信号经由该第一接垫电路传送至该高速总线，其中该第二数据信号经由该第一接垫电路传送至该调整电路；以及

一第二接垫电路，连结于该调整电路以及该高速总线端间之间，其中该数据指示信号经由该第二接垫电路传送至该调整电路。

12.如权利要求11所述的芯片测试装置，其中该高速总线接口电路更包含有：

一第一多任务电路，连结于该第一接垫电路以及该调整电路间，用以使得该调整电路接收由该传输电路直接传送的该测试信号，或是接收由经由该第一接垫电路传送的该测试信号，该第二数据信号；以及

一第二多任务电路，连结于该第二接垫电路以及该调整电路间，用以使得该调整电路直接接收该数据指示信号，或是经由该第二接垫电路接收该数据指示信号。

13.如权利要求7所述的芯片测试装置，其中该高速总线为一前侧总线中用以高速传送数据的总线，该前侧总线另包含有低速的一辅助总线用以传送地址指令等信息，利用该辅助总线与该低速总线以建立一低速测试环境。

Images