CN111596199A - 一种测试芯片、集成电路测试方法及系统和检测设备 - Google Patents

Abstract

本发明公开一种测试芯片、集成电路测试方法及系统和检测设备，涉及集成电路测试领域，以解决在一个测试芯片中测试集成电路的新工艺。所述一种测试芯片包括：片上总线系统；与所述片上总线系统通信的选择器；以及与所述片上总线系统通信的处理器。所述集成电路测试方法包括上述技术方案所提的。本发明提供的一种测试芯片和集成电路的测试方法用于在一个测试芯片上测试新工艺过程中确定存在制造缺陷的组件。

Description

一种测试芯片、集成电路测试方法及系统和检测设备

技术领域

本发明涉及集成电路测试领域，尤其涉及一种测试芯片、集成电路测试方法及系统和检测设备。

背景技术

在集成电路研发过程中，可采用多个测试芯片测试新工艺是否适用于集成电路制造。例如：中央处理器芯片、低速外设接口芯片和存储器芯片等，分别观测各个测试芯片是否正常使用，某个测试芯片不能正常使用，则定位新工艺在该测试芯片下存在制造缺陷。

为了简化新工艺的测试过程，现采用复杂结构的一个测试芯片进行测试，新工艺的测试结果只能是该测试芯片是否正常使用，无法定位新工艺下存在缺陷的区域。

发明内容

本发明的目的在于提供一种集成电路测试方法及测试芯片，以利用一个测试芯片测试新工艺下存在缺陷组件的区域。

第一方面，本发明提供一种测试芯片。测试芯片包括：

片上总线系统；

与片上总线系统通信的选择器，用于接收任务选择信号，根据任务选择信号向片上总线系统发送测试芯片的启动任务；

以及与片上总线系统通信的处理器，用于响应测试芯片的启动任务，向片上总线系统写入标记信息；片上总线系统用于输出测试芯片的运行状态信息，测试芯片的运行状态信息用于表征测试芯片的启动任务是否执行成功。

与现有技术相比，本发明提供的测试芯片中，选择器和处理器均与片上总线系统通信，使得选择器接收任务选择信号，可以并根据任务选择信号将对应的测试芯片的启动任务发送到片上总线系统。此时，处理器响应片上总线系统的启动任务，输出测试芯片的运行状态信息。用户可以借助检测设备所检测的运行状态信息的检测结果，判断任务选择信号对应的启动任务是否执行成功。如果执行失败，则说明测试芯片支持该启动任务执行的各个部分存在问题。如果执行成功，则说明测试芯片支持该启动任务执行的各个部分正常。在此基础上，还可以向选择器输入其它任务选择信号，有的任务选择信号对应的启动任务简单，启动任务执行的各个部分范围小，有的任务选择信号对应的启动任务复杂，启动任务执行的各个部分范围大。

第二方面，本发明还提供一种集成电路测试方法，包括：

选择器接收任务选择信号，选择器根据任务选择信号向片上总线系统发送测试芯片的启动任务；

处理器响应测试芯片的启动任务，向片上总线系统写入标记信息；片上总线系统输出运行状态信息，运行状态信息表征测试芯片的启动任务是否执行成功。

与现有技术相比，本发明提供的集成电路测试方法的有益效果与上述技术方案一种测试芯片的有益效果相同，此处不做赘述。

第三方面，本发明还提供一种集成电路测试方法，包括：

向测试芯片发送任务选择信号；任务选择信号用于控制测试芯片执行测试芯片的启动任务；

接收测试芯片输出的运行状态信息；

确定运行状态信息表征测试芯片的启动任务执行成功的情况下，更新任务选择信号；

确定运行状态信息表征测试芯片的启动任务执行失败的情况下，根据任务选择信号确定集成电路的缺陷。

与现有技术相比，本发明提供的集成电路测试方法的有益效果与上述技术方案一种测试芯片的有益效果相同，此处不做赘述。

第四方面，本发明还提供一种检测设备，包括：处理器以及与处理器耦合的通信接口；处理器用于运行计算机程序或指令，以实现集成电路测试方法任一步骤。

与现有技术相比，本发明提供的检测设备的有益效果与上述技术方案一种测试芯片的有益效果相同，此处不做赘述。

第五方面，本发明还提供一种集成电路测试系统，包括：

测试芯片；所述测试芯片为上述技术方案的测试芯片；

检测设备；所述检测设备为上述技术方案的检测设备，测试芯片和所述检测设备通信。

与现有技术相比，本发明提供的集成电路测试系统的有益效果与上述技术方案一种测试芯片的有益效果相同，此处不做赘述。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明实施例提供的集成电路测试系统的结构示意图；

图2为本发明实施例提供的测试芯片的结构示意图；

图3为本发明实施例提供的片上总线系统所映射的地址空间示意图；

图4为本发明实施例中多个启动任务的执行原理图；

图5为本发明实施例提供的集成电路测试方法的流程示意图；

图6为本发明实施例提供的集成电路检测装置的结构框图；

图7为本发明实施例提供的检测设备的硬件结构示意图；

图8为本发明实施例提供的检测芯片的结构示意图。

具体实施方式

为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一阈值和第二阈值仅仅是为了区分不同的阈值，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。

需要说明的是，本发明中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本发明中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。

本发明中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和 /或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a， b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其中 a，b，c可以是单个，也可以是多个。

本发明实施例提供一种集成电路测试系统，可适用于各种测试芯片的性能测试或者工艺测试。

图1示例出本发明实施例提供的集成电路测试系统的结构示意图。如图1 所示，该集成电路测试系统100包括测试芯片200和检测设备102，将两者进行通信连接。

上述检测设备可以为手机、计算机或测试机，但不仅限于此。该检测设备用于检测测试芯片的电路是否正常，或者检测新工艺在测试芯片上是否存在制造缺陷。

相关技术中，对新工艺的测试都是通过多个测试芯片来完成的，例如新工艺是否可以运行在处理器上，新工艺是否可以运行在存储器上，采用的测试芯片是独立的处理器芯片、存储器芯片，并不是集成在一个测试芯片中，定位新工艺的制造缺陷需要多个测试芯片才能完成。

针对上述问题，本发明实施例提供一种测试芯片。适用半导体的新工艺测试领域。图2示例出本发明实施例提供的测试芯片的结构示意图。如图2所示，本发明实施例提供的测试芯片200包括：处理器201、片上总线系统202、以及选择器203。

如图2所示，上述选择器203与片上总线系统202通信，用于接收任务选择信号，根据任务选择信号向片上总线系统202发送测试芯片200的启动任务。应理解，该选择器203可以为4选1多路选择器、8选1多路选择器等，但不仅限于此。但选择应当满足从测试芯片200的多个启动任务中进行选择，例如：5 个启动任务，则可以采用8选1选择器。

如图2所示，上述片上总线系统202可以是芯片中各个功能组件之间传送信息的公共通信干线，各个组件通过片上总线系统相连接。并且片上总线系统 202需要多个寄存器来保存信息进行传送，一个地址对应一个寄存器，所以片上总线系统202可以映射出地址空间。

示例性的，图3示例出本发明实施例中片上总线系统202所映射的地址空间分布示意图。如图3所示，从地址递增方向将地址空间分为四段，0x0000_0000 至0x8000_0000为保留地址空间，0x8000_0000至0x8FFF_FFFF为选择器数据地址空间，0x8FFF_FFFF至0xA000_0000为自定义地址区段，0xA000_0000至 0xFFFF_FFFF为接口数据地址区段。应理解，片上总线系统202的地址空间的地址及区段分配并不仅限于此，此处描述仅为示例，不作为限定。

如图2所示，在实际应用中，上述测试芯片200的启动任务可以由外部设备如检测设备102提供，也可以存储在测试芯片200内。例如：该测试芯片200 还包括：与选择器203通信的第一存储器204，用于存储测试芯片的不同级别启动任务。第一存储器204可以为只读存储器。例如：第一存储器204存储5个启动任务，那么第一存储器204可以由5个寄存器组成。每个寄存器用以保存一个启动任务。

如图2所示，当选择器203接收检测设备102发送的接收任务选择信号，任务选择信号在第一存储器204内存在相应的启动任务。基于此，选择器203 可根据任务选择信号将相应启动任务所在的寄存器接入片上总线系统202，并保证选择器203根据任务选择信号可以选中所对应的启动任务，并将其提供至片上总线系统202，并被保存在0x8000_0000至0x8FFF_FFFF的选择器203数据地址空间。

表1示例出本发明实施例中任务选择信号与启动任务的对应关系表。如表1 所示，本实施例中任务选择信号有五级，每个级别的任务选择信号存在一个相应级别的启动任务。

表1任务选择信号与级别的启动任务的对应关系表

任务选择信号	启动任务
		一级选择信号	启动任务1
二级选择信号	启动任务2
		三级选择信号	启动任务3
四级选择信号	启动任务4
		五级选择信号	启动任务5

表1中任务选择信号有一级选择信号、二级选择信号、三级选择信号、四级选择信号和五级选择信号，启动任务是从最简单的任务到最复杂的任务，相应任务选择信号根据启动任务也可以排序，任务选择信号具体设置可以如下：一级选择信号设置为3'b001,二级选择信号设置为3'b010,三级选择信号设置为 3'b011,四级选择信号设置为3'b100,五级选择信号设置为3'b101。

如图2所示，处理器201与片上总线系统202通信，用于响应测试芯片200 的启动任务，向片上总线系统202写入标记信息；片上总线系统202用于输出测试芯片200的运行状态信息，测试芯片200的运行状态信息用于表征测试芯片200的启动任务是否执行成功。

在实际应用中，当0x8000_0000至0x8FFF_FFFF为选择器数据地址空间时，处理器201从片上总线系统202的选择器数据地址空间获取启动任务，并执行启动任务，标记信息为可以体现启动任务是否执行成功的信息。

当启动任务执行成功时，上述测试芯片200的运行状态信息可以为标记信息，也可以为与标记信息具有映射关系的信息。

示例性的，当运行状态信息可以为标记信息，测试芯片的运行状态信息与标记信息相同的情况下，测试芯片200的运行状态信息用于表征测试芯片200 的启动任务执行成功。

例如：标记信息依次为0x55、0xAA、0x55和0xAA，运行状态信息也依次为0x55、0xAA、0x55和0xAA。

当启动任务执行失败时，测试芯片的运行状态信息与标记信息不同的情况下，测试芯片的运行状态信息用于表征测试芯片的启动任务执行失败。此处的不同是指没有输出运行状态信息或者运行状态信息与标记信息不同。

例如：标记信息依次为0x55、0xAA、0x55和0xAA，运行状态信息没有输出；或者运行状态信息输出为0x50、0xAA、0x50和0xAA；又或者运行状态信息输出为0x50、0x50、0xAA和0xAA。

如图2所示，当片上总线系统202输出运行状态信息，检测设备102可以检测运行状态信息，以确定测试芯片200是否运行成功启动任务。也就是说，检测上述运行状态信息的动作可以由检测设备102执行。

如图2所示，上述测试芯片200的启动任务执行结果可以通过接口输出到检测设备102进行判断。例如：该测试芯片200还包括：第一接口206和第二接口207。第一接口206与片上总线系统202通信，用于输出运行成功信息。第二接口207与片上总线系统202通信的，用于与外部设备通信，以及输出自定义任务的响应结果。

如图2所示，上述第一接口206和第二接口207可以为串行接口、并行接口等，只要保证数据可以传输即可。例如：第一接口206可以为通用端口，但不仅限于此。第二接口207可以是通用异步收发传输器(Universal Asynchronous Receiver/Transmitter)UART、串行外设接口(Serial Peripheral Interface)SPI、两线时串行总线(Inter-IntegratedCircuit)I2C等在内的各种采用低速接口协议的外设接口，但不仅限于此。

当任务选择信号为一级选择信号，测试芯片200的启动任务为启动任务1。该测试芯片200的启动任务为处理器201向片上总线系统202写入数据的任务。

例如：一级选择信号为3'b001，启动任务1是处理器201将固定数据0x55、0xAA、0x55和0xAA依次写入片上总线中选择器数据地址空间，0x55、0xAA、 0x55和0xAA也就是标记信息，然后通过第一接口206输出。当输出的运行状态结果与标记信息相同或与标记信息存在映射关系，则启动任务1执行成功，说明测试芯片200可以执行复杂级别高的启动任务2；当输出的运行状态结果与标记信息不同，则启动任务1执行失败，则确定测试芯片中各个组件如处理器、片上总线系统、选择器均可能有缺陷，终止执行测试芯片200的任何启动任务。

当任务选择信号为二级选择信号，测试芯片200的启动任务为启动任务2，为处理器201的预设运算任务。

例如：二级选择信号为3'b010，启动任务2是先执行Drystone程序，执行完毕后处理器201再将固定数据0x55、0xAA、0x55和0xAA依次写入片上总线选择器数据地址空间，然后从第一接口206输出，当输出的运行状态结果与标记信息相同或与标记信息存在映射关系，则启动任务2执行成功，说明测试芯片200可以执行复杂级别高的启动任务；当输出的运行状态结果与标记信息不同，则启动任务2执行失败，确定测试芯片中处理器可能有缺陷，终止执行测试芯片200的任何启动任务。应理解，Drystone程序是测量处理器运算能力的最常见的基准程序之一，该程序包含在启动任务2中。

如图2所示，当任务选择信号为三级选择信号，测试芯片200的启动任务为启动任务3，为处理器201控制片上总线系统202向外部设备发送验证消息。在实际应用中，由于与外部设备发送验证消息，它采用的就是外设的第二接口 207，处理器201需要通过片上总线系统202配置第二接口207。

例如：三级选择信号为3'b011，启动任务3先将指定数据ASCII编码的字符串Success通过写入片上总线的接口数据地址区段，通过第二接口207发出，执行完后再将固定数据0x55、0xAA、0x55和0xAA依次写入片上总线的选择器数据地址空间，通过第一接口206发出，启动任务3的标记信息为字符串Success 和0x55、0xAA、0x55和0xAA，当第一接口206和第二接口207的输出数据都正确时，启动任务3执行成功，否则启动任务3执行失败。则启动任务3执行成功，可以执行复杂级别高的启动任务4；当启动任务3执行失败，确定测试芯片中第二接口和片上总线系统均可能有缺陷，终止执行测试芯片的任何启动任务。

如图2所示，该测试芯片200还包括：与选择器通信的第二存储器205，用于存储从外部设备发送给测试芯片200的自定义任务。

当任务选择信号为四级选择信号，测试芯片200的启动任务为启动任务4，为处理器201控制片上总线系统接收外部设备发送的自定义任务，向第二存储器205写入自定义任务。

例如：四级选择信号为3'b100，启动任务4是先将第二接口207接收到的编译好的自定义程序写入片上总线的自定义地址区段，然后将该自定义程序存储进第二存储器205，最后将固定数据0x55、0xAA、0x55和0xAA依次也写入片上总线的选择器数据地址区段，并利用第一接口206输出。当第一接口206 输出的数据为标记信息时，启动任务4执行成功，测试芯片200可以执行复杂级别高的启动任务5。当输出的数据与标记信息不同，则启动任务4执行失败，确定测试芯片中第二存储器可能有缺陷，终止执行测试芯片200的任何启动任务。

如图2所示，为了从第二存储器205中读取自定义程序并执行该程序，需要接收五级选择信号，当上述任务选择信号还可以为五级选择信号，测试芯片 200的启动任务为启动任务5，为处理器201还用于控制片上总线系统202读取第二存储器205自定义任务；处理器201还用于执行自定义任务；片上总线系统202还用于在自定义任务执行成功的情况下，输出自定义任务运行结果。

例如：五级选择信号为3'b101，启动任务5是处理器201将第二存储器205 中的自定义程序读取出来并执行，并将自定义任务运行结果写入片上总线的自定义地址区段，通过第二接口207输出，直接判断自定义任务运行结果是否有自定义的数据，若有则启动任务5执行成功，否则启动任务5执行失败，确定测试芯片中第二存储器可能有缺陷，当启动任务5执行完后，不管执行成功与否，测试芯片200的启动任务均结束。

由上可见，本发明实施例提供的测试芯片可以执行由简到繁的多个启动任务，如图4示例多个启动任务的执行原理图。简单的启动任务1执行成功后会继续执行下个复杂的启动任务2，一直到五个启动任务执行结束，当某个启动任务执行失败，结束所有启动任务。

如图2所示，上述测试芯片200的启动任务需要从检测设备102提供时钟信号和复位信号。所以测试芯片200还包括：时钟信号接口208、复位信号接口 209和选择信号接口210。

时钟信号接口208与选择器203、处理器201以及片上总线系统202均通信，用于接收时钟信号；

复位信号接口209与处理器201通信，用于接收复位信号；复位信号用于对处理器201、第二存储器205、片上总线系统202中的至少一个复位；

选择信号接口210与选择器203通信，用于在时钟信号和复位信号均有效时，接收任务选择信号。

如图2所示，在实际应用中，时钟信号是持续输入的，每次执行启动任务前，都需要重新接收一次复位信号，复位信号对一步步执行更难的启动任务是一个触发信号，当复位信号一来，选择器203就会接收到任务选择信号，选择器203就会将任务选择信号对应的启动任务接入片上总线系统202，等待指定个时钟周期的时间后，释放复位信号，然后执行完成片上总线的启动任务，执行结束后观测记录完执行结果，上述指定个时钟周期依照测试芯片的处理器201 的型号确定，观测记录完后会接收下一次复位信号，接收更新的任务选择信号，执行更新的启动任务。

基于上述测试芯片的结构，图5为本实施例提供了一种集成电路测试方法的流程示意图。该集成电路测试方法可以由检测设备102和测试芯片200协作执行。其中，由检测设备102执行的步骤，也可以由应用于检测设备102的芯片执行。下述实施例以测试芯片200和检测设备102分别作为执行主体为例进行描述。

如图5和图2所示，本发明实施例提供的集成电路测试方法包括以下步骤：

步骤501：检测设备102向测试芯片200发送任务选择信号。任务选择信号用于控制测试芯片200执行测试芯片的启动任务。

步骤502：测试芯片200的选择器201接收任务选择信号。

步骤503：测试芯片200的选择器201根据任务选择信号向片上总线系统 202发送测试芯片200的启动任务。

步骤504：测试芯片200的处理器201响应测试芯片200的启动任务，向片上总线系统202写入标记信息。

步骤505：片上总线系统202输出运行状态信息。当测试芯片200与检测设备102通信的情况下，片上总线系统202向检测设备102发送运行状态信息。

步骤506：检测设备102接收测试芯片200输出的运行状态信息。

步骤507：检测设备102确定运行状态信息表征测试芯片200的启动任务执行成功的情况下，更新任务选择信号。

步骤508：检测设备102确定运行状态信息表征测试芯片200的启动任务执行失败的情况下，根据任务选择信号确定所述集成电路的缺陷。

可以理解的是，当检测设备102接收测试芯片输出的运行状态信息，检测设备102可以判断述运行状态信息表征测试芯片200的启动任务是否执行成功。

本发明实施例提供的集成电路测试方法的有益效果可以参考前文测试芯片 200的有益效果描述，此处不做赘述。

如图2所示，作为一种可能的实现方式，上述测试芯片200的运行状态信息与标记信息不同的情况下，所述测试芯片200的运行状态信息用于表征测试芯片200的启动任务执行失败。

上述测试芯片200的运行状态信息与标记信息相同的情况下，测试芯片200 的运行状态信息用于表征测试芯片200的启动任务执行成功。

鉴于启动任务执行成功的情况下，测试芯片200可以执行更为复杂的任务。基于此，测试芯片200在更新前任务选择信号控制下执行的启动任务为第一启动任务，测试芯片200在更新后任务选择信号控制下执行的启动任务为第二启动任务，第二启动任务的复杂度大于第一启动任务的复杂度。

如图2所示，在一种可选方式中，当任务选择信号为一级选择信号，测试芯片200的启动任务为处理器201向片上总线系统写入数据的任务。此时，更新前的任务选择信号为一级选择信号，第一启动任务为处理器201向片上总线系统202写入数据的任务；更新后的任务选择信号为二级选择信号，第二启动任务为测试芯片200的启动任务为处理器201的预设运算任务。

如图2所示，在一种可选方式中，当任务选择信号为二级选择信号，测试芯片200的启动任务为测试芯片200的启动任务为处理器201的预设运算任务。此时，更新前的任务选择信号为一级选择信号，第一启动任务为测试芯片200 的启动任务为处理器201的预设运算任务；更新后的任务选择信号为三级选择信号，测试芯片200的第二启动任务为处理器201控制片上总线系统202向外部设备发送验证消息。

如图2所示，在一种可选方式中，当任务选择信号为三级选择信号，测试芯片200的启动任务为处理器201控制片上总线系统202向外部设备发送验证消息。此时，更新前的任务选择信号为三级选择信号，第一启动任务为处理器 201控制片上总线系统202向外部设备发送验证消息。更新后的任务选择信号为四级选择信号，测试芯片200的第二启动任务为处理器201控制片上总线系统 202接收外部设备发送的自定义任务，向第二存储器205写入所述自定义任务。

如图2所示，在一种可选方式中，当任务选择信号为四级选择信号，测试芯片200的启动任务为处理器201控制片上总线系统202接收外部设备发送的自定义任务，向第二存储器205写入自定义任务。此时，更新前的任务选择信号为四级选择信号，第一启动任务为处理器201控制片上总线系统202接收外部设备发送的自定义任务，向第二存储器205写入自定义任务。更新后的任务选择信号为五级选择信号，所述测试芯片200的第二启动任务为接收测试芯片 200发送的自定义任务运行结果。

上述主要从检测设备和测试芯片之间交互的角度对本发明实施例提供的方案进行了介绍。可以理解的是，检测设备为了实现上述功能，其包含了执行各个功能相应的硬件结构和/或软件模块。本领域技术人员应该很容易意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，本发明能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

本发明实施例可以根据上述方法示例对检测设备进行功能模块的划分，例如，可以对应各个功能划分各个功能模块，也可以将两个或两个以上的功能集成在一个处理模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。需要说明的是，本发明实施例中对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。

在采用对应集成单元的情况下，图6示出本发明实施例提供的集成电路测试装置600的结构框图。如图6所示，该集成电路测试装置600可以为图1 所示的检测设备101。

如图6所示，本发明实施例提供的集成电路测试装置600包括：通信单元 602和处理单元601。

通信单元602，用于支持集成电路测试装置600执行上述实施例中由检测设备执行的步骤501和步骤506。

处理单元601，用于支持集成电路测试装置600执行上述实施例中由检测设备执行的步骤507和步骤508。

当然，上述处理单元601还用于判断运行状态信息表征测试芯片的启动任务是否执行成功。

在一种可能的实现方式中，上述处理器用于确定测试芯片的运行状态信息与标记信息相同的情况下，说明测试芯片的运行状态信息用于表征测试芯片的启动任务执行成功；

上述处理器用于测试芯片的运行状态信息与标记信息不同的情况下，测试芯片的运行状态信息用于表征测试芯片的启动任务执行失败。

在一种可能的实现方式中，测试芯片在更新前任务选择信号控制下执行的启动任务为第一启动任务，测试芯片在更新后任务选择信号控制下执行的启动任务为第二启动任务，第二启动任务的复杂度大于第一启动任务的复杂度。

如图2所示，在一种示例中，更新前的任务选择信号为一级选择信号，第一启动任务为处理器201向片上总线系统202写入数据的任务；更新后的任务选择信号为二级选择信号，第二启动任务为测试芯片200的启动任务为处理器 201的预设运算任务。

如图2所示，在一种示例中，更新前的任务选择信号为二级选择信号，测试芯片的第一启动任务为测试芯片200的启动任务为处理器201的预设运算任务；更新后的任务选择信号为三级选择信号，测试芯片200的第二启动任务为处理器201控制片上总线系统202向外部设备发送验证消息。

如图2所示，在一种示例中，更新前的任务选择信号为三级选择信号，测试芯片200的第一启动任务为处理器201控制片上总线系统202向外部设备发送验证消息；更新后的任务选择信号为四级选择信号，测试芯片200的第二启动任务为处理器201控制片上总线系统202接收外部设备发送的自定义任务，向第二存储器205写入自定义任务。

如图2所示，在一种示例中，更新所述任务选择信号后，上述处理器201 还用于更新前的任务选择信号为四级选择信号，测试芯片200的第一启动任务为处理器201控制片上总线系统202接收外部设备发送的自定义任务，向第二存储器205写入所述自定义任务；更新后的任务选择信号为五级选择信号，接收测试芯片200发送的自定义任务运行结果。

如图6所示，在一些可能的实现方式中，上述集成电路测试装置600还可以包括存储单元603，用于存储集成电路测试装置600的程序代码和数据。

其中，处理单元601可以是处理器或控制器，例如可以是中央处理器 (CentralProcessing Unit，CPU)，通用处理器，数字信号处理器(Digital Signal Processor，DSP)，专用集成电路(Application-Specific Integrated Circuit，ASIC)，现场可编程门阵列(Field Programmable Gate Array，FPGA) 或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。其可以实现或执行结合本发明公开内容所描述的各种示例性的逻辑方框，模块和电路。所述处理器也可以是实现计算功能的组合，例如包含一个或多个微处理器组合，DSP和微处理器的组合等等。通信单元602可以是收发器、收发电路或通信接口等。存储单元603可以是存储器。

如图6所示，当处理单元601为处理器，通信单元602为收发器，存储单元603为存储器时，本发明实施例所涉及的集成电路测试装置600可以为图7 所示的检测设备700。

图7示出了本发明实施例提供的一种检测设备700的硬件结构示意图。如图7所示，该检测设备700包括处理器710和750和通信接口730。该处理器 710和750可以执行上述集成电路测试方法中由检测执行的步骤。

如图7所示，上述处理器710和750可以是一个通用中央处理器(centralprocessing unit，CPU)，微处理器，专用集成电路(application-specific integratedcircuit，ASIC)，或一个或多个用于控制本发明方案程序执行的集成电路。上述通信接口可以为一个或多个。通信接口730可使用任何收发器一类的装置，用于与其他设备或通信网络通信。

如图7所示，上述检测设备700还可以包括通信线路740。通信线路740可包括一通路，在上述组件之间传送信息。

可选的，如图7所示，该检测设备700还可以包括存储器720。存储器720 用于存储执行本发明方案的计算机执行指令，并由处理器来控制执行。处理器用于执行存储器中存储的计算机执行指令，从而实现本发明实施例提供的方法。

如图7所示，存储器720可以是只读存储器(read-only memory，ROM)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，RAM)或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(electrically erasable programmable read-only memory，EEPROM)、只读光盘(compactdisc read-only memory，CD-ROM) 或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。存储器720可以是独立存在，通过通信线路730与处理器710 和750相连接。存储器720也可以和处理器710和750集成在一起。

可选的，本发明实施例中的计算机执行指令也可以称之为应用程序代码，本发明实施例对此不作具体限定。

在具体实现中，作为一种实施例，如图7所示，处理器710和750可以包括一个或多个CPU，如图7中的CPU0和CPU1。

在具体实现中，作为一种实施例，如图7所示，检测设备700可以包括多个处理器，如图中的处理器710和处理器750。这些处理器中的每一个可以是一个单核处理器，也可以是一个多核处理器。

图8为本发明实施例提供的检测芯片800的结构示意图。如图8所示，该检测芯片包括一个或两个以上(包括两个)处理器810和通信接口830。一个或多个处理器可以执行上述集成电路测试方法中由检测设备所执行的步骤。

可选的，如图8所示，该检测芯片800还包括存储器820，存储器820可以包括只读存储器和随机存取存储器，并向处理器提供操作指令和数据。存储器 820的一部分还可以包括非易失性随机存取存储器(non-volatile random access memory，NVRAM)。

在一些实施方式中，如图8所示，存储器820存储了如下的元素，执行模块或者数据结构，或者他们的子集，或者他们的扩展集。

在本发明实施例中，如图8所示，通过调用存储器820存储的操作指令(该操作指令可存储在操作系统中)，执行相应的操作。

如图8所示，处理器控制终端设备中任一个的处理操作，处理器810还可以称为中央处理单元(central processing unit，CPU)。

如图8所示，存储器820可以包括只读存储器和随机存取存储器，并向处理器提供指令和数据。存储器820的一部分还可以包括NVRAM。例如应用中存储器、通信接口以及存储器通过总线系统耦合在一起，其中总线系统除包括数据总线之外，还可以包括电源总线、控制总线和状态信号总线等。但是为了清楚说明起见，在图8中将各种总线都标为总线系统840。

如图8所示，上述本发明实施例揭示的方法可以应用于处理器810中，或者由处理器810实现。处理器810可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器810中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器810可以是通用处理器、数字信号处理器(digital signal processing，DSP)、ASIC、现成可编程门阵列 (field-programmable gate array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。

一种可能的实现方式中，如图8所示，通信接口830用于执行上述集成电路测试方法中由检测设备所执行的步骤

一方面，提供一种计算机可读存储介质，计算机可读存储介质中存储有指令，当指令被运行时，实现上述实施例中由检测设备执行的功能。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机程序或指令。在计算机上加载和执行所述计算机程序或指令时，全部或部分地执行本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、终端、用户设备或者其它可编程装置。所述计算机程序或指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机程序或指令可以从一个网站站点、计算机、服务器或数据中心通过有线或无线方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是集成一个或多个可用介质的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，例如，软盘、硬盘、磁带；也可以是光介质，例如，数字视频光盘(digital video disc，DVD)；还可以是半导体介质，例如，固态硬盘(solid state drive，SSD)。

尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”(comprising) 一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。

尽管结合具体特征及其实施例对本发明进行了描述，显而易见的，在不脱离本发明的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本发明的示例性说明，且视为已覆盖本发明范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (22)

1.一种测试芯片，其特征在于，所述测试芯片包括：

片上总线系统；

与所述片上总线系统通信的选择器，用于接收任务选择信号，根据所述任务选择信号向所述片上总线系统发送所述测试芯片的启动任务；

以及与所述片上总线系统通信的处理器，用于响应所述测试芯片的启动任务，向所述片上总线系统写入标记信息；所述片上总线系统用于输出所述测试芯片的运行状态信息，所述测试芯片的运行状态信息用于表征所述测试芯片的启动任务是否执行成功。

2.根据权利要求1所述的测试芯片，其特征在于，所述测试芯片还包括：与所述选择器通信的第一存储器，用于存储测试芯片的不同级别启动任务。

3.根据权利要求1所述的测试芯片，其特征在于，

所述测试芯片的运行状态信息与所述标记信息相同的情况下，所述测试芯片的运行状态信息用于表征所述测试芯片的启动任务执行成功；

所述测试芯片的运行状态信息与所述标记信息不同的情况下，所述测试芯片的运行状态信息用于表征所述测试芯片的启动任务执行失败。

4.根据权利要求1所述的测试芯片，其特征在于，所述任务选择信号为一级选择信号，所述测试芯片的启动任务为所述处理器向所述片上总线系统写入数据的任务；或，

所述任务选择信号为二级选择信号，所述测试芯片的启动任务为所述处理器的预设运算任务；或，

所述任务选择信号为三级选择信号，所述测试芯片的启动任务为所述处理器控制所述片上总线系统向外部设备发送验证消息。

5.根据权利要求1所述的测试芯片，其特征在于，所述测试芯片还包括与所述选择器通信的第二存储器；所述任务选择信号为四级选择信号，所述测试芯片的启动任务为所述处理器控制所述片上总线系统接收外部设备发送的自定义任务，向第二存储器写入所述自定义任务。

6.根据权利要求5所述的测试芯片，其特征在于，所述任务选择信号为五级选择信号，所述处理器还用于控制所述片上总线系统读取所述第二存储器所述自定义任务；所述处理器还用于执行所述自定义任务；

所述片上总线系统还用于在所述自定义任务执行成功的情况下，输出所述自定义任务运行结果。

7.根据权利要求6所述的测试芯片，其特征在于，所述测试芯片还包括：

与所述片上总线系统通信的第一接口，用于输出所述运行成功信息；

以及与所述片上总线系统通信的所述第二接口，用于与外部设备通信，以及输出自定义任务的响应结果。

8.根据权利要求1-7任一项所述的测试芯片，其特征在于，所述测试芯片还包括：

与所述选择器、所述处理器以及片上总线系统均通信的时钟信号接口，用于接收时钟信号；

与所述处理器通信的复位信号接口，用于接收复位信号；所述复位信号用于对所述处理器、所述第二存储器、所述片上总线系统中的至少一个复位；

与所述选择器通信的选择信号接口，用于在所述时钟信号和所述复位信号均有效时，接收任务选择信。

9.一种集成电路测试方法，其特征在于，应用权利要求1～8任一项所述测试芯片，所述集成电路测试方法包括：

选择器接收任务选择信号，选择器根据所述任务选择信号向片上总线系统发送所述测试芯片的启动任务；

处理器响应所述测试芯片的启动任务，向片上总线系统写入标记信息；片上总线系统输出运行状态信息，所述运行状态信息表征所述测试芯片的启动任务是否执行成功。

10.根据权利要求9所述的集成电路测试方法，其特征在于，

所述测试芯片的运行状态信息与所述标记信息相同的情况下，所述测试芯片的运行状态信息表征所述测试芯片的启动任务执行成功；

所述测试芯片的运行状态信息与所述标记信息不同的情况下，所述测试芯片的运行状态信息表征所述测试芯片的启动任务执行失败。

11.根据权利要求10所述的集成电路测试方法，其特征在于，所述任务选择信号为一级选择信号，所述测试芯片的启动任务为所述处理器向所述片上总线系统写入数据的任务；或，

所述任务选择信号为二级选择信号，所述测试芯片的启动任务为所述处理器的预设运算任务；或，

所述任务选择信号为三级选择信号，所述测试芯片的启动任务为所述处理器控制所述片上总线系统向外部设备发送验证消息。

12.根据权利要求9～11任一项所述的集成电路测试方法，其特征在于，所述测试芯片为权利要求5或6所述测试芯片；

所述任务选择信号为四级选择信号，所述测试芯片的启动任务为所述处理器控制所述片上总线系统接收外部设备发送的自定义任务，向第二存储器写入所述自定义任务。

13.根据权利要求12所述的集成电路测试方法，其特征在于，所述任务选择信号为五级选择信号，所述集成电路测试方法还包括：

所述处理器控制所述片上总线系统读取所述第二存储器所述自定义任务；

所述处理器执行所述自定义任务；

所述片上总线系统在所述自定义任务执行成功的情况下，输出自定义任务运行结果。

14.一种集成电路测试方法，其特征在于，应用权利要求1～8任一项所述测试芯片，所述集成电路测试方法包括：

向所述测试芯片发送任务选择信号；所述任务选择信号用于控制所述测试芯片执行所述测试芯片的启动任务；

接收所述测试芯片输出的运行状态信息；

确定所述运行状态信息表征所述测试芯片的启动任务执行成功的情况下，更新所述任务选择信号；

确定所述运行状态信息表征所述测试芯片的启动任务执行失败的情况下，根据所述任务选择信号确定所述集成电路的缺陷。

15.根据权利要求14所述的集成电路测试方法，其特征在于，

所述测试芯片的运行状态信息与标记信息相同的情况下，所述测试芯片的运行状态信息用于表征所述测试芯片的启动任务执行成功；

所述测试芯片的运行状态信息与标记信息不同的情况下，所述测试芯片的运行状态信息用于表征所述测试芯片的启动任务执行失败。

16.根据权利要求15所述的集成电路测试方法，其特征在于，所述测试芯片在更新前所述任务选择信号控制下执行的启动任务为第一启动任务，所述测试芯片在更新后所述任务选择信号控制下执行的启动任务为第二启动任务，所述第二启动任务的复杂度大于所述第一启动任务的复杂度。

17.根据权利要求14所述的集成电路测试方法，其特征在于，

更新前的所述任务选择信号为一级选择信号，所述第一启动任务为所述处理器向所述片上总线系统写入数据的任务；更新后的所述任务选择信号为二级选择信号，所述第二启动任务为所述测试芯片的启动任务为所述处理器的预设运算任务；或，

更新前的所述任务选择信号为二级选择信号，所述测试芯片的第一启动任务为所述测试芯片的启动任务为所述处理器的预设运算任务；更新后的所述任务选择信号为三级选择信号，所述测试芯片的第二启动任务为所述处理器控制所述片上总线系统向外部设备发送验证消息。

18.根据权利要求14～17任一项所述的集成电路测试方法，其特征在于，

更新前的所述任务选择信号为三级选择信号，所述测试芯片的第一启动任务为所述处理器控制所述片上总线系统向外部设备发送验证消息；更新后的所述任务选择信号为四级选择信号，所述测试芯片的第二启动任务为所述处理器控制所述片上总线系统接收外部设备发送的自定义任务，向第二存储器写入所述自定义任务。

19.根据权利要求18所述的集成电路测试方法，其特征在于，所述更新所述任务选择信号后，所述测试方法还包括：

确定更新后的所述任务选择信号为五级选择信号的情况下，接收所述测试芯片发送的自定义任务运行结果；

确定所述自定义任务运行结果有效的情况下，根据所述五级选择信号确定第二存储器的读取功能有效；

确定所述自定义任务运行结果无效的情况下，根据所述五级选择信号确定第二存储器的读取功能无效。

20.一种检测设备，其特征在于，包括处理器以及与处理器耦合的通信接口；所述处理器用于运行计算机程序或指令，以实现如权利要求14-19任一项所述集成电路测试方法。

21.一种集成电路测试系统，其特征在于，包括：

测试芯片；所述测试芯片如权利要求1～8任一项所述测试芯片；

检测设备；所述检测设备如权利要求20所述检测设备，所述测试芯片和所述检测设备通信。

22.一种计算机存储介质，其特征在于，所述计算机存储介质中存储有指令，当所述指令被运行时，实现权利要求14～19任一项所述集成电路测试方法。

Images