CN216561763U - 一种mcu兼容性检测装置 - Google Patents

Abstract

本申请实施例提供一种MCU兼容性检测装置，包括存储器，其存储有MCU运行需要配置模块的标准配置值和/或预设配置值范围；连接端口，用于建立通信连接，接收用于MCU的待测程序，该待测程序中包含MCU运行需要配置模块的第一配置值；检测电路，包括配置值寻址电路，所述配置值寻址电路从该待测程序中查找该MCU运行需要配置模块的第一配置值，所述检测电路将该MCU运行需要配置模块的第一配置值与所述存储器中存储的MCU运行需要配置模块的标准配置值和/或预设配置值范围进行比较，基于比较结果确定该待测程序是否兼容于MCU；输出单元，输出该待测程序是否兼容于MCU的兼容性检测结果。

Description

一种MCU兼容性检测装置

技术领域

本申请涉及程序检测领域，特别涉及一种程序检测装置和电子设备。

背景技术

单片机(MCU)被广泛应用于仪器仪表、家用电器、医疗设备、智能设备及自动化控制等设备领域，该设备上通常需要安装和运行应用程序以实现指定的功能。由于单片机的类型多样化和应用程序的多样化，例如不同生产厂家提供的单片机类型不一致，对应的应用程序的配置类型也不同，使得该设备运行应用程序时，单片机与应用程序之间的兼容性是影响该设备的单片机是否处于正常工作状态或达到最佳工作状态的因素之一。也就是说，该应用程序的配置值需要与该单片机的相关配置相匹配，才能够使该设备正常运行该应用程序或达到最佳运行状态等。

而在现有技术中，主要采用人工查找应用程序的配置值，然后将该程序的配置值与单片机的相关配置进行比较和判断该程序是否兼容于该单片机，耗时较久，检测效率较低，易出现人为失误而发生检测出错或漏检等现象，人工成本较高。

实用新型内容

本申请提供了一种程序检测装置和电子设备，能够检测待测程序与单片机之间的兼容性，判断所述待测程序是否兼容于所述单片机，以避免因不兼容情况使得所述单片机无法正常工作或达到最佳工作状态等。

第一方面，本申请提供了一种程序检测装置，用于检测待测程序，该待测程序包括第一配置值，所述程序检测装置包括：

存储器，用于存储数据库，所述数据库包括预存的第二配置值；

连接端口，用于接收该第一配置值；

检测电路；

输出单元；所述连接端口与所述存储器电连接，所述检测电路与所述存储器电连接，所述输出单元与所述检测电路电连接，所述检测电路用于将所述第二配置值与该第一配置值进行比较，并由所述输出单元输出检测结果。

其中一种可能的实现方式中，所述第二配置值可以包括MCU运行需要配置模块的标准配置值和/或预设配置值范围，所述MCU运行需要配置模块包括但不限于Flash、IO、串口或SPI中的一种或多种组合。

其中一种可能的实现方式中，所述第二配置值包括但不限于数值、代码和逻辑中的一种或多种组合。

其中一种可能的实现方式中，所述检测电路为累加/累减运算器或比较器。

其中一种可能的实现方式中，所述检测电路包括配置值寻址电路和累加/累减运算器，所述配置值寻址电路与所述累加/累减运算器电连接，所述配置值寻址电路与所述存储器电连接，所述累加/累减运算器与所述输出单元电连接。

其中一种可能的实现方式中，所述检测电路包括寄存器、寄存器寻址电路和累加/累减运算器，所述寄存器寻址电路分别与所述寄存器和所述累加/累减运算器电连接，所述寄存器与所述存储器电连接，所述累加/累减运算器与所述输出单元电连接。

其中一种可能的实现方式中，所述程序检测装置进一步包括加载电路，所述加载电路分别与所述连接端口和所述存储器电连接，所述加载电路用于将该待测程序进行分类并存储于所述存储器中。

第二方面，本申请提供一种电子设备，该电子设备包括存储器、处理器和输出单元，所述电子设备还包括：

通信单元，用于接收待测程序的第一配置值；

数据库，所述数据库包括预存的第二配置值，所述第二配置值被存储于所述存储器；

调用电路；所述通信单元与所述存储器和所述处理器电连接，所述调用电路被电连接于该处理器，所述调用电路用于调用该处理器的检测电路，使得该检测电路将所述第二配置值与所述第一配置值进行比较，并由该输出单元输出检测结果。

本申请达到的技术效果包括：

1、所述程序检测装置能够检测待测程序是否兼容于所述单片机(MCU)，并输出检测结果，无需人工检测，耗时较短，检测效率提高，防止出现人为失误而发生检测出错或漏检等现象，降低人工成本。

2、电子设备(如手机、计算机等设备)能够实现检测待测程序是否兼容于单片机的功能，适用性更广。

附图说明

图1A和1B为本申请程序检测装置一个实施例的结构示意图；

图2A和2B为本申请程序检测装置中检测电路第一实施例的结构示意图；

图3为本申请程序检测装置中检测电路第二实施例的结构示意图；

图4为本申请程序检测装置中检测电路第三实施例的结构示意图；

图5A-5D为本申请程序检测装置检测程序流程示意图；

图6为本申请电子设备一个实施例的结构示意图。

图7为本申请电子设备另一个实施例的结构示意图。

具体实施方式

本申请的实施方式部分使用的术语仅用于对本申请的具体实施例进行解释，而非旨在限定本申请。

现有的实现方案中，主要采用人工查找应用程序的配置值，然后将该程序的配置值与单片机的相关配置进行比较和判断该程序是否兼容于该单片机，耗时较久，检测效率较低，易出现人为失误而发生检测出错或漏检等现象，人工成本较高。

为此，本申请提出一种程序检测装置和电子设备，能够检测待测程序与单片机之间的兼容性，判断所述待测程序是否兼容于所述单片机，以避免因不兼容情况使得所述单片机无法正常工作或达到最佳工作状态等。

单片机(Microcontrollers，以下简称“MCU”)：是一种集成电路芯片，是采用超大规模集成电路技术把具有数据处理能力的中央处理器CPU、随机存储器RAM、只读存储器ROM、多种I/O口和中断系统、定时器/计数器等功能(可能还包括显示驱动电路、脉宽调制电路、模拟多路转换器、A/D转换器等电路)集成到一块硅片上构成的一个小而完善的微型计算机系统，在工业控制领域广泛应用。

串行外设接口(Serial Peripheral Interface，以下简称“SPI”)是一种同步外设接口，它可以使单片机与各种外围设备以串行方式进行通信以交换信息。

Flash存储器(Flash Memory，以下简称“Flash”)属于内存器件的一种，是一种非易失性内存。

输入/输出(Input/Output，以下简称“IO”)是主机与被控对象进行信息交换的纽带，主机通过I/O接口与外部设备进行数据交换。

串行接口(Serial Interface，以下简称“串口”)是指数据一位一位地顺序传送，其特点是通信线路简单，只要一对传输线就可以实现双向通信(可以直接利用电话线作为传输线)，从而大大降低了成本，特别适用于远距离通信，但传送速度较慢。

图1A和1B为本申请程序检测装置一个实施例的结构示意图，如图1A所示，所述程序检测装置100，用于检测待测程序，所述待测程序包括第一配置值。

所述待测程序可以包括一组或多组微控制单元能够识别和执行的指令，运行于微控制单元上，以实现指定的功能。所述待测程序可以包括目标程序和/或为源程序，其中，目标程序如.hex或.bin格式程序等，源程序如C格式程序等，所述第一配置值可以包括所述待测程序用以支持单片机正常工作的配置值，形式可以包括数字、逻辑、代码等，其中数字形如源程序中表现的“0486005720F004020750”、程序中的逻辑运算符“&&”、赋值代码“FLASH->ACR->TIME”，等。

如图1A所示，所述程序检测装置100包括：存储器10，用于存储数据库，所述数据库包括预存的第二配置值；连接端口20，用于接收该待测程序的第一配置值；检测电路30；输出单元40。所述连接端口20与所述存储器10电连接，所述检测电路30与所述存储器10电连接，所述输出单元40与所述检测电路30电连接，所述检测电路用于将所述第二配置值与该第一配置值进行比较，并由所述输出单元输出检测结果。

在另一个实施例中，所述程序检测装置100还可以包括写入电路50，所述写入电路50分别与所述连接端口20和所述存储器10电连接，所述写入电路50用于将所述待测程序的第一配置值写入所述存储器10中。

在本实施例中，该待测程序可以存储于其他装置或电子设备中，该电子设备与所述程序检测装置100的连接端口20建立通信连接，如有线或无线传输的方式连接等。

所述存储器10用于存储数据库，所述数据库中预存了所述第二配置值。其中一种可能的实现方式中，所述第二配置值可以包括MCU运行需要配置模块的标准配置值和/预设配置值范围，所述MCU运行需要配置模块，如Flash、IO、串口和SPI中的一种或多种组合。

其中一种可能的实现方式中，所述第二配置值包括但不限于数值、代码和逻辑中的一种或多种组合。也就是说，所述MCU运行需要配置模块的标准配置值和/预设配置值范围可以采用数值、代码和逻辑中的一种或多种组合的方式表示。例如，所述第二配置值可以包括Flash等待周期，系统频率不一样，设置的Flash等待周期不一样，例如，系统频率在32MHz～48MHz，Flash等待周期为2，通过所述第二配置值确定等待周期；所述第二配置值可以包括所述串口的配置值，如确定串口是否为不同配置模式，如输入模式，所述第二配置值可以包括所述SPI的配置值，如确定SPI是否进入不同配置模式，如输入模式；所述第二配置值可以包括所述IO的配置值，如确定IO是否进入不同配置模式，如浮空输入模式等。可以理解的是，所述第一配置值与所述第二配置值可以采用相同或不同的形式进行存储，如数值、代码和逻辑等，以便于所述检测电路可以直接进行比较判断，以确定所述待测程序是否兼容于所述单片机(MCU)。

举例地，所述第二配置值可以包括Flash的等待周期，有如下4种配置：系统频率分为：0<SYSCLK<28MHz、28<SYSCLK<32MHz、32<SYSCLK<48MHz、48<SYSCLK<72MHz对应于Flash的等待周期：0等待周期、1等待周期、2等待周期、3等待周期，对应于所述待测程序中的所述第一配置值分别为：“不存在”、“0486005720F004010750”、“0486005720F004020750”、“0486005720F004030750”。

所述第一配置值可以存储于所述存储器10，所述第一配置值存储于所述存储器10的存储记录和存储位置可以被保存。所述存储器10可以包括非易失性存储器(如EEPROM)和/或易失性存储装置(如SRAM)等。所述连接端口20可以包括USB和/或WG217等。

值得一提的是，所述数据库中可以预存一个或多个不同型号的单片机(MCU)的第二配置值，以实现检测所述待测程序分别与多个不同型号的单片机的兼容性。

也就是说，所述连接端口20接收的所述待测程序的所述第一配置值可以由所述写入电路50写入所述存储器10的所述数据库中，并保存所述第一配置值的存储记录或位置等。

如图1B所示，其中一种可能的实现方式中，所述程序检测装置100进一步包括加载电路60，所述加载电路60分别与所述连接端口20和所述写入电路50电连接，以供所述加载电路60对该待测程序进行分类，所述写入电路50将分类后的该待测程序写入所述存储器10中。也就是说，对于不同类型的待测程序的所述第一配置值，所述加载电路60可以实现对所述待测程序的分类并提取所述待测程序的所述第一配置值或其他非目标配置值，然后存储于所述存储器10中，有利于提高检测速度。其他非目标配置值的类型可以与第一配置值的类型相同，其可以包括数值、代码或逻辑中的一种或多种组合。

所述检测电路30可以包括寻址电路、寄存器和比较器组合电路、累加/累减运算器任一项或多项电路组成的电路，以实现调取所述存储器10的所述数据库中的所述第一配置值和所述第二配置值并进行比较，并将比较结果通过电信号的形式输出至所述输出单元40，使得所述输出单元40基于该电信号输出检测结果。

举例地，所述检测电路30在存储器10中查找第一配置的方式可以包括：在所述存储器10的所述数据库中依次查找所述第一配置值，或者，根据预先确定的位置范围在一定范围内线性查找所述第一配置值，或者，根据所述第一配置值与存储记录或位置之间的对应关系直接查找所述第一配置值。

所述输出单元40输出的检测结果可以包括所述第一配置值和/或所述待测程序是否兼容结果和/或所述待测程序的修改方案等。例如，所述检测电路30输出信号为检测的Flash等待周期2，则所述输出单元40输出检测结果为所述待测程序的所述第一配置值。

在本实施例中，所述输出单元40可以包括灯光装置、显示器、语音装置等，所述输出单元40可以通过语音提示、画面显示、灯光闪烁的方式进行输出，以直观供技术人员调试参考，以基于输出结果，设置合适的配置值，使得所述单片机处于正常工作状态或达到最佳工作状态等。

在优选的第一实施例中，如图2A和2B所示，所述检测电路30为累加/累减运算器31或比较器32，所述累加/累减运算器31或比较器32可以直接对所述存储器中存储的所述第一配置值和所述第二配置值进行比较，并将比较结果以电信号形式输出至所述输出单元40。

在优选的第二实施例中，如图3所示，所述检测电路30包括配置值寻址电路31A和累加/累减运算器32A，所述配置值寻址电路31A与所述累加/累减运算器32A电连接，所述配置值寻址电路31A与所述存储器10电连接，所述累加/累减运算器32A与所述输出单元40电连接。所述累加/累减运算器32A可以替换为比较器。所述配置值寻址电路31A先寻找第一配置值的特征值，该特征值与第一配置值一一对应，然后根据该特征值从所述存储器10中调取第一配置值，由所述累加/累减运算器32A对所述第一配置值和所述第二配置值进行比较，并将比较结果以电信号的形式输出至所述输出单元40。

如图5A所述为本申请一个实施例的程序检测流程示意图，其中，程序检测流程可以包括：由所述连接端口20接收待测程序的第一配置值，配置值寻址电路31A查找第一配置值和第二配置值，累加/累减运算器32A或比较器比较第一配置值和第二配置值，输出单元40输出检测结果。

进一步地，所述程序检测装置100可以实现检测待程序与多种不同型号的单片机之间的兼容性。具体地，所述存储器10可以预存多个不同型号的单片机的第二配置值。

如图5B所示为本申请另一个实施例的程序检测流程示意图，其中，程序检测流程可以包括：选择不同型号的单片机及其第二配置值，由所述连接端口20接收待测程序的第一配置值，配置值寻址电路31A查找第一配置值和第二配置值，累加/累减运算器32A或比较器比较第一配置值和第二配置值，输出单元40输出检测结果。

在优选的第三实施例中，如图4所示，所述检测电路30包括寄存器31B、寄存器寻址电路32B和累加/累减运算器33B，所述寄存器寻址电路32B分别与所述寄存器31B和所述累加/累减运算器33B电连接，所述寄存器31B与所述存储器10电连接，所述累加/累减运算器33B与所述输出单元40电连接。

所述存储器10的所述数据库中的所述第一配置值可以存储于所述寄存器31B，每个第一配置值与寄存器存在一一对应关系。具体地，所述寄存器寻址电路32B先查找寄存器地址，然后判断该寄存器31B中是否存在第一配置值，若寄存器中存在第一配置值，则由所述累加/累减运算器33B或比较器对所述第一配置值和所述第二配置值进行比较，并由输出单元40输出检测结果。

例如，所述寄存器寻址电路32B在查找Flash等待周期不兼容项时，可以通过查找赋值程序代码FLASH->ACR->TIME的寄存器的方式查找所述寄存器。

其中一种可能的实现方式中，所述第一配置值存储于所述寄存器31B的记录或寄存器地址可以被标记，所述寄存器寻址电路32B可以根据该标记查找与所述第一配置值对应的目标寄存器地址是否存在，若该目标寄存器地址存在，则根据该目标寄存器地址调取目标寄存器中的第一配置值，而无需在多个寄存器中依次查找第一配置值，有利于提高检测速度。

举例地，所述寄存器寻址电路32B如查找Flash等待周期不兼容项时，可以通过查找赋值程序代码FLASH->ACR->TIME的寄存器地址04200040的方式查找所述寄存器。

如图5C所示为本申请再一个实施例的程序检测流程示意图，其中，程序检测流程可以包括：选择不同型号的单片机及其第二配置值，由所述连接端口20接收待测程序的第一配置值，第一配置值被存储于寄存器31B，寄存器寻址电路32B查找寄存器31B中是否存在第一配置值，若寄存器31B中存在第一配置值，则由累加/累减运算器32B或比较器比较第一配置值和第二配置值，输出单元40输出检测结果。

如图5D所示为本申请再一个实施例的程序检测流程示意图，其中，程序检测流程可以包括：选择不同型号的单片机及其第二配置值，由所述连接端口20接收待测程序的第一配置值，第一配置值被存储于寄存器31B，寄存器寻址电路32B查找目标寄存器地址是否存在，若存在目标寄存器地址，则根据该目标寄存器地址调取目标寄存器中的第一配置值，由累加/累减运算器32B或比较器比较第一配置值和第二配置值，输出单元40输出检测结果。

值得一提的是，当所述寄存器寻址电路32B未找到所述寄存器31B时，由所述输出单元40的输出相应的信息，例如信息可以包括“xxxx未配置，请按需求配置”。

进一步地，所述存储器30与所述输出单元40电连接，所述输出单元40输出信息可以被存储于所述存储器30。

如图6所示为本申请电子设备一个实施例的结构示意图。如图6所示，所述电子设备900可以包括存储器910、处理器920和输出单元930，其特征在于，所述电子设备900还包括：

通信单元940，用于接收待测程序的第一配置值；

数据库950，所述数据库950包括预存的第二配置值，所述第二配置值被存储于该存储器910；

调用电路960，所述通信单元940与所述存储器910和所述处理器920电连接，所述调用电路960被电连接于该处理器920，所述调用电路用于调用该处理器920中的检测电路921，使得该检测电路921将所述第二配置值与所述第一配置值进行比较，并由该输出单元930输出检测结果。

所述通信单元940接收的第一配置值可以存储于所述存储器910中，所述通信单元940还可以发送调用检测指令至所述处理器920，由所述处理器920控制所述调用电路960执行调用所述处理器920中的检测电路921，使得该检测电路921将所述第二配置值与所述第一配置值进行比较，并由该输出单元930输出检测结果。

其中一种可能的实现方式中，所述第二配置值可以包括MCU运行需要配置模块的标准配置值和/合适配置值范围，所述MCU运行需要配置模块包括但不限于Flash、IO、串口和SPI中的一种或多种组合。

其中一种可能的实现方式中，所述第二配置值包括但不限于数值、代码和逻辑中的一种或多种组合。

如图7所示，在另一种实施方式中，所述通信单元940分别与所述存储器910和所述调用电路960电连接。所述通信单元940可以发送电信号至所述调用电路960，使得所述调用电路960响应该电信号并调用所述处理器920中的检测电路921，使得该检测电路921将所述第二配置值与所述第一配置值进行比较，并由该输出单元930输出检测结果。

所述电子设备可以包括手机、计算机、电子手表等具有处理器920的设备，且该处理器920可以包括上述检测电路921。需要指出的是，该处理器920的检测电路921可以实现与上述程序检测装置100的检测电路30的功能或原理，该输出单元930与上述程序检测装置100的输出单元40的功能或原理基本一致，在此不再赘述。

所述调用电路960可以包括具有调用电子设备900存储功能、计算功能和输出功能等一个或多个功能组合的电路或者模块，该调用指令、程序或代码可以被处理器920执行，以调用所述处理器920的检测电路921对所述第一配置值和所述第二配置值进行比较，从而实现程序检测功能。

在一个可选实施例中，所述调用电路960可以调用所述处理器920的检测电路921对存储器910中的第一配置值和第二配置值进行比较，并将比较结果以电信号形式传输给输出单元930进行检测结果输出；

在另一个可选实施例中，所述调用电路960可以调用存储器910存储数据：第一配置值和第二配置值；调用所述处理器920的检测电路921执行对所述第一配置值和所述第二配置值进行比较；调用输出单元930输出检测结果。

也就是说，当在所述电子设备900上进行程序检测时，所述电子设备900的调用电路960可以调用处理器920中的检测电路921，使得该检测电路921将所述第二配置值与所述第一配置值进行比较，并由该输出单元930输出检测结果。

所述输出单元930可以是显示屏。所述输出单元930输出的检测结果可以包括所述第一配置值和/或所述待测程序是否兼容结果和/或所述待测程序的修改方案等。

上述存储器910可以是只读存储器(read-only memory，ROM)、可存储静态信息和指令的其它类型的静态存储设备、随机存取存储器(random access memory，RAM)或可存储信息和指令的其它类型的动态存储设备，也可以是电可擦可编程只读存储器(electrically erasable programmable read-only memory，EEPROM)、只读光盘(compactdisc read-only memory，CD-ROM)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其它磁存储设备，或者还可以是能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其它介质等。

上述的处理器可以是片上系统SOC，该处理器中可以包括中央处理器(CentralProcessing Unit；以下简称：CPU)，还可以进一步包括其他类型的处理器，例如：图像处理器(Graphics Processing Unit；以下简称：GPU)等。

总之，处理器内部的各部分处理器或处理单元可以共同配合实现之前的方法流程，且各部分处理器或处理单元相应的软件程序可存储在存储器中。

以上各实施例中，涉及的处理器可以例如包括CPU、DSP、微控制器或数字信号处理器，还可包括GPU、嵌入式神经网络处理器(Neural-network Process Units；以下简称：NPU)和图像信号处理器(Image Signal Processing；以下简称：ISP)，该处理器还可包括必要的硬件加速器或逻辑处理硬件电路，如ASIC，或一个或多个用于控制本申请技术方案程序执行的集成电路等。此外，处理器可以具有操作一个或多个软件程序的功能，软件程序可以存储在存储介质中。

本申请实施例中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示单独存在A、同时存在A和B、单独存在B的情况。其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项”及其类似表达，是指的这些项中的任意组合，包括单项或复数项的任意组合。例如，a，b和c中的至少一项可以表示：a，b，c，a和b，a和c，b和c或a和b和c，其中a，b，c可以是单个，也可以是多个。

本领域普通技术人员可以意识到，本文中公开的实施例中描述的各单元及算法步骤，能够以电子硬件、计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，任一功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory；以下简称：ROM)、随机存取存储器(Random Access Memory；以下简称：RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本申请的具体实施方式，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。本申请的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种MCU兼容性检测装置，其特征在于，包括：

存储器，其存储有MCU运行需要配置模块的标准配置值和/或预设配置值范围；

连接端口，用于建立通信连接，接收用于MCU的待测程序，该待测程序中包含MCU运行需要配置模块的第一配置值；

检测电路，包括配置值寻址电路，所述配置值寻址电路从该待测程序中查找该MCU运行需要配置模块的第一配置值，所述检测电路将该MCU运行需要配置模块的第一配置值与所述存储器中存储的MCU运行需要配置模块的标准配置值和/或预设配置值范围进行比较，基于比较结果确定该待测程序是否兼容于MCU；

输出单元，输出该待测程序是否兼容于MCU的兼容性检测结果，所述连接端口与所述存储器电连接，所述检测电路与所述存储器电连接，所述输出单元与所述检测电路电连接。

2.根据权利要求1所述的MCU兼容性检测装置，其特征在于，MCU运行需要配置模块包括Flash，所述存储器存储的Flash的标准配置值和/或预设配置值范围为基于系统频率设置的Flash等待周期，所述检测电路比较该待测程序的Flash的第一配置值与Flash等待周期的对应关系，确定该待测程序是否兼容于MCU。

3.根据权利要求1所述的MCU兼容性检测装置，其特征在于，MCU运行需要配置模块包括IO，所述存储器存储的IO的标准配置值和/或预设配置值范围包括IO进入浮空输入模式的配置值，所述检测电路比较该待测程序的IO的第一配置值与IO进入浮空输入模式的配置值，确定该待测程序是否兼容于MCU。

4.根据权利要求1所述的MCU兼容性检测装置，其特征在于，MCU运行需要配置模块包括串口，所述存储器存储的串口的标准配置值和/或预设配置值范围包括串口进入输入模式的配置值，所述检测电路比较该待测程序的串口的第一配置值与串口进入输入模式的配置值，确定该待测程序是否兼容于MCU。

5.根据权利要求1至4任一项所述的MCU兼容性检测装置，其特征在于，所述检测电路还包括累加/累减运算器，所述配置值寻址电路与所述累加/累减运算器电连接，所述累加/累减运算器与所述输出单元电连接，所述累加/累减运算器将该MCU运行需要配置模块的第一配置值与所述存储器中存储的MCU运行需要配置模块的标准配置值和/或预设配置值范围进行比较。

6.根据权利要求5所述的MCU兼容性检测装置，其特征在于，所述配置值寻址电路通过寻找与第一配置值一一对应的特征值，根据该特征值调取该MCU运行需要配置模块的第一配置值。

7.根据权利要求1所述的MCU兼容性检测装置，其特征在于，所述检测电路为中央处理器、图像处理器、数字信号处理器或单片机中的一种或多种。

8.根据权利要求1所述的MCU兼容性检测装置，其特征在于，所述输出单元输出的MCU的兼容性检测结果还包括该待测程序的第一配置值。

9.一种MCU兼容性检测装置，其特征在于，包括：

存储器，其存储有MCU运行需要配置模块的标准配置值和/或预设配置值范围；

连接端口，用于建立通信连接，接收用于MCU的待测程序，该待测程序中包含MCU运行需要配置模块的第一配置值；

检测电路，包括寄存器、寄存器寻址电路和累加/累减运算器，所述寄存器寻址电路分别与所述寄存器和所述累加/累减运算器电连接，所述累加/累减运算器与输出单元电连接，所述寄存器存储该待测程序的MCU运行需要配置模块的第一配置值且每个配置模块的第一配置值与所述寄存器一一对应，所述寄存器寻址电路通过查找寄存器地址来查找该待测程序的MCU运行需要配置模块的第一配置值，所述累加/累减运算器将该MCU运行需要配置模块的第一配置值与所述存储器中存储的MCU运行需要配置模块的标准配置值和/或预设配置值范围进行比较，基于比较结果确定该待测程序是否兼容于MCU；

输出单元，其与所述检测电路的累加/累减运算器电连接，用于输出该待测程序是否兼容于MCU的兼容性检测结果，所述连接端口与所述存储器电连接，所述检测电路与所述存储器电连接，所述输出单元与所述检测电路电连接。

Images