CN116956069A - 芯片的识别方法、装置及存储介质 - Google Patents
芯片的识别方法、装置及存储介质 Download PDFInfo
- Publication number
- CN116956069A CN116956069A CN202310934979.9A CN202310934979A CN116956069A CN 116956069 A CN116956069 A CN 116956069A CN 202310934979 A CN202310934979 A CN 202310934979A CN 116956069 A CN116956069 A CN 116956069A
- Authority
- CN
- China
- Prior art keywords
- identification information
- chip
- follow
- consistent
- subsequent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 81
- 238000003860 storage Methods 0.000 title claims abstract description 22
- 238000004590 computer program Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 13
- 238000004891 communication Methods 0.000 description 12
- 238000003384 imaging method Methods 0.000 description 9
- 230000002829 reductive effect Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000005070 sampling Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000002699 waste material Substances 0.000 description 4
- 230000000670 limiting effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F18/00—Pattern recognition
- G06F18/20—Analysing
- G06F18/22—Matching criteria, e.g. proximity measures
Landscapes
- Engineering & Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Theoretical Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Bioinformatics & Computational Biology (AREA)
- Artificial Intelligence (AREA)
- Evolutionary Biology (AREA)
- Evolutionary Computation (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Debugging And Monitoring (AREA)
Abstract
本申请提供一种芯片的识别方法、装置及存储介质,该方法包括:将后续识别信息与首次识别信息进行对比,并确定后续识别信息中与首次识别信息一致的一致个数;其中,首次识别信息通过首次读取芯片的标识信息所获得,后续识别信息通过在首次读取芯片之后读取芯片的标识信息所获得;判断一致个数是否超过第一预设个数;若判定一致个数超过第一预设个数,则根据首次识别信息所对应的芯片类型得出芯片的识别结果。该方法通过对外接的芯片进行多次读取,并将通过读取所获得的后续识别信息与首次识别信息进行对比,在一致结果超过第一预设个数的情况下,根据首次识别信息所对应的芯片类型作为对该芯片类型的识别结果,提高了对芯片类型的识别准确度。
Description
技术领域
本申请涉及电子信息技术领域,具体而言,涉及一种芯片的识别方法、装置及存储介质。
背景技术
日常生活和工业生产中,通常会遇到外接芯片的情况。例如:通过设备上的串口与其连接的USB芯片,为确保其二者之间正常的数据通信,通常需要识别该芯片的类型。
尤其是在医学扫描仪采样的计算机X射线成像技术中,上位机与FPGA(FieldProgrammable Gate Array,现场可编程逻辑门阵列)的通信方式通常是采用串口、USB、PCIe、网口等通信方式,通常是通过专有的USB通信协议芯片,采用FIFO接口协议进行通信和传输。当采取不同的USB通信芯片后,由于不同的USB芯片在FPGA进行并口FIFO通信中,不同常见的接口时序图不一致。因此,若按照常规方案通常会有出现难调试、不兼容等问题。为了适配不同芯片,便需要对芯片类型进行准确的识别。
目前,对芯片类型进行识别的准确度还不够高,容易造成识别过程中时间或相应资源的浪费。
发明内容
本申请实施例的目的在于一种芯片的识别方法、装置及存储介质,通过对外接的芯片进行多次读取,并基于读取结果进行判断,以提高芯片的识别准确度。
第一方面,本申请提供了一种芯片的识别方法,包括:将后续识别信息与首次识别信息进行对比,并确定后续识别信息中与所述首次识别信息一致的一致个数;其中,所述首次识别信息通过首次读取所述芯片的标识信息所获得,所述后续识别信息通过在首次读取所述芯片之后读取所述芯片的标识信息所获得;判断所述一致个数是否超过第一预设个数;若判定所述一致个数超过所述第一预设个数,则根据所述首次识别信息所对应的所述芯片类型得出所述芯片的识别结果。
上述芯片的识别方法,通过对外接的芯片进行多次读取,并将通过读取所获得的后续识别信息与首次识别信息进行对比,在一致结果超过第一预设个数的情况下,根据首次识别信息所对应的芯片类型作为对该芯片类型的识别结果,提高了对芯片类型进行识别的准确度。
结合第一方面,可选地,其中,所述后续识别信息包括第一后续识别信息;所述将后续识别信息与首次识别信息进行对比,并确定后续识别信息中与所述首次识别信息一致的一致个数,包括:获取所述首次识别信息;读取所述芯片的识别信息以获取所述第一后续识别信息;将所述第一后续识别信息与所述首次识别信息进行对比,并判断其二者是否一致;若判定所述第一后续识别信息与所述首次识别信息一致,则对应更新所述一致个数。
上述芯片的识别方法,通过在完成对芯片的首次的读取之后,每一次对芯片读取所获得后续识别信息即时与首次识别信息进行对比,并基于对比结果实时更新一致个数,并基于最终的一致个数得出关于该芯片类型的识别结果。无需将识别过程中每一次的读取结果进行存储并最终进行逐个对比,减少了存储空间的占用和识别时间的消耗。
结合第一方面,可选地,其中,所述后续识别信息还包括第二后续识别信息,所述第二后续识别信息的读取次序与所述第一后续识别信息的读取次序相邻;所述将后续识别信息与首次识别信息进行对比,并确定后续识别信息中与所述首次识别信息一致的一致个数,还包括:若判定所述第一后续识别信息与所述首次识别信息不一致,则读取所述芯片的识别信息以获取所述第二后续识别信息;将所述第二后续识别信息与所述首次识别信息进行对比,并判断其二者是否一致;若判定所述第二后续识别信息与所述首次识别信息一致,则对应更新所述一致个数。
上述芯片的识别方法,通过在第一后续识别信息与首次识别信息不一致的情况下,进一步判断相邻后一次所获取第二后续识别信息与首次识别信息是否一致,并在第二后续识别信息与首次识别信息一致继续更新一致个数,减小了对芯片进行识别过程中偶然原因所带来的影响,一定程度上确保了对芯片进行识别的精确度。
结合第一方面,可选地,所述将后续识别信息与首次识别信息进行对比,并确定后续识别信息中与所述首次识别信息一致的一致个数,还包括:若判定所述第二后续识别信息与所述首次识别信息不一致,则进一步判断所述第二后续识别信息与所述第一后续识别信息是否一致;若判定所述第二后续识别信息与所述第一后续识别信息一致,则以所述第一后续识别信息更新所述首次识别信息。
上述芯片的识别方法,通过在第二后续识别信息与首次识别信息不一致情况下,进一步判断第二后续识别信息与第一后续识别信息是否一致,并且第二后续识别信息与第一后续识别信息一致的情况下,以该第一后续识别信息作为首次识别信息继续对芯片进行识别。进一步地提高了对芯片进行识别的准确度。
结合第一方面,可选地,所述后续识别信息还包括第三后续识别信息,所述第三后续识别信息的读取次序与所述第二后续识别信息的读取次序相邻;所述将后续识别信息与首次识别信息进行对比,并确定后续识别信息中与所述首次识别信息一致的一致个数,还包括:若判定所述第二后续识别信息与所述第一后续识别信息不一致,则读取所述芯片的识别信息以获取所述第三后续识别信息;判断所述第三后续识别信息与所述第二后续识别信息是否一致;若判定所述第二后续识别信息与所述第二后续识别信息一致,则以所述第二后续识别信息更新所述首次识别信息。
上述芯片的识别方法,通过在第二后续识别信息与第一后续识别信息不一致情况下,进一步判断第三后续识别信息与第二后续识别信息是否一致,并且第三后续识别信息与第二后续识别信息一致的情况下,以该第二后续识别信息作为首次识别信息继续对芯片进行识别。进一步地提高了对芯片进行识别的准确度。
结合第一方面,可选地,所述方法还包括:在所述后续识别信息的个数达到第二预设个数的情况下,停止对所述芯片的识别。
上述芯片的识别方法,通过设定在对芯片进行读取的次数达到一个次数情况下停止对芯片的识别,减小了资源的浪费。
结合第一方面,可选地,所述方法应用于现场可编程逻辑门阵列中的寄存器;所述现场可编程逻辑门阵列具有用于连接所述芯片的接口;其中,所述首次识别信息具体通过首次获取所述接口的电平值所确定,所述后续识别信息具体通过在首次获取所述接口的电平值之后获取所述接口的电平值所确定。
上述芯片的识别方法,通过将本申请实施例提供的芯片的识别方法可以应用于FPGA,实现了对连接于FPGA的芯片的识别,进而很好地解决了尤其是在牙科影像板扫描仪采样的计算机X射线成像技术中,由于不同的USB芯片在FPGA进行并口FIFO通信中不同常见的接口时序图不一致,所导致的难调试、不兼容等问题。
结合第一方面,可选地,其中,所述寄存器包括第一寄存器、第二寄存器以及第三寄存器;所述将后续识别信息与首次识别信息进行对比,并确定后续识别信息中与所述首次识别信息一致的一致个数,包括:由所述第一寄存器将所述后续识别信息与所述首次识别信息进行对比;由第二寄存器确定所述后续识别信息中与所述首次识别信息一致的一致个数;所述判断所述一致个数是否超过第一预设个数,包括:由所述第二寄存器判断所述一致个数是否超过第一预设个数;所述根据所述首次识别信息所对应的所述芯片类型得出所述芯片的识别结果,包括:由所述第三寄存器根据所述首次识别信息所对应的所述芯片类型得出所述芯片的识别结果。
上述芯片的识别方法,通过由FPGA中不同的寄存器来执行相应地步骤,使得该寄存器能够快速地部署在硬件的最优的位置,最终提高了对芯片类型进行识别的效率。
第二方面,本申请还提供了一种芯片的识别装置,包括:对比模块、判断模块和识别模块;其中,所述对比模块,用于将后续识别信息与首次识别信息进行对比,并确定后续识别信息中与所述首次识别信息一致的一致个数;其中,所述首次识别信息通过首次读取所述芯片的标识信息所获得,所述后续识别信息通过在首次读取所述芯片之后读取所述芯片的标识信息所获得;所述判断模块,用于判断所述一致个数是否超过第一预设个数;所述识别模块,用于若判定为所述一致个数超过所述第一预设个数,则根据所述首次识别信息所对应的所述芯片类型得出所述芯片的识别结果。
上述芯片的识别装置具有与上述第一方面,或第一方面的任意一种可选地实施方式所提供的一种芯片的识别方法相同的有益效果,此处不作赘述。
第三方面,本申请实施例还提供了一种电子设备,包括:处理器和存储器,存储器存储有处理器可执行的机器可读指令,机器可读指令被处理器执行时执行如上面描述的方法。
上述电子设备具有与上述第一方面,或第一方面的任意一种可选地实施方式所提供的一种芯片的识别方法相同的有益效果,此处不作赘述。
第四方面,本申请实施例还提供了一种存储介质,所述存储介质包括计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,该计算机程序被处理器运行时执行上面描述的方法。
上述存储介质具有与上述第一方面,或第一方面的任意一种可选地实施方式所提供的一种芯片的识别方法相同的有益效果,此处不作赘述。
综上所述,本申请所提供的芯片的识别方法、装置及存储介质,通过对外接的芯片进行多次读取,并根据对比结果确定芯片的类型,提高了对芯片类型进行识别的准确度。其中,将读取所获取的后续识别信息逐个与首次识别信息进行对比、或者相邻后续识别信息之间的对比,基于对比结果确定芯片的类型,进一步地提高了对芯片进行识别的准确度。尤其是将本申请所提供的芯片的识别方法、装置及存储介质应用于FPGA,实现了对连接于FPGA的芯片的识别,进而很好地解决了尤其是在医学扫描仪(例如牙科影像板扫描仪)采样的计算机X射线成像技术中,由于不同的USB芯片在FPGA进行并口FIFO通信中不同常见的接口时序图不一致,所导致的难调试、不兼容等问题。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对本申请实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的芯片的识别方法的第一种流程图;
图2为本申请实施例提供的芯片的识别方法中步骤S120的具体流程图;
图3为本申请实施例提供的芯片的识别方法的第二种流程图;
图4为本申请实施例提供的芯片的识别装置的功能模块图;
图5本申请实施例提供的电子设备的结构示意图。
具体实施方式
下面将结合附图对本申请技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本申请的技术方案,因此只作为示例,而不能以此来限制本申请的保护范围。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同;本文中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。
在本申请实施例的描述中,技术术语“第一”、“第二”等仅用于区别不同对象,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量、特定顺序或主次关系。在本申请实施例的描述中,“多个”的含义是两个以上,除非另有明确具体的限定。
请参照图1,图1是本申请实施例提供的芯片的识别方法的第一种流程图。本申请实施例提供的芯片的识别方法可以包括:
步骤S120:将后续识别信息与首次识别信息进行对比,并确定后续识别信息中与首次识别信息一致的一致个数。其中,首次识别信息通过首次读取芯片的标识信息所获得,后续识别信息通过在首次读取芯片之后读取芯片的标识信息所获得。
步骤S140:判断一致个数是否超过第一预设个数。
若判定一致个数超过第一预设个数,则执行步骤S160:根据首次识别信息所对应的芯片类型得出芯片的识别结果。
上述步骤S120至步骤S160中,可以对能够表征芯片类型的标识信息进行若干次读取。其中,第一次读取芯片所获得芯片信息可以作为上述首次识别信息,在第一次之后陆续读取该芯片所获得信息可以作为后续识别信息。将这些后续识别信息逐个与首次识别信息进行对比,并得出每一个后续识别信息与首次识别信息进行对比的对比结果。这些对比结果包括:后续识别信息与首次识别信息不一致、后续识别信息与首次识别信息一致。记录其中对比结果为一致的个数。
示例性地,在芯片进行50次的读取中,通常会获得1个首次识别信息与49个后续识别信息。预先设定的第一预设个数为40。经过对比获得对比结果为一致的个数为41,则可以将首次识别信息所对应的芯片类型作为对该芯片类型的识别结果。
在本申请实施例中,判断是否超过第一预设个数的一致个数可以是在对芯片进行读取过程中,后续识别信息与首次识别信息一致的连续个数;也可以是在对芯片进行若干次读取过程后续识别信息与首次识别信息一致的累计个数。
上述实现过程中,通过对外接的芯片进行多次读取,并将通过读取所获得的后续识别信息与首次识别信息进行对比,在一致结果超过第一预设个数的情况下,根据首次识别信息所对应的芯片类型作为对该芯片类型的识别结果,提高了对芯片类型进行识别的准确度。
请参照图2,图2是本申请实施例提供的芯片的识别方法中步骤S120的具体流程图。在一些可选的实施方式中,后续识别信息可以包括第一后续识别信息。
相应地,步骤S120可以包括:
步骤S1201:获取首次识别信息。
步骤S1202:读取芯片的识别信息以获取第一后续识别信息。
步骤S1203:将第一后续识别信息与首次识别信息进行对比,并判断其二者是否一致。
若判定第一后续识别信息与首次识别信息一致,则执行步骤S1204:对应更新一致个数。
值得一提的是,上述第一后续识别信息可以是在完成对该芯片的首次读取之后,后续读取过程中的任意一次所获得。也就是说,上述步骤S1201至步骤S1204中,可以是在对芯片进行若干次的读取过程中,每完成一次读取便将所获得的后续识别信息与首次识别信息进行一致性对比。并在该次读取所获得后续识别信息与首次识别信息一致的情况下,累加该一致个数。
示例性地,第一后续识别信息为第20次对该芯片进行读取所获得。此前对芯片进行19次的读取过程中,一致个数为15。经对比判断,第20次对该芯片进行读取所获得的第一后续识别信息与首次识别信息一直,那么则相应地将一致个数更新为16。
上述实现过程中,通过在完成对芯片的首次的读取之后,每一次对芯片读取所获得后续识别信息即时与首次识别信息进行对比,并基于对比结果实时更新一致个数,并基于最终的一致个数得出关于该芯片类型的识别结果。无需将识别过程中每一次的读取结果进行存储并最终进行逐个对比,减少了存储空间的占用和识别时间的消耗。
请继续参照图2,在一些可选的实施方式中,后续识别信息还可以包括第二后续识别信息,第二后续识别信息的读取次序与第一后续识别信息的读取次序相邻。
也就是说,上述第二后续识别信息于通过读取芯片获得第一后续识别信息之后,相邻的后一次读取所获得。
相应地,步骤S120还可以包括:
若判定第一后续识别信息与首次识别信息不一致,则执行步骤S1205:读取芯片的识别信息以获取第二后续识别信息。
步骤S1206:将第二后续识别信息与首次识别信息进行对比,并判断其二者是否一致。
若判定第二后续识别信息与首次识别信息一致,则执行步骤S1207:对应更新一致个数。
在步骤S1205至步骤S1207中,在第一后续识别信息与首次识别信息不一致的情况下,进一步判断相邻后一次所获取第二后续识别信息与首次识别信息是否一致。在第二后续识别信息与首次识别信息一致的情况下,也就意味着在读取到一个与首次识别信息不一致的后续识别信息情况下,暂未出现与其相邻的后续识别信息同样与首次识别信息不一致。这通常说明中途可能由外界因素导致该芯片接触不良偶然原因所造成的个别后续识别信息与首次识别信息不一致,进而可以忽略掉该情况,在第二后续识别信息与首次识别信息一致继续更新一致个数。
上述实现过程中,通过在第一后续识别信息与首次识别信息不一致的情况下,进一步判断相邻后一次所获取第二后续识别信息与首次识别信息是否一致,并在第二后续识别信息与首次识别信息一致继续更新一致个数,减小了对芯片进行识别过程中偶然原因所带来的影响,一定程度上确保了对芯片进行识别的精确度。
请继续参照图2,在一些可选的实施方式中,步骤S120还可以包括:还可以包括:
若判定第二后续识别信息与首次识别信息不一致,则执行步骤S1208:进一步判断第二后续识别信息与第一后续识别信息是否一致。
若判定第二后续识别信息与第一后续识别信息一致,则执行步骤S1209:以第一后续识别信息更新首次识别信息。
示例性地,在芯片进行识别的过程中,首次识别信息所对应的芯片类型为A类型,在随后一次识别所获得的后续识别信息(即第一后续识别信息)所对应的芯片类型为B类型,再随后一次识别所获得的后续识别信息(即第二后续识别信息)所对应的芯片类型依然为B类型。也即是,通过连续两次读取所分别获得的第一后续识别信息与第二后续识别信息一致,且均不与首次识别信息一致。这种情况下,一种较大的可能性则是,前面首次或前几次对该芯片的读取所获得的信息都是错误的,因此可以将该第一后续识别信息作为首次识别信息,并继续执行前面各个实施例中所描述的方法步骤。
上述实现过程中,通过在第二后续识别信息与首次识别信息不一致情况下,进一步判断第二后续识别信息与第一后续识别信息是否一致,并且第二后续识别信息与第一后续识别信息一致的情况下,以该第一后续识别信息作为首次识别信息继续对芯片进行识别。进一步地提高了对芯片进行识别的准确度。
请继续参照图2,在一些可选的实施方式中,后续识别信息还可以包括第三后续识别信息,第三后续识别信息的读取次序与第二后续识别信息的读取次序相邻。
也就是说,上述第三后续识别信息于通过读取芯片获得第二后续识别信息之后,相邻的后一次读取所获得。
相应地,步骤S120还可以包括:
若判定第二后续识别信息与第一后续识别信息不一致,则执行步骤S1210:读取芯片的识别信息以获取第三后续识别信息;
步骤S1211:判断第三后续识别信息与第二后续识别信息是否一致;
若判定第二后续识别信息与第二后续识别信息一致,则执行步骤S1212:以第二后续识别信息更新首次识别信息。
继续上一个实施例中的示例,在第二后续识别信息与第一后续识别信息不一致的基础之上,若随即所获得的第三后续识别信息与第二后续识别信息一致。则通常说明,该第一后续识别信息以及其之前所读取到的芯片的信息很有可能都是错误的。因此可以将该第二后续识别信息作为首次识别信息,并继续执行前面各个实施例中所描述的方法步骤。
上述实现过程中,通过在第二后续识别信息与第一后续识别信息不一致情况下,进一步判断第三后续识别信息与第二后续识别信息是否一致,并且第三后续识别信息与第二后续识别信息一致的情况下,以该第二后续识别信息作为首次识别信息继续对芯片进行识别。进一步地提高了对芯片进行识别的准确度。
在一些可选的实施方式中,本申请实施例提供的芯片的识别方法还可以包括:
步骤S180:在后续识别信息的个数达到第二预设个数的情况下,停止对芯片的识别。
也就是说,在对芯片进行读取的次数达到一个次数的情况下,停止对芯片的识别。
示例性地,第一预设个数为49,相应地,在对芯片进行了50此的读取之后,无论是否识别出该芯片的类型,均可以停止对该芯片的识别。这样一来,对于一些本身有故障等原因所导致的该芯片根本就识别不出来的情况,通过及时停止识别程序可以减小资源的浪费。
可选地,在对芯片进行识别的过程中,可以设定对芯片进行读取的总时长,例如:0.5s、1s等。还可以设定每次读取之间的时间间隔,例如:5ms、10ms等。
上述实现过程中,通过设定在对芯片进行读取的次数达到一个次数情况下停止对芯片的识别,减小了资源的浪费。
在一些可选的实施方式中,本申请实施例提供的芯片的识别方法可以应用于现场可编程逻辑门阵列(FPGA,Field Programmable Gate Array)中的寄存器。现场可编程逻辑门阵列具有用于连接芯片的接口。
其中,首次识别信息具体通过首次获取接口的电平值所确定,后续识别信息具体通过在首次获取接口的电平值之后获取接口的电平值所确定。
示例性地,不同的usb芯片连接到FPGA芯片I/O接口的情况下,该I/O接口电平会对应有不同程度的拉高或降低,相应地,寄存器上也对应于不同的码值。进而可根据该寄存器所对应码值确定上述电平值,进而确定首次识别信息。
同理,后续识别信息可采取类似的方式确定。
上述实现过程中,通过将本申请实施例提供的芯片的识别方法可以应用于FPGA,实现了对连接于FPGA的芯片的识别,进而很好地解决了尤其是在牙科影像板扫描仪采样的计算机X射线成像技术中,由于不同的USB芯片在FPGA进行并口FIFO通信中不同常见的接口时序图不一致,所导致的难调试、不兼容等问题。
在一些可选的实施方式中,寄存器可以包括第一寄存器、第二寄存器以及第三寄存器。
相应地,步骤S120可以包括:
步骤S1213:由第一寄存器将后续识别信息与首次识别信息进行对比。
步骤S1214:由第二寄存器确定后续识别信息中与首次识别信息一致的一致个数。
相应地,步骤S140可以包括:
步骤S1401:由第二寄存器判断一致个数是否超过第一预设个数。
相应地,步骤S160可以包括:
步骤S1601:由第三寄存器根据首次识别信息所对应的芯片类型得出芯片的识别结果。
上述实现过程中,通过由FPGA中不同的寄存器来执行相应地步骤,使得该寄存器能够快速地部署在硬件的最优的位置,最终提高了对芯片类型进行识别的效率。
为了便于理解,请参照图3,图3是本申请实施例提供的芯片的识别方法的第二种流程图。本申请还提供了另外一个较为详细的实施例。
图中,寄存usb_arbitrate_io[1:0]用于在硬件电路平台上通过不同的usb芯片连接到FPGA芯片I/O口上时,对应的I/O口电平被拉高或者拉低,从而对该寄存器的码值进行判断;寄存器reg_arbitrate_code1:记录第一次上电,usb_arbitrate_io[1:0]值的信息码值;寄存器reg_arbitrate_code2:每间隔10ms,将usb_arbitrate_io[1:0]值缓存在寄存器中;寄存器reg_arbitrate_code3:当寄存器reg_arbitrate_code2和寄存器reg_arbitrate_code1的值不匹配时,将此时的usb_arbitrate_io[1:0]缓存在寄存器reg_arbitrate_code3中;寄存器usb_arbitrate_io_first:记录第一次上电,usb_arbitrate_io[1:0]值的信息码值;寄存器reg_arbitrate_error:缓存出现不同码值的错误次数;寄存器reg_arbitrate_check:缓存码值相同的正确的次数。
请参照图4,图4是本申请实施例提供的芯片的识别装置400的功能模块图。基于同样的构思,本申请实施例提供的芯片的识别装置400可以包括:对比模块410、判断模块420和识别模块430。
其中,对比模块410,可以用于将后续识别信息与首次识别信息进行对比,并确定后续识别信息中与首次识别信息一致的一致个数;其中,首次识别信息通过首次读取芯片的标识信息所获得,后续识别信息通过在首次读取芯片之后读取芯片的标识信息所获得。
判断模块420,可以用于判断一致个数是否超过第一预设个数。
识别模块430,可以用于若判定为一致个数超过第一预设个数,则根据首次识别信息所对应的芯片类型得出芯片的识别结果。
请继续参照图4,在一些可选的实施方式中,后续识别信息可以包括第一后续识别信息。
相应地,在将后续识别信息与首次识别信息进行对比,并确定后续识别信息中与首次识别信息一致的一致个数的过程中,对比模块410具体可以用于:获取首次识别信息;读取芯片的识别信息以获取第一后续识别信息;将第一后续识别信息与首次识别信息进行对比,并判断其二者是否一致;若判定第一后续识别信息与首次识别信息一致,则对应更新一致个数。
请继续参照图4,在一些可选的实施方式中,后续识别信息还可以包括第二后续识别信息,第二后续识别信息的读取次序与第一后续识别信息的读取次序相邻。
相应地,在将后续识别信息与首次识别信息进行对比,并确定后续识别信息中与首次识别信息一致的一致个数的过程中,对比模块410具体还可以用于:若判定第一后续识别信息与首次识别信息不一致,则读取芯片的识别信息以获取第二后续识别信息;将第二后续识别信息与首次识别信息进行对比,并判断其二者是否一致;若判定第二后续识别信息与首次识别信息一致,则对应更新一致个数。
请继续参照图4,在一些可选的实施方式中,在将后续识别信息与首次识别信息进行对比,并确定后续识别信息中与首次识别信息一致的一致个数的过程中,对比模块410具体还可以用于:若判定第二后续识别信息与首次识别信息不一致,则进一步判断第二后续识别信息与第一后续识别信息是否一致;若判定第二后续识别信息与第一后续识别信息一致,则以第一后续识别信息更新首次识别信息。
请继续参照图4,在一些可选的实施方式中,后续识别信息还可以包括第三后续识别信息,第三后续识别信息的读取次序与第二后续识别信息的读取次序相邻。
相应地,在将后续识别信息与首次识别信息进行对比,并确定后续识别信息中与首次识别信息一致的一致个数的过程中,对比模块410具体还可以用于:若判定第二后续识别信息与第一后续识别信息不一致,则读取芯片的识别信息以获取第三后续识别信息;判断第三后续识别信息与第二后续识别信息是否一致;若判定第二后续识别信息与第二后续识别信息一致,则以第二后续识别信息更新首次识别信息。
在一些可选的实施方式中,本申请实施例提供的识别装置400还可以包括停止模块440,该停止模块440可以用于在后续识别信息的个数达到第二预设个数的情况下,停止对芯片的识别。
在一些可选的实施方式中,本申请实施例提供的识别装置400应可以用于现场可编程逻辑门阵列中的寄存器;现场可编程逻辑门阵列具有可以用于连接芯片的接口。
其中,首次识别信息具体通过首次获取接口的电平值所确定,后续识别信息具体通过在首次获取接口的电平值之后获取接口的电平值所确定。
在一些可选的实施方式中,寄存器可以包括第一寄存器、第二寄存器以及第三寄存器。
相应地,在将后续识别信息与首次识别信息进行对比,并确定后续识别信息中与首次识别信息一致的一致个数的过程中,对比模块410具体可以用于:利用第一寄存器将后续识别信息与首次识别信息进行对比;利用第二寄存器确定后续识别信息中与首次识别信息一致的一致个数。
在判断一致个数是否超过第一预设个数的过程中,判断模块420具体可以用于:利用第二寄存器判断一致个数是否超过第一预设个数。
在根据首次识别信息所对应的芯片类型得出芯片的识别结果的过程中,识别模块430具体可以用于:利用第三寄存器根据首次识别信息所对应的芯片类型得出芯片的识别结果。
应理解的是,该装置与上述的芯片的识别方法实施例对应,能够执行上述方法实施例涉及的各个步骤,该装置具体的功能可以参见上文中的描述,为避免重复,此处适当省略详细描述。该装置包括至少一个能以软件或固件(firmware)的形式存储于存储器中或固化在装置的操作系统(operating system,OS)中的软件功能模块。
基于同样的发明构思,请参见图5,图5是本申请实施例提供的电子设备500的结构示意图。电子设备500可以包括存储器511、存储控制器512、处理器513、外设接口514、输入输出单元515、显示单元516。本领域普通技术人员可以理解,图5所示的结构仅为示意,其并不对电子设备500的结构造成限定。例如,电子设备500还可包括比图5中所示更多或者更少的组件,或者具有与图5所示不同的配置。
上述的存储器511、存储控制器512、处理器513、外设接口514、输入输出单元515及显示单元516各元件相互之间直接或间接地电性连接,以实现数据的传输或交互。例如,这些元件相互之间可通过一条或多条通讯总线或信号线实现电性连接。上述的处理器513用于执行存储器中存储的可执行模块。
其中,存储器511可以是,但不限于,随机存取存储器(Random Access Memory,简称RAM),只读存储器(Read Only Memory,简称ROM),可编程只读存储器(ProgrammableRead-Only Memory,简称PROM),可擦除只读存储器(Erasable Programmable Read-OnlyMemory,简称EPROM),电可擦除只读存储器(Electric Erasable Programmable Read-OnlyMemory,简称EEPROM)等。其中,存储器511用于存储程序,所述处理器513在接收到执行指令后,执行所述程序,本申请实施例任意一个实施例揭示的过程定义的电子设备500所执行的方法可以应用于处理器513中,或者由处理器513实现。
上述的处理器513可能是一种集成电路芯片,具有信号的处理能力。上述的处理器513可以是通用处理器,包括中央处理器(Central Processing Unit,简称CPU)、网络处理器(Network Processor,简称NP)等;还可以是数字信号处理器(digital signalprocessor,简称DSP)、专用集成电路(Application Specific Integrated Circuit,简称ASIC)、现场可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
上述的外设接口514将各种输入/输出装置耦合至处理器513以及存储器511。在一些实施例中,外设接口514,处理器513以及存储控制器512可以在单个芯片中实现。在其他一些实例中,他们可以分别由独立的芯片实现。
上述的输入输出单元515用于提供给用户输入数据。所述输入输出单元515可以是,但不限于,鼠标和键盘等。
上述的显示单元516在电子设备500与用户之间提供一个交互界面(例如用户操作界面)或用于显示图像数据给用户参考。在本实施例中,所述显示单元可以是液晶显示器或触控显示器。若为触控显示器,其可为支持单点和多点触控操作的电容式触控屏或电阻式触控屏等。支持单点和多点触控操作是指触控显示器能感应到来自该触控显示器上一个或多个位置处同时产生的触控操作,并将该感应到的触控操作交由处理器进行计算和处理。
本实施例中的电子设备500可以用于执行本申请实施例提供的各个方法中的各个步骤。
本申请实施例还提供了一种存储介质,该存储介质包括计算可读存储介质。该计算机可读存储介质上存储有计算机程序,该计算机程序被处理器运行时执行如上的方法。
其中,计算机可读存储介质可以由任何类型的易失性或非易失性存储设备或者它们的组合实现,如静态随机存取存储器(Static Random Access Memory,简称SRAM),电可擦除可编程只读存储器(Electrically Erasable Programmable Read-Only Memory,简称EEPROM),可擦除可编程只读存储器(Erasable Programmable Read Only Memory,简称EPROM),可编程只读存储器(Programmable Red-Only Memory,简称PROM),只读存储器(Read-Only Memory,简称ROM),磁存储器,快闪存储器,磁盘或光盘。
综上所述,本申请各个实施例所提供的芯片的识别方法、装置及存储介质,通过对外接的芯片进行多次读取,并根据对比结果确定芯片的类型,提高了对芯片类型进行识别的准确度。其中,将读取所获取的后续识别信息逐个与首次识别信息进行对比、或者相邻后续识别信息之间的对比,基于对比结果确定芯片的类型,进一步地提高了对芯片进行识别的准确度。尤其是将本申请各个实施例所提供的芯片的识别方法、装置及存储介质应用于FPGA,实现了对连接于FPGA的芯片的识别,进而很好地解决了尤其是在牙科影像板扫描仪采样的计算机X射线成像技术中,由于不同的USB芯片在FPGA进行并口FIFO通信中不同常见的接口时序图不一致,所导致的难调试、不兼容等问题。
本申请实施例所提供的几个实施例中,应该理解到,所揭露的装置和方法,也可以通过其他的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,附图中的流程图和框图显示了根据本申请实施例的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分,模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意,在有些作为替换的实现方式中,方框中所标注的功能也可以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
另外,在本申请实施例各个实施例中的各功能模块可以集成在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或两个以上模块集成形成一个独立的部分。
以上的描述,仅为本申请实施例的可选实施方式,但本申请实施例的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请实施例揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请实施例的保护范围之内。
Claims (10)
1.一种芯片的识别方法,其特征在于,包括:
将后续识别信息与首次识别信息进行对比,并确定后续识别信息中与所述首次识别信息一致的一致个数;其中,所述首次识别信息通过首次读取所述芯片的标识信息所获得,所述后续识别信息通过在首次读取所述芯片之后读取所述芯片的标识信息所获得;
判断所述一致个数是否超过第一预设个数;
若判定所述一致个数超过所述第一预设个数,则根据所述首次识别信息所对应的所述芯片类型得出所述芯片的识别结果。
2.根据权利要求1所述的方法,其特征在于,其中,所述后续识别信息包括第一后续识别信息;
所述将后续识别信息与首次识别信息进行对比,并确定后续识别信息中与所述首次识别信息一致的一致个数,包括:
获取所述首次识别信息;
读取所述芯片的识别信息以获取所述第一后续识别信息;
将所述第一后续识别信息与所述首次识别信息进行对比,并判断其二者是否一致;
若判定所述第一后续识别信息与所述首次识别信息一致,则对应更新所述一致个数。
3.根据权利要求2所述的方法,其特征在于,其中,所述后续识别信息还包括第二后续识别信息,所述第二后续识别信息的读取次序与所述第一后续识别信息的读取次序相邻;
所述将后续识别信息与首次识别信息进行对比,并确定后续识别信息中与所述首次识别信息一致的一致个数,还包括:
若判定所述第一后续识别信息与所述首次识别信息不一致,则读取所述芯片的识别信息以获取所述第二后续识别信息;
将所述第二后续识别信息与所述首次识别信息进行对比,并判断其二者是否一致;
若判定所述第二后续识别信息与所述首次识别信息一致,则对应更新所述一致个数。
4.根据权利要求3所述的方法,其特征在于,所述将后续识别信息与首次识别信息进行对比,并确定后续识别信息中与所述首次识别信息一致的一致个数,还包括:
若判定所述第二后续识别信息与所述首次识别信息不一致,则进一步判断所述第二后续识别信息与所述第一后续识别信息是否一致;
若判定所述第二后续识别信息与所述第一后续识别信息一致,则以所述第一后续识别信息更新所述首次识别信息。
5.根据权利要求4所述的方法,其特征在于,其中,所述后续识别信息还包括第三后续识别信息,所述第三后续识别信息的读取次序与所述第二后续识别信息的读取次序相邻;
所述将后续识别信息与首次识别信息进行对比,并确定后续识别信息中与所述首次识别信息一致的一致个数,还包括:
若判定所述第二后续识别信息与所述第一后续识别信息不一致,则读取所述芯片的识别信息以获取所述第三后续识别信息;
判断所述第三后续识别信息与所述第二后续识别信息是否一致;
若判定所述第二后续识别信息与所述第二后续识别信息一致,则以所述第二后续识别信息更新所述首次识别信息。
6.根据权利要求1至5中任一项所述的方法,其特征在于,所述方法还包括:
在所述后续识别信息的个数达到第二预设个数的情况下,停止对所述芯片的识别。
7.根据权利要求1至5中任一项所述的方法,其特征在于,所述方法应用于现场可编程逻辑门阵列中的寄存器;所述现场可编程逻辑门阵列具有用于连接所述芯片的接口;
其中,所述首次识别信息具体通过首次获取所述接口的电平值所确定,所述后续识别信息具体通过在首次获取所述接口的电平值之后获取所述接口的电平值所确定。
8.根据权利要求7所述的方法,其特征在于,其中,所述寄存器包括第一寄存器、第二寄存器以及第三寄存器;
所述将后续识别信息与首次识别信息进行对比,并确定后续识别信息中与所述首次识别信息一致的一致个数,包括:由所述第一寄存器将所述后续识别信息与所述首次识别信息进行对比;由第二寄存器确定所述后续识别信息中与所述首次识别信息一致的一致个数;
所述判断所述一致个数是否超过第一预设个数,包括:由所述第二寄存器判断所述一致个数是否超过第一预设个数;
所述根据所述首次识别信息所对应的所述芯片类型得出所述芯片的识别结果,包括:由所述第三寄存器根据所述首次识别信息所对应的所述芯片类型得出所述芯片的识别结果。
9.一种芯片的识别装置,其特征在于,包括:对比模块、判断模块和识别模块;
其中,所述对比模块,用于将后续识别信息与首次识别信息进行对比,并确定后续识别信息中与所述首次识别信息一致的一致个数;其中,所述首次识别信息通过首次读取所述芯片的标识信息所获得,所述后续识别信息通过在首次读取所述芯片之后读取所述芯片的标识信息所获得;
所述判断模块,用于判断所述一致个数是否超过第一预设个数;
所述识别模块,用于若判定为所述一致个数超过所述第一预设个数,则根据所述首次识别信息所对应的所述芯片类型得出所述芯片的识别结果。
10.一种存储介质,其特征在于,所述存储介质包括计算机可读存储介质;所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器运行过程中执行如权利要求1至8中任一所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310934979.9A CN116956069A (zh) | 2023-07-27 | 2023-07-27 | 芯片的识别方法、装置及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310934979.9A CN116956069A (zh) | 2023-07-27 | 2023-07-27 | 芯片的识别方法、装置及存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116956069A true CN116956069A (zh) | 2023-10-27 |
Family
ID=88454333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310934979.9A Pending CN116956069A (zh) | 2023-07-27 | 2023-07-27 | 芯片的识别方法、装置及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116956069A (zh) |
-
2023
- 2023-07-27 CN CN202310934979.9A patent/CN116956069A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2021169260A1 (zh) | 一种系统板卡电源检测方法、装置、设备及存储介质 | |
US7293204B2 (en) | Computer peripheral connecting interface system configuration debugging method and system | |
US20080016415A1 (en) | Evaluation system and method | |
CN106326171A (zh) | 硬盘背板的硬盘类型识别方法和装置 | |
CN109918221B (zh) | 一种硬盘报错解析方法、系统、终端及存储介质 | |
CN109117299B (zh) | 服务器的侦错装置及其侦错方法 | |
CN116956069A (zh) | 芯片的识别方法、装置及存储介质 | |
CN115470125B (zh) | 基于日志文件的调试方法、设备以及存储介质 | |
US7415560B2 (en) | Method of automatically monitoring computer system debugging routine | |
US7617417B2 (en) | Method for reading input/output port data | |
CN116048980A (zh) | 一种fpga原型验证方法及装置 | |
CN113160875B (zh) | 芯片测试系统和测试方法 | |
CN111596199B (zh) | 一种测试芯片、集成电路测试方法及系统和检测设备 | |
CN101751311A (zh) | 请求处理设备、请求处理系统和存取测试方法 | |
US7526691B1 (en) | System and method for using TAP controllers | |
CN216561763U (zh) | 一种mcu兼容性检测装置 | |
JPH11232211A (ja) | Dma制御装置及びdma制御方法 | |
US4305136A (en) | Method of symptom compression | |
CN117236277B (zh) | 用于检查寄存器的方法及装置、电子设备 | |
CN100426234C (zh) | 测量基本输入输出系统的自我开机测试时间的方法 | |
CN111352785B (zh) | 一种存储服务器无版本号固件的检测方法及系统 | |
US20050125583A1 (en) | Detecting method for PCI system | |
CN114267402B (zh) | 闪存的坏存储单元测试方法、装置、设备及存储介质 | |
CN102495770B (zh) | 一种用于计算机内存故障分析的方法及系统 | |
CN117711475A (zh) | 存储单元的故障检测电路及方法、功能芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB03 | Change of inventor or designer information | ||
CB03 | Change of inventor or designer information |
Inventor after: Deng Jianxiang Inventor after: Zhang Yang Inventor after: Wei Fengwen Inventor before: Deng Jianxiang Inventor before: Zhang Yang Inventor before: Wei Fengwen |