CN108829592B - 快速访问寄存器和表项的验证方法、装置和验证设备 - Google Patents

快速访问寄存器和表项的验证方法、装置和验证设备 Download PDF

Info

Publication number
CN108829592B
CN108829592B CN201810562043.7A CN201810562043A CN108829592B CN 108829592 B CN108829592 B CN 108829592B CN 201810562043 A CN201810562043 A CN 201810562043A CN 108829592 B CN108829592 B CN 108829592B
Authority
CN
China
Prior art keywords
module
test system
test
integrated circuit
verification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810562043.7A
Other languages
English (en)
Other versions
CN108829592A (zh
Inventor
田晓旭
刘冬培
沈剑良
徐庆阳
刘勤让
朱珂
吕平
宋克
张丽
丁青子
黑建平
杨晓龙
杨堃
汪欣
丁旭
汤先拓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Information Technology Innovation Center Of Tianjin Binhai New Area
Tianjin Xinhaichuang Technology Co ltd
Original Assignee
Information Technology Innovation Center Of Tianjin Binhai New Area
Tianjin Xinhaichuang Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Information Technology Innovation Center Of Tianjin Binhai New Area, Tianjin Xinhaichuang Technology Co ltd filed Critical Information Technology Innovation Center Of Tianjin Binhai New Area
Priority to CN201810562043.7A priority Critical patent/CN108829592B/zh
Publication of CN108829592A publication Critical patent/CN108829592A/zh
Application granted granted Critical
Publication of CN108829592B publication Critical patent/CN108829592B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing
    • G06F11/3672—Test management
    • G06F11/3684—Test management for test design, e.g. generating new test cases
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing
    • G06F11/3672—Test management
    • G06F11/3688—Test management for test execution, e.g. scheduling of test suites
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2117/00—Details relating to the type or aim of the circuit design
    • G06F2117/08—HW-SW co-design, e.g. HW-SW partitioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供了一种快速访问寄存器和表项的验证方法、装置和验证设备，涉及集成电路验证技术领域，预先将待验证的集成电路划分成第一模块和第二模块，第一模块为设计中功能稳定的部分，第二模块为设计中功能不稳定的部分；该方法包括：为第一模块和第二模块分别构建第一测试系统和第二测试系统；第一测试系统通过集成电路的外部接口与第一模块连接，第二测试系统通过集成电路的内部接口与第二模块连接；对第一测试系统和第二测试系统分别构造测试用例；在第一测试系统和第二测试系统上分别运行对应的测试用例，并得到仿真结果。本发明实施例可以加快访问寄存器和表项的速度，提高仿真速度节省时间。

Description

快速访问寄存器和表项的验证方法、装置和验证设备
技术领域
本发明涉及集成电路验证领域，尤其是涉及一种快速访问寄存器和表项的验证方法、装置和验证设备。
背景技术
随着科技需求和工艺技术的不断发展，对数字电路的设计规模、复杂度以及集成度的要求也不断增加。数字电路的设计过程中，验证是其中的重要环节，它能检查所设计的电路是否符合要求。功能验证是针对代码的验证，目标是分析所设计硬件电路的逻辑关系的正确性，判断该数字电路是否完成了预期的功能。通过功能验证可以对设计需求中包含的模块的逻辑、寄存器的功能和配置是否正确进行验证。
集成电路系统的逻辑复杂度与规模日益增加，使得集成电路中集成的寄存器和表项的数量和种类也不断增加，该表项包括路由表、只读存储器(ROM)、随机存取存储器(RAM)等。在大规模集成电路系统中通常都集成有上万规模的寄存器和表项，这些寄存器和表项种类繁且杂，在验证的时候需要对这些寄存器的通用属性(像复位和读写属性)和功能属性(像控制、计数、状态属性)进行分别验证，对表项进行不同的配置。由于寄存器数量多种类多，表项数量多且复杂，传统的寄存器或表项的验证方法是通过外部接口(如I2C、jtag、PCIe等接口)对寄存器或表项进行访问，这些外部接口处理速度慢，导致寄存器或表项验证迭代回归速度慢的问题，验证效率较低，使功能验证的难度越大验证周期越长，极大地增加了研发的周期和人力代价。
发明内容
有鉴于此，本发明的目的在于提供一种快速访问寄存器和表项的验证方法、装置和验证设备，可以提高访问速度，节省时间和人力成本。
第一方面，本发明实施例提供了一种快速访问寄存器和表项的验证方法，预先将待验证的集成电路划分成第一模块和第二模块，第一模块为设计中功能稳定的部分，第二模块为设计中功能不稳定的部分；该方法包括：为第一模块和第二模块分别构建第一测试系统和第二测试系统；第一测试系统通过集成电路的外部接口与第一模块连接，第二测试系统通过集成电路的内部接口与第二模块连接；对第一测试系统和第二测试系统分别构造测试用例；在第一测试系统和第二测试系统上分别运行对应的测试用例，并得到仿真结果。
结合第一方面，本发明实施例提供了第一方面的第一种可能的实施方式，其中，为第一模块和第二模块分别构建第一测试系统和第二测试系统的步骤，包括：创建第一测试系统包括的第一驱动模块、第一采样模块及第一对比模块；第一采样模块与集成电路的外部接口连接；创建第二测试系统包括的第二驱动模块、第二采样模块及第二对比模块；第二采样模块与集成电路的内部接口连接。
结合第一方面的第一种可能的实施方式，本发明实施例提供了第一方面的第二种可能的实施方式，其中，在创建第二测试系统包括的第二驱动模块、第二采样模块及第二对比模块的步骤之后，还包括：对集成电路的RTL代码顶层DUT进行修改，将与外部接口协议相关的信号接口由内部接口协议相关的信号接口替代，并对实例化部分进行相应替代。
结合第一方面，本发明实施例提供了第一方面的第三种可能的实施方式，其中，对第一测试系统和第二测试系统分别构造测试用例的步骤，包括：对第一测试系统，针对外部接口协议构造测试用例；对第二测试系统，通过直接访问内部接口的协议地址和读写的数据信号的方式构造测试用例。
结合第一方面，本发明实施例提供了第一方面的第四种可能的实施方式，其中，在第一测试系统和第二测试系统上分别运行对应的测试用例，并得到仿真结果的步骤包括：在第一测试系统上运行对应的测试用例；在第二测试系统上运行对应的测试用例，并且第二测试系统通过第二模块和第二测试系统之间连接的数据连线访问寄存器和表项。
结合第一方面，本发明实施例提供了第一方面的第五种可能的实施方式，还包括：当第二模块的功能发生增加或修改时，在第二测试系统上进行回归测试。
第二方面，本发明实施例提供了一种快速访问寄存器和表项的验证装置，预先将待验证的集成电路划分成第一模块和第二模块，第一模块为设计中功能稳定的部分，第二模块为设计中功能不稳定的部分；该装置包括：系统搭建模块，用于为第一模块和第二模块分别构建第一测试系统和第二测试系统；第一测试系统通过集成电路的外部接口与第一模块连接，第二测试系统通过集成电路的内部接口与第二模块连接；测试用例构造模块，用于对第一测试系统和第二测试系统分别构造测试用例；运行仿真模块，用于在第一测试系统和第二测试系统上分别运行对应的测试用例，并得到仿真结果。
结合第二方面，本发明实施例提供了第二方面的第一种可能的实施方式，其中，测试用例构造模块还用于：对第一测试系统，针对外部接口协议构造测试用例；对第二测试系统，对内部协议接口信号进行直接赋值操作的方式构造测试用例。
结合第二方面，本发明实施例提供了第二方面的第二种可能的实施方式，其中，运行仿真模块还用于：在第一测试系统上运行对应的测试用例；在第二测试系统上运行对应的测试用例，并且第二测试系统通过第二模块和第二测试系统之间连接的数据连线访问寄存器和表项。
第三方面，本发明实施例提供了一种验证设备，包括处理器和机器可读存储介质，机器可读存储介质存储有能够被处理器执行的机器可执行指令，处理器执行机器可执行指令以实现上述第一方面及其各可能的实施方式之一提供的方法。
本发明实施例带来了以下有益效果：
本发明实施例提供的快速访问寄存器和表项的验证方法、装置和验证设备，预先将待验证的集成电路划分成第一模块和第二模块，第一测试系统通过集成电路的外部接口与第一模块连接，第二测试系统通过集成电路的内部接口与第二模块连接，对第一测试系统和第二测试系统分别构造测试用例并在第一测试系统和第二测试系统上分别运行对应的测试用例；采用分段的验证方案，功能固定的部分不需要反复回归，功能不稳定的部分通过内部接口访问，跨过外部接口直接通过内部接口对寄存器进行访问，节省了从外部接口到内部接口的处理过程，加快访问寄存器和表项的速度，大大提高了仿真速度，从而节省了时间。
本公开的其他特征和优点将在随后的说明书中阐述，或者，部分特征和优点可以从说明书推知或毫无疑义地确定，或者通过实施本公开的上述技术即可得知。
为使本公开的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种快速访问寄存器和表项的验证方法的流程示意图；
图2为本发明实施例提供的一种快速访问寄存器和表项的验证方法的原理示意图；
图3为本发明实施例提供的一种快速访问寄存器和表项的验证装置的结构示意图；
图4为本发明实施例提供的一种验证设备的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
目前在大规模集成电路系统中验证时，由于寄存器数量多种类多，表项数量多且复杂，传统的验证方法是通过外部接口对寄存器或表项进行访问，处理速度慢，验证效率较低，使功能验证的难度越大验证周期越长，极大地增加了研发的周期和人力代价。基于此，本发明实施例提供的一种快速访问寄存器和表项的验证方法、装置和验证设备，可以提高访问速度，节省时间和人力成本。
为便于对本实施例进行理解，首先对本发明实施例所公开的一种快速访问寄存器和表项的验证方法进行详细介绍。
实施例1
本发明实施例提供了一种快速访问寄存器和表项的验证方法，预先将待验证的集成电路划分成第一模块和第二模块，第一模块为设计中功能稳定的部分，第二模块为设计中功能不稳定的部分。表项可以通过存储区来存储一些数据，可以通过访问表项的地址来访问里面的数据，包括寄存器、路由表、RAM、ROM、memory等。
参见图1所示的快速访问寄存器和表项的验证方法的流程示意图，该方法包括如下步骤：
步骤S102，为第一模块和第二模块分别构建第一测试系统和第二测试系统。
在对集成电路进行验证之前，需要先搭建测试环境。采用分段的验证方案，将芯片设计过程中功能稳定的部分与功能不稳定的部分进行分别验证，功能稳定的部分不需要反复回归，功能不稳定的部分则根据需要进行回归测试。
可以预先将待验证的集成电路划分成第一模块和第二模块，其中，第一模块为设计中功能稳定的部分，第二模块为设计中功能不稳定的部分。针对第一模块和第二模块分别构建第一测试系统和第二测试系统，第一测试系统通过集成电路的外部接口与第一模块连接，第二测试系统通过集成电路的内部接口与第二模块连接。
例如第一模块包括外部接口部分，第一测试系统对其进行外部接口的验证，主要对外部接口的时序及外部接口与内部接口的转化正确性进行验证；第二模块包括集成电路中除上述第一模块以外的其他部分，第二测试系统对其进行验证，通过内部接口(如AXI、AHB接口)直接访问全系统的各个模块，对各模块中的寄存器和表项进行访问。
由于第二测试系统可以跨过外部接口直接通过内部接口对寄存器进行访问，节省了从外部接口到内部接口的处理过程，并且内部接口的通信速率是外部接口通信速率的数十倍甚至更多，因此可以提高仿真速度，节约每次回归的时间成本。
由于第一模块功能固定，在设计初期即可以完成第一模块的设计，当通过第一测试系统完成对第一模块的验证后，当集成电路的其他功能有增加或修改时，不影响第一模块的功能，因此不需要进行回归，在流片前进行最后回归确认即可。当集成电路的其他功能有增加或修改时，第二模块包含的表项和寄存器功能可能会受影响，需要进行回归测试，由于通过内部接口对表项和寄存器进行访问，节省了仿真时间，回归所用时间也会减少，减少了回归成本。
步骤S104，对第一测试系统和第二测试系统分别构造测试用例。
基于分段验证，对第一测试系统和第二测试系统分别构造测试用例，可以包括：对第一测试系统，针对外部接口协议构造测试用例；对第二测试系统，通过直接访问内部接口的协议地址和读写的数据信号的方式构造测试用例。
步骤S106，在第一测试系统和第二测试系统上分别运行对应的测试用例，并得到仿真结果。
分别在第一测试系统和第二测试系统运行各自的测试用例。其中，第二测试系统通过第二模块和第二测试系统之间连接的数据连线访问寄存器和表项。该数据连线物理连接集成电路内的内部接口，通过该数据连线，第二测试系统就不再需要经过外部接口对集成电路的寄存器或表项进行访问，而是直接通过该数据连线经过内部接口对寄存器或表项进行访问，一是节省了从外部接口到内部接口的处理过程，二是内部接口通信速率是外部接口通信速率的数十倍甚至更多，提高了仿真速度。
本发明实施例提供的快速访问寄存器和表项的验证方法，预先将待验证的集成电路划分成第一模块和第二模块，第一测试系统通过集成电路的外部接口与第一模块连接，第二测试系统通过集成电路的内部接口与第二模块连接，对第一测试系统和第二测试系统分别构造测试用例并在第一测试系统和第二测试系统上分别运行对应的测试用例；采用分段的验证方案，功能固定的部分不需要反复回归，功能不稳定的部分通过内部接口访问，跨过外部接口直接通过内部接口对寄存器进行访问，节省了从外部接口到内部接口的处理过程，加快访问寄存器和表项的速度，大大提高了仿真速度，从而节省了时间。
在上述步骤S102中，在构建第一测试系统和第二测试系统时，创建第一测试系统包括的第一驱动模块、第一采样模块及第一对比模块；第一采样模块与集成电路的外部接口连接；创建第二测试系统包括的第二驱动模块、第二采样模块及第二对比模块；第二采样模块与集成电路的内部接口连接。通过上述各个功能模块，可以实现测试结果的自动化对比，节省了问题定位的时间。
为了第二测试系统可以直接通过内部接口对寄存器或表项进行访问，在上述创建第二测试系统包括的第二驱动模块、第二采样模块及第二对比模块的步骤之后，上述方法还包括：对集成电路的RTL代码顶层DUT进行修改，将与外部接口协议相关的信号接口由内部接口协议相关的信号接口替代，并对实例化部分进行相应替代。
其中，可以基于搭建的验证平台对RTL代码顶层DUT进行修改，将与外部接口协议相关的信号接口由内部接口协议信号替代，并在top_dut中对实例化部分进行相应替代。创建内部接口协议相关的transaction，对内部接口协议信号进行定义和约束。根据添加的transaction创建第二测试系统的驱动模块、采样模块及对比模块等对应部件，实现测试结果的自动化对比。
对于第二测试系统，通过transaction对内部协议(如AXI、AHB等)相关接口信号进行直接赋值操作，再通过sequencer对transaction进行驱动以实现直接对寄存器的地址、数据及读写属性进行访问和控制。
实施例2
发明实施例提供了一种快速访问寄存器和表项的验证方法，参见图2所示的快速访问寄存器和表项的验证方法的原理示意图，预先将待验证的集成电路划分成模块1和模块2，模块1为设计中功能稳定的部分，模块2为设计中功能不稳定的部分。
其中，模块1包括外部接口，模块2包括集成电路中的各个功能模块，如图2中所示的a1-an模块，外部接口与上述各功能模块连接。为模块1和模块2分别构建用于测试的系统1和系统2，分别包括采样模块、对比模块和接口驱动模块。
如图2中所示，接口驱动模块和采样模块分别与模块1或模块2连接，采样模块与对比模块连接。可以实现对仿真结果的自动对比，节省了问题定位的时间。
实施例三
本发明实施例提供了一种快速访问寄存器和表项的验证装置，参见图3所示的快速访问寄存器和表项的验证装置的结构示意图，预先将待验证的集成电路划分成第一模块和第二模块，第一模块为设计中功能稳定的部分，第二模块为设计中功能不稳定的部分；包括系统搭建模块10、测试用例构造模块20和运行仿真模块30，其中，各模块的功能如下：
系统搭建模块10，用于为第一模块和第二模块分别构建第一测试系统和第二测试系统；第一测试系统通过集成电路的外部接口与第一模块连接，第二测试系统通过集成电路的内部接口与第二模块连接；
测试用例构造模块20，用于对第一测试系统和第二测试系统分别构造测试用例；
运行仿真模块30，用于在第一测试系统和第二测试系统上分别运行对应的测试用例，并得到仿真结果。
其中，上述测试用例构造模块20还用于：对第一测试系统，针对外部接口协议构造测试用例；对第二测试系统，通过直接访问内部接口的协议地址和读写的数据信号的方式构造测试用例。
上述运行仿真模块30还用于：在第一测试系统上运行对应的测试用例；在第二测试系统上运行对应的测试用例，并且第二测试系统通过第二模块和第二测试系统之间连接的数据连线访问寄存器和表项。
本发明实施例提供的快速访问寄存器和表项的验证装置，与上述实施例提供的快速访问寄存器和表项的验证方法具有相同的技术特征，所以也能解决相同的技术问题，达到相同的技术效果。
本发明实施例还提供了一种验证设备，包括处理器和机器可读存储介质，机器可读存储介质存储有能够被处理器执行的机器可执行指令，处理器执行机器可执行指令以实现上述第一方面及其各可能的实施方式之一提供的方法。
参见图4所示的一种验证设备的结构示意图，包括处理器400和机器可读存储介质401，机器可读存储介质401存储有能够被处理器400执行的机器可执行指令，处理器400执行机器可执行指令以实现上述实施例提供的方法。
图4所示的验证设备还包括总线402和通信接口403，处理器400、通信接口403和机器可读存储介质401通过总线402连接。其中，通信接口403可以与上述待验证的集成电路连接。
其中，机器可读存储介质401可能包含高速随机存取存储器(RAM，Random AccessMemory)，也可能还包括非不稳定的存储器(non-volatile memory)，例如至少一个磁盘存储器。通过至少一个通信接口403(可以是有线或者无线)实现该系统网元与至少一个其他网元之间的通信连接，可以使用互联网，广域网，本地网，城域网等。总线402可以是ISA总线、PCI总线或EISA总线等。总线可以分为地址总线、数据总线、控制总线等。为便于表示，图4中仅用一个双向箭头表示，但并不表示仅有一种类型的总线。
处理器400可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器400中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器400可以是通用处理器，包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(DigitalSignal Processing，简称DSP)、专用集成电路(Application Specific IntegratedCircuit，简称ASIC)、现成可编程门阵列(Field-Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施方式中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本公开实施方式所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于机器可读存储介质401，处理器400读取机器可读存储介质401中的信息，结合其硬件完成前述实施方式的方法的步骤。
本发明实施方式还提供了一种机器可读存储介质，该机器可读存储介质存储有机器可执行指令，机器可执行指令在被处理器调用和执行时，机器可执行指令促使处理器实现上述实施方式的方法。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统和装置的具体工作过程，可以参考前述方法实施方式中的对应过程，在此不再赘述。
上述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本公开的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本公开各个实施方式上述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上实施方式，仅为本公开的具体实施方式，用以说明本公开的技术方案，而非对其限制，本公开的保护范围并不局限于此，尽管参照前述实施方式对本公开进行了详细的说明，本领域技术人员应当理解：任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，其依然可以对前述实施方式所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本公开实施方式技术方案的精神和范围，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (8)

1.一种快速访问寄存器和表项的验证方法，其特征在于，预先将待验证的集成电路划分成第一模块和第二模块，所述第一模块为设计中功能稳定的部分，所述第二模块为设计中功能不稳定的部分；
所述方法包括：
为第一模块和第二模块分别构建第一测试系统和第二测试系统；所述第一测试系统通过所述集成电路的外部接口与所述第一模块连接，所述第二测试系统通过所述集成电路的内部接口与所述第二模块连接；
对所述第一测试系统，针对外部接口协议构造测试用例；
对所述第二测试系统，通过直接访问内部接口的协议地址和读写的数据信号的方式构造测试用例；
在所述第一测试系统和所述第二测试系统上分别运行对应的所述测试用例，并得到仿真结果。
2.根据权利要求1所述的方法，其特征在于，所述为第一模块和第二模块分别构建第一测试系统和第二测试系统的步骤，包括：
创建第一测试系统包括的第一驱动模块、第一采样模块及第一对比模块；所述第一采样模块与所述集成电路的外部接口连接；
创建第二测试系统包括的第二驱动模块、第二采样模块及第二对比模块；所述第二采样模块与所述集成电路的内部接口连接。
3.根据权利要求2所述的方法，其特征在于，在所述创建第二测试系统包括的第二驱动模块、第二采样模块及第二对比模块的步骤之后，还包括：
对所述集成电路的RTL代码顶层DUT进行修改，将与外部接口协议相关的信号接口由内部接口协议相关的信号接口替代，并对实例化部分进行相应替代。
4.根据权利要求1所述的方法，其特征在于，所述在所述第一测试系统和所述第二测试系统上分别运行对应的所述测试用例，并得到仿真结果的步骤包括：
在所述第一测试系统上运行对应的所述测试用例；
在所述第二测试系统上运行对应的所述测试用例，并且所述第二测试系统通过所述第二模块和所述第二测试系统之间连接的数据连线访问所述寄存器和所述表项。
5.根据权利要求1所述的方法，其特征在于，还包括：
当所述第二模块的功能发生增加或修改时，在所述第二测试系统上进行回归测试。
6.一种快速访问寄存器和表项的验证装置，其特征在于，预先将待验证的集成电路划分成第一模块和第二模块，所述第一模块为设计中功能稳定的部分，所述第二模块为设计中功能不稳定的部分；
所述装置包括：
系统搭建模块，用于为第一模块和第二模块分别构建第一测试系统和第二测试系统；所述第一测试系统通过所述集成电路的外部接口与所述第一模块连接，所述第二测试系统通过所述集成电路的内部接口与所述第二模块连接；
测试用例构造模块，用于对所述第一测试系统，针对外部接口协议构造测试用例；对所述第二测试系统，通过直接访问内部接口的协议地址和读写的数据信号的方式构造测试用例；
运行仿真模块，用于在所述第一测试系统和所述第二测试系统上分别运行对应的所述测试用例，并得到仿真结果。
7.根据权利要求6所述的装置，其特征在于，所述运行仿真模块还用于：
在所述第一测试系统上运行对应的所述测试用例；
在所述第二测试系统上运行对应的所述测试用例，并且所述第二测试系统通过所述第二模块和所述第二测试系统之间连接的数据连线访问所述寄存器和所述表项。
8.一种验证设备，其特征在于，包括处理器和机器可读存储介质，所述机器可读存储介质存储有能够被所述处理器执行的机器可执行指令，所述处理器执行所述机器可执行指令以实现上述权利要求1至5任一项所述的方法。
CN201810562043.7A 2018-06-01 2018-06-01 快速访问寄存器和表项的验证方法、装置和验证设备 Active CN108829592B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810562043.7A CN108829592B (zh) 2018-06-01 2018-06-01 快速访问寄存器和表项的验证方法、装置和验证设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810562043.7A CN108829592B (zh) 2018-06-01 2018-06-01 快速访问寄存器和表项的验证方法、装置和验证设备

Publications (2)

Publication Number Publication Date
CN108829592A CN108829592A (zh) 2018-11-16
CN108829592B true CN108829592B (zh) 2021-11-05

Family

ID=64143424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810562043.7A Active CN108829592B (zh) 2018-06-01 2018-06-01 快速访问寄存器和表项的验证方法、装置和验证设备

Country Status (1)

Country Link
CN (1) CN108829592B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101995546A (zh) * 2010-11-16 2011-03-30 复旦大学 基于边界扫描的可编程逻辑器件自动测试系统与方法
CN102156784A (zh) * 2011-04-18 2011-08-17 烽火通信科技股份有限公司 验证环境图形化的芯片验证方法与装置
CN102622471A (zh) * 2012-02-22 2012-08-01 山东华芯半导体有限公司 集成电路前端验证方法
CN102829774A (zh) * 2012-08-27 2012-12-19 苏州左海电气有限公司 一种配电巡检地图导航及设备信息管理手持终端
CN103761185A (zh) * 2014-01-14 2014-04-30 烽火通信科技股份有限公司 一种自动化测试系统及方法
US9679098B2 (en) * 2015-01-29 2017-06-13 Mentor Graphics Corporation Protocol probes
CN107341083A (zh) * 2017-06-29 2017-11-10 北京东土军悦科技有限公司 一种接口控制器的验证方法和验证系统
CN107423505A (zh) * 2017-07-21 2017-12-01 山东华芯半导体有限公司 一种模块级和SoC级可重用的验证系统及验证方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101995546A (zh) * 2010-11-16 2011-03-30 复旦大学 基于边界扫描的可编程逻辑器件自动测试系统与方法
CN102156784A (zh) * 2011-04-18 2011-08-17 烽火通信科技股份有限公司 验证环境图形化的芯片验证方法与装置
CN102622471A (zh) * 2012-02-22 2012-08-01 山东华芯半导体有限公司 集成电路前端验证方法
CN102829774A (zh) * 2012-08-27 2012-12-19 苏州左海电气有限公司 一种配电巡检地图导航及设备信息管理手持终端
CN103761185A (zh) * 2014-01-14 2014-04-30 烽火通信科技股份有限公司 一种自动化测试系统及方法
US9679098B2 (en) * 2015-01-29 2017-06-13 Mentor Graphics Corporation Protocol probes
CN107341083A (zh) * 2017-06-29 2017-11-10 北京东土军悦科技有限公司 一种接口控制器的验证方法和验证系统
CN107423505A (zh) * 2017-07-21 2017-12-01 山东华芯半导体有限公司 一种模块级和SoC级可重用的验证系统及验证方法

Also Published As

Publication number Publication date
CN108829592A (zh) 2018-11-16

Similar Documents

Publication Publication Date Title
JP7270764B2 (ja) 人工知能チップ検証
CN111045933A (zh) 一种回归策略更新方法、装置、存储介质及终端设备
CN105320553A (zh) 一种基于国产处理器平台更新网卡固件的方法及系统
CN113835945A (zh) 芯片的测试方法、装置、设备及系统
CN115146568A (zh) 一种基于uvm的芯片验证系统及验证方法
CN111459509A (zh) 容器镜像的构建方法、装置和服务器
CN112181430A (zh) 代码变更统计方法、装置、电子设备及存储介质
CN115729817A (zh) 测试用例库的生成及优化方法、装置、电子设备和存储介质
US10970206B2 (en) Flash data compression decompression method and apparatus
CN101784905B (zh) 用于对片上系统的制造进行控制的设计信息的验证
CN108829592B (zh) 快速访问寄存器和表项的验证方法、装置和验证设备
CN117076330A (zh) 一种访存验证方法、系统、电子设备及可读存储介质
CN109902001B (zh) 对未初始化变量的检测方法及终端设备
CN115758967A (zh) 一种验证网表寄存器功能的方法、系统、设备和存储介质
CN111338864A (zh) 内存问题检测方法、装置、计算机设备及存储介质
CN111352825B (zh) 数据接口的测试方法、装置及服务器
CN104678292A (zh) 一种复杂可编程逻辑器件cpld测试方法和装置
CN111596199B (zh) 一种测试芯片、集成电路测试方法及系统和检测设备
CN115858256A (zh) 一种物联网设备的测试方法、装置及电子设备
CN110991129A (zh) 一种基于fpga的密码协处理器全自动仿真验证方法
CN112949214B (zh) 机器学习建模方法、可视化建模平台及电子设备
CN115510782B (zh) 定位验证错误的方法、电子设备和存储介质
US11397662B2 (en) Method for debugging computer program, device employing method, and storage medium
CN116909823A (zh) Gpu压力测试方法、装置、电子设备及存储介质
CN115185820A (zh) 一种系统安装器的测试方法、测试装置及计算设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant