CN1339128A - 芯片内调试系统 - Google Patents
芯片内调试系统 Download PDFInfo
- Publication number
- CN1339128A CN1339128A CN99816502.6A CN99816502A CN1339128A CN 1339128 A CN1339128 A CN 1339128A CN 99816502 A CN99816502 A CN 99816502A CN 1339128 A CN1339128 A CN 1339128A
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- data
- emulator
- dut
- data tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本文介绍了一种改进的芯片内调试系统。该芯片内调试系统包含了数据带选择器,它根据需要,有选择性地将集成电路中处理器产生的数据带传送给仿真器。仿真器依据从主机那里接收来的指令,指导数据带选择器。
Description
发明领域
本发明涉及集成电路以及与此类似产品的测试。更明确的说,本发明涉及一种用来对集成电路进行功能测试的芯片内调试系统。
发明背景
集成电路,包括处理器,比如CPU以及其它同类设备,为了保证其正常功能需要充分的测试,称为调试。随着集成电路变得更快更复杂,全面功能测试的需求变得更加重要。
已有大量的技术,用来为包括处理器在内的集成电路提供调试支持。其中一种这样的方法利用专用芯片内逻辑,比如,一系列的断点。所谓断点,是指处理器的控制流中,允许修改处理器运行的点。举例来说,断点可以引发大量的可能事件,像停止运行,比如,为了进入调试监测模式或监测模式,等等。设备控制流通常是一些指令,微处理器用它来,比如,执行一个特定功能。当处理器进入调试监测模式,控制的运行停止,处理器进入与外部仿真器的通信状态。在与外部仿真器通信时,用户可以查看处理器在某一特定断点的运行。举例来说,如果在某一地址执行存储器处理,同样的存储器处理过程也可以进入仿真系统,这样用户就能看到。
习惯上,芯片制造商采取两种方法之一,来实现芯片内逻辑调试支持。方法一,芯片制造商为同一芯片生产两种变体,产品版用来销售,测试版专门用来做仿真测试。不幸的是,由于所有的产品芯片都必须做两份,而测试芯片不能销售(不能为芯片制造商带来利润),因此使用同一产品芯片的两种变体在很大程度上增加了制造成本。方法二,芯片制造商可以这样实现芯片内逻辑调试支持,把产品芯片本身的一部分做成专用的逻辑单元,以满足定义所需断点的需要。不幸的是,把产品芯片本身的一部分专用来实现调试支持,增加了设计时间,还给设计者缩小芯片规模带来不利的影响。另外,为了实现最小量的产品芯片不动产(real estate)专用来做这种芯片内逻辑,需要芯片内逻辑量相应的减小。芯片内逻辑的减少,减小了芯片内逻辑提供足够的必需调试功能的能力。因此,为了补偿这种芯片内调试支持的削减,通常就要雇佣外部测试人员,大大增加了制造后的后期费用。
另一种用来为处理器提供调试支持的技术称作实时跟踪。实时跟踪使得用户能够查看处理器运行过程中,所选内部总线和所选内部数据处理。通常,提供内部总线和内部数据处理的访问,需要使用专用外连接芯片。一般,专用外连接芯片由一个标准产品芯片和外加的外部总线组成,这些总线实现与被测设备所需的连接,允许访问所选的内部总线和数据寄存器。不幸的是,随着芯片规模和复杂度的增加,所需的专用外连接块数量急剧增加。由于连接块的数量被专用外连接芯片的大小所限,对于非常大的,以及/或,非常复杂的芯片,使用实时跟踪技术所能得到的信息量实际上是有限的。这与这类设备的需求正好相反。另外,随着集成电路速度的增加,每一测试周期信息类型的数据量急剧增加。这种信息速率的增加,有可能超出仿真器,和/或,任意介入其中的数据总线的能力。
考虑到上述情况,很显然,需要一些改进的芯片内调试系统。
发明概要
这里描述了一种为集成电路提供调试支持的改进的芯片内调试系统,以及调试这些集成电路的方法。更明确的说,该调试支持系统用来,根据需要,提供集成电路产生的所有可能数据带(data band)的一个所选子集。
在本发明的一个方案中,公开了一种集成电路,用来选择性提供所选内部部件的操作测试数据。响应控制信号电子部件产生数据带形式的操作数据。这些数据带用来评价集成电路的功能。集成电路具有多个输入/输出线,用来将电子部件连接至外部电路。响应测试程序,外部电路给出控制信号,它能够指导所选电子部件产生相关的数据带。集成电路还带有一个数据带选择器,它与多个电子部件相连接。控制信号依据测试程序中的指令,指导数据带选择器选择某些特定的数据带。
在本发明的另一个方案中,集成电路为芯片内系统型集成电路。
本发明还有另一个方案,公开了适合用来进行集成电路功能测试的一种芯片内测试系统。该芯片内调试系统包括一个主机,用来运行可执行指令,一个与主机相连的仿真器,依据从主机接收的指令产生控制和逻辑信号,以及被测设备(DUT)集成电路,它响应仿真器产生的控制和逻辑信号而连接到仿真器。该被测设备(DUT)集成电路具有多个电子部件,其中一些特定的电子部件产生指示该电子部件的特定操作特性的相关数据带,以响应外部信号。被测设备集成电路还包括一个连接到特定电子部件的可编程数据带选择器。依据从仿真器经由数据带选择器控制线接收来的控制信号,可编程数据带选择器输出所选中的数据带。
仍然是在本发明的另一个方案中,调试系统包括一个与仿真器相连的主目标板,它具有一个整体连接到其上的主DUT集成电路,以及一个与仿真器相连的从目标板,它具有一个整体连接到其上的从DUT集成电路。该调试系统还包括与主目标板和从目标板相连的比较器,用它来确保主DUT和从DUT同步运行。
在本发明的另一个方面,公开了一种集成电路。该集成电路包括多个电子部件,产生数据带以响应外部信号,这些数据带是运行信息。集成电路还包括一个与多个电子部件相连的数据带选择器,外部电路产生的控制信号指导其选择某些特定的数据带。
本发明的再一个方面,公开了一种使用芯片内调试系统调试集成电路的方法。该芯片内调试系统包括一个主机,用来运行可执行指令,一个与主机相连的仿真器,根据从主机接受来的指令产生控制和逻辑信号,以及被测设备集成电路,它响应仿真器产生的控制和逻辑信号与仿真器相连,被测设备(DUT)集成电路包括多个电子部件,其中某些电子部件根据外部信号产生表明该电子部件特定的操作特性的相应的数据带,还包括与特定电子部件相连的可编程数据带选择器,它依据从仿真器经由数据带选择器控制线接收来的控制信号,输出所选的数据带。进行测试时,选择数据带进行跟踪,选择断点,来查看在DUT集成电路控制流某一位置上某一参数的运行特性。把测试程序载入仿真器,执行测试程序,获取所选的数据带,如果探测到断点则获取结果数据。然后,对获取的数据进行后处理,重复此过程,直到获取了所有的数据带并进行了后处理。
对附图的简要描述
本发明的阐述是以例子的方式,而不是通过限定,在所附的图中,相同的标号指代相同的元件,其中:
图1A是一个调试系统的方块图,对应于本发明的一种方案;
图1B是数据带分组的图解,对应于本方明的一种方案;
图1C是基于三态驱动器的数据带选择器图解,对应于本发明的一种方案;
图1D是内嵌于处理器中的数据带选择器图解,对应于本发明的一种方案;
图2是一种集成电路调试系统的方块图,对应于本发明的一种方案;
图3是一个流程图,详细说明了使用芯片内调试系统的方法,对应于本发明的一种方案;
图4显示了一种芯片内调试系统,它具有一台主目标设备,和至少一台从设备,对应于本发明的一种方案;
图5是一个流程图,详细说明了使用具有主目标设备和至少一台从设备的芯片内调试系统的方法,对应于本发明的一种方案;以及
图6显示了一种芯片内调试系统,它适合调试芯片内系统型的集成电路,对应于本发明的一种方案。
首选方案的详细描述
为了提供对本发明的全面了解,在如下的详细描述中提出了大量的具体方案。但是,很显然,对于那些在本领域有熟练技能的人,如果没有这些具体描述,或者使用替代的元件或方法,也能够实施本发明。在其它的一些例子里,一些众所周知的过程、步骤、元件和电路并没有详细说明,这样可以避免不必要地使得本发明的某些方面变得模糊。
先看图1A,所示是根据本发明实施方案的被测设备(DUT)集成电路100的图解。DUT集成电路100包含了子系统102。在本发明的一种方案里,子系统可以是处理器单元,例如多个计算机系统都带有的中央处理器单元(CPU),用来运行可执行指令,这些指令存储在,例如包含在DUT集成电路100中的数据寄存器里,但图中没有显示。子系统102还可以是打印机接口单元,例如,当DUT集成电路100是下面将要讨论的芯片内系统型集成电路时。在此例中,子系统102被定义为处理器单元102,典型的如CPU。可是,本发明不应该被解释为只限于CPU或其它处理器,事实上,对任意类型的集成电路都适用。
在本发明的一种首选方案里,处理器102用来产生数据带,每个数据带是所有存在信息的一个子集,该信息反映了和处理器102相关的所选运行参数。数据带通常为数据位形式,由包含在处理器102中的相关部件根据它们特定的运行特性所产生。用这一方法,在任意特定时刻,用户可以选择一个代表着所选部件所有运行参数的一个子集的数据带或跟踪。正如图1B所示,数据带1可以使FPI数据、FPI地址,也可以是CPU PC信息,而数据带2可以包含,比如,DMA/PCPPC以及CPU PC信息。而数据带3可以包含CPU读/写数据,CPU ALU结果数据,和CPU PC数据。需要注意的是,这些组合只是示例性的,不应该解释为限定性的。
产生相关数据带的部件通过数据带连接104硬连线于处理器102内。举例来说,处理器102中的部件A,通过产生数据带1而响应适当的外部信号。而数据带1输出到相应的数据带连接104A。通过这种方式,处理器102中提供足够的处理器调试能力所需的内部连接数量仅限制于那些产生数据带的连接。
DUT集成电路100,还包括一个与数据带连接104相连的可编程数据带选择器106,用来接收来自于处理器102中部件的数据带。可编程数据带选择器106把所选的数据带输出到数据带总线108上。应注意,和整个集成电路100的总不动产相比,数据带选择器106的规模相对较小,并没有过多地消耗有价值的集成电路的不动产。另外,数据带选择器106可以升级以适应不同的技术,且不依赖于任何特定的集成电路制造技术平台。
在一个实现中,数据带选择器106是一个可编程N×M多路器,具有N个来自处理器102的输入,和M个到下面将要讨论的仿真器的输出。N×M多路器的这种可编程属性给数据带选择器106带来了灵活性,而这正是容纳所选数据带大量组合的需要。在另外的实现中,如图1C所示,数据带选择器106包括三态驱动器120,可控地连接着数据带连接104和数据带总线108。而三态驱动器120再由三态驱动器选择电路122控制。外部电路产生的选择控制信号指导了三态驱动器选择电路122。这样的外部电路可以包含下面将要讨论的仿真器。这种设计适合于流出数据流收到限制的情况。比如,当数据带总线108只可以容纳与有限数量的数据带相关的信息数据流时,就出来了这种情况。显示在图1D中的本发明的再一个方案里,数据带选择器106(比如它也可以包含三态驱动器)可以内嵌在处理器102中。这样,由于带选择在处理器102内部实现,处理器102的输出数量就减少了。如果内嵌数据带选择器包含了三态驱动器,则三态驱动器由处理器102控制。
现在看图2,图中显示的是根据本发明的一种方案的集成电路调试系统200。集成电路调试系统200中包含一个通过仿真器/IC接口数据总线204与DUT集成电路100相连的仿真器202。仿真器/IC接口数据总线204通过数据带总线108与数据带选择器106相连,它把所选的数据带从数据带选择器106传送到仿真器202。
请注意,在本发明的一种方案里,仿真器/IC总线204与数据带总线108的连接可以是DUT(“被测设备”)套接字,在许多高速的测试器以及类似的系统中能够找到。不过,在一个首选方案里,DUT集成电路100整体与一个印刷电路板(PCB)连接,比如,在这种情况下,集成电路被测设备/PCB被称作目标设备。
仿真器202还与主机206相连。主机206在终端用户(没有显示)和仿真器之202间提供了用户接口。主机206通常具有显示器208,终端用户用它来查看,比如实时测试结果,或者,当集成电路100的全部或部分测试完成后再查看结果。
主机206还为仿真器202提供可执行指令。在一种方案里,仿真器202处理接收来的指令,以形成各种控制和逻辑信号,用来测试DUT集成电路100。由仿真器202提供的测试相关的控制信号,由选择控制线210传送,选择控制线210连接了数据带选择器106与仿真器202。这些控制信号包含选择器控制信号,选择器106利用它,通过仿真器/IC总线204,把特定的数据带从处理器102传送到仿真器202。在一种方案里,数据带的选择是根据终端用户产生的指令,这些指令通过主机206送到仿真器202。在另一个方案里,数据带的选择是根据软件产生的指令,这些软件存在于主机206中。这种安排在自动测试设备中比较典型,比如,这样的设备具有一个带存储器(本地或远程)的中央处理器,用来产生所需的指令集。
能够选择性地选取某一个数据带,或某一个数据带组合,通过仿真器/IC接口数据总线204(同时也经过数据带总线108)传送给仿真器202,这一能力的提供避免了传统调试/测试系统的许多问题。举例来说,限制所选的数据带数量,或者明智地给数据带分组以限制单个测试周期处理的数据总量,可以避免仿真器202或数据总线204、108上数据流过载的问题。
图3是一个流程图,详细说明了使用根据本发明的一种方案的芯片内调试系统的方法300。使用芯片内调试系统的方法开始于选择一个需要获取的数据带(302)。需要注意的是,依据特定的需要和该芯片内调试系统各种部件的属性,可以选取任意数量的数据带。一旦选取了特定的数据带,测试程序被载入目标设备(304)。测试程序通常包含一些可执行指令,目标设备中的集成电路被测设备用它来,比如,在恰当的时刻产生所需的数据带。当程序载入目标设备后,便在目标设备上运行,以产生所选的数据带(从现在开始成为跟踪)(306)。然后与目标设备相连的仿真器获取跟踪(308)。接着,主机确定是否需要获取另一个数据带(310)。如果主机确定需要获取另一个数据带,则选择下一个数据带(302),控制转回到(304)。如果主机确定不需要获取新的数据带,则仿真器对获取的跟踪进行后处理(312),处理结果传送到和仿真器相连的主机,并显示于显示器上(314)。
在需要获取多个数据带的情况下,使用一个目标就必须多次执行测试以获得所需数量的数据带。获取后,后处理需要对获取得数据带(或跟踪)进行校对。在一些情况下,由于一些难以控制的因素,不同数据带获取之间的时间间隔往往带来差异。这些因素包括,与被测处理器基本操作性无关的处理器操作中的随机变动,由于仿真器和/或主机性能的随机波动引起的测试性能的变动,等等。为了有效消除这些时间相关的、以及其它类型的测试变动,而不采取消耗时间的重复操作,本发明的另一个方案采用主/从设置。
图4是一个主/从芯片内调试系统400,对应于本发明的一种方案。主/从系统400包括一个主目标402,从目标404,比较器406,以及仿真器408,这些都与主机(没有显示)相连。需要注意的是,为了使得由于芯片性能以外的因素引起的变动最小,主目标402和从目标404必须充分的相同。主目标402包括主被测设备(DUT),它具有一个通过数据带总线414与处理器412相连的数据带选择器410。处理器412把主目标校准信号输出到输出线416上,比较器406接收该信号。数据带选择器410通过总线418与仿真器408相连,根据仿真器408的指导,传送主处理器412产生的所选数据带。
从目标404包括从被测设备(DUT),它具有一个通过数据带总线424与处理器422相连的数据带选择器420。处理器422把从目标校准信号输出到输出线426上,比较器406接收该信号。数据带选择器420通过总线428与仿真器408相连,根据仿真器408的指导,传送从处理器412产生的所选数据带。
在单个测试周期里,主/从芯片内调试系统400设置成充分同时地产生所选数据带。为了获取所需的数据带反复执行测试,这种设置避免了这种情况下由于芯片性能的随机变动带来的不正确。由于比较器406的行为保证了主DUT和从DUT的同步,就避免了校准误差,注意到这一点很重要。
运行中,主机把所需的测试程序载入主DUT和从DUT中。依据主机提供的指令,仿真器408向数据带选择器410和420发送数据带选择信号,指明每个数据带选择器要提供某一个数据带,或某些数据带。举例来说,如果在一个测试周期里,需要产生数据带A和数据带B,仿真器408把数据带选择信号Aselect。送给数据带选择器410,把数据带选择信号Bselect。送给数据带选择器420。仿真器408把测试开始信号送给主DUT和从DUT。主DUT把主DUT校准信号输出到输出线416,与此同时从DUT把从校准信号输出到输出线426上。然后校准器406校准主DUT和从DUT产生的信号,确定主DUT和从DUT同步运行。值得注意的是,在一个首先方案里,比较器406不断地检查以保证主DUT和从DUT同步。如果比较器406确定主DUT和从DUT不同步,则向主机发送一个表明这件事的信号,然后主机采取适当的行动。
一旦比较器406确定主DUT和从DUT同步操作,仿真器408便获取由主DUT产生的数据带A,与此同时获取由从DUT产生的数据带B。接着仿真器把数据带A和B送到主机以供后处理。此过程可以重复足够多次,直到获取了所需数量的数据带。
需要注意的是,可以在主DUT和每个从DUT中设置不同的断点标准。这样,可能设置的最大断点数至少为(n+1),其中n为从DUT数目。
在本发明的另一个方案里,如果单个测试周期中需要获取大量的数据带,则任意数量的从目标可以和主目标联合使用。然而,需要注意的是,每一个从目标都必须与主目标保持同步。
图5是一个流程图,详细说明了使用主/从芯片内调试系统的方法500,对应于本发明的一种方案。使用主/从芯片内调试系统的方法,开始于选择需要获取的主目标数据带(502)。选择了主数据带后,选择对应的从数据带。值得注意的是,在这点上,需要选择所需数量的从数据带。一旦选择了所有的主数据带和相应的从数据带,主机把测试程序载入仿真器(506)。测试程序载入仿真器后,通过设置主DUT中适当地数据寄存器,在主目标中设置各个断点(508)。主DUT中的断点设置完毕后,在从DUT中设置相关断点(510)。当设置了主和从DUT中所有断点,仿真器便运行测试程序(512)。如果测试程序的运行过程中没有探测到断点(514),控制回到(512)。然而,如果运行中探测到断点(514),则结果送入主机,并在显示器上显示(516)。如果检查了断点数据后,主机(或终端用户,如果有)确定继续程序的运行(518),则程序运行再继续,控制回到(512)。如果,确定程序的运行不再继续,则程序停止。
图6显示了一个适合调试芯片内系统型集成电路的芯片内调试系统600,对应于本发明的一种方案。芯片内调试系统600包括一个芯片内系统型的集成电路602。芯片602通常包含任意数量的系统,比如,中央处理器604,打印机控制器608,输入/输出控制器610,等等,每一个都能够产生相关的数据带集。系统602-610的每一个都与数据带选择器612相连,仿真器614使用数据带选择器信号,指导数据带选择器612选择数据带的任意组合。
运行中,仿真器614把测试程序载入系统604-610中需要产生数据带型操作数据的任意系统。一旦载入,所选系统便产生相关的数据带,经由数据带选择器612,这些数据带被有选择性地送入仿真器614。根据主机(没有显示)建立的协议,仿真器614对获取的数据带进行后处理。为了全面地评价集成电路602中所有的系统,此过程可以重复所需的次数。
需要注意的是,集成电路602中的一些系统,可以用上面讨论的主/从设置来测试。通过使用主/从设置,集成电路602中的许多系统可以被充分同步地测试。
这里描述的设置有许多的优点。一个这样的优点是本发明减少了为了调试集成电路所需的引出线。另外的优点包括不再需要单个产品芯片的两个变体。另外,通过使用主和从设置,可以非常同时地评价大量数据,避免了时间相关的校准误差。而且,本发明提供了一种简单、经济的方法,来调试芯片内系统型的集成电路。此外,通过选择性地选取单个测试周期的数据带,精简了送入仿真器的处理数据,减小了使得仿真系统过载的可能性。所描述的发明适合任意电路,包括但不仅限于那些包括微处理器在内的电路,以及那些与此类似的。
尽管这里仅仅详细描述了本发明的几个方案,需要注意的是,在不偏离本发明精髓和范围的前提下,可以以许多其它的具体形式实施本发明。特别是尽管本发明主要以具有处理器子系统的集成电路来描述,包括减少引出线在内的优点,同样适用于任意能够产生大量相关于,比如,操作信息的设备。
另外,对应于特定系统的需要,调试系统特性可以多种多样。因此,这里的例子应该被看作示例性的,而不是限定性的,并且本发明不能被限制于所给的细节,而是可以在所附权利要求的范围类作出修改。
Claims (13)
1.一种集成电路,用来选择性地提供其中所选部件的操作测试数据,电子部件响应控制信号,产生数据带形式的操作数据,数据带被用来评价集成电路的功能,该集成电路包括:
多个输入/输出线,恰当安排用来连接电子部件和外部电路,外部电路用来响应测试程序提供控制信号,控制信号可以指导所选的电子部件产生相关的数据带;以及
与多个电子部件相连的数据带选择器,用于依据测试程序中的指令,选择控制信号指导的某些数据带。
2.如权利要求1的集成电路,其中至少一个电子部件是处理器单元。
3.如权利要求1的集成电路,其中的数据带选择器包括:
多个与电子部件相连的输入线;
多个与外部电路相连的输出数据总线,用来传送所选电子部件产生的数据带;
多个三态驱动器,其输入连接到输入线,输出连接到输出数据总线;以及
与三态驱动器相连的三态驱动器选择器,响应控制信号,启动所选的三态驱动器。
4.如权利要求1的集成电路,其中集成电路是芯片内系统型集成电路。
5.一种适合进行集成电路功能测试的芯片内调试系统,包括:
用来运行可执行指令的主机;
与主机相连的仿真器,依据从主机接收来的指令产生控制和逻辑信号;以及
与仿真器相连的被测设备集成电路(DUT),响应仿真器产生的控制和逻辑信号,被测设备(DUT)集成电路,包括:
多个电子部件,其中某些电子部件通过产生相关的数据带响应外部信号,这些数据带表明该电子部件特定的操作特性,以及
与某些电子部件相连的可编程数据带选择器,依据从仿真器经由数据带选择器控制线接收到的控制信号,输出所选的数据带。
6.如权利要求5的调试系统,还包括:
一个主目标板,它具有一个整体连接其上的主DUT集成电路,主目标板与仿真器相连;
一个从目标板,它具有一个整体连接其上的从DUT集成电路,从目标板与仿真器相连;
一个与主目标板和从目标板相连的比较器,比较器用来接收运行过程中主DUT集成电路输出的主校准信号,和从DUT集成电路输出的从校准信号,比较器比较主校准信号和从校准信号,输出一个相关的比较器输出电压,表明主和从DUT集成电路操作的同步性。
7.如权利要求5的调试系统,其中DUT集成电路是一个芯片内系统型集成电路。
8.如权利要求7的调试系统,其中芯片内系统型的集成电路包括多个系统,它们中的每一个都产生相关的数据带集,表明该系统所选操作特性。
9.如权利要求6的调试系统,当主DUT集成电路和从DUT集成电路非同步操作时,比较器输出电压使得主机指导仿真器停止对主、从DUT集成电路的调试。
10.如权利要求9的调试系统,其中主机是一台PC。
11.如权利要求9的调试系统,其中主机是一台工作站。
12.如权利要求9的调试系统,其中仿真器是一种自动测试器,该自动测试器结合了中央处理器,存储器,和I/O设备,用来为DUT集成电路提供指令,对从数据带选择器接收来的数据带进行后处理。
13.一种使用芯片内调试系统调试集成电路的方法,该芯片内调试系统包括一个主机,用来运行可执行指令,一个与主机相连的仿真器,用来依据来自主机的指令产生控制和逻辑信号,以及与仿真器相连的被测设备(DUT)集成电路,响应仿真器产生的控制和逻辑信号,被测设备(DUT)集成电路包括多个电子部件,其中的某些电子部件通过产生相关的数据带以响应外部信号,这些数据带表明该电子部件特定的操作特性,以及一个与某些电子部件相连的可编程数据带选择器,依据从仿真器经由数据带选择器控制线来的控制信号,输出所选的数据带,该方法由一下步骤组成:
(a)选择要跟踪的数据带;
(b)选择断点,用来在DUT集成电路控制流中某一特定位置,查看特定参数的操作特性;
(c)把测试程序载入仿真器;
(d)运行测试程序;
(e)获取所选数据带;
(f)当探测到断点时,获取结果数据;
(g)取得数据带进行后处理;以及
(h)重复步骤(a)到(g),指导获取了所有的数据带。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/235,565 | 1999-01-22 | ||
US09/235,565 US6516428B2 (en) | 1999-01-22 | 1999-01-22 | On-chip debug system |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1339128A true CN1339128A (zh) | 2002-03-06 |
Family
ID=22886024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN99816502.6A Pending CN1339128A (zh) | 1999-01-22 | 1999-12-21 | 芯片内调试系统 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6516428B2 (zh) |
EP (1) | EP1153348B1 (zh) |
JP (1) | JP2002535774A (zh) |
KR (1) | KR20010109282A (zh) |
CN (1) | CN1339128A (zh) |
DE (1) | DE69915377T2 (zh) |
WO (1) | WO2000043884A1 (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100386733C (zh) * | 2005-01-14 | 2008-05-07 | 威盛电子股份有限公司 | 芯片电子硬件上具有中止执行能力的除错支援单元及方法 |
CN100424653C (zh) * | 2003-01-17 | 2008-10-08 | 财团法人工业技术研究院 | 应用于分布式网际网络的Java脚本语言程序错误处理方法 |
CN101446988B (zh) * | 2007-11-27 | 2010-10-27 | 上海摩波彼克半导体有限公司 | 基于软件对通用异步收发器进行自动化测试的装置及方法 |
CN106649074A (zh) * | 2015-10-30 | 2017-05-10 | 北京数码视讯科技股份有限公司 | 一种智能卡的程序调试方法及装置 |
CN110249316A (zh) * | 2017-12-07 | 2019-09-17 | 深圳市汇顶科技股份有限公司 | 调试器以及芯片调试方法 |
CN114896174A (zh) * | 2022-07-12 | 2022-08-12 | 北京云枢创新软件技术有限公司 | 用于后处理调试的数据处理系统 |
Families Citing this family (67)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6859891B2 (en) * | 1999-10-01 | 2005-02-22 | Stmicroelectronics Limited | Apparatus and method for shadowing processor information |
US6931572B1 (en) | 1999-11-30 | 2005-08-16 | Synplicity, Inc. | Design instrumentation circuitry |
US7356786B2 (en) * | 1999-11-30 | 2008-04-08 | Synplicity, Inc. | Method and user interface for debugging an electronic system |
US7240303B1 (en) | 1999-11-30 | 2007-07-03 | Synplicity, Inc. | Hardware/software co-debugging in a hardware description language |
US6823497B2 (en) * | 1999-11-30 | 2004-11-23 | Synplicity, Inc. | Method and user interface for debugging an electronic system |
US7072818B1 (en) | 1999-11-30 | 2006-07-04 | Synplicity, Inc. | Method and system for debugging an electronic system |
US6928403B2 (en) * | 2000-03-02 | 2005-08-09 | Texas Instruments Incorporated | Automatic detection of connectivity between an emulator and a target device |
US6725391B2 (en) * | 2000-03-02 | 2004-04-20 | Texas Instruments Incorporated | Clock modes for a debug port with on the fly clock switching |
GB0025594D0 (en) * | 2000-10-18 | 2000-12-06 | Sgs Thomson Microelectronics | On-chip emulator communication |
GB0025593D0 (en) * | 2000-10-18 | 2000-12-06 | Sgs Thomson Microelectronics | On-chip emulator communication |
US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
US8149048B1 (en) * | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
US7076420B1 (en) * | 2000-10-26 | 2006-07-11 | Cypress Semiconductor Corp. | Emulator chip/board architecture and interface |
US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
US7222315B2 (en) | 2000-11-28 | 2007-05-22 | Synplicity, Inc. | Hardware-based HDL code coverage and design analysis |
US6691251B2 (en) * | 2000-11-30 | 2004-02-10 | Palmsource, Inc. | On-chip debugging system emulator |
US20020078401A1 (en) * | 2000-12-15 | 2002-06-20 | Fry Michael Andrew | Test coverage analysis system |
JP2002202900A (ja) * | 2000-12-28 | 2002-07-19 | Seiko Epson Corp | デバッグ装置 |
US6829727B1 (en) * | 2001-01-12 | 2004-12-07 | Metalink Corp. | In-circuit emulation of single chip microcontrollers |
US7032134B2 (en) * | 2001-03-28 | 2006-04-18 | Intel Corporation | Microprocessor design support for computer system and platform validation |
KR100388494B1 (ko) * | 2001-05-07 | 2003-06-25 | 한국전자통신연구원 | 코덱 에이직의 기능 분석 시스템 및 그 방법 |
JP4321976B2 (ja) * | 2001-05-31 | 2009-08-26 | 富士通マイクロエレクトロニクス株式会社 | デバッグ支援機能付きマイコン |
EP1283422A1 (en) * | 2001-08-07 | 2003-02-12 | Lucent Technologies Inc. | Testbench for the validation of a device under test |
DE10139660B4 (de) * | 2001-08-11 | 2007-07-05 | Infineon Technologies Ag | Programmgesteuerte Einheit mit Debug-Ressourcen |
US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
US7827510B1 (en) | 2002-06-07 | 2010-11-02 | Synopsys, Inc. | Enhanced hardware debugging with embedded FPGAS in a hardware description language |
US7058855B2 (en) * | 2002-07-24 | 2006-06-06 | Infineon Technologies Ag | Emulation interface system |
US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
US20040239635A1 (en) * | 2003-05-23 | 2004-12-02 | Lerner Ronald L. | Apparatus and method for loop-back testing in a system test/emulation environment |
US20050086042A1 (en) * | 2003-10-15 | 2005-04-21 | Gupta Shiv K. | Parallel instances of a plurality of systems on chip in hardware emulator verification |
US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
US8286125B2 (en) | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
WO2006053470A1 (en) * | 2004-11-22 | 2006-05-26 | Via Technologies, Inc. | Chip with ide host and ide slave and corresponding self-debugging function |
US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
US8205186B1 (en) | 2005-04-11 | 2012-06-19 | Synopsys, Inc. | Incremental modification of instrumentation logic |
US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
US7506205B2 (en) * | 2006-02-14 | 2009-03-17 | Atmel Corporation | Debugging system and method for use with software breakpoint |
US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
JP5653507B1 (ja) * | 2013-10-31 | 2015-01-14 | 三菱電機株式会社 | プログラムツールが接続される電子制御装置 |
CN115220978B (zh) * | 2022-09-19 | 2023-02-03 | 瀚博半导体(上海)有限公司 | 包括在线调试模式的芯片启动方法和装置、芯片和设备 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4500993A (en) * | 1980-06-17 | 1985-02-19 | Zehntel, Inc. | In-circuit digital tester for testing microprocessor boards |
US4811345A (en) * | 1986-12-16 | 1989-03-07 | Advanced Micro Devices, Inc. | Methods and apparatus for providing a user oriented microprocessor test interface for a complex, single chip, general purpose central processing unit |
US4829520A (en) * | 1987-03-16 | 1989-05-09 | American Telephone And Telegraph Company, At&T Bell Laboratories | In-place diagnosable electronic circuit board |
US5032789A (en) * | 1989-06-19 | 1991-07-16 | Hewlett-Packard Company | Modular/concurrent board tester |
FR2648916B1 (fr) * | 1989-06-27 | 1991-09-06 | Cit Alcatel | Agencement de test de cartes a circuit imprime et son application au test de cartes a circuit imprime formant un equipement de multiplexage-demultiplexage de signaux numeriques |
US5491793A (en) | 1992-07-31 | 1996-02-13 | Fujitsu Limited | Debug support in a processor chip |
-
1999
- 1999-01-22 US US09/235,565 patent/US6516428B2/en not_active Expired - Lifetime
- 1999-12-21 DE DE69915377T patent/DE69915377T2/de not_active Expired - Lifetime
- 1999-12-21 JP JP2000595244A patent/JP2002535774A/ja active Pending
- 1999-12-21 EP EP99964301A patent/EP1153348B1/en not_active Expired - Lifetime
- 1999-12-21 CN CN99816502.6A patent/CN1339128A/zh active Pending
- 1999-12-21 KR KR1020017009234A patent/KR20010109282A/ko not_active Application Discontinuation
- 1999-12-21 WO PCT/US1999/030427 patent/WO2000043884A1/en not_active Application Discontinuation
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100424653C (zh) * | 2003-01-17 | 2008-10-08 | 财团法人工业技术研究院 | 应用于分布式网际网络的Java脚本语言程序错误处理方法 |
CN100386733C (zh) * | 2005-01-14 | 2008-05-07 | 威盛电子股份有限公司 | 芯片电子硬件上具有中止执行能力的除错支援单元及方法 |
CN101446988B (zh) * | 2007-11-27 | 2010-10-27 | 上海摩波彼克半导体有限公司 | 基于软件对通用异步收发器进行自动化测试的装置及方法 |
CN106649074A (zh) * | 2015-10-30 | 2017-05-10 | 北京数码视讯科技股份有限公司 | 一种智能卡的程序调试方法及装置 |
CN110249316A (zh) * | 2017-12-07 | 2019-09-17 | 深圳市汇顶科技股份有限公司 | 调试器以及芯片调试方法 |
CN114896174A (zh) * | 2022-07-12 | 2022-08-12 | 北京云枢创新软件技术有限公司 | 用于后处理调试的数据处理系统 |
CN114896174B (zh) * | 2022-07-12 | 2022-09-16 | 北京云枢创新软件技术有限公司 | 用于后处理调试的数据处理系统 |
Also Published As
Publication number | Publication date |
---|---|
KR20010109282A (ko) | 2001-12-08 |
EP1153348B1 (en) | 2004-03-03 |
JP2002535774A (ja) | 2002-10-22 |
WO2000043884A1 (en) | 2000-07-27 |
DE69915377D1 (de) | 2004-04-08 |
US20020147939A1 (en) | 2002-10-10 |
EP1153348A1 (en) | 2001-11-14 |
DE69915377T2 (de) | 2005-02-24 |
US6516428B2 (en) | 2003-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1339128A (zh) | 芯片内调试系统 | |
US6460148B2 (en) | Enhanced embedded logic analyzer | |
CN100541442C (zh) | 高性能串行总线测试方法 | |
US7058855B2 (en) | Emulation interface system | |
KR100374328B1 (ko) | 칩 설계 검증 및 테스트 장치 및 방법 | |
CA2354248C (en) | Method and apparatus for tracing hardware states using dynamically reconfigurable test circuits | |
US7610526B2 (en) | On-chip circuitry for bus validation | |
US6609221B1 (en) | Method and apparatus for inducing bus saturation during operational testing of busses using a pattern generator | |
US20030229864A1 (en) | Pre-silicon verification path coverage | |
US20040078179A1 (en) | Logic verification system | |
CN107066746B (zh) | 基于i2c接口通过cpld来实现pca9555功能的方法 | |
CN112463243B (zh) | 基于边界扫描的在线级联加载固件系统及其方法 | |
CN103376340A (zh) | 一种转接板、多平台串行测试系统及方法 | |
US20040170169A1 (en) | Apparatus and method for compression of the timing trace stream | |
US20070112544A1 (en) | Dynamic on-chip logic analysis | |
CN1862266A (zh) | 产品容错性测试方法及其故障插入装置 | |
US20080235548A1 (en) | Test apparatus, and electronic device | |
US20040049665A1 (en) | Trace control circuit adapted for high-speed microcomputer operation | |
US20030056052A1 (en) | Data communication bus traffic generator arrangement | |
EP1677195A2 (en) | Enhanced embedded logic analyzer | |
CN116324439A (zh) | 基于高速功能协议的测试和调试 | |
US11506710B1 (en) | Method for testing a circuit system and a circuit system thereof | |
US11892508B2 (en) | Joint test action group transmission system capable of transmitting data continuously | |
Ciobanu et al. | The PCI Test Stand (PTS) for the Run 2b Silicon Upgrade | |
CN115543704A (zh) | 一种测试系统及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |