CN107480016A - 一种传输设备接口电路自检方法及其电路自检系统 - Google Patents

一种传输设备接口电路自检方法及其电路自检系统 Download PDF

Info

Publication number
CN107480016A
CN107480016A CN201710624349.6A CN201710624349A CN107480016A CN 107480016 A CN107480016 A CN 107480016A CN 201710624349 A CN201710624349 A CN 201710624349A CN 107480016 A CN107480016 A CN 107480016A
Authority
CN
China
Prior art keywords
test signal
signal
pld
bus transceiver
bidirectional bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710624349.6A
Other languages
English (en)
Other versions
CN107480016B (zh
Inventor
隋丽春
董晓坚
宋青
韩霜
鲍尚策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Gao Ling Information Polytron Technologies Inc
Original Assignee
Zhuhai Gao Ling Information Polytron Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Gao Ling Information Polytron Technologies Inc filed Critical Zhuhai Gao Ling Information Polytron Technologies Inc
Priority to CN201710624349.6A priority Critical patent/CN107480016B/zh
Publication of CN107480016A publication Critical patent/CN107480016A/zh
Application granted granted Critical
Publication of CN107480016B publication Critical patent/CN107480016B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种传输设备接口电路自检方法，所述方法包括如下步骤：产生测试信号；使测试信号与线路信号分别输入双向总线收发器的不同控制端，并从与测试信号输入端相对应的输出端获得末端测试信号；使末端测试信号输入可编程逻辑器件，并在可编程逻辑器件内对末端测试信号进行锁相，若可编程逻辑器件内的锁相环失锁，则线路出现故障。本发明还公开了与方法相对应的电路自检系统。本发明能够在设备正常运行过程中实时检测出由系统时钟、双向总线收发器，可编程逻辑器件三个方面引起的硬件运行异常，在无数据传输时仍确保传输线路正常。

Description

一种传输设备接口电路自检方法及其电路自检系统
技术领域
本发明属于电路检测领域，尤其涉及一种传输设备接口电路自检方法及其电路自检系统。
背景技术
当前在具有CPU平台的硬件设计中普遍设计有电路自检功能。目前主要的电路自检方法有以下两种：一种是CPU通过总线对外围芯片包括FPGA进行访问，若芯片读写正常则认为该芯片可以正常工作；另一种是在简单电路设计时，预先搭建可环回的测试通路，由CPU发送测试数据对通路进行校验。其中，第一种方法只能检测CPU与外围芯片间控制及数据传输是否正常，第二种方法仅适用于数据空闲时进行线路检测。而在传输设备的硬件电路设计时除了要对传输设备的接口是否能正常工作进行检测，还要确保传输线路信号的可靠性，所以以上自检方法对传输通路的检测均具有盲点跟局限性。
发明内容
为了解决上述技术问题，本发明的目的在于提供一种能实现对板内传输线路实时完全检测的方法及系统。
本发明为了解决上述技术问题所采用的技术方案如下：
根据本发明的一方面，提供了一种传输设备接口电路自检方法，所述方法包括如下步骤：
产生测试信号；
使测试信号与线路信号分别输入双向总线收发器的不同控制端，并从与测试信号输入端相对应的输出端获得末端测试信号；
使末端测试信号输入可编程逻辑器件，并在可编程逻辑器件内对末端测试信号进行锁相，若可编程逻辑器件内的锁相环失锁，则线路出现故障。
作为本发明上述技术方案的可选方案，测试信号是由晶体振荡器产生。
作为本发明上述技术方案的可选方案，所述测试信号为方波信号。
作为本发明上述技术方案的可选方案，所述可编程逻辑器件为FPGA。
作为本发明上述技术方案的进一步改进，当线路出现故障时，对应的可编程逻辑器件会产生告警。
作为本发明上述技术方案的进一步改进，所述双向总线收发器为两个或两个以上，并使测试信号依次通过两个或两个以上的双向总线收发器。
作为本发明上述技术方案的进一步改进，使前一个双向总线收发器输出的中间测试信号通过复接的方式得到两路中间测试信号，其中一路中间测试信号输入下一个双向总线收发器，另一路中间测试信号输入可编程逻辑器件，通过前级中间信号与后级中间信号的告警状态来判断故障发生的位置。
作为本发明上述技术方案的进一步改进，输入下一个双向总线收发器的中间测试信号为与测试信号同步的信号。
根据本发明的另一方面，提供了一种传输设备接口电路自检系统，其特征在于，所述系统包括如下装置：
晶体振荡器，所述晶体振荡器用于产生测试信号；
双向总线收发器，所述双向总线收发器具有不同的控制端，以便于测试信号与线路信号分别输入双向总线收发器的不同控制端，并从与测试信号输入端相对应的输出端获得末端测试信号；
可编程逻辑器件，所述可编程逻辑器件在其内对末端测试信号进行锁相，若可编程逻辑器件内的锁相环失锁，则线路出现故障；
其中，晶体振荡器、双向总线收发器与可编程逻辑器件依次通信连接。
作为本发明上述技术方案的进一步改进，所述双向总线收发器为两个或两个以上，且前一个双向总线收发器输出的中间测试信号通过复接的方式得到两路中间测试信号，其中一路中间测试信号输入下一个双向总线收发器，另一路中间测试信号输入可编程逻辑器件，通过前级中间信号与后级中间信号的告警状态来判断故障发生的位置。
本发明相对现有技术具有如下有益的技术效果：
本发明的一种传输设备接口电路自检方法中，使测试信号与线路信号分别输入双向总线收发器的不同控制端，这样可以确保自检电路不受线路数据传输的影响；
本发明的一种传输设备接口电路自检方法中，所述双向总线收发器可以为一个或若干个，并使前一个双向总线收发器输出的中间测试信号通过复接的方式得到两路中间测试信号，其中一路中间测试信号输入下一个双向总线收发器，另一路中间测试信号输入可编程逻辑器件，以判断此处的接口是否产生异常，从而通过这种层层锁相的方式可以检测不同硬件处的异常；
本发明的一种传输设备接口电路自检方法中，输入下一个双向总线收发器的中间测试信号为与测试信号相同的信号，这样，当前驱动芯片发生故障时，不会影响之前硬件的定位检测；
本发明的一种传输设备接口电路自检系统中，利用晶体振荡器做信号源可以检测硬件时钟是否正常，且双向总线收发器采用冗余设计，将测试信号与线路数据分离，从而检测芯片工作状态的同时又不影响正常线路数据的传输及控制，并且通过分级的测试信号可定位器件发生故障的位置。
附图说明
图1为本发明一种传输设备接口电路自检方法的一个实施例的流程示意图；
图2为本发明一种传输设备接口电路自检方法的一个实施例中所使用测试信号的示意图；
图3为本发明一种传输设备接口电路自检系统的一个实施例的结构示意图；
图4为本发明一种传输设备接口电路自检系统的一个实施例中晶体振荡器的电路示意图；
图5为本发明一种传输设备接口电路自检系统的一个实施例中双向总线收发器的电路结构示意图；
图6为本发明一种传输设备接口电路自检系统的一个实施例中可编程逻辑器件的实现锁相的原理示意图；
图7为本发明一种传输设备接口电路自检系统的又一个实施例的电路示意图。
具体实施方式
以下结合附图对本发明的具体实施例作进一步详细地说明。
根据本发明一种传输设备接口电路自检方法的一个实施例，如图1所示，所述方法可以包括如下步骤：
产生测试信号，优选地，测试信号可以由晶体振荡器产生，在本发明的各个实施例中，以Check_in表示测试信号。通常，每个电路系统里都有晶体振荡器，它可以给电路系统提供一个时钟频率，它所提供的时钟频率越高，电路系统的运行速度也就越快。并且，通常一个系统共用一个晶体振荡器，以便于各部分保持同步。同时，晶体振荡器可以与锁相环电路配合使用，以提供系统所需的时钟频率。这里，晶体振荡器所产生的时钟信号同时作为测试信号，这样不仅简化了电路结构还可以利用测试信号的同步性来判断某硬件位置处的异常。
使测试信号与线路信号分别输入双向总线收发器的不同控制端，并从与测试信号输入端相对应的输出端获得末端测试信号。其中，双向总线收发器具有两个及以上的控制端子，每个控制端子分别具有独立的输入、输出端，不同控制端子之间的信号接收、发送以及信号流向相互独立。因此，可以确保自检电路不受线路数据传输的影响，也就是说，驱动芯片的正常线路信号传输与测试信号互不干扰。
使末端测试信号输入可编程逻辑器件，并在可编程逻辑器件内对末端测试信号进行锁相，若可编程逻辑器件内的锁相环失锁，则线路出现故障。在本发明的各个实施例中，用Check_out来表示末端测试信号。其中，可编程逻辑器件作为一种通用集成电路产生的，它的逻辑功能可以按照用户对器件编程来确定。并且一般的可编程逻辑器的集成度很高，足以满足设计一般的数字系统的需要。在本方法中，可编程逻辑器被配置为具有锁相环的器件，从而通过锁相环是否失锁来判断线路是否出现故障。
在上述实施例中，锁相环技术是实现相位自动控制的一门技术。锁相即相位锁定或者自动相位控制，其利用相位自动调节的方法实现两个信号的相位同步，锁相环就是完成这一任务的相位负反馈控制系统。锁相是促进信号之间的相位同步，从而促进锁相环的运行。锁相是使被控晶体振荡器的相位受标准信号或外来信号控制的一种技术，用来实现与外来信号相位同步，或跟踪外来信号的频率或相位。但是，一旦外来信号与标准信号相比出现过大的频率阶跃、过大的频率斜升或者过大的噪声干扰时，锁相环就会失锁，即锁相环既不锁定，也不跟踪环路所处的工作状态。优选地，锁相环中的标准信号与初始测试信号为同步信号。因此，经由晶体振荡器所产生的测试信号，当其一部分作为输出，另一部分通过分频与锁相环所产生的标准信号相比较时，若相位差产生较大变化或者频率产生较大阶跃时，锁相环则会失锁。同样地，经由双向总线收发器的末端测试信号与锁相环所产生的标准信号相比较时，若相位差产生较大变化或者频率产生较大阶跃时，锁相环也会失锁。从而通过锁相环是否失锁来判断线路是否出现故障，以及线路的哪个位置出现故障。优选地，当线路出现故障时，对应的可编程逻辑器件会产生告警。
作为本发明上述实施例的优选实施方式，所述测试信号为方波信号，如图2所示，这是由于方波信号容易比较出阶跃的差别。因此，一旦图2所示的中间测试信号或者末端测试信号出现异常，此时可编程逻辑器件即会产生告警。
作为本发明上述实施例的优选实施方式，所述可编程逻辑器件可以为FPGA。FPGA(Field－Programmable Gate Array)，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程逻辑器件的基础上进一步发展的产物。它可以作为专用集成电路(ASIC)领域中的一种半定制电路，既能解决定制电路的不足，又能克服了原有可编程器件门电路数有限的缺点。因此，FPGA内可以配置有多个锁相环，从而可以为具有多个驱动芯片的电路系统的电路接口检测提供硬件基础。
根据本发明的另一个实施例，其包括上述实施例的基本步骤，并在上述实施例的基础上作了一步改进，例如，所述双向总线收发器可以为两个或两个以上，并使测试信号依次通过两个或两个以上的双向总线收发器。为了能够精确定位硬件异常的位置，可以从测试信号的输出端分接出另一路测试信号，也就是以复接的方式分接出另一路信号以用来检测。因此优选地，使前一个双向总线收发器输出的中间测试信号通过复接的方式可以获得两路中间测试信号，且其中一路中间测试信号输入下一个双向总线收发器，另一路中间测试信号输入可编程逻辑器件，判断此处的接口是否产生异常。其中，在具有两个或两个以上驱动芯片的电路系统中，或者两个及两个以上的双向总线收发器的电路中，将从一个双向总线收发器输出并输入下一个双向总线收发器的测试信号定义为中间测试信号，用HardwareCheck表示。在本发明的各个实施例中，对于多个双向总线收发器依次信号连接的情况，分别用HardwareCheck0、HardwareCheck1、HardwareCheck2……HardwareCheckN来顺序表示中间测试信号。这样，若某个中间测试信号为异常，则输出这个中间测试信号的硬件或接口出现了异常。
作为本发明上述实施例的进一步改进，输入下一个双向总线收发器的中间测试信号被设置为与测试信号同步的信号。这样，即使一个驱动芯片发生故障也不会影响之前硬件的定位检测。
根据本发明一种传输设备接口电路自检系统的一个实施例，如图3所示，所述系统包括如下装置：
晶体振荡器，所述晶体振荡器用于产生测试信号，所述测试信号优选为方波信号；
双向总线收发器，所述双向总线收发器具有不同的控制端，以便于测试信号与线路信号分别输入双向总线收发器的不同控制端，并从与测试信号输入端相对应的输出端获得末端测试信号；
可编程逻辑器件，所述可编程逻辑器件在其内对末端测试信号进行锁相，若可编程逻辑器件内的锁相环失锁，则线路出现故障；
其中，晶体振荡器、双向总线收发器与可编程逻辑器件依次通信连接。其中，当只有一个双向总线收发器时，系统结构示意图如图3(a)所示，当双向总线收发器为两个或两个以上系统结构示意图如图3(b)所示。
其中，作为上述实施例可选的实施方式，晶体振荡器的电路示意图可以如图4所示。作为上述实施例可选的实施方式，双向总线收发器的电路结构示意图可以如图5所示。值得说明的是，图5显示了当前使用较多的一种双向总线收发器的结构示意图，即芯片SN74ALVC164245。正常的线路信号从上面的控制端子输入输出，测试信号从下面的控制端子输入输出。即使没有线路信号传输时，也不会影响对系统硬件的实时定位检测。当然，使用其它型号的芯片，只要其具有不同独立的控制端子即可。
图6显示了一个实施例中可编程逻辑器件，尤其是FPGA实现锁相的原理示意图。从图中可以看出，故障检测的核心为若干个锁相环(图中的altclklock)，通过每个锁相环是否失锁来判定硬件是否发生故障以及故障发生的位置。优选地，当线路出现故障时，对应的可编程逻辑器件的锁相环会产生告警。例如，输出信号Hardware_Err0及Hardware_Err1为检测到线路故障后产生的告警信号，根据信号Hardware_Err0及Hardware_Err1产生了告警可判断故障发生的位置。
作为本发明上述实施例的进一步改进，当双向总线收发器为两个或两个以上时，如图7所示，前一个双向总线收发器输出的中间测试信号可以通过复接的方式可以获得两路中间测试信号，且其中一路中间测试信号输入下一个双向总线收发器，另一路中间测试信号输入可编程逻辑器件。这样，若某个中间测试信号为异常，则输出这个中间测试信号的硬件或接口出现了异常。
作为本发明上述实施例的进一步改进，输入下一个双向总线收发器的中间测试信号为与测试信号同步的信号。这样，即使前一个驱动芯片发生故障也不会影响之前硬件的定位检测。
本发明能够在设备正常运行过程中实时检测出由系统时钟、双向总线收发器，可编程逻辑器件三个方面引起的硬件运行异常，在无数据传输时仍确保传输线路正常。
以上是对本发明的较佳实施例进行的具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (10)

1.一种传输设备接口电路自检方法，其特征在于，所述方法包括如下步骤：
产生测试信号；
使测试信号与线路信号分别输入双向总线收发器的不同控制端，并从与测试信号输入端相对应的输出端获得末端测试信号；
使末端测试信号输入可编程逻辑器件，并在可编程逻辑器件内对末端测试信号进行锁相，若可编程逻辑器件内的锁相环失锁，则线路出现故障。
2.根据权利要求1所述的一种传输设备接口电路自检方法，其特征在于，测试信号是由晶体振荡器产生。
3.根据权利要求1所述的一种传输设备接口电路自检方法，其特征在于，所述测试信号为方波信号。
4.根据权利要求1所述的一种传输设备接口电路自检方法，其特征在于，所述可编程逻辑器件为FPGA。
5.根据权利要求1所述的一种传输设备接口电路自检方法，其特征在于，当线路出现故障时，对应的可编程逻辑器件会产生告警。
6.根据权利要求1所述的一种传输设备接口电路自检方法，其特征在于，所述双向总线收发器为两个或两个以上，并使测试信号依次通过两个或两个以上的双向总线收发器。
7.根据权利要求6所述的一种传输设备接口电路自检方法，其特征在于，使前一个双向总线收发器输出的中间测试信号通过复接的方式得到两路中间测试信号，其中一路中间测试信号输入下一个双向总线收发器，另一路中间测试信号输入可编程逻辑器件，通过前级中间信号与后级中间信号的告警状态来判断故障发生的位置。
8.根据权利要求7所述的一种传输设备接口电路自检方法，其特征在于，输入下一个双向总线收发器的中间测试信号为与测试信号同步的信号。
9.一种传输设备接口电路自检系统，其特征在于，所述系统包括如下装置：
晶体振荡器，所述晶体振荡器用于产生测试信号；
双向总线收发器，所述双向总线收发器具有不同的控制端，以便于测试信号与线路信号分别输入双向总线收发器的不同控制端，并从与测试信号输入端相对应的输出端获得末端测试信号；
可编程逻辑器件，所述可编程逻辑器件在其内对末端测试信号进行锁相，若可编程逻辑器件内的锁相环失锁，则线路出现故障；
其中，晶体振荡器、双向总线收发器与可编程逻辑器件依次通信连接。
10.根据权利要求9所述的一种传输设备接口电路自检系统，其特征在于，所述双向总线收发器为两个或两个以上，且前一个双向总线收发器输出的中间测试信号通过复接的方式得到两路中间测试信号，其中一路中间测试信号的输入下一个双向总线收发器，另一路中间测试信号输入可编程逻辑器件，通过前级中间信号与后级中间信号的告警状态来判断故障发生的位置。
CN201710624349.6A 2017-07-27 2017-07-27 一种传输设备接口电路自检方法及其电路自检系统 Active CN107480016B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710624349.6A CN107480016B (zh) 2017-07-27 2017-07-27 一种传输设备接口电路自检方法及其电路自检系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710624349.6A CN107480016B (zh) 2017-07-27 2017-07-27 一种传输设备接口电路自检方法及其电路自检系统

Publications (2)

Publication Number Publication Date
CN107480016A true CN107480016A (zh) 2017-12-15
CN107480016B CN107480016B (zh) 2020-06-12

Family

ID=60597764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710624349.6A Active CN107480016B (zh) 2017-07-27 2017-07-27 一种传输设备接口电路自检方法及其电路自检系统

Country Status (1)

Country Link
CN (1) CN107480016B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111027108A (zh) * 2019-08-13 2020-04-17 哈尔滨安天科技集团股份有限公司 一种低速同步串行总线的时序逻辑安全检测方法及装置
CN111610389A (zh) * 2020-04-17 2020-09-01 中国核电工程有限公司 一种信号通路的测试方法
CN112765061A (zh) * 2021-01-19 2021-05-07 中国科学院长春光学精密机械与物理研究所 一种数据传输接口电路及其数据传输方法
CN113419160A (zh) * 2021-06-18 2021-09-21 珠海美佳音科技有限公司 芯片检测接口电路
CN117171833A (zh) * 2023-11-03 2023-12-05 商飞软件有限公司 一种信号逻辑图设计系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1928577A (zh) * 2006-10-10 2007-03-14 威盛电子股份有限公司 芯片测试方法与相关装置
TW200736642A (en) * 2005-12-28 2007-10-01 Advantest Corp Test equipment, test method and recording media
US20080168200A1 (en) * 2007-01-05 2008-07-10 Samsung Electronics Co., Ltd. Method of compensating for propagation delay of tri-state bidirectional bus in a semiconductor device
CN102035679A (zh) * 2010-12-17 2011-04-27 天津理工大学 基于EtherNet/IP协议的具有短路保护自诊断功能的远程I/O模块
CN102798773A (zh) * 2011-05-27 2012-11-28 爱德万测试株式会社 测试装置及测试方法
CN203522730U (zh) * 2013-10-22 2014-04-02 赵小丽 总线收发器信号分离电路
CN105699798A (zh) * 2014-11-28 2016-06-22 上海航空电器有限公司 一种机上复杂告警设备bit自检测方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200736642A (en) * 2005-12-28 2007-10-01 Advantest Corp Test equipment, test method and recording media
CN1928577A (zh) * 2006-10-10 2007-03-14 威盛电子股份有限公司 芯片测试方法与相关装置
US20080168200A1 (en) * 2007-01-05 2008-07-10 Samsung Electronics Co., Ltd. Method of compensating for propagation delay of tri-state bidirectional bus in a semiconductor device
CN102035679A (zh) * 2010-12-17 2011-04-27 天津理工大学 基于EtherNet/IP协议的具有短路保护自诊断功能的远程I/O模块
CN102798773A (zh) * 2011-05-27 2012-11-28 爱德万测试株式会社 测试装置及测试方法
CN203522730U (zh) * 2013-10-22 2014-04-02 赵小丽 总线收发器信号分离电路
CN105699798A (zh) * 2014-11-28 2016-06-22 上海航空电器有限公司 一种机上复杂告警设备bit自检测方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张金林，陈朝阳，沈绪榜: "系统芯片IP核间互联总线串扰故障检测", 《计算机工程与应用》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111027108A (zh) * 2019-08-13 2020-04-17 哈尔滨安天科技集团股份有限公司 一种低速同步串行总线的时序逻辑安全检测方法及装置
CN111027108B (zh) * 2019-08-13 2024-02-13 安天科技集团股份有限公司 一种低速同步串行总线的时序逻辑安全检测方法及装置
CN111610389A (zh) * 2020-04-17 2020-09-01 中国核电工程有限公司 一种信号通路的测试方法
CN111610389B (zh) * 2020-04-17 2023-09-15 中国核电工程有限公司 一种信号通路的测试方法
CN112765061A (zh) * 2021-01-19 2021-05-07 中国科学院长春光学精密机械与物理研究所 一种数据传输接口电路及其数据传输方法
CN113419160A (zh) * 2021-06-18 2021-09-21 珠海美佳音科技有限公司 芯片检测接口电路
CN113419160B (zh) * 2021-06-18 2023-09-29 珠海美佳音科技有限公司 芯片检测接口电路
CN117171833A (zh) * 2023-11-03 2023-12-05 商飞软件有限公司 一种信号逻辑图设计系统
CN117171833B (zh) * 2023-11-03 2024-02-02 商飞软件有限公司 一种信号逻辑图设计系统

Also Published As

Publication number Publication date
CN107480016B (zh) 2020-06-12

Similar Documents

Publication Publication Date Title
CN107480016A (zh) 一种传输设备接口电路自检方法及其电路自检系统
Saar et al. Automatic asphalt pavement crack detection and classification using neural networks
CN102292647B (zh) 用于内连线的故障测试
US20080183406A1 (en) Online IED Fault Diagnosis Device and Method for Substation Automation System Based on IEC61850
CN105051878B (zh) 具有牺牲凸块的封装完整度监视器
US8451883B1 (en) On-chip full eye viewer architecture
US20070018637A1 (en) Apparatus and method for testing circuit characteristics by using eye mask
CN104460651B (zh) 一种基于自主学习的zc双系宕机故障预警方法与装置
CN102445941B (zh) 列控系统车载设备互联互通测试结果自动判定及分析方法
CN102279357B (zh) 一种基于边界扫描技术的分解式电路互连测试方法
EP0006309A1 (en) Railway control signal dynamic input interlocking systems
KR19990063894A (ko) 여유도를 가지는 클럭 분산망의 운영과 관리
CN112606869A (zh) 一种转辙机控制装置
CN107360171A (zh) 基于状态灯检测的工业控制系统信息安全测试装置及方法
US20120079332A1 (en) Device for securing a jtag type bus
CN112526269A (zh) 一种卫星综合电子机内测试设计方法
CN106506226A (zh) 一种故障检测的启动方法及装置
CN105140152A (zh) 晶圆片级封装单片机引脚焊接检测方法
CN110049317A (zh) 一种视频监控系统的在线故障检测方法、系统和电子设备
CN202025092U (zh) 一种地震监测预警装置
CN1984806B (zh) 用于向铁路信标进行安全数据传输的装置
CN109547465A (zh) 一种铁路站间信息动态采集双验证的安全传输系统
CN102435936B (zh) 一种集成电路故障的单光子检测方法及检测系统
CN102636743B (zh) 集成电路中罕见向量序列激活型硬件木马的无损检出方法
KR102283874B1 (ko) 자동폐색제어장치 자동 시험기 및 그 시험 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant