CN105699798A - 一种机上复杂告警设备bit自检测方法 - Google Patents

Abstract

本发明提供一种机上复杂告警设备BIT自检测方法，根据机上复杂告警设备的硬件电路设计，综合利用各种诊断方式，对各功能模块进行BIT检测，同时，根据各功能电路特点设计不同的BIT检测方式，提高BIT设计的通用性和成熟度。因此，本发明的优点在于，在不增加设备规模的条件下，对各功能模块进行BIT检测，提高了BIT设计的通用性和成熟度。

Description

一种机上复杂告警设备BIT自检测方法

技术领域

本发明涉及一种机载设备的BIT检测方法，特别是一种根据机上复杂告警设备的硬件电路设计，对各功能模块进行BIT检测的机上复杂告警设备BIT自检测方法。

背景技术

随着装备的复杂程度和技术含量越来越高，维修性、测试性对装备的作战能力、生存能力、机动性、维修人员、保障费用产生了越来越重要的影响。提高装备设计时的测试性是减少保障设备和费用、提高保障效率的最有效手段之一。BIT设计作为测试性设计的重要内容，在航空机载设备的设计中越来越重要。

典型的BIT系统设计一般具备加电BIT、在线BIT、启动BIT三种工作模式，加电BIT主要用于上电过程中对设备健康状态进行检查；在线BIT用于任务执行过程中对系统关键指标或状态的监控；启动BIT用于设备维护时的故障检测与隔离。典型的BIT工作流程图如图1所示。

BIT设计主要分为硬件设计和软件设计。

硬件设计首先要确定BIT电路复用设备中的功能电路还是采用专用的硬件电路。

若复用设备中的功能电路，应考虑系统资源的容量约束，以及是否会干扰设备的正常工作，以合理的分配资源。在可能的情况下，应尽可能地复用功能电路实现BIT设计。

若采用专用硬件电路，需考虑可靠性因素，并考虑增加专用硬件是否会对设备造成不利影响。对于自身无法进行BIT检测同时功能比较重要的电路，需要考虑设计专门的硬件电路对其进行监控。

对于DSP、RAM、CPLD等器件，由于无法通过硬件电路进行检测，需设计相应的软件，通过对其内存单元写入数据后回读比较或通过内部逻辑判断器件是否工作正常。

目前国内外对新一代军事装备从系统设计开始就非常重视BIT技术的设计与应用，BIT的功能越来越强大，逐步具有了很多原先ATE才具备的故障检测、隔离、定位功能设备测试性设计是为了提高设备的故障诊断能力，故障检测更加快速、准确。

但是，目前机载产品BIT设计存在以下缺陷：

BIT功能相对简单，诊断技术单一，诊断能力差，虚警率高；

采用专用自检电路进行BIT检测会增加设备规模，降低设备可靠性，且不具备通用性。

发明内容

本发明的目的在于提供一种机上复杂告警设备BIT自检测方法，根据机上复杂告警设备的硬件电路设计，综合利用各种诊断方式，对各功能模块进行BIT检测。

为了实现上述目的，本发明的技术方案如下：一种机上复杂告警设备BIT自检测方法，地开采集模块电路包括比较器，地/开信号通过二极管隔离后，经分压电阻接入比较器的正向输入端，比较器的反向输入端接入由离散采集基准模块产生的基准电压；总线收发器采用DEI1016器件标准电路；离散输出驱动电路采用SG2003器件，所述SG2003器件的COM端通过电阻接地，并与一比较器的反向输入端连接，比较器的输出端为FB0端；离散量数据输入输出、总线数据输入输出使用现场可编程逻辑器件；其特征在于地开采集电路BIT测试为：在比较器的反向接入端的电压分别置于15V和2.5V，当置于15V时比较器输出不为低，或者置于2.5V时比较器输出不为高，则判断为故障；总线收发器BIT测试为：向DEI1016器件写入内环自检测控制字，开启内置的自检测功能，将测试数据发送端回绕至两个接收端，并且两接收端收到的数据互为反码，从接收端回读，判定HB6096总线输入输出通道的发送与接收是否正常，接收端回读到的数据与发送不一致为故障；离散输出驱动电路BIT测试为：SG2003器件的全部驱动输入置为高电平时FB0端不为低，或者依次将LD1-LD3置为低电平时FB0端不为高为故障；电压模块BIT检测电路包括第一运算放大器和第二运算放大器，第一运算放大器的反向输入端与输出端连接，第一运算放大器的输出端通过第一电阻接第二运算放大器的正向输入端，第二运算放大器的输出端通过第二电阻接第二运算放大器的反向输入端，第二运算放大器的正向输入端还通过第三电阻接地，将电压模块的输出端加入第一运算放大器的输入端，并将第二运算放大器的输出端接入模数转换器，由CPU进行采样并将采样值与理论值进行比对，采集到的基准电压不在设定范围内为故障。

在对处理器模块进行BIT测试时，通过运算固定算式，核对运算结果是否正确的方式判别处理器数据处理能力是否正常，运算固定算式结果与理论值不符为故障。

在对现场可编程逻辑器件进行BIT时，由指定地址写入锁存数据，间隔固定周期后读出，与写入的数据进行比对，读到数据与写入数据不一致为故障。

本发明根据机上复杂告警设备的硬件电路设计，综合利用各种诊断方式，对各功能模块进行BIT检测；同时，根据各功能电路特点设计不同的BIT检测方式，提高BIT设计的通用性和成熟度。因此，本发明的优点在于，在不增加设备规模的条件下，对各功能模块进行BIT检测，提高了BIT设计的通用性和成熟度。

附图说明

图1为典型BIT工作流程图。

图2为本发明的地开采集模块电路图。

图3为本发明的HB6096总线输入输出通道电路图。

图4为本发明的离散驱动电路详细电路图。

图5为本发明的处理器核电路图。

图6为本发明的DSP与离散输出驱动之间的接口示意图。

图7为本发明的电压模块BIT检测电路。

具体实施方式

下面结合附图和实例对本发明作详细说明。

机载设备的BIT诊断方式包括以下几类：

1）电平翻转

改变输入状态或改变基准使输出端状态翻转，不能正常翻转时判定电路故障。如离散量采集电路，自检时控制基准电压值分别变成2.5V和15V，通过比较器输出端的高低变化实现高低自检，从而对采集电路进行检测。

2）范围监控

对电路输出值进行监控，输出值超出正常范围时判定电路故障。如基准电压电路，将基准电压的结果通过运放隔离分压、AD采集后接入比较器，对电压范围进行监控。

3）施加激励后监测输出

在电路输出端施加激励，对输出端状态进行监测，与理论结果不一致时判定电路故障。如离散输出驱动中的达林顿阵列，当全部驱动（1～7脚）输入为“HI”时，COM端应为地；当任意一个有接负载灯的驱动为“LO”时，COM端应为一个电压值。这样通过改变输入后对输出端进行监测即可判断器件工作是否正常。

4）数据回绕检查

将数据发送端回绕至数据接收端，从接收端回读，回读到的数据与理论值不一致则判定电路故障。如HB6096总线输入输出BIT时，BIT软件通过向DEI1016器件写入内环自检测控制字，开启内置的自检测功能。将测试数据发送端回绕至两个接收端，并且两接收端收到的数据互为反码。从接收端回读，可以判定HB6096总线输入输出通道的发送与接收是否正常。

5）数据写入后回读

对器件的指定内存地址写入数据，间隔固定周期后对数据进行回读，回读到的数据与写入的数据不一致时判定电路故障。如在对现场可编程逻辑器件进行BIT时，由指定地址写入锁存数据，间隔固定周期后读出，与写入的数据进行比对，可以判断器件是否正常。

因此，根据本发明的具体情况，设计如下：

1）离散量采集模块

离散量采集模块输入信号主要为地/开和28V/开两种形式，电路结构类似。以地开采集模块为例，详细电路图见图2。

地/开信号通过二极管Di隔离后，经三个电阻Ri、Ru、Rd分压，电容Ci滤波后，接入比较器U1的正向输入端，比较器的反向输入端接入由离散采集基准模块产生的基准电压。二者经比较器比较后输出，输出由3.3V上拉将OD信号转换为高低信号。

地开采集电路BIT设计复用同一部分电路，对地开采集电路进行BIT时，由CPU控制REVH_A和REVH_B分别将电压置于15V和2.5V。由于采集电路中三电阻Ri、Ru、Rd分压电路最低电压为5V（输入为0V时），也比2.5V大，因此此时所有置于2.5V的比较器输出应为“高”，而该分压电路最高电压为7.5V（输入为开路时），也比15V小，因此此时所有置于15V的比较器输出应为“低”。

故障判据：REVH_A或REVH_B置于15V时比较器输出不为低，或者置于2.5V时比较器输出不为高。

2）429/422总线模块

总线收发器的详细设计电路图见图3中所示。该电路采用DEI1016器件推荐标准电路实现。

该HB6096总线收发器具有内环自测试模式，可以实现BIT测试。BIT软件通过向DEI1016器件写入内环自检测控制字，开启内置的自检测功能。将测试数据发送端回绕至两个接收端，并且两接收端收到的数据互为反码。从接收端回读，可以判定HB6096总线输入输出通道的发送与接收是否正常。

故障判据：接收端回读到的数据与发送不一致为故障。

3）离散输出驱动模块

离散输出驱动电路的详细电路图见图4所示。

离散输出驱动电路采用SG2003器件所述SG2003器件的输入端接CPLD，输出端则接告警灯盒，所述SG2003器件的COM端通过电阻接地，并与一比较器的反向输入端连接，比较器的输出端为FB0端，即为离散输出驱动模块的BIT采样点，比较器的正向输入端接J_FB，J_FB是通过精度较高的电阻将15V电压分压得到的1.1V基准电压。

离散驱动电路用来驱动告警灯盒上的告警灯。驱动由达林顿阵列实现，LD1至LD3由CPLD输出，对应驱动告警灯盒上的3个告警灯，并预留2个备份驱动（BAK1、BAK2）信号。

SG2003器件的第一输入端接CHK0端，为离散输出驱动模块的BIT的激励点，用于SG2003器件的BIT。根据达林顿阵列芯片内部电路原理图，所有OUT端通过一个二极管连接至COM端。当全部驱动（1～7脚）输入为“HI”时，COM端应为地（通过R24电阻接地）；当任意一个有接负载灯的驱动为“LO”时，COM端应为一个电压值。进行BIT测试时，将全部驱动（1～7脚）输入置为“HI”，COM端应为地；通过FB0端应该采集到低状态；再依次将LD1-LD3置为“LO”，COM端应为一个电压值，在FB0端应该采集到高状态，这样即可通过FB0端获取判断驱动和告警灯是否正常。

故障判据：全部驱动（1～7脚）输入置为“HI”时FB0端不为低，或者依次将LD1-LD3置为“LO”时FB0端不为高。

4）处理器模块

图4-4为处理器核电路图,该电路主要实现对整个设备所有功能电路的控制以及信号处理工作。

处理器电路的BIT设计复用处理器功能电路，无专门的BIT电路。

处理器电路BIT测试主要是处理器数据处理能力的BIT测试，通过软件方式实现BIT测试。

BIT测试时，通过运算固定算式(充分使用处理器的乘加器、各个寄存器等，核对运算结果是否正确的方式判别处理器数据处理能力是否正常。

故障判据：运算固定算式结果与理论值不符为故障。

5）CPLD/FPGA模块

离散量数据输入输出、总线数据输入输出使用现场可编程逻辑器件，对DSP接口进行了扩展，其逻辑功能均通过VHDL语言在其内部实现。图4-5为DSP与离散输出驱动之间的接口示意图。

DSP与离散输出驱动之间以锁存器为主导。锁存器后端一个三态缓冲的使能信号由输出EN逻辑进行控制。BIT设计不需要附加额外的电路。

在对现场可编程逻辑器件进行BIT时，由指定地址写入锁存数据，间隔固定周期后读出，与写入的数据进行比对，可以判断器件是否正常。

故障判据：读到数据与写入数据不一致为故障。

6）电压模块

电压模块主要有离散量采集基准电压、灯盒电源等，对其BIT设计了专门的BIT电路，如图7所示。电压模块BIT检测电路包括第一运算放大器U71A和第二运算放大器U71C，第一运算放大器U71A的反向输入端与输出端连接，第一运算放大器U71A的输出端通过第一电阻R229接第二运算放大器U71C的正向输入端，第二运算放大器U71C的输出端通过第二电阻R230接第二运算放大器U71C的反向输入端，第二运算放大器U71C的正向输入端还通过第三电阻R228接地将电压模块的输出端加入第一运算放大器的输入端，并将第二运算放大器的输出端接入模数转换器ADC。

基准电路的BIT为：将电压的输出经过分压后接入ADC，由CPU进行采样并将采样值与理论值进行比对。

故障判据：设置电压范围，采集到的基准电压不在设定范围内为故障。

Claims (3)

1.一种机上复杂告警设备BIT自检测方法，地开采集模块电路包括比较器，地/开信号通过二极管隔离后，经分压电阻接入比较器的正向输入端，比较器的反向输入端接入由离散采集基准模块产生的基准电压；总线收发器采用DEI1016器件标准电路；离散输出驱动电路采用SG2003器件，所述SG2003器件的COM端通过电阻接地，并与一比较器的反向输入端连接，比较器的输出端为FB0端；离散量数据输入输出、总线数据输入输出使用现场可编程逻辑器件；其特征在于地开采集电路BIT测试为：在比较器的反向接入端的电压分别置于15V和2.5V，当置于15V时比较器输出不为低，或者置于2.5V时比较器输出不为高，则判断为故障；总线收发器BIT测试为：向DEI1016器件写入内环自检测控制字，开启内置的自检测功能，将测试数据发送端回绕至两个接收端，并且两接收端收到的数据互为反码，从接收端回读，判定HB6096总线输入输出通道的发送与接收是否正常，接收端回读到的数据与发送不一致为故障；离散输出驱动电路BIT测试为：SG2003器件的全部驱动输入置为高电平时FB0端不为低，或者依次将LD1-LD3置为低电平时FB0端不为高为故障；电压模块BIT检测电路包括第一运算放大器和第二运算放大器，第一运算放大器的反向输入端与输出端连接，第一运算放大器的输出端通过第一电阻接第二运算放大器的正向输入端，第二运算放大器的输出端通过第二电阻接第二运算放大器的反向输入端，第二运算放大器的正向输入端还通过第三电阻接地，将电压模块的输出端加入第一运算放大器的输入端，并将第二运算放大器的输出端接入模数转换器，由CPU进行采样并将采样值与理论值进行比对，采集到的基准电压不在设定范围内为故障。

2.如权利要求1所述的方法，其特征在于在对处理器模块进行BIT测试时，通过运算固定算式，核对运算结果是否正确的方式判别处理器数据处理能力是否正常，运算固定算式结果与理论值不符为故障。

3.如权利要求1所述的方法，其特征在于在对现场可编程逻辑器件进行BIT时，由指定地址写入锁存数据，间隔固定周期后读出，与写入的数据进行比对，读到数据与写入数据不一致为故障。