CN112526269A - 一种卫星综合电子机内测试设计方法 - Google Patents

一种卫星综合电子机内测试设计方法 Download PDF

Info

Publication number
CN112526269A
CN112526269A CN202011382151.XA CN202011382151A CN112526269A CN 112526269 A CN112526269 A CN 112526269A CN 202011382151 A CN202011382151 A CN 202011382151A CN 112526269 A CN112526269 A CN 112526269A
Authority
CN
China
Prior art keywords
test
bit
fault
single machine
product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011382151.XA
Other languages
English (en)
Inventor
许大伟
雍国富
牛磊
杨江利
李伟强
杨将
许良
于俊杰
孙航
田菁晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Institute of Space Electronic Technology
Original Assignee
Shandong Institute of Space Electronic Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Institute of Space Electronic Technology filed Critical Shandong Institute of Space Electronic Technology
Priority to CN202011382151.XA priority Critical patent/CN112526269A/zh
Publication of CN112526269A publication Critical patent/CN112526269A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开一种卫星综合电子机内测试设计方法，首先根据综合电子单机物理功能划分和测试性要求，设计分层的BIT架构；然后对产品进行扩展FMEA分析，确定产品的故障模式以及选用测试点和测试点设计电路；筛选出对任务功能有显著影响的故障模式及其测试点；最后根据测试点特性，结合工程实践经验设计测试电路完成BIT设计。本方案通过对产品进行扩展FMEA分析，优选出反映产品关键功能和故障判断的测试点；并针对测试点特性设计专门测试电路，利用单机内部软硬件资源对测试点采集或测试，能够在不打开设备结构的情况下，缩小故障范围，便于故障时定位和判断，在不额外增加卫星软件和硬件资源基础上，有效提高单机的测试性水平，提高故障检测效率。

Description

一种卫星综合电子机内测试设计方法
技术领域
本发明涉及卫星综合电子机内测试(BIT)领域，具体涉及一种卫星综合电子机内测试设计方法，以用于指导卫星综合电子机内测试设计。
背景技术
目前卫星综合电子在设计时，将表征其状态的遥测信号通过外部电连接器通过电缆传递给其他单机进行专门的采集判读，从而确定该单机的状态。但是卫星重量、尺寸等要求极大地限制了遥测信号的数量，导致故障发生时只能确定是否故障，没有办法更进一步定位故障点和故障原因。尤其是通信或者传输链路较长时，定位故障单元变得极为困难，还需进一步打开设备结构，利用架高板和转接盒等测试设备定位故障。
为了解决卫星单机测试性差、测试难的问题，尽可能利用单机自身软件和硬件资源实现自测试，亟待提出一种新的测试方法，在不打开产品结构的情况下，准确实现故障定位。
发明内容
本发明为了解决现有卫星单机测试性水平差、测试难的问题，提出一种卫星综合电子机内测试方法，能够在不打开产品结构的情况下准确实现故障定位，提高故障检测的效率。
本发明是采用以下的技术方案实现的：一种卫星综合电子机内测试设计方法，包括以下步骤：
步骤1、根据综合电子单机物理功能划分和测试性要求，设计分层的BIT架构；
步骤2、对产品进行扩展FMEA分析，确定产品的故障模式以及选用测试点和测试点设计电路；
步骤3、优选测试点，筛选出对任务功能有显著影响的故障模式及其测试点；
步骤4、根据测试点特性，结合工程实践经验设计测试电路完成BIT设计。
进一步的，所述步骤1中，设计的分层BIT架构包括单机BIT、模块BIT和元器件BIT，各层级之间通过总线连接；元器件BIT选择单机内部的电子元器件，以反映该元器件的健康状态，模块BIT实现对模块级电路的测试，单机BIT选择该单机，完成单机状态上报并得到其BIT状态。
进一步的，所述步骤2中，对产品进行扩展FMEA分析时，增加了对测试点选择、测试点设计和BIT逻辑判据的三个方面分析，具体的：
(1)测试点选择：针对某特定故障模式，确定是否可以选择单机内部进行测试，如果可以，确定选择哪种测试参数进行测试，并将上述信息填写进扩展FMEA分析表格中；
(2)测试点设计：确定选择测试点具体电路设计形式，包括选用模拟式还是数字式、选择边界扫描还是存储器遍历等；
(3)BIT逻辑判据：确定某特定故障发生后，如何通过BIT参数检测和判断该故障，这里需要注意模拟量的阈值选择，既要保证能够检测出该故障，也要保证检测电路不会出现虚警。
进一步的，所述步骤3中，对产品进行扩展FMEA分析后，结合其严酷度类别、发生概率等级和工程实践经验，筛选出对任务功能有显著影响的故障模式及其测试点。
进一步的，所述步骤3中提到的筛选方法为：以选择该器件故障模式发生时严酷度不低于III级且发生概率等级不低于D级作为选择依据。
与现有技术相比，本发明的优点和积极效果在于：
本方案通过对产品进行扩展FMEA分析，优选出反映产品关键功能和故障判断的测试点；并针对测试点特性设计专门测试电路，利用单机内部软硬件资源对测试点采集或测试，能够在不打开设备结构的情况下，缩小故障范围，便于故障时定位和判断，为后续维修和检测缩短时间。
相比于传统的设计，本方案在不额外增加卫星软件和硬件资源基础上，能够提高单机的测试性水品，当单机发生故障时，能够提高故障检测效率，缩小故障范围；且单机遥测信号输出电连接器数量可以减少，实现卫星单机减重。
附图说明
图1为本发明实施例各BIT层级连接关系示意图；
图2为本发明实施例测试点选择逻辑示意图；
图3为本发明实施例某型号系统BIT设计结构示意图；
图4为本发明实施例电源板测试点电路示意图；
图5为本发明实施例同步422BIT测试设计示意图；
图6为本发明实施例OC检测测试点电路示意图；
图7为本发明实施例继电器状态检测电路示意图；
图8为本发明实施例电池管理板模拟量检测电路示意图。
具体实施方式
为了能够更加清楚地理解本发明的上述目的、特征和优点，下面结合附图及实施例对本发明做进一步说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用不同于在此描述的其他方式来实施，因此，本发明并不限于下面公开的具体实施例。
本实施例公开一种卫星综合电子机内测试设计方法，主要针对卫星综合电子工程实际应用，提高单机测试性水平而开展的设计，具体包括以下步骤：
步骤一，根据综合电子单机物理功能划分和测试性要求，设计分层的BIT架构；
具体将单机划分为3个层次：单机BIT、模块BIT和元器件BIT，不同层级之间通过总线连接，各层级连接关系如图1所示，其中：
单机BIT：包括单机功能以及测试检测电路，从硬件电路来说，它是模块BIT的集合；从软件数据流来看，它是模块BIT和元器件BIT测试信息的汇总；整个单机的BIT信息通过其对外输出。
模块BIT：包括模块级接口电路和以及测试检测电路，对模块级电路进行测试，其输出状态表征整个模块的健康状态。
元器件BIT：由对元器件进行BIT测试的检测电路组成，对系统功能影响较大、反映系统关键特性的元器件设计专门电路进行测试。
步骤二，对产品进行扩展FMEA分析，确定产品的故障模式以及选用测试点和测试点设计电路；
根据产品硬件组成，使用扩展FMEA方法对产品进行分析，该步骤是后续进行测试点选择的依据文件。本实施例提出的扩展FMEA方法在传统FMEA的基础上增加对测试点选择、测试点设计和BIT逻辑判据的分析，具体的：
(1)测试点选择：针对某特定故障模式，是否可以选择单机内部进行测试，如果可以，确定选择哪种测试参数进行测试，并将上述信息填写进扩展FMEA分析表格中。这里需要注意的是：该项目的填写需要设计师结合实际产品的特点，选择的测试点尽量要减少功能硬件资源的消耗；
(2)测试点设计：确定选择测试点具体电路设计形式，例如，选用模拟式还是数字式、选择边界扫描还是存储器遍历等；
(3)BIT逻辑判据：确定某特定故障发生后，如何通过BIT参数检测和判断该故障。这里需要注意模拟量的阈值选择，既要保证能够检测出该故障，也要保证检测电路不会出现虚警。
步骤三，优选测试点，筛选出对任务功能有显著影响的故障模式及其测试点：
对产品进行扩展FMEA分析后，结合其严酷度类别、发生概率等级和工程实践经验，筛选出对任务功能有显著影响的故障模式及其测试点。选择完测试点后，设计专门检测方式。
由于产品元器件多、故障模式多，如果把所有的故障模式都进行BIT设计，一方面会导致硬件测试电路复杂、代价高；另一方面会导致测试点重复。所以有必要提出一种优选测试点的方法。本实施例在结合产品安全性要求高的特点，提出以下测试点选择方法：
如图2所示：要求选择该器件故障模式发生时严酷度不得低于III级且发生概率等级不得低于D级，可以认为只有这样的故障模式，有必要进行检测。其他故障发生时，可能不会造成过多的危害，通过原有的可靠性设计措施能够规避；或者是发生的概率太低，若对其进行BIT测试，代价太高。
步骤四，根据测试点特性，结合工程实践经验设计测试电路完成BIT设计。
为了进一步证明本发明方案的可靠性，下面结合某型号卫星综合电子设备(控制下位机)具体实施案例对本发明进行详细说明：
某型号卫星分系统由多个单机构成，其中心计算机通过1553B总线负责整个系统信息处理和指令分发，下属多个控制下位机负责具体指令执行以及信息上报。控制下位机内部由电源板、功能处理板、火工品板和电池管理板组成。
电源板接收一次母线供电，通过内部DC/DC完成二次电源变换，以给其他单板供电；功能处理板以FPGA为核心控制器，通过1553B总线与中心机通信，内部设计有422通信、OC指令控制和AD采集等；火工品板接收功能处理板OC指令完成火工品继电器控制；电池管理板完成蓄电池充电管理。
步骤一：根据综合电子单机物理功能划分和测试性要求，设计分层的BIT架构，依据整个系统的硬件架构，结合控制下位机功能，其BIT测试架构如图3所示；
元器件级BIT：选择每个板卡内部的电子元器件，通过电子元器件的健康状态组合反应上级功能模块的健康状态；
模块级BIT：选择控制下位机内部的4个电路板卡；
单机级BIT：选择控制下位机，1553B总线作为系统测测试总线完成单机状态上报，从而得出其BIT状态。
步骤二，对产品进行扩展FMEA分析，填写扩展FMEA分析表如表1所示：
表1扩展FMEA分析结果表
Figure BDA0002809767080000061
本实施例强调采用扩展FMEA分析，FMEA是一种自下而上的有效的故障分析方法，作为本方案的关键点之一，它能够将底层硬件的故障影响通过层次关系传递到顶层。其在FMEA分析表格基础上增加了测试点一栏，本方案最关键的就是BIT测试点的选择，只有选择能够有效反映产品功能和安全性的测试点，才能保证BIT设计满足使用和测试性要求，能够将最底层元器件的失效通过传递关系反应到最终影响并得出该失效的严酷度情况，是测试点的选择的逻辑基础。而且，扩展FMEA分析表也有BIT正确性判断逻辑，用于系统编写故障字典和故障库。
由于FMEA分析是基于产品物理功能分层，BIT也据此设计为分层BIT架构。更进一步，注重FMEA分析中和测试性及安全性相关的底层失效模式，通过失效模式选择测试点，结合现有工程经验，设计内部测试电路实现机内测试。产品扩展FMEA分析完成后，整个产品的故障模式以及选用测试点和测试点设计电路已经形成层级关系表示出来，下一步需要对测试点进行优化。
步骤3：测试点选择：
综合以上逻辑，选取以下模块测试点作为控制下位机内部的BIT测试点：
电源板：DC/DC输出二次电源电压通过内部总线送到功能处理板AD处采集，功能处理板FPGA将其电压数字量通过1553B上报，其测试点电路设计如图4所示。
其中+5VA是DC/DC输出的5V电源，+5VA_YC是输出到AD处的分压值，DC/DC正确时，+5VA_YC约为3.5±0.5V，其他情况异常。
功能处理板：1553B总线通过软件读取相应寄存器判断是否故障；同步422和OC指令控制设计环绕BIT，其设计分别见图5和图6；AD采集电路加入两路基准源(+5V分压和+3.3V)。
根据同步422时序关系，发送端发送确定的数据，例如EB 90，通过FPGA软件接收端读取接收数据，数据一致时认为通过BIT测试，否则报错。
OC指令控制进行BIT测试时，FPGA通过控制管脚发送高电平(逻辑1)，持续时间160±10ms。同时通过检测管脚检测此时环绕低电平(逻辑0)持续时间，判据定为持续时间160±15ms则通过测试，否则报错。
AD采集+5V分压，分压值3.6±0.5V时通过测试，否则报错；
AD采集+3.3V分压，分压值3.3±0.3V时通过测试，否则报错；
火工品板：使用继电器的多余触点，设计状态信号送给功能处理板FPGA采集，其原理如图7所示：
当继电器触点闭合时，FPGA采集到高电平(逻辑1)；当继电器触点断开时，FPGA采集到低电平(逻辑0)。符合逻辑时通过测试，否则报错。
电池管理板：电池电压、电流、温度等模拟量通过功能处理板AD进行采集，如图8所示。
FPGA软件预留电压、电流和温度模拟量报警值，当超过该报警值时报错。
BIT设计完成后，通过故障注入的方式检测产品BIT设计能力，判断软件和硬件设计的可行性和正确性，测试时注入100次故障，判断故障能够检测出的次数。其故障注入方式及BIT验证结果如表2。
表2 BIT验证测试表
Figure BDA0002809767080000071
Figure BDA0002809767080000081
可见，相比于传统的设计，本方案在不额外增加卫星软件和硬件资源基础上，能够提高单机的测试性水品，当单机发生故障时，能够提高故障检测效率，缩小故障范围。
以上所述，仅是本发明的较佳实施例而已，并非是对本发明作其它形式的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例应用于其它领域，但是凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与改型，仍属于本发明技术方案的保护范围。

Claims (5)

1.一种卫星综合电子机内测试设计方法，其特征在于，包括以下步骤：
步骤1、根据综合电子单机物理功能划分和测试性要求，设计分层的BIT架构；
步骤2、对产品进行扩展FMEA分析，确定产品的故障模式以及选用测试点和测试点设计电路；
步骤3、优选测试点，筛选出对任务功能有显著影响的故障模式及其测试点；
步骤4、根据测试点特性，结合工程实践经验设计测试电路完成BIT设计。
2.根据权利要求1所述的卫星综合电子机内测试设计方法，其特征在于：所述步骤1中，设计的分层BIT架构包括单机BIT、模块BIT和元器件BIT，各层级之间通过总线连接；元器件BIT选择单机内部的电子元器件，以反映该元器件的健康状态，模块BIT实现对模块级电路的测试，单机BIT选择该单机，完成单机状态上报并得到其BIT状态。
3.根据权利要求2所述的卫星综合电子机内测试设计方法，其特征在于：所述步骤2中，对产品进行扩展FMEA分析时，增加了对测试点选择、测试点设计和BIT逻辑判据的三个方面分析，具体的：
(1)测试点选择：针对某特定故障模式，确定是否可以选择单机内部进行测试，如果可以，确定选择哪种测试参数进行测试，并将上述信息填写进扩展FMEA分析表格中；
(2)测试点设计：确定选择测试点具体电路设计形式，包括选用模拟式还是数字式、选择边界扫描还是存储器遍历；
(3)BIT逻辑判据：确定某特定故障发生后，如何通过BIT参数检测和判断该故障。
4.根据权利要求3所述的卫星综合电子机内测试设计方法，其特征在于：所述步骤3中，对产品进行扩展FMEA分析后，结合其严酷度类别、发生概率等级和工程实践经验，筛选出对任务功能有显著影响的故障模式及其测试点。
5.根据权利要求4所述的卫星综合电子机内测试设计方法，其特征在于：所述步骤3中提到的筛选方法为：以该器件故障模式发生时严酷度不低于III级且发生概率等级不低于D级作为选择依据。
CN202011382151.XA 2020-12-01 2020-12-01 一种卫星综合电子机内测试设计方法 Pending CN112526269A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011382151.XA CN112526269A (zh) 2020-12-01 2020-12-01 一种卫星综合电子机内测试设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011382151.XA CN112526269A (zh) 2020-12-01 2020-12-01 一种卫星综合电子机内测试设计方法

Publications (1)

Publication Number Publication Date
CN112526269A true CN112526269A (zh) 2021-03-19

Family

ID=74995667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011382151.XA Pending CN112526269A (zh) 2020-12-01 2020-12-01 一种卫星综合电子机内测试设计方法

Country Status (1)

Country Link
CN (1) CN112526269A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114325198A (zh) * 2021-12-29 2022-04-12 浙江时空道宇科技有限公司 测试装置及测试系统
CN114755512A (zh) * 2022-03-21 2022-07-15 知一航宇(北京)科技有限公司 一种小卫星元器件选用方法
CN115037360A (zh) * 2022-08-09 2022-09-09 沈阳航盛科技有限责任公司 一种卫星通信天线系统的健康管理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103760886A (zh) * 2013-12-02 2014-04-30 北京航空航天大学 一种新研航空电子产品硬件综合fmeca方法
CN105786678A (zh) * 2014-12-25 2016-07-20 北京电子工程总体研究所 一种基于相关性模型的测试性预计方法
CN108255649A (zh) * 2017-11-30 2018-07-06 中国航空综合技术研究所 一种基于建模仿真协同分析的诊断策略设计方法
CN108536878A (zh) * 2017-03-01 2018-09-14 北京电子工程总体研究所 一种基于扩展式fmeca的rms一体化分析方法
CN111190759A (zh) * 2019-12-25 2020-05-22 中国航空工业集团公司北京长城航空测控技术研究所 一种基于功能与故障模式的混合诊断策略生成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103760886A (zh) * 2013-12-02 2014-04-30 北京航空航天大学 一种新研航空电子产品硬件综合fmeca方法
CN105786678A (zh) * 2014-12-25 2016-07-20 北京电子工程总体研究所 一种基于相关性模型的测试性预计方法
CN108536878A (zh) * 2017-03-01 2018-09-14 北京电子工程总体研究所 一种基于扩展式fmeca的rms一体化分析方法
CN108255649A (zh) * 2017-11-30 2018-07-06 中国航空综合技术研究所 一种基于建模仿真协同分析的诊断策略设计方法
CN111190759A (zh) * 2019-12-25 2020-05-22 中国航空工业集团公司北京长城航空测控技术研究所 一种基于功能与故障模式的混合诊断策略生成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
兰超 等: "《BIT技术在星载电子设备的应用》", 《空间控制技术与应用》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114325198A (zh) * 2021-12-29 2022-04-12 浙江时空道宇科技有限公司 测试装置及测试系统
CN114755512A (zh) * 2022-03-21 2022-07-15 知一航宇(北京)科技有限公司 一种小卫星元器件选用方法
CN115037360A (zh) * 2022-08-09 2022-09-09 沈阳航盛科技有限责任公司 一种卫星通信天线系统的健康管理方法

Similar Documents

Publication Publication Date Title
CN112526269A (zh) 一种卫星综合电子机内测试设计方法
CN101788945B (zh) 一种多电路板或多模块电子系统的诊断测试系统及方法
US4242751A (en) Automatic fault-probing method and apparatus for checking electrical circuits and the like
US20080183406A1 (en) Online IED Fault Diagnosis Device and Method for Substation Automation System Based on IEC61850
US20060200714A1 (en) Test equipment for semiconductor
US20090192753A1 (en) Apparatus and method for testing electronic systems
CN105445585B (zh) 电网一次回路的故障诊断方法和系统
CN102495791A (zh) 多厂家继电保护测试仪自动测试接口兼容方法
CN101778007B (zh) 一种自动测试can总线控制模块的i/o引脚的系统和方法
US20020147561A1 (en) System and method for intelligent wire testing
CN110321292A (zh) 芯片测试方法、装置、电子设备及计算机可读存储介质
CN105334452A (zh) 一种边界扫描测试系统
CN115470064A (zh) 待测设备的安全测试方法、装置、电子设备及存储介质
CN112379251A (zh) 一种继电器电路故障的测试系统及方法
US7096384B2 (en) Fault simulator for verifying reliability of test pattern
CN114594671A (zh) 一种宇航双冗余空间通信设备的故障自诊断和自主切换系统及方法
US8271460B2 (en) Computer program and computer system for producing test flow
CN111638444A (zh) 基于spi配置方式的大容量fpga的测试工装和测试方法
CN112908397B (zh) Dram存储阵列的修复方法及相关设备
US10983163B1 (en) Function verification system for boundary scan test controller and method thereof
CN113160875B (zh) 芯片测试系统和测试方法
CN115494740A (zh) 一种基于MATLAB/Simulink系统仿真的硬件在环测试台架
CN106324483A (zh) 一种复位电路检测系统和检测方法
KR20230145329A (ko) 안전 관련 로직에서 결함 타입들을 결정하기 위한 구조적분석
CN113655263A (zh) 一种芯片设计的信号连接电压检测方法、装置及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210319