CN111610389A - 一种信号通路的测试方法 - Google Patents
一种信号通路的测试方法 Download PDFInfo
- Publication number
- CN111610389A CN111610389A CN202010304507.1A CN202010304507A CN111610389A CN 111610389 A CN111610389 A CN 111610389A CN 202010304507 A CN202010304507 A CN 202010304507A CN 111610389 A CN111610389 A CN 111610389A
- Authority
- CN
- China
- Prior art keywords
- signal
- test
- signal path
- terminal
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/54—Testing for continuity
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明属于核电站信号测试技术,具体涉及一种信号通路的测试方法。包括:步骤S1,将信号通路拆分为第一信号通路和第二信号通路,A端拆分为第一信号通路的A1端和第二信号通路的A2端,B端拆分为第一信号通路的B1端和第二信号通路的B2端;步骤S2,在A1端通过或逻辑连接信号源和第一测试信号,在A2端通过或逻辑连接信号源和第二测试信号,测试结果信号通过或逻辑连接B1端和B2端;步骤S3,分别启动第一测试信号和第二测试信号,在测试结果信号位置如果能分别检测到两次测试信号,则信号通路检验正常;若在测试结果信号位置检测不到或仅能检测到一次测试信号,则信号通路检验失效。该方法不通过信号源发出信号,即可验证信号通路的可靠性。
Description
技术领域
本发明属于核电站信号测试技术,具体涉及一种信号通路的测试方法。
背景技术
核电站中对于安全重要设备,需通过定期试验的方式检查其可用性,确保该设备在需要动作的时候能执行其相关的安全功能。信号通路作为向设备提供安全重要信号的传输途径,其可靠性也需通过定期试验进行验证。定期试验从启动设备与否角度可分为“闭锁性定期试验”及“非闭锁性试验”。“闭锁性定期试验”指仅测试信号通路,不启动设备;“非闭锁性试验”指测试信号通路,同时启动设备,如图1。
发明内容
针对目前“非闭锁性试验”的弊端,本发明的目的是提供一种“闭锁性定期试验”的方法,该方法除了能确保在不启动设备的情况下,完成信号通路的测试,同时不需增加额外的切换开关,同时还可确保在测试过程中,当产生安全动作信号时,仍能启动设备。
为达到以上目的,本发明采用的技术方案是一种信号通路的测试方法,用于对信号通路进行测试,所述信号通路的A端用于连接信号源,B端用于连接受控信号,包括如下步骤:
步骤S1,将所述信号通路拆分为第一信号通路和第二信号通路,所述A端拆分为所述第一信号通路的A1端和所述第二信号通路的A2端,所述B端拆分为所述第一信号通路的B1端和所述第二信号通路的B2端;
步骤S2,增加一个第一测试信号和一个第二测试信号和一个测试结果信号;在所述A1端通过或逻辑连接所述信号源和所述第一测试信号,在所述A2端通过或逻辑连接所述信号源和所述第二测试信号,所述测试结果信号通过或逻辑连接所述B1端和所述B2端;
步骤S3,分别启动所述第一测试信号和所述第二测试信号,在所述测试结果信号位置如果能分别检测到两次测试信号,则所述信号通路检验正常;若在所述测试结果信号位置检测不到测试信号,或仅能检测到一次测试信号,则所述信号通路检验失效。
进一步,
所述步骤S2中,
在所述A1端设有第一或门逻辑电路,所述A1端通过所述第一或门逻辑电路连接所述信号源和所述第一测试信号;
在所述A2端设有第二或门逻辑电路,所述A2端通过所述第二或门逻辑电路连接所述信号源和所述第二测试信号;
在所述测试结果信号设有第三或门逻辑电路,所述测试结果信号通过所述第三或门逻辑电路连接所述B1端和所述B2端。
进一步,
所述第一或门逻辑电路的两个输入端分别连接所述信号源和所述第一测试信号,所述第一或门逻辑电路的输出端连接所述A1端;
所述第二或门逻辑电路的两个输入端分别连接所述信号源和所述第一测试信号,所述第二或门逻辑电路的输出端连接所述A2端;
所述第三或门逻辑电路的两个输入端分别连接所述B1端和所述B2端,所述第三或门逻辑电路的输出端连接所述测试结果信号。
进一步,在所述步骤S2中还包括,所述受控信号通过与逻辑连接所述B1端和所述B2端。
进一步,在所述受控信号设有与门逻辑电路,所述受控信号通过所述与门逻辑电路连接所述B1端和所述B2端。
进一步,所述与门逻辑电路的两个输入端分别连接所述B1端和所述B2端,所述与门逻辑电路的输出端连接所述受控信号。
进一步,所述信号通路的物理路径的类型包括硬接线和光纤和无线传输和芯片内部逻辑组件,所述信号通路的物理路径的数量是可变化的,所述A端和所述B端的物理形式包括接线端子和逻辑元件。
本发明的有益效果在于:
1.提供了一种不启动设备的情况下,测试信号通路的方法,不通过信号源1发出信号,即可验证信号通路3的可靠性,且测试过程中不会使受控设备2收到命令信号。
2.本发明实现简单,不需增加额外的切换开关。
3.本发明可确保在测试过程中,当产生动作信号时,仍能启动设备,不会降低系统的整体可靠性,即在测试过程中,当信号源1发出命令信号时,受控设备2可收到命令信号,且仅当信号源1发出命令信号时,受控设备2才会收到命令信号。
附图说明
图1是背景技术部分所述的非闭锁性试验的示意图;
图2是本发明具体实施方式中所述的一种信号通路的测试方法的示意图;
图中:1-信号源,2-受控信号,3-信号通路,4-第一信号通路,5-第二信号通路,6-第一测试信号,7-第二测试信号,8-测试结果信号,9-第一或门逻辑电路,10-第二或门逻辑电路,11-第三或门逻辑电路,12-与门逻辑电路。
具体实施方式
下面结合附图和实施例对本发明作进一步描述。
如图2所示,本发明提供的一种信号通路的测试方法,用于对信号通路3(如图1所示)进行测试,信号通路3的A端用于连接信号源1,B端用于连接受控信号2(信号通路3是指A端至B端之间的信号传输路径,信号源1发出命令信号是经A端、信号通路3、B端至受控设备2收到信号源1的命令信号),该方法包括如下步骤:
步骤S1,将信号通路3拆分为第一信号通路4和第二信号通路5,A端拆分为第一信号通路4的A1端和第二信号通路5的A2端,B端拆分为第一信号通路4的B1端和第二信号通路5的B2端;
步骤S2,增加一个第一测试信号6和一个第二测试信号7和一个测试结果信号8;在A1端通过或逻辑连接信号源1和第一测试信号6,在A2端通过或逻辑连接信号源1和第二测试信号7,测试结果信号8通过或逻辑连接B1端和B2端,受控信号2通过与逻辑连接B1端和B2端;(拆分并增加第一测试信号6、第二测试信号7、一个测试结果信号8的线路如图2所示)
步骤S3,分别启动第一测试信号6和第二测试信号7,在测试结果信号8位置如果能分别检测到两次测试信号,则信号通路3检验正常;若在测试结果信号8位置检测不到测试信号,或仅能检测到一次测试信号,则信号通路3检验失效。
步骤S2中,
在A1端设有第一或门逻辑电路9,A1端通过第一或门逻辑电路9连接信号源1和第一测试信号6;
在A2端设有第二或门逻辑电路10,A2端通过第二或门逻辑电路10连接信号源1和第二测试信号7;
在测试结果信号8设有第三或门逻辑电路11,测试结果信号8通过第三或门逻辑电路11连接B1端和B2端;
在受控信号2设有与门逻辑电路12,受控信号2通过与门逻辑电路12连接B1端和B2端。
第一或门逻辑电路9的两个输入端分别连接信号源1和第一测试信号6,第一或门逻辑电路9的输出端连接A1端;
第二或门逻辑电路10的两个输入端分别连接信号源1和第一测试信号6,第二或门逻辑电路10的输出端连接A2端;
第三或门逻辑电路11的两个输入端分别连接B1端和B2端,第三或门逻辑电路11的输出端连接测试结果信号8;
与门逻辑电路12的两个输入端分别连接B1端和B2端,与门逻辑电路12的输出端连接受控信号2。
信号通路3的物理路径的类型包括(且不局限为)硬接线和光纤和无线传输和芯片内部逻辑组件,信号通路3的物理路径的数量是可变化的,A端和B端的物理形式包括(且不局限为)接线端子和逻辑元件。
本发明所述的装置并不限于具体实施方式中所述的实施例,本领域技术人员根据本发明的技术方案得出其他的实施方式,同样属于本发明的技术创新范围。
Claims (7)
1.一种信号通路的测试方法,用于对信号通路(3)进行测试,所述信号通路(3)的A端用于连接信号源(1),B端用于连接受控信号(2),包括如下步骤:
步骤S1,将所述信号通路(3)拆分为第一信号通路(4)和第二信号通路(5),所述A端拆分为所述第一信号通路(4)的A1端和所述第二信号通路(5)的A2端,所述B端拆分为所述第一信号通路(4)的B1端和所述第二信号通路(5)的B2端;
步骤S2,增加一个第一测试信号(6)和一个第二测试信号(7)和一个测试结果信号(8);在所述A1端通过或逻辑连接所述信号源(1)和所述第一测试信号(6),在所述A2端通过或逻辑连接所述信号源(1)和所述第二测试信号(7),所述测试结果信号(8)通过或逻辑连接所述B1端和所述B2端;
步骤S3,分别启动所述第一测试信号(6)和所述第二测试信号(7),在所述测试结果信号(8)位置如果能分别检测到两次测试信号,则所述信号通路(3)检验正常;若在所述测试结果信号(8)位置检测不到测试信号,或仅能检测到一次测试信号,则所述信号通路(3)检验失效。
2.如权利要求1所述的一种信号通路的测试方法,其特征是:
所述步骤S2中,
在所述A1端设有第一或门逻辑电路(9),所述A1端通过所述第一或门逻辑电路(9)连接所述信号源(1)和所述第一测试信号(6);
在所述A2端设有第二或门逻辑电路(10),所述A2端通过所述第二或门逻辑电路(10)连接所述信号源(1)和所述第二测试信号(7);
在所述测试结果信号(8)设有第三或门逻辑电路(11),所述测试结果信号(8)通过所述第三或门逻辑电路(11)连接所述B1端和所述B2端。
3.如权利要求2所述的一种信号通路的测试方法,其特征是:
所述第一或门逻辑电路(9)的两个输入端分别连接所述信号源(1)和所述第一测试信号(6),所述第一或门逻辑电路(9)的输出端连接所述A1端;
所述第二或门逻辑电路(10)的两个输入端分别连接所述信号源(1)和所述第一测试信号(6),所述第二或门逻辑电路(10)的输出端连接所述A2端;
所述第三或门逻辑电路(11)的两个输入端分别连接所述B1端和所述B2端,所述第三或门逻辑电路(11)的输出端连接所述测试结果信号(8)。
4.如权利要求1所述的一种信号通路的测试方法,其特征是:在所述步骤S2中还包括,所述受控信号(2)通过与逻辑连接所述B1端和所述B2端。
5.如权利要求4所述的一种信号通路的测试方法,其特征是:在所述受控信号(2)设有与门逻辑电路(12),所述受控信号(2)通过所述与门逻辑电路(12)连接所述B1端和所述B2端。
6.如权利要求5所述的一种信号通路的测试方法,其特征是:所述与门逻辑电路(12)的两个输入端分别连接所述B1端和所述B2端,所述与门逻辑电路(12)的输出端连接所述受控信号(2)。
7.如权利要求1所述的一种信号通路的测试方法,其特征是:所述信号通路(3)的物理路径的类型包括硬接线和光纤和无线传输和芯片内部逻辑组件,所述信号通路(3)的物理路径的数量是可变化的,所述A端和所述B端的物理形式包括接线端子和逻辑元件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010304507.1A CN111610389B (zh) | 2020-04-17 | 2020-04-17 | 一种信号通路的测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010304507.1A CN111610389B (zh) | 2020-04-17 | 2020-04-17 | 一种信号通路的测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111610389A true CN111610389A (zh) | 2020-09-01 |
CN111610389B CN111610389B (zh) | 2023-09-15 |
Family
ID=72195818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010304507.1A Active CN111610389B (zh) | 2020-04-17 | 2020-04-17 | 一种信号通路的测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111610389B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006258718A (ja) * | 2005-03-18 | 2006-09-28 | Seiko Epson Corp | 検査回路 |
CN102122433A (zh) * | 2010-11-24 | 2011-07-13 | 中广核工程有限公司 | 一种核电站数字信号通道在线测试装置及其方法 |
CN104661022A (zh) * | 2015-03-04 | 2015-05-27 | 广东威创视讯科技股份有限公司 | 多信号通道自动检测系统及方法 |
CN105554496A (zh) * | 2015-12-23 | 2016-05-04 | 广东威创视讯科技股份有限公司 | 多信号通道自动检测系统及方法 |
CN205353230U (zh) * | 2015-12-24 | 2016-06-29 | 中国大唐集团科学技术研究院有限公司华中分公司 | 汽机tsi轴振信号通道测试装置和测试系统 |
CN107480016A (zh) * | 2017-07-27 | 2017-12-15 | 珠海高凌信息科技股份有限公司 | 一种传输设备接口电路自检方法及其电路自检系统 |
-
2020
- 2020-04-17 CN CN202010304507.1A patent/CN111610389B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006258718A (ja) * | 2005-03-18 | 2006-09-28 | Seiko Epson Corp | 検査回路 |
CN102122433A (zh) * | 2010-11-24 | 2011-07-13 | 中广核工程有限公司 | 一种核电站数字信号通道在线测试装置及其方法 |
CN104661022A (zh) * | 2015-03-04 | 2015-05-27 | 广东威创视讯科技股份有限公司 | 多信号通道自动检测系统及方法 |
CN105554496A (zh) * | 2015-12-23 | 2016-05-04 | 广东威创视讯科技股份有限公司 | 多信号通道自动检测系统及方法 |
CN205353230U (zh) * | 2015-12-24 | 2016-06-29 | 中国大唐集团科学技术研究院有限公司华中分公司 | 汽机tsi轴振信号通道测试装置和测试系统 |
CN107480016A (zh) * | 2017-07-27 | 2017-12-15 | 珠海高凌信息科技股份有限公司 | 一种传输设备接口电路自检方法及其电路自检系统 |
Also Published As
Publication number | Publication date |
---|---|
CN111610389B (zh) | 2023-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6314538B1 (en) | Semiconductor integrated circuit having compression circuitry for compressing test data, and the test system and method for utilizing the semiconductor integrated circuit | |
CN1809176B (zh) | 基于数字配线架的对线方法及其对线装置 | |
US8413036B2 (en) | Pseudorandom binary sequence checker with control circuitry for end-of-test check | |
CN109037192B (zh) | 硅通孔容错电路及方法、集成电路 | |
CN111610389A (zh) | 一种信号通路的测试方法 | |
CN110825640A (zh) | Dubal BIOS的测试方法、测试装置及测试系统 | |
CN113890603B (zh) | 一种自动定位故障链路的方法及装置 | |
CN114301526A (zh) | 一种基于PXIe的一对多光纤通讯板卡 | |
CN109067567B (zh) | 一种网络通信中断诊断方法 | |
KR100277137B1 (ko) | 전기 및 데이터 통신장치 | |
JP2837202B2 (ja) | 広帯域電気通信交換局にオプチカルラインを接続するためのシステム | |
CN108650115B (zh) | 集抄系统多通道级联拓扑结构故障处理方法 | |
CN117172202B (zh) | 一种芯粒自检及芯粒间通信恢复方法、装置 | |
CN111175630A (zh) | 硅通孔检测电路及其检测方法、集成电路 | |
JPH0213095A (ja) | データ経路検査装置及び方法 | |
CN113938450B (zh) | 航电系统通信故障处理方法、装置、计算机设备和介质 | |
CN114585039B (zh) | 一种故障状态下的万兆网络数据传输链路切换方法和装置 | |
JP2014171120A (ja) | Ponプロテクションシステムの異常診断方法 | |
CN218416351U (zh) | 一种并联冗余接线电路 | |
CN104079443A (zh) | 数据传输性能测试系统及方法 | |
CN116773999A (zh) | 一种芯片接口测试电路及系统 | |
KR200341442Y1 (ko) | 통신시스템의 자동회선 연결장치 | |
CN116775346A (zh) | 应用于微控制器的数据传输模块自检测系统及实现方法 | |
KR100463852B1 (ko) | 전전자 교환기의 검사 오류방지방법 | |
CN115002815A (zh) | 一种nfc系统的测试方法、装置、可读介质及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |