CN110825640A - Dubal BIOS的测试方法、测试装置及测试系统 - Google Patents

Abstract

本发明公开了一种Dubal BIOS的测试方法，在对主BIOS进行测试后，对主BIOS对应的信号链路进行注错，在判断设备系统已切换至副BIOS后，再对副BIOS进行测试。相较于现有技术中只能从主BIOS、副BIOS的电气电路和外观层面进行测试，本发明提供的方案能够模拟主BIOS故障的情况，从而实现了对主BIOS本身、对副BIOS以及对Dubal BIOS切换机制的完整测试。本发明还公开了一种Dubal BIOS的测试装置、测试系统及计算机可读存储介质，具有上述有益效果。

Description

Dubal BIOS的测试方法、测试装置及测试系统

技术领域

本发明涉及服务器测试技术领域，特别是涉及一种Dubal BIOS的测试方法、测试装置、测试系统及计算机可读存储介质。

背景技术

随着服务器可靠性、可用性要求的逐渐提升，Dubal BIOS技术的应用越来越广泛。由于Dubal BIOS技术中采用了2个Flash ROM用于存放BIOS镜像，其默认设置自主BIOS(Primary BIOS)启动，仅在主BIOS出现损坏无法读取时才切换至副BIOS(Secondary BIOS)启动。

由于Dubal BIOS技术尚未普及，有关Dubal BIOS功能的工厂生产测试环节并无成熟的方法对Dubal BIOS功能进行完整的测试，目前仅在ICT、AOI等电气和外观层面进行检测，造成板载损坏掉的副BIOS流向市场的隐患。

提供一种能够对Dubal BIOS功能进行完整的测试的方法，是本领域技术人员需要解决的技术问题。

发明内容

本发明的目的是提供一种Dubal BIOS的测试方法、测试装置、测试系统及计算机可读存储介质，用于实现对Dubal BIOS功能的完整的测试。

为解决上述技术问题，本发明提供一种Dubal BIOS的测试方法，包括：

对主BIOS进行测试后，对所述主BIOS对应的信号链路进行注错；

判断设备系统是否切换至副BIOS；

如果是，则对所述副BIOS进行测试。

可选的，所述对所述主BIOS对应的信号链路进行注错，具体为：

应用注错仪对所述主BIOS对应的信号链路进行有源注错。

可选的，所述注错仪具体为小型功率发生仪。

可选的，所述对所述主BIOS对应的信号链路进行注错，具体为：

将所述主BIOS对应的信号链路短接到地。

可选的，所述判断设备系统是否切换至副BIOS，具体为：

判断所述设备系统是否触发重启；

如果是，则所述设备系统已切换至所述副BIOS；

如果否，则所述设备系统未切换至所述副BIOS。

可选的，所述对主BIOS进行测试，具体包括：

判断所述设备系统是否能通过所述主BIOS正常开机；

如果能通过所述主BIOS正常开机，则所述主BIOS测试通过；

如果不能通过所述主BIOS正常开机，则所述主BIOS测试不通过；

相应的，所述对所述副BIOS进行测试，具体为：

判断所述设备系统是否能通过所述副BIOS正常开机；

如果能通过所述副BIOS正常开机，则所述副BIOS测试通过；

如果不能通过所述副BIOS正常开机，则所述副BIOS测试不通过。

为解决上述技术问题，本发明还提供一种Dubal BIOS的测试装置，包括：

测试单元，用于对所述主BIOS和/或所述副BIOS进行测试；

注错单元，用于对在所述测试单元对所述主BIOS进行测试后，对所述主BIOS对应的信号链路进行注错；

判断单元，用于判断设备系统是否切换至副BIOS；如果是，则通知所述测试单元对所述副BIOS进行测试。

为解决上述技术问题，本发明还提供一种计算机可读存储介质，其特征在于，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任意一项所述Dubal BIOS的测试方法的步骤。

为解决上述技术问题，本发明还提供一种Dubal BIOS的测试系统，包括：设于主BIOS对应的信号链路的连接器，与所述连接器连接的用于传输注错信号的测试治具，以及与所述测试治具连接的注错仪。

可选的，所述注错仪具体为小型功率发生仪。

本发明所提供的Dubal BIOS的测试方法，在对主BIOS进行测试后，对主BIOS对应的信号链路进行注错，在判断设备系统已切换至副BIOS后，再对副BIOS进行测试。相较于现有技术中只能从主BIOS、副BIOS的电气电路和外观层面进行测试，本发明提供的方案能够模拟主BIOS故障的情况，从而实现了对主BIOS本身、对副BIOS以及对Dubal BIOS切换机制的完整测试。本发明还提供一种Dubal BIOS的测试装置、测试系统及计算机可读存储介质，具有上述有益效果，在此不再赘述。

附图说明

为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的Dubal BIOS的系统架构示意图；

图2为本发明实施例提供的一种Dubal BIOS的测试方法的流程图；

图3为本发明实施例提供的一种Dubal BIOS的测试装置的结构示意图；

图4为本发明实施例提供的一种Dubal BIOS的测试系统的结构示意图。

具体实施方式

本发明的核心是提供一种Dubal BIOS的测试方法、测试装置、测试系统及计算机可读存储介质，用于实现对Dubal BIOS功能的完整的测试。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明实施例提供的Dubal BIOS的系统架构示意图。

为方便理解，首先对本发明适用的系统架构及发现技术问题、解决技术问题的逻辑进行介绍。

如图1所示，在Dubal BIOS系统中，SOC芯片通过切换装置SW连接主BIOS所在的Flash ROM(下称Flash 0)和副BIOS所在的Flash ROM(下称Flash 1)，从SOC芯片引出的Data&clk信号链路经过切换装置SW分为主BIOS所在链路Data&clk 0和副BIOS所在链路Data&clk 1，切换装置SW受CPLD的片选信号(Chip select control)控制，切换Data&clk 0与Data&clk 1中的一条信号链路与SOC芯片连接。

因此，对设备Dubal BIOS功能的完整的测试，涉及到硬件层面的测试和软件层面的测试，应包括对主BIOS本身、对副BIOS本身以及对Dubal BIOS切换机制的测试。

但由于Dubal BIOS尚未普及，如采用现有技术中的测试方法，则只能对主BIOS进行测试，不能够保证副BIOS是否正常。即使采用如电气测试、外观测试，从设备系统控制切换至副BIOS运行等测试方案，也只能对副BIOS本身进行测试。

可见，目前的测试方案无论在硬件层面还是在软件层面，只能针对主BIOS本身以及副BIOS本身进行测试，即使通过了这样的测试，主BIOS和副BIOS各自均运行正常，也不能保证在实际运行过程中当主BIOS故障时设备系统能够切换至副BIOS，给产品质量带来了隐患，极大影响企业的声誉。

因此，在对Dubal BIOS功能进行测试时，加入对Dubal BIOS切换机制的测试至关重要。

基于上述技术问题推导，下面结合附图对本发明实施例提供的DubalBIOS的测试方法进行说明。

图2为本发明实施例提供的一种Dubal BIOS的测试方法的流程图。

如图2所示，本发明实施例提供的Dubal BIOS的测试方法包括：

S201：对主BIOS进行测试后，对主BIOS对应的信号链路进行注错。

在具体实施中，对主BIOS对应的信号链路进行注错，具体为对Flash 0与切换装置SW之间的Data&clk 0链路进行注错，从而扰乱Data信号及clk信号，触发设备系统重启并自Flash 1启动，实现对Dubal BIOS切换机制的出厂功能验证。

S202：判断设备系统是否切换至副BIOS；如果是，则进入步骤S103。

当Data&clk 0链路的Data信号及clk信号被扰乱后，SOC无法在Flash 0中成功载入BIOS，系统中的watchdog(看门狗)超时后，误判Flash 0损坏，触发系统重启并自Flash 1启动，因此，判断设备系统是否切换至副BIOS的方式具体为：

判断设备系统是否触发重启；

如果是，则设备系统已切换至副BIOS；

如果否，则设备系统未切换至副BIOS。

S203：对副BIOS进行测试。

在具体实施中，无论是步骤S201中单独对主BIOS进行测试还是步骤S203中单独对副BIOS进行测试的具体实施方式均可以参考现有技术中对单个BIOS进行测试的方法。一种具体实施方式如下：

步骤S201中对主BIOS进行测试，具体包括：

判断设备系统是否能通过主BIOS正常开机；

如果能通过主BIOS正常开机，则主BIOS测试通过；

如果不能通过主BIOS正常开机，则主BIOS测试不通过；

相应的，步骤S203中对副BIOS进行测试，具体为：

判断设备系统是否能通过副BIOS正常开机；

如果能通过副BIOS正常开机，则副BIOS测试通过；

如果不能通过副BIOS正常开机，则副BIOS测试不通过。

本发明实施例提供的Dubal BIOS的测试方法，在对主BIOS进行测试后，对主BIOS对应的信号链路进行注错，在判断设备系统已切换至副BIOS后，再对副BIOS进行测试。相较于现有技术中只能从主BIOS、副BIOS的电气电路和外观层面进行测试，本发明实施例提供的方案能够模拟主BIOS故障的情况，从而实现了对主BIOS本身、对副BIOS以及对DubalBIOS切换机制的完整测试。

在上述实施例的基础上，本发明实施例给出对信号链路进行注错的具体实施方式。

对信号链路的注错方式可以为有源注错或无源注错，有源注错即向主BIOS对应的信号链路发送噪声信号，无源注错可以为将主BIOS对应的信号链路接地等。虽然无源注错简单易于实施，但是噪声信号干扰信号链路更贴近设备运行故障的实际情况，因此优选采用有源注错的方式。

因此，步骤S201中对主BIOS对应的信号链路进行注错，具体为：

应用注错仪对主BIOS对应的信号链路进行有源注错。

具体可以采用小型功率发生仪对Data&clk 0链路进行有源注错。

注错仪与Data&clk 0链路的连接需要基于匹配的连接器实现，具体可以在Data&clk 0链路设置连接器(Text Connector)，用以连接定制的测试治具(Text Cable)。测试治具的一端焊接于与连接器相匹配的连接器端子，另一端焊接于注错仪相匹配的连接器端子，通过包裹的信号线将两个端子相连。

此外，步骤S201中对主BIOS对应的信号链路进行注错，具体还可以为：

将主BIOS对应的信号链路短接到地。

需要说明的是，上述实施例中的步骤可以由人工操作设备完成，也可以由控制器执行自动测试程序完成。如通过自动测试程序完成，在完成上述实施例中所述的DubalBIOS的测试的步骤后，还可以将测试对象的标识连同测试结果生成测试报告并输出，进而可以将一个批次的设备的Dubal BIOS功能的测试情况生成分析图或分析表，从而对该批次设备Dubal BIOS功能的生产能力进行全面评估。

上文详述了Dubal BIOS的测试方法对应的各个实施例，在此基础上，本发明还公开了与上述方法对应的Dubal BIOS的测试装置、测试系统及计算机可读存储介质。

图3为本发明实施例提供的一种Dubal BIOS的测试装置的结构示意图。

如图3所示，本发明实施例提供的Dubal BIOS的测试装置包括：

测试单元301，用于对主BIOS和/或副BIOS进行测试；

注错单元302，用于对在测试单元301对主BIOS进行测试后，对主BIOS对应的信号链路进行注错；

判断单元303，用于判断设备系统是否切换至副BIOS；如果是，则通知测试单元301对副BIOS进行测试。

由于装置部分的实施例与方法部分的实施例相互对应，因此装置部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。

图4为本发明实施例提供的一种Dubal BIOS的测试系统的结构示意图。

如图4所示，本发明实施例提供的Dubal BIOS的测试系统包括：设于主BIOS对应的信号链路的连接器401，与连接器401连接的用于传输注错信号的测试治具402，以及与测试治具402连接的注错仪403。

在具体实施中，注错仪403具体为小型功率发生仪。

由于系统部分的实施例与方法部分的实施例相互对应，因此系统部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。

需要说明的是，以上所描述的装置、系统实施例仅仅是示意性的，例如，模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个设备系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。

集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本发明各个实施例所述方法的全部或部分步骤。

为此，本发明实施例还提供一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如Dubal BIOS的测试方法的步骤。

该计算机可读存储介质可以包括：U盘、移动硬盘、只读存储器(Read-OnlyMemory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

本实施例中提供的计算机可读存储介质所包含的计算机程序能够在被处理器执行时实现如上所述的Dubal BIOS的测试方法的步骤，效果同上。

以上对本发明所提供的一种Dubal BIOS的测试方法、测试装置、测试系统及计算机可读存储介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置、系统及计算机可读存储介质而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种Dubal BIOS的测试方法，其特征在于，包括：

对主BIOS进行测试后，对所述主BIOS对应的信号链路进行注错；

判断设备系统是否切换至副BIOS；

如果是，则对所述副BIOS进行测试。

2.根据权利要求1所述的测试方法，其特征在于，所述对所述主BIOS对应的信号链路进行注错，具体为：

应用注错仪对所述主BIOS对应的信号链路进行有源注错。

3.根据权利要求2所述的测试方法，其特征在于，所述注错仪具体为小型功率发生仪。

4.根据权利要求1所述的测试方法，其特征在于，所述对所述主BIOS对应的信号链路进行注错，具体为：

将所述主BIOS对应的信号链路短接到地。

5.根据权利要求1所述的测试方法，其特征在于，所述判断设备系统是否切换至副BIOS，具体为：

判断所述设备系统是否触发重启；

如果是，则所述设备系统已切换至所述副BIOS；

如果否，则所述设备系统未切换至所述副BIOS。

6.根据权利要求1所述的测试方法，其特征在于，所述对主BIOS进行测试，具体包括：

判断所述设备系统是否能通过所述主BIOS正常开机；

如果能通过所述主BIOS正常开机，则所述主BIOS测试通过；

如果不能通过所述主BIOS正常开机，则所述主BIOS测试不通过；

相应的，所述对所述副BIOS进行测试，具体为：

判断所述设备系统是否能通过所述副BIOS正常开机；

如果能通过所述副BIOS正常开机，则所述副BIOS测试通过；

如果不能通过所述副BIOS正常开机，则所述副BIOS测试不通过。

7.一种Dubal BIOS的测试装置，其特征在于，包括：

测试单元，用于对所述主BIOS和/或所述副BIOS进行测试；

注错单元，用于对在所述测试单元对所述主BIOS进行测试后，对所述主BIOS对应的信号链路进行注错；

判断单元，用于判断设备系统是否切换至副BIOS；如果是，则通知所述测试单元对所述副BIOS进行测试。

8.一种计算机可读存储介质，其特征在于，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至6任意一项所述Dubal BIOS的测试方法的步骤。

9.一种Dubal BIOS的测试系统，其特征在于，包括：设于主BIOS对应的信号链路的连接器，与所述连接器连接的用于传输注错信号的测试治具，以及与所述测试治具连接的注错仪。

10.根据权利要求9所述的测试系统，其特征在于，所述注错仪具体为小型功率发生仪。

Images