CN111858198A - 一种多方案内存插拔测试方法、系统、终端及存储介质 - Google Patents
一种多方案内存插拔测试方法、系统、终端及存储介质 Download PDFInfo
- Publication number
- CN111858198A CN111858198A CN202010567060.7A CN202010567060A CN111858198A CN 111858198 A CN111858198 A CN 111858198A CN 202010567060 A CN202010567060 A CN 202010567060A CN 111858198 A CN111858198 A CN 111858198A
- Authority
- CN
- China
- Prior art keywords
- memory
- plugging
- scheme
- tested
- bios
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 193
- 238000010998 test method Methods 0.000 title claims abstract description 12
- 238000012360 testing method Methods 0.000 claims abstract description 72
- 238000000034 method Methods 0.000 claims abstract description 50
- 238000012966 insertion method Methods 0.000 claims abstract description 28
- 230000008569 process Effects 0.000 claims abstract description 11
- 238000004590 computer program Methods 0.000 claims description 3
- 230000008676 import Effects 0.000 claims description 3
- 238000003780 insertion Methods 0.000 description 8
- 230000037431 insertion Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000013102 re-test Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明提供一种多方案内存插拔测试方法、系统、终端及存储介质,包括:根据多种待测内存插法配置多种相应的插拔方案;根据待执行插拔方案通过BIOS设置待测机各内存插槽的状态;采集待测机当前所有可识别内存信息,并判断所述内存信息是否达到预设测试标准,若达到则判定所述待执行插拔方案通过测试;轮循执行所有插拔方案,并输出所有插拔方案执行过程中生成的测试结果。本发明可以很大程度提高测试速度及测试结果稳定性,且对于内存插法测试一次搭建环境,一次执行,便可以覆盖所有内存插法测试场景,一键测试,节省人力,方便记录汇总测试结果并且可以减少人工操作可能带来的结果的不准确,信息的误差等问题。
Description
技术领域
本发明涉及服务器测试技术领域,具体涉及一种多方案内存插拔测试方法、系统、终端及存储介质。
背景技术
内存插法为服务器多个内存的不同插拔组合形式,例如服务器有内存1、内存2和内存3,则该服务器可以有多种内存插法:内存1插入、内存2拔出、内存3插入;内存1拔出、内存2拔出、内存3插入;内存1拔出、内存2拔出、内存3拔出等等。在对服务器进行内存插拔测试时,需要测试多种内存插法,因此不同内存插法对服务器内存性能的影响不同,只有按照规定测试所有内存插法才能得到客观的服务器内存性能测试结果。
内存是数据与CPU进行沟通的桥梁,计算机中所有程序的运行都是在内存中进行的,其作用是暂时存放CPU中的运算数据,以及与硬盘等外部存储交换的数据。因此,内存的运行也很大程度上决定了计算机的稳定运行,内存的性能对计算机的影响非常大,在测试内存功能、性能、可靠性测试的时候,测试人员会测试内存的不同插法,检测测试结果是否达到内存的理想值,内存插法需要严格按照标准插法进行插拔,但目前手工进行插拔,无法确保手工测试人员在进行安装内时,是否严格按照标准插法进行安装,如果插法错误,可能导致测试结果不准确,导致测试结果无法达到理想值并且可能会要求进行重测,耗费人力时间。
发明内容
针对现有技术的上述不足,本发明提供一种多方案内存插拔测试方法、系统、终端及存储介质,以解决上述技术问题。
第一方面,本发明提供一种多方案内存插拔测试方法,包括:
根据多种待测内存插法配置多种相应的插拔方案;
根据待执行插拔方案通过BIOS设置待测机各内存插槽的状态;
采集待测机当前所有可识别内存信息,并判断所述内存信息是否达到预设测试标准,若达到则判定所述待执行插拔方案通过测试;
轮循执行所有插拔方案,并输出所有插拔方案执行过程中生成的测试结果。
进一步的,所述根据多种待测内存插法配置多种相应的插拔方案,包括:
根据内存插法生成相应的BIOS选项配置文件,所述配置文件将所述内存插法中的不可用内存插槽对应的选项值设为禁用。
进一步的,在所述根据待执行插拔方案通过BIOS设置待测机各内存插槽的状态之前,所述方法还包括:
确认待测机内存满配且均处于正常状态;
确认待测机运行状态为开机状态。
进一步的,所述根据待执行插拔方案通过BIOS设置待测机各内存插槽的状态,包括:
通过SCELNX_64工具将所述配置文件的选项参数值更新至BIOS的相应选项;
重启服务器,导出BIOS选项的参数值校验所述参数值更新是否生效。
进一步的,所述采集待测机当前所有可识别内存信息,并判断所述内存信息是否达到预设测试标准,包括:
调用系统内存查看命令读取待测机当前所有内存信息,所述内存信息包括内存rank和内存运行频率;
判断是否存在达到预设量级的内存rank,若存在则判断所有内存rank达到预设量级的内存的内存运行频率是否保持一致,若是则判定达到测试标准。
第二方面,本发明提供一种多方案内存插拔测试系统,包括:
方案配置单元,配置用于根据多种待测内存插法配置多种相应的插拔方案;
状态设置单元,配置用于根据待执行插拔方案通过BIOS设置待测机各内存插槽的状态;
结果判断单元,配置用于采集待测机当前所有可识别内存信息,并判断所述内存信息是否达到预设测试标准,若达到则判定所述待执行插拔方案通过测试;
方案轮循单元,配置用于轮循执行所有插拔方案,并输出所有插拔方案执行过程中生成的测试结果。
进一步的,所述方案配置单元包括:
文件配置模块,配置用于根据内存插法生成相应的BIOS选项配置文件,所述配置文件将所述内存插法中的不可用内存插槽对应的选项值设为禁用。
进一步的,所述状态设置单元包括:
参数导入模块,配置用于通过SCELNX_64工具将所述配置文件的选项参数值更新至BIOS的相应选项;
有效校验模块,配置用于重启服务器,导出BIOS选项的参数值校验所述参数值更新是否生效。
第三方面,提供一种终端,包括:
处理器、存储器,其中,
该存储器用于存储计算机程序,
该处理器用于从存储器中调用并运行该计算机程序,使得终端执行上述的终端的方法。
第四方面,提供了一种计算机存储介质,所述计算机可读存储介质中存储有指令,当其在计算机上运行时,使得计算机执行上述各方面所述的方法。
本发明的有益效果在于,
本发明提供的多方案内存插拔测试方法、系统、终端及存储介质,通过预先设置与多种待测内存插法对应的多种插拔方案,插拔方案即修改BIOS选项的配置文件,通过修改BIOS选项禁用一部分内存插槽模拟该部分内存拔出的情况从而实现自动执行相应内存插法的测试。本发明可以很大程度提高测试速度及测试结果稳定性,且对于内存插法测试一次搭建环境,一次执行,便可以覆盖所有内存插法测试场景,一键测试,节省人力,方便记录汇总测试结果并且可以减少人工操作可能带来的结果的不准确,信息的误差等问题。
此外,本发明设计原理可靠,结构简单,具有非常广泛的应用前景。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一个实施例的方法的示意性流程图。
图2是本发明一个实施例的方法的示意性流程图。
图3是本发明一个实施例的系统的示意性框图。
图4为本发明实施例提供的一种终端的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
下面对本发明中出现的关键术语进行解释。
SCELNX_64工具:接收BIOS选项修改请求,并对BIOS选项修改请求进行解析,得到请求发送方对应的服务器设备机型信息和BIOS版本信息及待修改选项关键字;在预设的BIOS选项文本中查找与服务器设备机型信息和BIOS版本信息对应的目标文本目录;其中,BIOS选项文本中预存有各服务器设备机型信息和BIOS版本信息与各目标文本目录之间的对应关系;在目标文本目录中查找与待修改选项关键字对应的可选选项值;根据接收到的可选选项值选择指令,生成对应的脚本语句,完成对BIOS选项的修改。
图1是本发明一个实施例的方法的示意性流程图。其中,图1执行主体可以为一种多方案内存插拔测试系统。
如图1所示,该方法100包括:
步骤110,根据多种待测内存插法配置多种相应的插拔方案;
步骤120,根据待执行插拔方案通过BIOS设置待测机各内存插槽的状态;
步骤130,采集待测机当前所有可识别内存信息,并判断所述内存信息是否达到预设测试标准,若达到则判定所述待执行插拔方案通过测试;
步骤140,轮循执行所有插拔方案,并输出所有插拔方案执行过程中生成的测试结果。
为了便于对本发明的理解,下面以本发明多方案内存插拔测试方法的原理,结合实施例中进行多方案内存插拔测试的过程,对本发明提供的多方案内存插拔测试方法做进一步的描述。
请参考图2,具体的,所述多方案内存插拔测试方法包括:
S1、根据多种待测内存插法配置多种相应的插拔方案并配置测试环境。
根据内存插法生成相应的BIOS选项配置文件BIOS.txt,所述配置文件将所述内存插法中的不可用内存插槽对应的选项值设为禁用。例如内存插法为内存1插入、内存2拔出、内存3插入,则在配置文件中将BIOS的相应选项参数值设置为内存1所在内存插槽为启用状态,内存2所在内存插槽为禁用状态,内存3所在内存插槽为启用状态。
搭建测试环境包括:将机器内存进行满配,插电开机过程中查看主板是否无内存错误导致的亮红灯。布置OSIP ping链路,通过ping系统IP检测机器是否开机,ping通则可进行测试。
通过系统下指令,检查每个内存插槽位置的size,是否都可以读取到内存容量并且读取到内存容量的size是否是相同的,根据不同机型设定的内存配置来确定所有在位的内存是否达到满配状态,以此来确定内存容量是否存在遗漏的问题,保证所识别到的内存容量就是所插的实际的容量。
S2、根据待执行插拔方案通过BIOS设置待测机各内存插槽的状态。
通过SCELNX_64工具将BIOS选项值导成BIOS.txt文件(./SCELNX_64/o/sbios.txt),在bios.txt中获取选项的当前有效值X,根据将要测试的内存插法,获取该插法标注为0所对应的内存插槽的BIOS选项所对应的值Y,将X设为Y禁用状态,使该插槽失效,来匹配该插法;将修改后的BIOS选项值通过SCELNX_64工具导回BIOS来达到修改BIOS选项的目的。
BIOS选项修改完成后,重启服务器,并重新导出BIOS选项检查是否已修改。
S3、采集待测机当前所有可识别内存信息,并判断所述内存信息是否达到预设测试标准,若达到则判定所述待执行插拔方案通过测试。
利用系统命令(如vmstat命令)查看内存信息,内存信息包括每个Memory Device的Size,判断Size存在MB或GB容量的内存Rank、内存运行频率Configured Clock Speed是否保持一致,若一致,则判定当前次执行的内存插法测试通过。
S4、轮循执行所有插拔方案,并输出所有插拔方案执行过程中生成的测试结果。
按照预先指定的插拔方案执行顺序依次执行所有插拔方案,执行方法均为步骤S2-S3。当所有插拔方案执行完成后,输出测试结果。
此外本发明可设置测试执行次数,根据测试执行次数循环执行上述测试方法。
如图3所示,该系统300包括:
方案配置单元310,配置用于根据多种待测内存插法配置多种相应的插拔方案;
状态设置单元320,配置用于根据待执行插拔方案通过BIOS设置待测机各内存插槽的状态;
结果判断单元330,配置用于采集待测机当前所有可识别内存信息,并判断所述内存信息是否达到预设测试标准,若达到则判定所述待执行插拔方案通过测试;
方案轮循单元340,配置用于轮循执行所有插拔方案,并输出所有插拔方案执行过程中生成的测试结果。
可选地,作为本发明一个实施例,所述方案配置单元包括:
文件配置模块,配置用于根据内存插法生成相应的BIOS选项配置文件,所述配置文件将所述内存插法中的不可用内存插槽对应的选项值设为禁用。
可选地,作为本发明一个实施例,所述状态设置单元包括:
参数导入模块,配置用于通过SCELNX_64工具将所述配置文件的选项参数值更新至BIOS的相应选项;
有效校验模块,配置用于重启服务器,导出BIOS选项的参数值校验所述参数值更新是否生效。
图4为本发明实施例提供的一种终端系统400的结构示意图,该终端系统400可以用于执行本发明实施例提供的多方案内存插拔测试方法。
其中,该终端系统400可以包括:处理器410、存储器420及通信单元430。这些组件通过一条或多条总线进行通信,本领域技术人员可以理解,图中示出的待测机的结构并不构成对本发明的限定,它既可以是总线形结构,也可以是星型结构,还可以包括比图示更多或更少的部件,或者组合某些部件,或者不同的部件布置。
其中,该存储器420可以用于存储处理器410的执行指令,存储器420可以由任何类型的易失性或非易失性存储终端或者它们的组合实现,如静态随机存取存储器(SRAM),电可擦除可编程只读存储器(EEPROM),可擦除可编程只读存储器(EPROM),可编程只读存储器(PROM),只读存储器(ROM),磁存储器,快闪存储器,磁盘或光盘。当存储器420中的执行指令由处理器410执行时,使得终端400能够执行以下上述方法实施例中的部分或全部步骤。
处理器410为存储终端的控制中心,利用各种接口和线路连接整个电子终端的各个部分,通过运行或执行存储在存储器420内的软件程序和/或模块,以及调用存储在存储器内的数据,以执行电子终端的各种功能和/或处理数据。所述处理器可以由集成电路(Integrated Circuit,简称IC)组成,例如可以由单颗封装的IC所组成,也可以由连接多颗相同功能或不同功能的封装IC而组成。举例来说,处理器410可以仅包括中央处理器(Central Processing Unit,简称CPU)。在本发明实施方式中,CPU可以是单运算核心,也可以包括多运算核心。
通信单元430,用于建立通信信道,从而使所述存储终端可以与其它终端进行通信。接收其他终端发送的用户数据或者向其他终端发送用户数据。
本发明还提供一种计算机存储介质,其中,该计算机存储介质可存储有程序,该程序执行时可包括本发明提供的各实施例中的部分或全部步骤。所述的存储介质可为磁碟、光盘、只读存储记忆体(英文:read-only memory,简称:ROM)或随机存储记忆体(英文:random access memory,简称:RAM)等。
因此,本发明通过预先设置与多种待测内存插法对应的多种插拔方案,插拔方案即修改BIOS选项的配置文件,通过修改BIOS选项禁用一部分内存插槽模拟该部分内存拔出的情况从而实现自动执行相应内存插法的测试。本发明可以很大程度提高测试速度及测试结果稳定性,且对于内存插法测试一次搭建环境,一次执行,便可以覆盖所有内存插法测试场景,一键测试,节省人力,方便记录汇总测试结果并且可以减少人工操作可能带来的结果的不准确,信息的误差等问题,本实施例所能达到的技术效果可以参见上文中的描述,此处不再赘述。
本领域的技术人员可以清楚地了解到本发明实施例中的技术可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解,本发明实施例中的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中如U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质,包括若干指令用以使得一台计算机终端(可以是个人计算机,待测机,或者第二终端、网络终端等)执行本发明各个实施例所述方法的全部或部分步骤。
本说明书中各个实施例之间相同相似的部分互相参见即可。尤其,对于终端实施例而言,由于其基本相似于方法实施例,所以描述的比较简单,相关之处参见方法实施例中的说明即可。
在本发明所提供的几个实施例中,应该理解到,所揭露的系统和方法,可以通过其它的方式实现。例如,以上所描述的系统实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,系统或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述,但本发明并不限于此。在不脱离本发明的精神和实质的前提下,本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换,而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应所述以权利要求的保护范围为准。
Claims (10)
1.一种多方案内存插拔测试方法,其特征在于,包括:
根据多种待测内存插法配置多种相应的插拔方案;
根据待执行插拔方案通过BIOS设置待测机各内存插槽的状态;
采集待测机当前所有可识别内存信息,并判断所述内存信息是否达到预设测试标准,若达到则判定所述待执行插拔方案通过测试;
轮循执行所有插拔方案,并输出所有插拔方案执行过程中生成的测试结果。
2.根据权利要求1所述的方法,其特征在于,所述根据多种待测内存插法配置多种相应的插拔方案,包括:
根据内存插法生成相应的BIOS选项配置文件,所述配置文件将所述内存插法中的不可用内存插槽对应的选项值设为禁用。
3.根据权利要求1所述的方法,其特征在于,在所述根据待执行插拔方案通过BIOS设置待测机各内存插槽的状态之前,所述方法还包括:
确认待测机内存满配且均处于正常状态;
确认待测机运行状态为开机状态。
4.根据权利要求2所述的方法,其特征在于,所述根据待执行插拔方案通过BIOS设置待测机各内存插槽的状态,包括:
通过SCELNX_64工具将所述配置文件的选项参数值更新至BIOS的相应选项;
重启服务器,导出BIOS选项的参数值校验所述参数值更新是否生效。
5.根据权利要求1所述的方法,其特征在于,所述采集待测机当前所有可识别内存信息并判断所述内存信息是否达到预设测试标准,包括:
调用系统内存查看命令读取待测机当前所有内存信息,所述内存信息包括内存rank和内存运行频率;
判断是否存在达到预设量级的内存rank,若存在则判断所有内存rank达到预设量级的内存的内存运行频率是否保持一致,若是则判定达到测试标准。
6.一种多方案内存插拔测试系统,其特征在于,包括:
方案配置单元,配置用于根据多种待测内存插法配置多种相应的插拔方案;
状态设置单元,配置用于根据待执行插拔方案通过BIOS设置待测机各内存插槽的状态;
结果判断单元,配置用于采集待测机当前所有可识别内存信息,并判断所述内存信息是否达到预设测试标准,若达到则判定所述待执行插拔方案通过测试;
方案轮循单元,配置用于轮循执行所有插拔方案,并输出所有插拔方案执行过程中生成的测试结果。
7.根据权利要求6所述的系统,其特征在于,所述方案配置单元包括:
文件配置模块,配置用于根据内存插法生成相应的BIOS选项配置文件,所述配置文件将所述内存插法中的不可用内存插槽对应的选项值设为禁用。
8.根据权利要求7所述的系统,其特征在于,所述状态设置单元包括:
参数导入模块,配置用于通过SCELNX_64工具将所述配置文件的选项参数值更新至BIOS的相应选项;
有效校验模块,配置用于重启服务器,导出BIOS选项的参数值校验所述参数值更新是否生效。
9.一种终端,其特征在于,包括:
处理器;
用于存储处理器的执行指令的存储器;
其中,所述处理器被配置为执行权利要求1-5任一项所述的方法。
10.一种存储有计算机程序的计算机可读存储介质,其特征在于,该程序被处理器执行时实现如权利要求1-5中任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010567060.7A CN111858198A (zh) | 2020-06-19 | 2020-06-19 | 一种多方案内存插拔测试方法、系统、终端及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010567060.7A CN111858198A (zh) | 2020-06-19 | 2020-06-19 | 一种多方案内存插拔测试方法、系统、终端及存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111858198A true CN111858198A (zh) | 2020-10-30 |
Family
ID=72986977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010567060.7A Pending CN111858198A (zh) | 2020-06-19 | 2020-06-19 | 一种多方案内存插拔测试方法、系统、终端及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111858198A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113126714A (zh) * | 2021-04-08 | 2021-07-16 | 山东英信计算机技术有限公司 | 一种服务器内存连接装置、服务器内存测试系统及方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109542525A (zh) * | 2018-11-30 | 2019-03-29 | 郑州云海信息技术有限公司 | 一种通过bmc切换系统内存配置的方法、装置、终端及存储介质 |
CN111209151A (zh) * | 2019-12-31 | 2020-05-29 | 苏州浪潮智能科技有限公司 | 基于linux的NVME SSD热拔插测试方法、系统、终端及存储介质 |
-
2020
- 2020-06-19 CN CN202010567060.7A patent/CN111858198A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109542525A (zh) * | 2018-11-30 | 2019-03-29 | 郑州云海信息技术有限公司 | 一种通过bmc切换系统内存配置的方法、装置、终端及存储介质 |
CN111209151A (zh) * | 2019-12-31 | 2020-05-29 | 苏州浪潮智能科技有限公司 | 基于linux的NVME SSD热拔插测试方法、系统、终端及存储介质 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113126714A (zh) * | 2021-04-08 | 2021-07-16 | 山东英信计算机技术有限公司 | 一种服务器内存连接装置、服务器内存测试系统及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109510742B (zh) | 一种服务器网卡远程测试方法、装置、终端及存储介质 | |
CN110554938B (zh) | 一种基于脚本集合的bios测试方法、系统、终端及存储介质 | |
CN111209151A (zh) | 基于linux的NVME SSD热拔插测试方法、系统、终端及存储介质 | |
CN111309579B (zh) | 一种系统事件日志数量获取功能的测试方法及相关装置 | |
CN111966551A (zh) | 远程命令执行结果的校验方法、系统、终端及存储介质 | |
CN111176917B (zh) | 一种cpu sst-bf功能稳定性测试方法、系统、终端及存储介质 | |
CN111858198A (zh) | 一种多方案内存插拔测试方法、系统、终端及存储介质 | |
CN111338964B (zh) | 一种有序批量测试方法、系统、终端及存储介质 | |
CN110990207B (zh) | 基于Whitley平台的BPS内存测试方法、系统、终端及存储介质 | |
CN117194306A (zh) | 设备信息显示方法及系统 | |
CN110543394A (zh) | 服务器sensor信息一致性测试方法、系统、终端及存储介质 | |
CN111181781A (zh) | 一种Vdbench的测试配置方法、系统、终端及存储介质 | |
CN110865932A (zh) | 一种程序内部接口测试方法、系统、终端及存储介质 | |
CN111124772A (zh) | 一种云平台存储性能测试方法、系统、终端及存储介质 | |
CN111078476A (zh) | 一种网卡驱动固件稳定性测试方法、系统、终端及存储介质 | |
CN114461458A (zh) | 服务器内存测试方法、系统、终端及存储介质 | |
CN112463504B (zh) | 一种双控存储产品测试方法、系统、终端及存储介质 | |
CN112486717A (zh) | 一种磁盘数据一致性校验方法、系统、终端及存储介质 | |
CN109800114B (zh) | 一种bmc可视化测试方法、装置、终端及存储介质 | |
CN111240990A (zh) | 一种ismcli命令行测试方法、系统、终端及存储介质 | |
CN110543459A (zh) | 一种nfs下文件锁状态获取方法、系统、终端及存储介质 | |
CN111597101A (zh) | Sdk接入状态检测方法、计算机设备及计算机可读存储介质 | |
CN110597683A (zh) | 一种snmp温度信息验证方法、系统、终端及存储介质 | |
CN111309598A (zh) | 一种测试用例执行环境恢复方法、系统、终端及存储介质 | |
CN111258912B (zh) | 一种页面测试方法、装置、终端及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201030 |