CN112069000A - 主控芯片与存储芯片兼容性的测试电路 - Google Patents

Abstract

本申请提供了一种主控芯片与存储芯片兼容性的测试电路，运用于存储芯片测试技术领域，将XU4平台、主控芯片和存储芯片均安装于同一电路中进行内部走线的测试，测试电路包括XU4平台模块和测试平台模块，通过XU4平台模块和测试平台模块电流及数据传导，以解决XU4平台通过外部接线的方式传输信号至主控芯片和NAND Flash时速率过慢的技术问题，排除外接信号线的使用，提升数据传输速率。

Description

主控芯片与存储芯片兼容性的测试电路

技术领域

本申请涉及存储芯片测试技术领域，特别涉及为一种主控芯片与存储芯片兼容性的测试电路。

背景技术

对于主控芯片与NAND Flash(非易失闪存芯片)兼容性验证，验证作法是通过XU4平台对主控芯片输入指令，再通过主控芯片控制NAND Flash。在现有条件下，只能使用外部接线的方式将XU4平台与主控芯片和NAND Flash连接起来，但是外部接线对信号的干扰极大，数据传输速率只能到50MHz左右。

对于外部接线信号干扰大的问题，总结有以下几点原因：

1、杜邦线过长会对信号产生衰减；

2、杜邦线长度不一，阻抗不一，会影响信号的传输速率；

3、杜邦线质量较差，会对信号产生影响。

发明内容

本申请提供一种主控芯片与存储芯片兼容性的测试电路，解决XU4平台通过外部接线的方式传输信号至主控芯片和NAND Flash时速率过慢的技术问题，排除外接信号线的使用，提升数据传输速率。

本申请为解决技术问题采用如下技术手段：

本申请提供的一种主控芯片与存储芯片兼容性的测试电路，将XU4平台、主控芯片和存储芯片均安装于同一电路中进行内部走线的测试，所述测试电路包括：

XU4平台模块，包括CPU处理器、数据传输电路、存储介质、电源模块、第一连接座和第二连接座，其中，所述数据传输电路串接存储介质与CPU处理器连接，所述电源模块的第一引脚与CPU处理器连接，所述电源模块的第二引脚与第一连接座连接，所述CPU处理器与第二连接座连接；

测试平台模块，包括电源转换电路、主控芯片、待测物插座、第三连接座和第四连接座，其中所述第三连接座通过I/O线和电源线与第一连接座连接，所述第四连接座通过I/O线与第二连接座连接，所述第三连接座与电源转换电路通过I/O线和电源线连接，所述电源转换电路分别与主控芯片和待测物插座连接，所述第四连接座与主控芯片连接，所述主控芯片与待测物插座连接。

进一步地，所述数据传输电路与外部PC端连接。

进一步地，所述存储介质包括烧录电路和存储设备，所述烧录电路和存储设备均分别与CPU处理器、数据传输电路以及电源模块连接。

进一步地，所述烧录电路与外部PC端连接。

进一步地，所述电源转换电路包括第一伏数转换电路和第二伏数转换电路；

所述第一伏数转换电路包括第一变压器U2和若干个电容，所述第一变压器U2的第1引脚与第三连接座连接以接入5V电压的带载电流，所述第一变压器U2的第5引脚串联主控芯片和待测物插座以输出3.3V的带载电流，所述若干个电容并联分别接入至第一变压器U2的第1引脚或第5引脚；

所述第二伏数转换电路包括第二变压器U3和若干个电容，所述第二变压器U3的第1引脚与第三连接座连接以接入5V电压的带载电流，所述第二变压器U3的第5引脚串联主控芯片以输出1.8V的带载电流，所述若干个电容并联分别接入至第二变压器U3的第1引脚或第5引脚。

进一步地，所述测试平台模块还包括复位按钮，所述复位按钮与主控芯片连接。

本申请还提供一种主控芯片与存储芯片兼容性的测试方法，采用上述的测试电路执行所述测试方法，所述测试方法包括电源供给测试方法和数据交互测试方法，其中，

所述电源供给测试方法为：电源模块输出5V电压对应的第一带载电流至第一连接座，所述第一连接座通过电源线与I/O线将第一带载电流从XU4平台部输送至测试平台部的第三连接座；所述第三连接座对应将第一带载电流输出至电源转换模块，所述电源转换模块将第一带载电流转换为3.3V的第二带载电流和1.8V的第三带载电流，并将所述第二带载电流和第三带载电流输出至主控芯片，以及将第二带载电流输出至待测物插座；

所述数据交互测试方法为：CPU处理器将emmc协议中的测试指令输出至第二连接座，所述第二连接座通过I/O线将测试指令从XU4平台部输出至测试平台部的第四连接座，所述第四连接座将测试指令输出至主控芯片。

进一步地，所述电源转换模块将第一带载电流转换为3.3V的第二带载电流和1.8V的第三带载电流，并将所述第二带载电流和第三带载电流输出至主控芯片，以及将第二带载电流输出至待测物插座的步骤包括：

采用所述第一伏数转换电路将第一带载电流转换为第二带载电流，并将所述第二带载电流分别输出至主控芯片和待测物插座，以用于主控芯片和待测物插座的供电；

采用所述第二伏数转换电路将第一带载电流转换为第三带载电流，并将第三带载电流输出至主控芯片，所述主控芯片获取到测试指令和第三带载电流后，通过所述第三带载电流将测试指令输出至待测物插座，并获取所述待测物插座对应反馈的兼容性信号，以判定主控芯片和待测物插座是否兼容。

本申请提供了主控芯片与存储芯片兼容性的测试电路，具有以下有益效果：

本申请提供的一种主控芯片与存储芯片兼容性的测试电路，将XU4平台、主控芯片和存储芯片均安装于同一电路中进行内部走线的测试，测试电路包括：

XU4平台模块，包括CPU处理器、数据传输电路、存储介质、电源模块、第一连接座和第二连接座，其中，数据传输电路串接存储介质与CPU处理器连接，电源模块的第一引脚与CPU处理器连接，电源模块的第二引脚与第一连接座连接，CPU处理器与第二连接座连接；

测试平台模块，包括电源转换电路、主控芯片、待测物插座、第三连接座和第四连接座，其中第三连接座通过I/O线和电源线与第一连接座连接，第四连接座通过I/O线与第二连接座连接，第三连接座与电源转换电路通过I/O线和电源线连接，电源转换电路分别与主控芯片和待测物插座连接，第四连接座与主控芯片连接，主控芯片与待测物插座连接。

以解决XU4平台通过外部接线的方式传输信号至主控芯片和NAND Flash的速率过慢时技术问题，排除外接信号线的使用，提升数据传输速率；另外，主控芯片和待测NANDFlash结合到同一个电路上，在绘制PCB时将通过内部走线的方式减小线长，同时对各路数据传输线和时钟信号线作等长等宽处理，从而提高了信号的传输质量；使用Socket装载NAND Flash代替直接焊接的方式，使测试板可以多次使用，提高了使用价值；采用了可以直接连接到XU4平台的连接座，避免了用外部接线的方式传输信号，提高了信号质量。

附图说明

图1为本申请主控芯片与存储芯片兼容性的测试电路一个实施例的电路模块示意图；

图2为本申请主控芯片与存储芯片兼容性的测试电路一个实施例的电源转换电路的电路示意图。

本申请为目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

下面将结合本申请的实施例中的附图，对本申请的实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“包括”、“包含”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。在本申请的权利要求书、说明书以及说明书附图中的术语，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体/操作/对象与另一个实体/操作/对象区分开来，而不一定要求或者暗示这些实体/操作/对象之间存在任何这种实际的关系或者顺序。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其他实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其他实施例相结合。

参考附图1，为本申请一实施例中的主控芯片115与存储芯片兼容性的测试电路的电路示意图；

本申请提供的主控芯片115与存储芯片兼容性的测试电路，将XU4平台、主控芯片115和存储芯片均安装于同一电路中进行内部走线的测试；

测试电路包括：

XU4平台模块，包括CPU处理器106、数据传输电路109、存储介质、电源模块103、第一连接座107和第二连接座110，其中，数据传输电路109串接存储介质与CPU处理器106连接，电源模块103的第一引脚与CPU处理器106连接，电源模块103的第二引脚与第一连接座107连接，CPU处理器106与第二连接座110连接；

测试平台模块，包括电源转换电路、主控芯片115、待测物插座116、第三连接座111和第四连接座113，其中第三连接座111通过I/O线和电源线与第一连接座107连接，第四连接座113通过I/O线与第二连接座110连接，第三连接座111与电源转换电路通过I/O线和电源线连接，电源转换电路分别与主控芯片115和待测物插座116连接，第四连接座113与主控芯片115连接，主控芯片115与待测物插座116连接。

数据传输电路109与外部PC端108连接，以外接监测交互设备。

上述的存储介质包括烧录电路105和存储设备104，烧录电路105和存储设备104均分别与CPU处理器106、数据传输电路109以及电源模块103连接，且烧录电路105与外部PC端108连接，将测试脚本烧录至存储设备104，以进行测试过程的存储备案。

参考附图2，电源转换电路包括第一伏数转换电路和第二伏数转换电路；

第一伏数转换电路包括第一变压器U2和若干个电容，第一变压器U2的第1引脚与第三连接座111连接以接入5V电压的带载电流，第一变压器U2的第5引脚串联主控芯片和待测物插座以输出3.3V的带载电流，若干个电容并联分别接入至第一变压器U2的第1引脚或第5引脚；

第二伏数转换电路包括第二变压器U3和若干个电容，第二变压器U3的第1引脚与第三连接座111连接以接入5V电压的带载电流，第二变压器U3的第5引脚串联主控芯片以输出1.8V的带载电流，若干个电容并联分别接入至第二变压器U3的第1引脚或第5引脚。

在一个实施例中，测试平台模块还包括复位按钮，复位按钮与主控芯片115连接，当主控芯片115的TO0脚被设为低电位时，系统将进入测试模式。测试模式下，按下复位按钮114，系统复位。

本发明还提供主控芯片115与存储芯片兼容性的测试方法，采用上述的测试电路执行测试方法，测试方法包括电源供给测试方法和数据交互测试方法，其中，

电源供给测试方法为：电源模块103输出5V电压对应的第一带载电流至第一连接座107，第一连接座107通过电源线与I/O线将第一带载电流从XU4平台部101输送至测试平台部102的第三连接座111；第三连接座111对应将第一带载电流输出至电源转换模块112，电源转换模块112将第一带载电流转换为3.3V的第二带载电流和1.8V的第三带载电流，并将第二带载电流和第三带载电流输出至主控芯片115，以及将第二带载电流输出至待测物插座116；

数据交互测试方法为：CPU处理器106将emmc协议中的测试指令输出至第二连接座110，第二连接座110通过I/O线将测试指令从XU4平台部101输出至测试平台部102的第四连接座113，第四连接座113将测试指令输出至主控芯片115。

在一个实施例中，上述的电源转换模块112将第一带载电流转换为3.3V的第二带载电流和1.8V的第三带载电流，并将第二带载电流和第三带载电流输出至主控芯片115，以及将第二带载电流输出至待测物插座116的步骤包括：

采用第一伏数转换电路将第一带载电流转换为第二带载电流，并将第二带载电流分别输出至主控芯片115和待测物插座116，以用于主控芯片115和待测物插座116的供电；

采用第二伏数转换电路将第一带载电流转换为第三带载电流，并将第三带载电流输出至主控芯片115，主控芯片115获取到测试指令和第三带载电流后，通过第三带载电流将测试指令输出至待测物插座116，并获取待测物插座116对应反馈的兼容性信号，以判定主控芯片115和待测物插座116是否兼容。

综上所述，本申请提供的一种主控芯片115与存储芯片兼容性的测试电路，将XU4平台、主控芯片115和存储芯片均安装于同一电路板中进行内部走线的测试，测试电路包括：

XU4平台模块，包括CPU处理器106、数据传输电路109、存储介质、电源模块103、第一连接座107和第二连接座110，其中，数据传输电路109串接存储介质与CPU处理器106连接，电源模块103的第一引脚与CPU处理器106连接，电源模块103的第二引脚与第一连接座107连接，CPU处理器106与第二连接座110连接；

测试平台模块，包括电源转换电路、主控芯片115、待测物插座116、第三连接座111和第四连接座113，其中第三连接座111通过I/O线和电源线与第一连接座107连接，第四连接座113通过I/O线与第二连接座110连接，第三连接座111与电源转换电路通过I/O线和电源线连接，电源转换电路分别与主控芯片115和待测物插座116连接，第四连接座113与主控芯片115连接，主控芯片115与待测物插座116连接。

以解决XU4平台通过外部接线的方式传输信号至主控芯片115和NAND Flash时速率过慢的技术问题，排除外接信号线的使用，提升数据传输速率；另外，主控芯片115和待测NAND Flash结合到同一个电路上，在绘制PCB时将通过内部走线的方式减小线长，同时对各路数据传输线和时钟信号线作等长等宽处理，从而提高了信号的传输质量；使用Socket装载NAND Flash代替直接焊接的方式，使测试板可以多次使用，提高了使用价值；采用了可以直接连接到XU4平台的连接座，避免了用外部接线的方式传输信号，提高了信号质量。

尽管已经示出和描述了本申请的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本申请的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本申请的范围由所附权利要求及其等同物限定。

Claims (8)

1.一种主控芯片与存储芯片兼容性的测试电路，其特征在于，将XU4平台、主控芯片和存储芯片均安装于同一电路中进行内部走线的测试，所述测试电路包括：

XU4平台模块，包括CPU处理器、数据传输电路、存储介质、电源模块、第一连接座和第二连接座，其中，所述数据传输电路串接存储介质与CPU处理器连接，所述电源模块的第一引脚与CPU处理器连接，所述电源模块的第二引脚与第一连接座连接，所述CPU处理器与第二连接座连接；

测试平台模块，包括电源转换电路、主控芯片、待测物插座、第三连接座和第四连接座，其中所述第三连接座通过I/O线和电源线与第一连接座连接，所述第四连接座通过I/O线与第二连接座连接，所述第三连接座与电源转换电路通过I/O线和电源线连接，所述电源转换电路分别与主控芯片和待测物插座连接，所述第四连接座与主控芯片连接，所述主控芯片与待测物插座连接。

2.根据权利要求1所述的主控芯片与存储芯片兼容性的测试电路，其特征在于，所述数据传输电路与外部PC端连接。

3.根据权利要求1所述的主控芯片与存储芯片兼容性的测试电路，其特征在于，所述存储介质包括烧录电路和存储设备，所述烧录电路和存储设备均分别与CPU处理器、数据传输电路以及电源模块连接。

4.根据权利要求3所述的主控芯片与存储芯片兼容性的测试电路，其特征在于，所述烧录电路与外部PC端连接。

5.根据权利要求1所述的主控芯片与存储芯片兼容性的测试电路，其特征在于，所述电源转换电路包括第一伏数转换电路和第二伏数转换电路；

所述第一伏数转换电路包括第一变压器U2和若干个电容，所述第一变压器U2的第1引脚与第三连接座连接以接入5V电压的带载电流，所述第一变压器U2的第5引脚串联主控芯片和待测物插座以输出3.3V的带载电流，所述若干个电容并联分别接入至第一变压器U2的第1引脚或第5引脚；

所述第二伏数转换电路包括第二变压器U3和若干个电容，所述第二变压器U3的第1引脚与第三连接座连接以接入5V电压的带载电流，所述第二变压器U3的第5引脚串联主控芯片以输出1.8V的带载电流，所述若干个电容并联分别接入至第二变压器U3的第1引脚或第5引脚。

6.根据权利要求1所述的主控芯片与存储芯片兼容性的测试电路，所述测试平台模块还包括复位按钮，所述复位按钮与主控芯片连接。

7.一种主控芯片与存储芯片兼容性的测试方法，其特征在于，采用权利要求1至6任一项所述的测试电路执行所述测试方法，所述测试方法包括电源供给测试方法和数据交互测试方法，其中，

所述电源供给测试方法为：电源模块输出5V电压对应的第一带载电流至第一连接座，所述第一连接座通过电源线与I/O线将第一带载电流从XU4平台部输送至测试平台部的第三连接座；所述第三连接座对应将第一带载电流输出至电源转换模块，所述电源转换模块将第一带载电流转换为3.3V的第二带载电流和1.8V的第三带载电流，并将所述第二带载电流和第三带载电流输出至主控芯片，以及将第二带载电流输出至待测物插座；

所述数据交互测试方法为：CPU处理器将emmc协议中的测试指令输出至第二连接座，所述第二连接座通过I/O线将测试指令从XU4平台部输出至测试平台部的第四连接座，所述第四连接座将测试指令输出至主控芯片。

8.根据权利要求7所述的主控芯片与存储芯片兼容性的测试方法，其特征在于，根据权利要求5所述的测试电路执行所述测试方法，所述电源转换模块将第一带载电流转换为3.3V的第二带载电流和1.8V的第三带载电流，并将所述第二带载电流和第三带载电流输出至主控芯片，以及将第二带载电流输出至待测物插座的步骤包括：

采用所述第一伏数转换电路将第一带载电流转换为第二带载电流，并将所述第二带载电流分别输出至主控芯片和待测物插座，以用于主控芯片和待测物插座的供电；

采用所述第二伏数转换电路将第一带载电流转换为第三带载电流，并将第三带载电流输出至主控芯片，所述主控芯片获取到测试指令和第三带载电流后，通过所述第三带载电流将测试指令输出至待测物插座，并获取所述待测物插座对应反馈的兼容性信号，以判定主控芯片和待测物插座是否兼容。

Images