DE112006003430T5 - Prüfvorrichtung und Stiftelektronikkarte - Google Patents

Prüfvorrichtung und Stiftelektronikkarte Download PDF

Info

Publication number
DE112006003430T5
DE112006003430T5 DE112006003430T DE112006003430T DE112006003430T5 DE 112006003430 T5 DE112006003430 T5 DE 112006003430T5 DE 112006003430 T DE112006003430 T DE 112006003430T DE 112006003430 T DE112006003430 T DE 112006003430T DE 112006003430 T5 DE112006003430 T5 DE 112006003430T5
Authority
DE
Germany
Prior art keywords
fet switch
driver
resistance
comparator
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112006003430T
Other languages
English (en)
Inventor
Naoki Matsumoto
Takashi Sekino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of DE112006003430T5 publication Critical patent/DE112006003430T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924Voltage or current aspects, e.g. driver, receiver
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Prüfvorrichtung zum Prüfen einer geprüften Vorrichtung, welche aufweist:
einen Treiber, der ein Prüfsignal zu der geprüften Vorrichtung ausgibt;
einen ersten FET-Schalter, der schaltet, ob der Treiber mit der geprüften Vorrichtung zu verbinden ist;
einen Komparator, der ein Ausgangssignal von der geprüften Vorrichtung über den ersten FET-Schalter empfängt und eine Spannung des Ausgangssignals mit einer vorbestimmten Bezugsspannung vergleicht;
eine Bezugsspannungs-Eingabeschaltung, die die Bezugsspannung in den Komparator eingibt;
einen zweiten FET-Schalter, der zwischen der Bezugsspannungs-Eingabeschaltung und dem Komparator vorgesehen ist; und
einen Abschlusswiderstand, der an seinem einen Ende mit einem Verbindungspunkt zwischen dem Komparator und dem zweiten FET-Schalter und an seinem anderen Ende mit einem vorbestimmten Potential verbunden ist, wobei
ein Widerstandsverhältnis zwischen einem Ausgangswiderstand des Treibers und einem Ein-Widerstand des ersten FET-Schalters im Wesentlichen gleich einem Widerstandsverhältnis zwischen dem Abschlusswiderstand und einem Ein-Widerstand des zweiten FET-Schalters ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Prüfvorrichtung und eine Stiftelektronikkarte. Insbesondere bezieht sich die vorliegende Erfindung auf eine Prüfvorrichtung zum Prüfen einer geprüften Vorrichtung wie einer Halbleiterschaltung und auf eine Stiftelektronikkarte zur Verwendung in der Prüfvorrichtung. Die vorliegende Anmeldung bezieht sich auf die folgende japanische Patentanmeldung, deren Inhalt hier einbezogen ist, sofern dies anwendbar ist.
    • Japanische Patentanmeldung Nr. 2005-361919 , die am 15. Dezember 2005 eingereicht wurde.
  • STAND DER TECHNIK
  • Eine bekannte Prüfvorrichtung zum Prüfen einer geprüften Vorrichtung wie einer Halbleiterschaltung enthält eine Stiftelektronikkarte, die ein Signal zu/von der geprüften Vorrichtung überträgt/empfängt. Die Stiftelektronikkarte ist zwischen dem Hauptbereich der Prüfvorrichtung und der geprüften Vorrichtung vorgesehen. Die Stiftelektronikkarte gibt ein von der Prüfvorrichtung geliefertes Prüfsignal in die geprüfte Vorrichtung ein und empfängt ein Ausgangssignal von der geprüften Vorrichtung.
  • 4 illustriert eine beispielhafte Konfiguration einer herkömmlichen Stiftelektronikkarte 300. Die Stiftelektronikkarte 300 enthält einen Treiber 302, einen Komparator 304, einen FET-Schalter 312, einen Übertragungspfad 314 und eine Bezugsspannungs-Eingabeschaltung 316.
  • Der Treiber 302 empfängt ein Prüfsignal von dem Hauptbereich einer Prüfvorrichtung und gibt das empfangene Prüfsignal in eine geprüfte Vorrichtung ein, die in 4 als DUT gezeigt ist. Der Treiber 302 ist mit der geprüften Vorrichtung über den FET-Schalter 302 und den Übertragungspfad 314 verbunden. Der Treiber 302 enthält einen Pegelschalter 306, einen Freigabeschalter 308 und einen Ausgangswiderstand 310.
  • Der Komparator 304 empfängt ein Ausgangssignal von der geprüften Vorrichtung und vergleicht den Signalpegel des empfangenen Ausgangssignals mit einer zugeführten Bezugsspannung. Der Komparator 304 ist mit der geprüften Vorrichtung über den FET-Schalter 312 und den Übertragungspfad 314 verbunden. Die Bezugsspannungs-Eingabeschaltung 316 erzeugt eine vorbestimmte Bezugsspannung und gibt die erzeugte Bezugsspannung in den Komparator 304 ein.
  • Der FET-Schalter 312 wird durch eine zugeführte Gatespannung ein-/ausgeschaltet. Der FET-Schalter 312 schaltet, ob der Treiber 302 oder der Komparator 304 mit der geprüften Vorrichtung verbunden ist. Mit der vorbeschriebenen Konfiguration tauscht die Stiftelektronikkarte 300 ein Signal zwischen dem Hauptbereich der Prüfvorrichtung und der geprüften Vorrichtung aus. Keine relevanten Veröffentlichungen einschließlich Patentdokumenten wurden erkannt, und daher werden derartige Veröffentlichungen hier nicht erwähnt.
  • OFFENBARUNG DER ERFINDUNG DURCH DIE ERFINDUNG ZU LÖSENDE PROBLEME
  • Wenn er eingeschaltet ist, wird der FET-Schalter 312 als eine äquivalente Schaltung dargestellt, die durch einen Widerstand, der in Reihen zwischen dem Treiber 302 und der geprüften Vorrichtung vorgesehen ist, und Kapazitätskomponenten, die jeweils zwischen dem Erdpotential und den Enden des Widerstands vorgesehen sind, gebildet ist. Die äquivalente Schaltung hat ein konstantes RC-Produkt und kann somit nicht einen niedrigen Widerstand und eine niedrige Kapazität gleichzeitig realisieren.
  • Wenn er einen niedrigen Ein-Widerstand hat, hat der FET-Schalter 312 eine hohe Kapazität, während er eingeschaltet bleibt. In diesem Fall kann der FET-Schalter 312 ein Hochfrequenzsignal nicht durchlassen. Dies macht es schwierig, eine Prüfung unter Verwendung eines Hochfrequenzsignals durchzuführen.
  • Aus diesem Grund kann der Ein-Widerstand des FET-Schalters 312 erhöht werden, um eine Prüfung auf der Grundlage eines Hochfrequenzsignals zu ermöglichen. Hier ist jedoch festzustellen, dass der Komparator 304 über den FET-Schalter 312 mit der geprüften Vorrichtung verbunden ist. Daher beeinträchtigt der Ein-Widerstand des FET-Schalters 312 den Spannungsvergleichsvorgang des Komparators 304, wenn der Treiber 302 freigegeben ist.
  • Beispielsweise ist der Signalpegel des in den Komparator 304 eingegebenen Ausgangssignals durch den Ausgangswiderstand 310 und den Ein-Widerstand des FET-Schalters 312 geteilt. Wenn der Ein-Widerstand des FET-Schalters 312 zunimmt, nimmt die Veränderung des Ein-Widerstands zu. Daher vermindert ein hoher Ein-Widerstand des FET-Schalters 312 die Genauigkeit des Spannungsvergleichsvorgangs durch den Komparator 304.
  • Der Ein-Widerstand des FET-Schalters 312 ändert sich gemäß Parametern enthaltend die Temperatur, die Source-Gate-Spannung und die Substratvorspannung. Hier ändert sich der Ein-Widerstand des FET-Schalters 312 aufgrund derartiger Parameter deutlicher, wenn er auf einen hohen Wert gesetzt ist. Daher verschlechtert ein hoher Ein-Widerstand des FET-Schalters 312 weiterhin die Genauigkeit des Spannungsvergleichsvorgangs des Komparators 304.
  • Ein Vorteil einiger Aspekte der vorliegenden Erfindung besteht darin, eine Prüfvorrichtung und eine Stiftelektronikkarte vorzusehen, die in der Lage sind, die vorgenannten Probleme zu lösen. Dieser Vorteil wird erzielt durch Kombinieren der in den unabhängigen Ansprüchen wiedergegebenen Merkmale. Die abhängigen Ansprüche definieren weitere wirksame spezifische Beispiele der vorliegenden Erfindung.
  • MITTEL ZUM LÖSEN DER PROBLEME
  • Um die vorgenannten Probleme zu lösen, sieht ein erstes Ausführungsbeispiel der vorliegenden Erfindung eine Prüfvorrichtung zum Prüfen einer geprüften Vorrichtung vor. Die Prüfvorrichtung enthält einen Treiber, der ein Prüfsignal zu der geprüften Vorrichtung ausgibt, einen ersten FET-Schalter, der schaltet, ob der Treiber mit der geprüften Vorrichtung verbunden ist, einen Komparator, der ein Ausgangssignal von der geprüften Vorrichtung über den ersten FET-Schalter empfängt und eine Spannung des Ausgangssignals mit einer vorbestimmten Bezugsspannung vergleicht, eine Bezugsspannungs-Eingabeschaltung, die die Bezugsspannung in den Komparator eingibt, einen zweiten FET-Schalter, der zwischen der Bezugsspannungs-Eingabeschaltung und dem Komparator vorgesehen ist, und einen Abschluss(Dummy-)Widerstand, der mit einem Ende mit einem Verbindungspunkt zwischen dem Komparator und dem zweiten FET-Schalter und mit dem anderen Ende mit einem vorbestimmten Potential verbunden ist. Hier ist ein Widerstandsverhältnis zwischen einem Ausgangswiderstand des Treibers und einem Ein-Widerstand des ersten FET-Schalters im Wesentlichen gleich einem Widerstandsverhältnis zwischen dem Abschlusswiderstand und einem Ein-Widerstand des zweiten FET-Schalters.
  • Der Treiber, der erste FET-Schalter, der Komparator, der zweite FET-Schalter und der Abschlusswiderstand sind auf einem selben Substrat vorgesehen. Der Ein-Widerstand des zweiten FET-Schalters kann höher als der Ein-Widerstand des ersten FET-Schalters sein, und der Abschlusswiderstand kann höher als der Ausgangswiderstand des Treibers sein.
  • Der Treiber kann einen ersten Freigabeschalter enthalten, der schaltet, ob ein Ausgangsende des Treibers mit einer vorbestimmten Abschlussspannung verbunden ist oder das Ausgangsende des Treibers in einer Hochimpedanzweise abschließt, und die Prüfvorrichtung kann weiterhin einen zweiten Freigabeschalter aufweisen, der schaltet, ob der Abschlusswiderstand mit der Abschlussspannung verbunden ist oder der Abschlusswiderstand in einer Hochimpedanzweise abgeschlossen ist.
  • Wenn der erste Freigabeschalter das Ausgangsende des Treibers mit der Abschlussspannung verbindet, kann der zweite Freigabeschalter den Abschlusswiderstand mit der Abschlussspannung verbinden, und wenn der erste Freigabeschalter das Ausgangsende des Treibers in einer Hochimpedanzweise abschließt, kann der zweite Freigabeschalter den Abschlusswiderstand in einer Hochimpedanzweise abschließen.
  • Ein zweites Ausführungsbeispiel der vorliegenden Erfindung sieht eine Stiftelektronikkarte zur Verwendung in einer Prüfvorrichtung, die eine geprüfte Vorrichtung prüft, vor, wobei die Stiftelektronikkarte ein Signal zu/von der geprüften Vorrichtung überträgt/empfängt. Die Stiftelektronikkarte enthält einen Treiber, der ein Prüfsignal zu der geprüften Vorrichtung ausgibt, einen ersten FET-Schalter, der schaltet, ob der Treiber mit der geprüften Vorrichtung zu verbinden ist, einen Komparator, der ein Ausgangssignal von der geprüften Vorrichtung über den ersten FET-Schalter empfängt und eine Spannung des Ausgangssignals mit einer vorbestimmten Bezugsspannung vergleicht, eine Bezugsspannungs-Eingabeschaltung, die die Bezugsspannung in den Komparator eingibt, einen zweiten FET-Schalter, der zwischen der Bezugsspannungs-Eingabeschaltung und dem Komparator vorgesehen ist, und einen Abschlusswiderstand, der parallel zu dem zweiten FET-Schalter vorgesehen ist, wenn er von dem Komparator aus gesehen wird. Hier ist ein Widerstandsverhältnis zwischen einem Ausgangswiderstand des Treibers und einem Ein-Widerstand des ersten FET-Schalters im Wesentlichen gleich einem Widerstandsverhältnis zwischen dem Abschlusswiderstand und einem Ein-Widerstand des zweiten FET-Schalters.
  • Hier sind in der Zusammenfassung nicht alle erforderlichen Merkmale der vorliegenden Erfindung aufgeführt. Die Unterkombinationen der Merkmale können die Erfindung werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 illustriert eine beispielhafte Konfiguration einer Prüfvorrichtung 100, die sich auf ein Ausführungsbeispiel der vorliegenden Erfindung bezieht.
  • 2 illustriert eine beispielhafte Konfiguration einer Stiftelektronikkarte 20.
  • 3 illustriert als ein Beispiel eine äquivalente Schaltung, die realisiert wird, wenn ein erster FET-Schalter 38 eingeschaltet ist.
  • 4 illustriert eine beispielhafte Konfiguration einer herkömmlichen Stiftelektronikkarte 300.
  • BESTE ART DER AUSFÜHRUNG DER ERFINDUNG
  • Nachfolgend wird ein Ausführungsbeispiel der vorliegenden Erfindung beschrieben. Das Ausführungsbeispiel beschränkt nicht die Erfindung gemäß den Ansprüchen, und alle Kombinationen der in dem Ausführungsbeispiel beschriebenen Merkmale sind nicht notwendigerweise wesentlich für durch Aspekte der Erfindung vorgesehene Mittel.
  • 1 illustriert eine beispielhafte Konfiguration einer Prüfvorrichtung 100, die sich auf ein Ausführungsbeispiel der vorliegenden Erfindung bezieht. Die Prüfvorrichtung 100 prüft eine geprüfte Vorrichtung 200 wie eine Halbleiterschaltung. Die Prüfvorrichtung 100 enthält eine Mustererzeugungsschaltung 10, eine Stiftelektronikkarte 20 und eine Beurteilungsschaltung 12.
  • Die Mustererzeugungsschaltung 10 erzeugt ein Prüfmuster, das zum Prüfen der geprüften Vorrichtung 200 verwendet wird, und gibt das erzeugte Prüfmuster in die Stiftelektronikkarte 20 ein. Auch erzeugt die Mustererzeugungsschaltung 10 ein Signal für einen erwarteten Wert, dessen Ausgabe durch die geprüfte Vorrichtung 200 erwartet wird, und gibt das Signal für den erwarteten Wert in die Beurteilungsschaltung 12 ein.
  • Die Stiftelektronikkarte 20 ist zwischen der Mustererzeugungsschaltung 10 und der geprüften Vorrichtung 200 vorgesehen. Die Stiftelektronikkarte 20 gibt ein Prüfsignal entsprechend dem von der Mustererzeugungsschaltung 10 gelieferten Prüfmuster in die geprüfte Vorrichtung 200 ein und empfängt ein Ausgangssignal von der geprüften Vorrichtung 200.
  • Die Beurteilungsschaltung 12 empfängt das Ausgangssignal von der geprüften Vorrichtung 200 über die Stiftelektronikkarte 20. Die Beurteilungsschaltung 12 vergleicht das empfangene Ausgangssignal mit dem Signal für den erwarteten Wert, um zu beurteilen, ob die geprüfte Vorrichtung 200 annehmbar ist.
  • 2 illustriert eine beispielhafte Konfiguration der Stiftelektronikkarte 20. Die Stiftelektronikkarte 20 enthält ein Substrat 22, einen Treiber 24, einen Komparator 32, einen ersten FET-Schalter 38, einen zweiten FET-Schalter 40, einen zweiten Freigabeschalter 34, einen Abschlusswiderstand 36, einen Übertragungspfad 50 und eine Bezugsspannungs-Eingabeschaltung 42. Auf dem Substrat 22 sind zumindest der Treiber 24, der Komparator 32, der erste FET-Schalter 38, der zweite FET-Schalter 40, der Abschlusswiderstand 36 und der zweite Freigabeschalter 34 vorgesehen. Mit anderen Worten, der Treiber 24, der Komparator 32, der ersten FET-Schalter 38, der zweite FET-Schalter 40, der Abschlusswiderstand 36 und der zweite Freigabeschalter 34 sind auf demselben Substrat 22 vorgesehen.
  • Der Treiber 24 empfängt das Prüfmuster von der Mustererzeugungsschaltung 10 und gibt das Prüfsignal entsprechend dem empfangenen Prüfmuster zu der geprüften Vorrichtung 200 aus. Gemäß dem vorliegenden Ausführungsbeispiel enthält der Treiber 24 einen Pegelschalter 26, einen ersten Freigabeschalter 28 und einen Ausgangswiderstand 30.
  • Der Pegelschalter 26 wählt eine der zugeführten Spannungen aus. Gemäß dem vorliegenden Ausführungsbeispiel empfängt der Treiber 24 eine Spannung VH, die den hohen Pegel darstellt, eine Spannung VL, die den niedrigen Pegel darstellt, und eine Abschlussspannung VT. Wenn der Treiber 24 das Prüfsignal ausgibt, wählt der Pegelschalter 26 eine der Spannungen VH und VL aus. Beispielsweise kann der Treiber 24 die Wellenform des Prüfsignals entsprechend dem Prüfmuster erzeugen, indem eine der Spannungen VH und VL gemäß dem Prüfmuster ausgewählt und der Pegelschalter 26 mit der ausgewählten Spannung verbunden wird.
  • Wenn der Komparator 32 das Ausgangssignal erfasst, wird der Pegelschalter 26 mit der Abschlussspannung VT verbunden. In diesem Fall kann durch Steuern des ersten Freigabeschalters 28 der Treiber 24 schalten, ob der Ausgangswiderstand 30 mit der Abschlussspannung VT zu verbinden ist oder der Ausgangswiderstand 30 in einer Hochimpedanzweise abzuschließen ist.
  • Der erste FET-Schalter 38 ist zwischen dem Treiber 24 und der geprüften Vorrichtung 200 vorgesehen. Der erste FET-Schalter 38 schaltet, ob der Treiber 24 mit der geprüften Vorrichtung 200 zu verbinden ist. Der erste FET-Schalter 38 ist beispielsweise ein Feldeffekttransistor und wird durch die zu seinem Gateanschluss gelieferte Spannung ein-/ausgeschaltet. Hier kann die Prüfvorrichtung 100 weiterhin eine Steuerschaltung enthalten, die die Gatespannung des ersten FET-Schalters 38 steuert.
  • Der Komparator 32 hat zwei Eingangsanschlüsse und vergleicht die Spannungspegel der an den jeweiligen Eingangsanschlüssen eingegebenen Signale miteinander. Gemäß dem vorliegenden Ausführungsbeispiel empfängt ein erster Eingangsanschluss des Komparators 32 das Ausgangssignal der geprüften Vorrichtung 200 über den ersten FET-Schalter 38, und ein zweiter Eingangsanschluss empfangt die Bezugsspannung über den zweiten FET-Schalter 40.
  • Das heißt, der Komparator 32 vergleicht die Spannung des Ausgangssignals mit der vorbestimmten Bezugsspannung. Wenn beispielsweise der Spannungspegel des Ausgangssignals höher als die Bezugsspannung ist, gibt der Komparator 32 ein Signal aus, das den logischen Wert H zeigt. Wenn der Spannungspegel des Ausgangssignals niedriger als die Bezugsspannung ist, gibt der Komparator 32 ein Signal aus, das den logischen Wert L zeigt. Die Beurteilungsschaltung 12 vergleicht das Muster des von dem Komparator 32 ausgegebenen Signals mit dem Muster für den erwarteten Wert, das von der Mustererzeugungsschaltung 10 zugeführt wird.
  • Die Bezugsspannungs-Eingabeschaltung 42 erzeugt die vorbestimmte Bezugsspannung und gibt die erzeugte Bezugsspannung in den Komparator 32 ein. Die Bezugsspannungs-Eingabeschaltung 42 kann ein Digital/Analog-Wandler sein, der eine Spannung entsprechend einem zugeführten digitalen Wert ausgibt.
  • Der zweite FET-Schalter 40 ist zwischen dem Komparator 32 und der Bezugsspannungs-Eingabeschaltung 42 vorgesehen. Der zweite FET-Schalter 40 schaltet, ob der Komparator 32 mit der Bezugsspannungs-Eingabeschaltung 42 zu verbinden ist. Der zweite FET-Schalter 40 ist beispielsweise ein Feldeffekttransistor, und er wird durch zu seinem Gateanschluss ge führte Spannung ein-/ausgeschaltet. Die Prüfvorrichtung 100 kann weiterhin die Steuerschaltung enthalten, die die Gatespannung des ersten FET-Schalters 38 steuert. Die Steuerschaltung kann den ersten und den zweiten FET-Schalter 38 und 40 im Wesentlichen gleichzeitig ein-/ausschalten.
  • Der Abschlusswiderstand 36 ist mit seinem einen Ende mit dem Verbindungspunkt zwischen dem Komparator 32 und dem zweiten FET-Schalter 40 und mit seinem anderen Ende mit einem vorbestimmten Potential verbunden. Das andere Ende des Abschlusswiderstands 36 ist mit der Abschlussspannung VT über den zweiten Freigabeschalter 34 verbunden. Wenn der zweite Freigabeschalter 34 eingeschaltet ist, ist der Abschlusswiderstand 36 mit der Abschlussspannung VT verbunden. Wenn der zweite Freigabeschalter 34 ausgeschaltet ist, ist der Abschlusswiderstand 36 in einer Hochimpedanzweise abgeschlossen.
  • Wenn der erste Freigabeschalter 28 den Ausgangswiderstand 30 mit der Abschlussspannung VT verbindet, verbindet der zweite Freigabeschalter 34 den Abschlusswiderstand 36 mit der Abschlussspannung VT. Wenn der erste Freigabeschalter 28 den Ausgangswiderstand 30 in einer Hochimpedanzweise abschließt, schließt der zweite Freigabeschalter 34 den Abschlusswiderstand 36 in einer Hochimpedanzweise ab. Wenn der Ausgangswiderstand 30 und der Abschlusswiderstand 36 in einer Hochimpedanzweise abgeschlossen sind, hat der Komparator 32 eine sehr hohe Eingangsimpedanz. Daher bewirken der erste und der zweite FET-Schalter 38 und 40 keinen Spannungsabfall jeweils in dem Ausgangssignal und der Bezugsspannung. Folglich ändern sich die Spannungspegel des Ausgangssignals und der Bezugsspannung, die in den Komparator 32 eingegeben werden, selbst dann nicht, wenn die Ein-Widerstände des ersten und des zweiten FET-Schalters 38 und 40 sich aufgrund der Veränderungsfaktoren wie der Temperatur ändern. Aus den vorgenannten Gründen verhindert das vorliegende Ausführungsbeispiel eine Verschlechterung der Genauigkeit des Spannungsvergleichsvorgangs des Komparators 32.
  • Wenn andererseits der Ausgangswiderstand 30 und der Abschlusswiderstand 36 mit der Abschlussspannung VT verbunden sind, sind die Spannung des Ausgangssignals und die Bezugsspannung, die in den Komparator 32 eingegeben werden, jeweils gemäß dem Spannungsteilungsverhältnis, das durch den Ausgangswiderstand 30 und den ersten FET-Schalter 38 definiert ist, und dem Spannungsteilungsverhältnis, das durch den Abschlusswiderstand 36 und den FET-Schalter 40 definiert ist, geteilt. Gemäß dem vorliegenden Ausführungsbeispiel sind der Ausgangswiderstand 30, der erste FET-Schalter 38, der Abschlusswiderstand 36 und der zweite FET-Schalter 40 auf dem Substrat 22 in einer solchen Weise gebildet, dass das Widerstandsverhältnis zwischen dem Ausgangswiderstand 30 des Treibers 24 und dem Ein-Widerstand des ersten FET-Schalters 38 im Wesentlichen gleich dem Widerstandsverhältnis zwischen dem Abschlusswiderstand 36 und dem Ein-Widerstand des zweiten FET-Schalters 40 ist. Auf diese Weise wird das Spannungsteilungsverhältnis, das durch den Ausgangswiderstand 30 und den ersten FET-Schalter 38 definiert ist, im Wesentlichen gleich dem Spannungsteilungsverhältnis, das durch den Abschlusswiderstand 36 und dem zweiten FET-Schalter 40 definiert ist.
  • Hier sind der Ausgangswiderstand 30, der erste FET-Schalter 38, der Abschlusswiderstand 36 und der zweite FET-Schalter 40 auf demselben Substrat 22 gebildet. Daher verändert sich, wenn sich das durch den Ausgangswiderstand 30 und den ersten FET-Schalter 38 definierte Spannungsteilungsverhältnis aufgrund von Veränderungsfaktoren wie der Temperatur ändert, sich das durch den Abschlusswiderstand 36 und den zweiten FET-Schalter 40 definierte Spannungsteilungsverhältnis im Wesentlichen um denselben Betrag aufgrund der Veränderungsfaktoren. D. h., wenn die Ein-Widerstände der FET-Schalter und andere Variable sich aufgrund einiger Veränderungsfaktoren wie der Temperatur ändern, ändern sich sowohl die Spannung des Ausgangssignals als auch die Bezugsspannung, die in den Komparator 32 eingegeben werden, um im Wesentlichen denselben Betrag. Aus den vorgenannten Gründen kann, wenn der Ausgangswiderstand 30 und der Abschlusswiderstand 36 mit der Abschlussspannung VT verbunden sind, das vorliegende Ausführungsbeispiel auch eine Verschlechterung der Genauigkeit des Spannungsvergleichsvorgangs des Komparators 32 verhindern.
  • Wie vorstehend beschrieben ist, kann die sich auf das vorliegende Ausführungsbeispiel beziehende Stiftelektronikkarte 20 verhindern, dass der Widerstandswert des Ein-Widerstands des ersten FET-Schalters 38 die Genauigkeit des Spannungsvergleichsvorgangs des Komparators 32 verschlechtert. Als eine Folge kann die Prüfvorrichtung 100 gemäß dem vorliegenden Ausführungsbeispiel eine genaue Prüfung selbst dann durchführen, wenn der erste FET-Schalter 38 einen hohen Ein-Widerstand hat, um in der Lage zu sein, ein Hochfrequenzsignal zu übertragen.
  • 3 illustriert als ein Beispiel die äquivalente Schaltung, die realisiert wird, wenn der erste FET- Schalter 38 eingeschaltet ist. Während er eingeschaltet ist, wird der erste FET-Schalter 38 durch einen Widerstand 44, eine Kapazitätskomponente 46 und eine Kapazitätskomponente 48 dargestellt. Der Widerstand 44 ist in Reihe zwischen dem Treiber 24 und dem Übertragungspfad 50 vorgesehen. Die Kapazitätskomponente 46 ist zwischen einem der Enden des Widerstands 44 und dem Erdpotential vorgesehen, und die Kapazitätskomponente 48 ist zwischen dem anderen Ende des Widerstands 44 und dem Erdpotential vorgesehen.
  • Bezug nehmend auf die äquivalente Schaltung nimmt das Produkt aus dem Widerstandswert und dem Kapazitätswert einen konstanten Wert an. Mit anderen Worten, der Ein-Widerstand ist umgekehrt proportional zu der Kapazitätskomponente in dem ersten FET-Schalter 38. Hier lassen der Ausgangswiderstand 30 und der erste FET-Schalter 38 das Prüfsignal durch, das von dem Treiber 24 in die geprüfte Vorrichtung 200 eingegeben wird. Daher wird der Ein-Widerstand des ersten FET-Schalters 38 vorzugsweise mit Bezug auf die Frequenz des Prüfsignals bestimmt.
  • Während das Ausführungsbeispiel der vorliegenden Erfindung beschrieben wurde, ist der technische Bereich der Erfindung nicht auf das vorbeschriebene Ausführungsbeispiel beschränkt. Es ist für den Fachmann augenscheinlich, dass verschiedene Änderungen und Verbesserungen zu dem vorbeschriebenen Ausführungsbeispiel hinzugefügt werden können. Es ist auch anhand des Bereichs der Ansprüche augenscheinlich, dass die Ausführungsbeispiele, denen derartige Änderungen oder Verbesserungen hinzugefügt sind, in dem technischen Bereich der Erfindung enthalten sind.
  • Wie aus dem Vorstehenden ersichtlich ist, kann das Ausführungsbeispiel der vorliegenden Erfindung die Verschlechterung der Genauigkeit des Spannungsvergleichsvorgangs des Komparators, die durch die Veränderung des Ein-Widerstands des FET-Schalters bewirkt wird, herabsetzen, selbst wenn der FET-Schalter einen hohen Ein-Widerstand hat, um eine Prüfung auf der Grundlage eines Hochfrequenzsignals zu ermöglichen.
  • Zusammenfassung:
  • Es ist eine Prüfvorrichtung vorgesehen, enthaltend einen Treiber (24), der ein Prüfsignal zu der geprüften Vorrichtung (200) ausgibt, einen ersten FET-Schalter (38), der schaltet, ob der Treiber mit der geprüften Vorrichtung zu verbinden ist, einen Komparator (32), der ein Ausgangssignal von der geprüften Vorrichtung über den ersten FET-Schalter empfängt und eine Spannung des Ausgangssignals mit einer vorbestimmten Bezugsspannung vergleicht, eine Bezugsspannungs-Eingabeschaltung (42), die die Bezugsspannung in den Komparator eingibt, einen zweiten FET-Schalter (40), der zwischen der Bezugsspannungs-Eingabeschaltung und dem Komparator vorgesehen ist, und einen Abschlusswiderstand (36), der mit seinem einen Ende mit einem Verbindungspunkt zwischen dem Komparator und dem zweiten FET-Schalter und mit seinem anderen Ende mit einem vorbestimmten Potential verbunden ist. Hier ist ein Widerstandsverhältnis zwischen einem Ausgangswiderstand des Treibers und einem Ein-Widerstand des ersten FET-Schalters im Wesentlichen gleich einem Widerstandsverhältnis zwischen dem Abschlusswiderstand und einem Ein-Widerstand des zweiten FET-Schalters.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - JP 2005-361919 [0001]

Claims (6)

  1. Prüfvorrichtung zum Prüfen einer geprüften Vorrichtung, welche aufweist: einen Treiber, der ein Prüfsignal zu der geprüften Vorrichtung ausgibt; einen ersten FET-Schalter, der schaltet, ob der Treiber mit der geprüften Vorrichtung zu verbinden ist; einen Komparator, der ein Ausgangssignal von der geprüften Vorrichtung über den ersten FET-Schalter empfängt und eine Spannung des Ausgangssignals mit einer vorbestimmten Bezugsspannung vergleicht; eine Bezugsspannungs-Eingabeschaltung, die die Bezugsspannung in den Komparator eingibt; einen zweiten FET-Schalter, der zwischen der Bezugsspannungs-Eingabeschaltung und dem Komparator vorgesehen ist; und einen Abschlusswiderstand, der an seinem einen Ende mit einem Verbindungspunkt zwischen dem Komparator und dem zweiten FET-Schalter und an seinem anderen Ende mit einem vorbestimmten Potential verbunden ist, wobei ein Widerstandsverhältnis zwischen einem Ausgangswiderstand des Treibers und einem Ein-Widerstand des ersten FET-Schalters im Wesentlichen gleich einem Widerstandsverhältnis zwischen dem Abschlusswiderstand und einem Ein-Widerstand des zweiten FET-Schalters ist.
  2. Prüfvorrichtung nach Anspruch 1, bei der der Treiber, der erste FET-Schalter, der Kompa rator, der zweite FET-Schalter und der Abschlusswiderstand auf einem selben Substrat vorgesehen sind.
  3. Prüfvorrichtung nach Anspruch 2, bei der der Ein-Widerstand des zweiten FET-Schalters höher als der Ein-Widerstand des ersten FET-Schalters ist, und der Abschlusswiderstand höher als der Ausgangswiderstand des Treibers ist.
  4. Prüfvorrichtung nach Anspruch 3, bei der der Treiber einen ersten Freigabeschalter hat, der schaltet, ob ein Ausgangsende des Treibers mit einer vorbestimmten Abschlussspannung zu verbinden ist oder das Ausgangsende des Treibers in einer Hochimpedanzweise abzuschließen ist, und die Prüfvorrichtung weiterhin einen zweiten Freigabeschalter aufweist, der schaltet, ob der Abschlusswiderstand mit der Abschlussspannung zu verbinden ist oder der Abschlusswiderstand in einer Hochimpedanzweise abzuschließen ist.
  5. Prüfvorrichtung nach Anspruch 4, bei der, wenn der erste Freigabeschalter das Ausgangsende des Treibers mit der Abschlussspannung verbindet, der zweite Freigabeschalter den Abschlusswiderstand mit der Abschlussspannung verbindet, und wenn der erste Freigabeschalter das Ausgangsende des Treibers in einer Hochimpedanzweise abschließt, der zweite Freigabeschalter den Abschlusswiderstand in einer Hochimpedanzweise abschließt.
  6. Stiftelektronikkarte zur Verwendung in einer Prüfvorrichtung, die eine geprüfte Vorrichtung prüft, welche Stiftelektronikkarte ein Signal zu/von der geprüften Vorrichtung überträgt/empfängt, wobei die Stiftelektronikkarte aufweist: einen Treiber, der ein Prüfsignal zu der geprüften Vorrichtung ausgibt; einen ersten FET-Schalter, der schaltet, ob der Treiber mit der geprüften Vorrichtung zu verbinden ist; einen Komparator, der ein Ausgangssignal von der geprüften Vorrichtung über den ersten FET-Schalter empfängt und eine Spannung des Ausgangssignals mit einer vorbestimmten Bezugsspannung vergleicht; eine Bezugsspannungs-Eingabeschaltung, die die Bezugsspannung in den Komparator eingibt; einen zweiten FET-Schalter, der zwischen der Bezugsspannungs-Eingabeschaltung und dem Komparator vorgesehen ist; und einen Abschlusswiderstand, der parallel zu dem zweiten FET-Schalter vorgesehen ist, wenn er von dem Komparator aus gesehen wird, wobei ein Widerstandsverhältnis zwischen einem Ausgangswiderstand des Treibers und einem Ein-Widerstand des ersten FET-Schalters im Wesentlichen gleich einem Widerstandsverhältnis zwischen dem Abschlusswiderstand und einem Ein-Widerstand des zweiten FET-Schalters ist.
DE112006003430T 2005-12-15 2006-12-13 Prüfvorrichtung und Stiftelektronikkarte Withdrawn DE112006003430T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005361919 2005-12-15
JP2005-361919 2005-12-15
PCT/JP2006/324847 WO2007069646A1 (ja) 2005-12-15 2006-12-13 試験装置、及びピンエレクトロニクスカード

Publications (1)

Publication Number Publication Date
DE112006003430T5 true DE112006003430T5 (de) 2008-10-02

Family

ID=38162951

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112006003430T Withdrawn DE112006003430T5 (de) 2005-12-15 2006-12-13 Prüfvorrichtung und Stiftelektronikkarte

Country Status (7)

Country Link
US (1) US7692441B2 (de)
JP (1) JP4944793B2 (de)
KR (1) KR100995813B1 (de)
CN (1) CN101331404B (de)
DE (1) DE112006003430T5 (de)
TW (1) TWI386665B (de)
WO (1) WO2007069646A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4953005B2 (ja) * 2007-05-29 2012-06-13 横河電機株式会社 半導体試験装置
CN101620559A (zh) * 2008-07-01 2010-01-06 康准电子科技(昆山)有限公司 输入设备的检测装置及检测方法
CN102760089A (zh) * 2011-04-28 2012-10-31 鸿富锦精密工业(深圳)有限公司 主板诊断卡
EP2982996B1 (de) * 2013-04-02 2018-04-25 Murata Manufacturing Co., Ltd. Dummy-lastschaltung und ladungsdetektionsschaltung
US11686773B1 (en) * 2022-01-25 2023-06-27 Analog Devices, Inc. Path loss compensation for comparator

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4176313A (en) 1978-02-24 1979-11-27 Teradyne, Inc. Analyzing electrical circuit boards
JPS6144372A (ja) 1984-08-08 1986-03-04 Hitachi Ltd 論理lsiの試験装置
AT397311B (de) 1991-08-16 1994-03-25 Hans Dr Leopold Verfahren zur bestimmung einer messgrösse sowie schaltungsanordnung zur durchführung des verfahrens
GB2335280B (en) * 1997-11-20 2002-01-16 Advantest Corp Ic testing method and ic testing device using the same
JP2001074816A (ja) * 1999-09-09 2001-03-23 Advantest Corp 半導体試験装置
JP2002107406A (ja) 2000-09-29 2002-04-10 Advantest Corp 半導体試験装置
US7095245B2 (en) * 2003-11-14 2006-08-22 Intel Corporation Internal voltage reference for memory interface

Also Published As

Publication number Publication date
KR100995813B1 (ko) 2010-11-23
KR20080083320A (ko) 2008-09-17
US7692441B2 (en) 2010-04-06
JPWO2007069646A1 (ja) 2009-05-21
CN101331404A (zh) 2008-12-24
JP4944793B2 (ja) 2012-06-06
WO2007069646A1 (ja) 2007-06-21
CN101331404B (zh) 2011-05-11
US20090146677A1 (en) 2009-06-11
TWI386665B (zh) 2013-02-21
TW200732684A (en) 2007-09-01

Similar Documents

Publication Publication Date Title
DE60111263T2 (de) Kalibrierung von einseitig abgeschlossenen kanälen zur erzielung differentielles signal-niveau
DE4417573C2 (de) Testanordnung für Kurzschlußtests auf einer Leiterplatte und Verfahren zum Testen der Verbindung einer Mehrzahl von Knoten auf einer Leiterplatte unter Verwendung dieser Testanordnung
DE69733789T2 (de) Hochauflösendes Stromversorgungsprüfsystem
DE60122066T2 (de) Integrierte schaltung mit testinterface
DE102006006048B4 (de) Testgerät und Testverfahren
DE60126675T2 (de) Verbessertes rückschleiftesten von seriellen vorrichtungen
DE60320049T2 (de) Verfahren zur Kompensierung von Testsignalverschlechterung aufgrund von DUT-Fehlern
DE60025247T2 (de) Schaltung und verfahren zum testen und kalibrieren
DE19780110C2 (de) Vergleichsschaltung für ein Halbleitertestsystem
DE112004002222T5 (de) Taktwiedergewinnungsschaltung und Kommunikationsvorrichtung
DE102007005751A1 (de) Prüfvorrichtung und Prüfverfahren
DE102004034606B4 (de) Schaltungsanordnung aus einer elektronischen Testschaltung für einen zu testenden Transceiver und aus dem zu testenden Transceiver sowie Verfahren zum Prüfen eines Transceivers
DE19743709B4 (de) IC-Testgerät
DE10107441A1 (de) Verfahren zum Charakterisieren von Frequenzumsetzungsvorrichtungen
DE112006003430T5 (de) Prüfvorrichtung und Stiftelektronikkarte
DE102004017863A1 (de) Schaltung
DE112006003065T5 (de) Prüfvorrichtung, Befestigungsplatte und Stiftelektronikkarte
DE102005013327A1 (de) Analogsignalverlaufsinformationen von binär abgetasteten Messungen
DE102007005231A1 (de) Messvorrichtung, Prüfvorrichtung und Messverfahren
DE60220432T2 (de) Vorrichtung und Verfahren zu einer Augenmustermessung von einem digitalen Signal
EP1217630A2 (de) Verfahren zur Prüfung von einer integrierten Schaltung
DE112006003440T5 (de) Prüfvorrichtung und Stiftelektronikkarte
DE69731053T2 (de) Prüfung von Schaltungen mit Schmitt-Eingängen
DE112008000741T5 (de) Prüfgerät und Messschaltung
DE102014014309A1 (de) Verfahren zum Testen eines Signalpfades

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110701