KR20080083320A - 시험 장치 및 핀 일렉트로닉스 카드 - Google Patents

시험 장치 및 핀 일렉트로닉스 카드 Download PDF

Info

Publication number
KR20080083320A
KR20080083320A KR1020087017122A KR20087017122A KR20080083320A KR 20080083320 A KR20080083320 A KR 20080083320A KR 1020087017122 A KR1020087017122 A KR 1020087017122A KR 20087017122 A KR20087017122 A KR 20087017122A KR 20080083320 A KR20080083320 A KR 20080083320A
Authority
KR
South Korea
Prior art keywords
fet switch
resistance
driver
comparator
device under
Prior art date
Application number
KR1020087017122A
Other languages
English (en)
Other versions
KR100995813B1 (ko
Inventor
나오키 마츠모토
타카시 세키노
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20080083320A publication Critical patent/KR20080083320A/ko
Application granted granted Critical
Publication of KR100995813B1 publication Critical patent/KR100995813B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

피시험 디바이스에 시험 신호를 출력하는 드라이버, 드라이버와 피시험 디바이스를 접속할 지의 여부를 선택하는 제1 FET 스위치, 제1 FET 스위치를 통해서 피시험 디바이스의 출력 신호를 수취하고 출력 신호의 전압과 미리 정해진 참조 전압을 비교하는 컴퍼레이터, 참조 전압을 컴퍼레이터에 입력하는 참조 전압 입력부, 참조 전압 입력부와 컴퍼레이터 사이에 설치된 제2 FET 스위치, 및 일단이 컴퍼레이터 및 제2 FET 스위치의 접속점에 접속되며 타단이 소정의 전위에 접속되는 더미 저항을 포함하며, 드라이버의 출력 저항 및 제1 FET 스위치의 온 저항의 저항비가 더미 저항 및 제2 FET 스위치의 온 저항의 저항비와 실질적으로 동등한 시험 장치를 제공한다.
Figure P1020087017122
시험 장치, 핀 일렉트로닉스 카드, FET 스위치, 컴퍼레이터, 더미 저항, 온 저항

Description

시험 장치 및 핀 일렉트로닉스 카드{Testing apparatus and pin electronics card}
본 발명은 시험 장치 및 핀 일렉트로닉스 카드에 관한 것이다. 특히, 본 발명은 반도체 회로 등의 피시험 디바이스를 시험하는 시험 장치 및 시험 장치에 이용되는 핀 일렉트로닉스 카드에 관한 것이다. 본 출원은 다음의 일본 특허 출원에 관련된다. 문헌의 참조에 의한 편입이 인정되는 지정국에 대해서는 다음의 출원에 기재된 내용을 참조에 의해 본 출원에 편입하고 본 출원의 일부로 한다.
출원 번호 일본특허출원 2005-361919 출원일 2005년 12월 15일
반도체 회로 등의 피시험 디바이스를 시험하는 시험 장치로서 피시험 디바이스와 신호를 주고 받는 핀 일렉트로닉스 카드를 포함하는 장치가 공지되어 있다. 핀 일렉트로닉스 카드는 시험 장치의 본체부와 피시험 디바이스 사이에 설치되며, 시험 장치로부터 주어지는 시험 신호를 피시험 디바이스에 입력하고 피시험 디바이스의 출력 신호를 수취한다.
도 4는 종래의 핀 일렉트로닉스 카드(300)의 구성의 일례를 나타내는 도면이다. 핀 일렉트로닉스 카드(300)는 드라이버(302), 컴퍼레이터(304), FET 스위치(312), 전송 경로(314), 및 참조 전압 입력부(316)를 포함한다.
드라이버(302)는 시험 장치의 본체부로부터 시험 신호를 수취하고 피시험 디바이스 DUT에 입력한다. 드라이버(302)와 피시험 디바이스 DUT는 FET 스위치(312) 및 전송 경로(314)를 통해서 접속된다. 드라이버(302)는 레벨 전환 스위치(306), 인에이블 스위치(308), 및 출력 저항(310)을 포함한다.
컴퍼레이터(304)는 피시험 디바이스 DUT의 출력 신호를 수취하고, 당해 출력 신호의 신호 레벨과 주어지는 참조 전압을 비교한다. 컴퍼레이터(304)와 피시험 디바이스 DUT는 FET 스위치(312) 및 전송 경로(314)를 통해서 접속된다. 또한, 참조 전압 입력부(316)는 미리 정해진 참조 전압을 생성하고 컴퍼레이터(304)에 입력한다.
FET 스위치(312)는 주어지는 게이트 전압에 따라 온 상태 또는 오프 상태로 되는 스위치이며, 드라이버(302) 및 컴퍼레이터(304)를 피시험 디바이스 DUT와 접속할 지의 여부를 선택한다. 이와 같은 구성에 의해, 시험 장치의 본체부와 피시험 디바이스 DUT 사이에서 신호의 전달을 수행한다. 현재, 관련되는 특허 문헌 등은 인식하지 않고 있으므로, 그 기재를 생략한다.
온 상태에서 FET 스위치(312)는 드라이버(302)와 피시험 디바이스 DUT 사이에 직렬로 설치된 저항과 당해 저항의 양단 및 접지 전위 사이에 설치된 용량 성분에 의한 등가 회로로 표현된다. 당해 등가 회로에서의 RC적은 일정하며, 저저항과 저용량을 동시에 실현할 수는 없다.
여기서, FET 스위치(312)의 온 저항을 작게 한 경우, FET 스위치(312)가 온일 때의 용량은 커진다. 이 경우, FET 스위치(312)는 고주파수의 신호를 통과시킬 수 없다. 이 때문에, 고주파수의 신호를 이용한 시험을 수행하는 것이 곤란해진다.
이 때문에, 고주파수의 신호를 이용한 시험을 수행하기 위하여 FET 스위치(312)의 온 저항을 크게 하는 것이 생각된다. 그러나, 컴퍼레이터(304)는 FET 스위치(312)를 통해서 피시험 디바이스 DUT와 접속된다. 이 때문에, 컴퍼레이터(304)에서의 전압 비교는 드라이버 인에이블 시에 FET 스위치(312)의 온 저항의 영향을 받는다.
예를 들면, 컴퍼레이터(304)에 입력되는 출력 신호의 신호 레벨은 출력 저항(310) 및 FET 스위치(312)의 온 저항에 의해 분압된다. FET 스위치(312)의 온 저항을 크게 한 경우, 당해 온 저항의 편차도 커지며, 따라서 컴퍼레이터(304)에서의 전압 비교 정밀도가 열화된다.
또한, FET 스위치(312)의 온 저항은 온도, 소스??게이트 전압, 백 게이트 전압 등에 의해 변화된다. 당해 변화는 FET 스위치(312)의 온 저항이 큰 경우에 보다 크게 변화된다. 이 때문에, 컴퍼레이터(304)에서의 전압 비교 정밀도는 보다 열화된다.
이 때문에 본 발명의 하나의 측면에서는 상술한 과제를 해결할 수 있는 시험 장치 및 핀 일렉트로닉스 카드를 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한 종속항은 본 발명의 또 다른 유리한 구체예를 규정한다.
상기 과제를 해결하기 위해서, 본 발명의 제1 형태에 따르면, 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스에 시험 신호를 출력하는 드라이버, 드라이버와 피시험 디바이스를 접속할 지의 여부를 선택하는 제1 FET 스위치, 제1 FET 스위치를 통해서 피시험 디바이스의 출력 신호를 수취하고 출력 신호의 전압과 미리 정해진 참조 전압을 비교하는 컴퍼레이터, 참조 전압을 컴퍼레이터에 입력하는 참조 전압 입력부, 참조 전압 입력부와 컴퍼레이터 사이에 설치된 제2 FET 스위치, 및 일단이 컴퍼레이터 및 제2 FET 스위치의 접속점에 접속되며 타단이 소정의 전위에 접속되는 더미 저항을 포함하며, 드라이버의 출력 저항 및 제1 FET 스위치의 온 저항의 저항비가 더미 저항 및 제2 FET 스위치의 온 저항의 저항비와 실질적으로 동등한 시험 장치를 제공한다.
드라이버, 제1 FET 스위치, 컴퍼레이터, 제2 FET 스위치, 및 더미 저항은 동일한 기판에 설치된다. 제2 FET 스위치의 온 저항은 제1 FET 스위치의 온 저항보다 크며, 더미 저항은 드라이버의 출력 저항보다 커도 된다.
드라이버는 드라이버의 출력단을 미리 정해진 종단 전압에 접속할지 또는 하이 임피던스로 종단할지를 선택하는 제1 인에이블 스위치를 포함하며, 시험 장치는 더미 저항을 종단 전압에 접속할지 또는 하이 임피던스로 종단할지를 선택하는 제2 인에이블 스위치를 더 포함하여도 된다.
제2 인에이블 스위치는 제1 인에이블 스위치가 드라이버의 출력단을 종단 전압에 접속한 경우에 더미 저항을 종단 전압에 접속하며, 제1 인에이블 스위치가 드라이버의 출력단을 하이 임피던스로 종단한 경우에 더미 저항을 하이 임피던스로 종단하여도 된다.
본 발명의 제2 형태에 따르면, 피시험 디바이스를 시험하는 시험 장치에서 피시험 디바이스와 신호를 주고 받는 핀 일렉트로닉스 카드에 있어서, 피시험 디바이스에 시험 신호를 출력하는 드라이버, 드라이버와 피시험 디바이스를 접속할 지의 여부를 선택하는 제1 FET 스위치, 제1 FET 스위치를 통해서 피시험 디바이스의 출력 신호를 수취하고 출력 신호의 전압과 미리 정해진 참조 전압을 비교하는 컴퍼레이터, 참조 전압을 컴퍼레이터에 입력하는 참조 전압 입력부, 참조 전압 입력부와 컴퍼레이터 사이에 설치된 제2 FET 스위치, 및 컴퍼레이터로부터 보아서 제2 FET 스위치와 병렬로 설치된 더미 저항을 포함하며, 드라이버의 출력 저항 및 제1 FET 스위치의 온 저항의 저항비가 더미 저항 및 제2 FET 스위치의 온 저항의 저항비와 실질적으로 동등한 핀 일렉트로닉스 카드를 제공한다.
또한, 상기 발명의 개요는 본 발명이 필요로 하는 특징의 모두를 열거한 것이 아니며, 이들 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
도 1은 본 발명의 실시 형태에 관한 시험 장치(100)의 구성의 일례를 나타내는 도면이다.
도 2는 핀 일렉트로닉스 카드(20)의 구성의 일례를 나타내는 도면이다.
도 3은 제1 FET 스위치(38)가 온 상태일 때의 등가 회로의 일례를 나타내는 도면이다.
도 4는 종래의 핀 일렉트로닉스 카드(300)의 구성의 일례를 나타내는 도면이 다.
*도면의 주요 부분에 대한 부호의 설명*
10:패턴 발생부 12 : 판정부
20:핀 일렉트로닉스 카드 22:기판
24:드라이버 26:레벨 전환 스위치
28:제1 인에이블 스위치 30:출력 저항
32:컴퍼레이터 34:제2 인에이블 스위치
36:더미 저항 38:제1 FET 스위치
40:제2 FET 스위치 42:참조 전압 입력부
44:저항 46, 48:용량 성분
50:전송 경로 100:시험 장치
200:피시험 디바이스 300:종래의 핀 일렉트로닉스 카드
302:드라이버 304:컴퍼레이터
306:레벨 전환 스위치 308:인에이블 스위치
310:출력 저항 312 FET 스위치:314 전송 경로
316:참조 전압 입력부
이하, 발명의 실시 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 따른 발명을 한정하는 것이 아니며 또한 실시 형태에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수적인 것은 아니다.
도 1은 본 발명의 실시 형태에 관한 시험 장치(100)의 구성의 일례를 나타내는 도면이다. 시험 장치(100)는 반도체 회로 등의 피시험 디바이스(200)를 시험하는 장치이며, 패턴 발생부(10), 핀 일렉트로닉스 카드(20), 및 판정부(12)를 포함한다.
패턴 발생부(10)는 피시험 디바이스(200)를 시험하는 시험 패턴을 생성하고 핀 일렉트로닉스 카드(20)에 입력한다. 또한, 패턴 발생부(10)는 피시험 디바이스(200)가 출력해야 할 기대치 신호를 생성하고 판정부(12)에 입력한다.
핀 일렉트로닉스 카드(20)는 패턴 발생부(10)와 피시험 디바이스(200) 사이에 설치된다. 핀 일렉트로닉스 카드(20)는 패턴 발생부(10)로부터 주어지는 시험 패턴에 따른 시험 신호를 피시험 디바이스(200)에 입력하고, 피시험 디바이스(200)의 출력 신호를 수취한다.
판정부(12)는 핀 일렉트로닉스 카드(20)를 통해서 피시험 디바이스(200)의 출력 신호를 수취하고 당해 출력 신호와 기대치 신호를 비교함으로써 피시험 디바이스(200)의 양부를 판정한다.
도 2는 핀 일렉트로닉스 카드(20)의 구성의 일례를 나타내는 도면이다. 핀 일렉트로닉스 카드(20)는 기판(22), 드라이버(24), 컴퍼레이터(32), 제1 FET 스위치(38), 제2 FET 스위치(40), 제2 인에이블 스위치(34), 더미 저항(36), 전송 경로(50), 및 참조 전압 입력부(42)를 포함한다. 기판(22)에는 적어도 드라이버(24), 컴퍼레이터(32), 제1 FET 스위치(38), 제2 FET 스위치(40), 더미 저항(36), 및 제2 인에이블 스위치(34)가 설치된다. 즉, 드라이버(24), 컴퍼레이 터(32), 제1 FET 스위치(38), 제2 FET 스위치(40), 더미 저항(36), 및 제2 인에이블 스위치(34)는 동일한 기판(22)에 설치된다.
드라이버(24)는 패턴 발생부(10)로부터 시험 패턴을 수취하고, 당해 시험 패턴에 따른 시험 신호를 피시험 디바이스(200)에 출력한다. 본 예에서 드라이버(24)는 레벨 전환 스위치(26), 제1 인에이블 스위치(28), 및 출력 저항(30)을 포함한다.
레벨 전환 스위치(26)는 주어지는 복수의 전압 중의 어느 하나를 선택한다. 본 예에서 드라이버(24)에는 하이 레벨의 전압(VH), 로우 레벨의 전압(VL), 및 종단 전압(VT)가 주어진다. 드라이버(24)로부터 시험 신호를 출력할 경우, 레벨 전환 스위치(26)는 하이 레벨의 전압(VH) 또는 로우 레벨의 전압(VL)을 선택한다. 예를 들면, 레벨 전환 스위치(26)를 시험 패턴에 따라 하이 레벨의 전압(VH) 또는 로우 레벨의 전압(VL)에 접속함으로써 시험 패턴에 따른 시험 신호 파형을 생성할 수 있다.
또한, 컴퍼레이터(32)에 의해 출력 신호를 검출할 경우, 레벨 전환 스위치(26)는 종단 전압(VT)에 접속된다. 또한, 제1 인에이블 스위치(28)를 제어함으로써 출력 저항(30)을 종단 전압(VT) 또는 하이 임피던스의 어느 쪽으로 종단(終端)할 지를 선택할 수 있다.
제1 FET 스위치(38)는 드라이버(24)와 피시험 디바이스(200) 사이에 설치되며, 드라이버(24)와 피시험 디바이스(200)를 접속할 지의 여부를 선택한다. 제1 FET 스위치(38)는 예를 들면 전계 효과 트랜지스터이며, 게이트 단자에 주어지는 전압에 의해 온 상태 또는 오프 상태로 된다. 시험 장치(100)는 제1 FET 스위치(38)의 게이트 전압을 제어하는 제어부를 더 포함하여도 된다.
컴퍼레이터(32)는 두 개의 입력 단자를 포함하며, 각각의 입력 단자에 입력되는 신호의 전압 레벨을 비교한다. 본 예에서 제1 입력 단자는 제1 FET 스위치(38)를 통해서 피시험 디바이스(200)의 출력 신호를 수취한다. 또한, 제2 입력 단자는 제2 FET 스위치(40)를 통해서 참조 전압을 수취한다.
즉, 컴퍼레이터(32)는 당해 출력 신호의 전압과 미리 정해진 참조 전압을 비교한다. 예를 들면 컴퍼레이터(32)는 출력 신호의 전압 레벨이 참조 전압보다 클 경우에 하이 논리의 신호를 출력하며, 출력 신호의 전압 레벨이 참조 전압보다 작을 경우에 로우 논리의 신호를 출력한다. 판정부(12)는 컴퍼레이터(32)가 출력하는 신호의 패턴과 패턴 발생부(10)로부터 주어지는 기대치 패턴을 비교한다.
참조 전압 입력부(42)는 미리 정해진 참조 전압을 생성하고 컴퍼레이터(32)에 입력한다. 참조 전압 입력부(42)는 예를 들면 주어지는 디지털 값에 따른 전압을 출력하는 디지털 아날로그 컨버터이어도 된다.
제2 FET 스위치(40)는 컴퍼레이터(32)와 참조 전압 입력부(42) 사이에 설치되며, 컴퍼레이터(32)와 참조 전압 입력부(42)를 접속할 지의 여부를 선택한다. 제2 FET 스위치(40)는 예를 들면 전계 효과 트랜지스터이며, 게이트 단자에 주어지는 전압에 의해 온 상태 또는 오프 상태로 된다. 시험 장치(100)는 제1 FET 스위치(38)의 게이트 전압을 제어하는 제어부를 더 포함하여도 된다. 또한, 당해 제어부는 제1 FET 스위치(38) 및 제2 FET 스위치(40)를 실질적으로 동시에 온 상태로 제어하며, 실질적으로 동시에 오프 상태로 제어하여도 된다.
더미 저항(36)은 일단이 컴퍼레이터(32) 및 제2 FET 스위치(40)의 접속점에 접속되며, 타단이 소정의 전위에 접속된다. 더미 저항(36)의 당해 타단은 제2 인에이블 스위치(34)를 통해서 종단 전압(VT)에 접속된다. 즉, 제2 인에이블 스위치(34)가 온 상태일 경우에는 더미 저항(36)은 종단 전압(VT)로 종단되며, 제2 인에이블 스위치(34)가 오프 상태일 경우에는 더미 저항(36)은 하이 임피던스로 종단된다.
제2 인에이블 스위치(34)는 제1 인에이블 스위치(28)가 출력 저항(30)을 종단 전압(VT)에 접속한 경우에 더미 저항(36)을 종단 전압(VT)에 접속한다. 또한, 제2 인에이블 스위치(34)는 제1 인에이블 스위치(28)가 출력 저항(30)을 하이 임피던스로 종단한 경우에 더미 저항(36)을 하이 임피던스로 종단한다.
출력 저항(30) 및 더미 저항(36)을 하이 임피던스로 종단한 경우, 컴퍼레이터(32)의 입력 임피던스는 대단히 크므로, 제1 FET 스위치(38) 및 제2 FET 스위치(40)에서 출력 신호 및 참조 전압에 전압 하강은 생기지 않는다. 이 때문에, 온도 등의 변동 요인에 의해 제1 FET 스위치(38) 및 제2 FET 스위치(40)의 온 저항이 변동된 경우일지라도 컴퍼레이터(32)에 입력되는 출력 신호 및 참조 전압의 전압 레벨은 변동되지 않는다. 이 때문에, 컴퍼레이터(32)에서의 전압 비교 정밀도는 열화되지 않는다.
이에 대하여, 출력 저항(30) 및 더미 저항(36)을 종단 전압(VT)에 접속한 경우, 컴퍼레이터(32)에 입력되는 출력 신호 및 참조 전압은 출력 저항(30)과 제1 FET 스위치(38)의 분압비 및 더미 저항(36)과 제2 FET 스위치(40)의 분압비에 따라 분압된다. 본 예에서는 드라이버(24)의 출력 저항(30) 및 제1 FET 스위치(38)의 온 저항의 저항비가 더미 저항(36) 및 제2 FET 스위치(40)의 온 저항의 저항비와 실질적으로 동등하게 되도록 출력 저항(30), 제1 FET 스위치(38), 더미 저항(36), 및 제2 FET 스위치(40)를 기판(22)에 형성한다. 이에 따라, 출력 저항(30) 및 제1 FET 스위치(38)에 의한 분압비는 더미 저항(36) 및 제2 FET 스위치(40)에 의한 분압비와 실질적으로 동등해진다.
또한, 출력 저항(30), 제1 FET 스위치(38), 더미 저항(36), 및 제2 FET 스위치(40)는 동일한 기판(22)에 설치되므로, 온도 등의 변동 요인에 의한 출력 저항(30) 및 제1 FET 스위치(38)에 의한 분압비의 변동과 더미 저항(36) 및 제2 FET 스위치(40)에 의한 분압비의 변동은 실질적으로 동등하다. 따라서, 온도 등의 변동 요인에 의해 FET 스위치 등의 온 저항이 변동된 경우일지라도 컴퍼레이터(32)에 입력되는 출력 신호 및 참조 전압의 변동량은 실질적으로 동등하다. 이 때문에, 출력 저항(30) 및 더미 저항(36)을 종단 전압(VT)에 접속한 경우에도 컴퍼레이터(32)에서의 전압 비교 정밀도의 열화를 방지할 수 있다.
상술한 바와 같이, 본 예에서의 핀 일렉트로닉스 카드(20)에 의하면, 제1 FET 스위치(38)의 온 저항의 저항값에 관계없이 컴퍼레이터(32)에서의 전압 비교 정밀도의 열화를 방지할 수 있다. 이 때문에, 고주파수의 신호를 전송하기 위하여 제1 FET 스위치(38)의 온 저항을 크게 한 경우일지라도 높은 정밀도의 시험을 수행할 수 있다.
도 3은 제1 FET 스위치(38)가 온 상태일 때의 등가 회로의 일례를 나타내는 도면이다. 온 상태에서의 제1 FET 스위치(38)는 저항(44), 용량 성분(46), 및 용량 성분(48)에 의해 표현된다. 저항(44)은 드라이버(24)와 전송 경로(50) 사이에 직렬로 설치된다. 또한, 용량 성분(46) 및 용량 성분(48)은 저항(44)의 양단과 접지 전위 사이에 설치된다.
당해 등가 회로에서 저항값 및 용량값의 곱은 일정값이 된다. 즉, 제1 FET 스위치(38)에서의 온 저항과 용량 성분은 반비례의 관계에 있다. 출력 저항(30) 및 제1 FET 스위치(38)에는 드라이버(24)로부터 피시험 디바이스(200)로 입력되는 시험 신호가 전송된다. 이 때문에, 전송해야 할 시험 신호의 주파수에 따라 제1 FET 스위치(38)의 온 저항값을 정하는 것이 바람직하다.
이상, 본 발명을 실시 형태를 이용해서 설명하였지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에 한정되지는 않는다. 상기 실시 형태에 다양한 변경 또는 개량을 추가할 수 있다는 것이 당업자에게 명확하다. 이와 같은 변경 또는 개량을 추가한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이 청구의 범위의 기재로부터 명확하다.
이상으로부터 분명한 바와 같이, 본 발명의 실시 형태에 의하면, 고주파수의 신호를 이용한 시험을 수행하기 위하여 FET 스위치의 온 저항을 크게 한 경우일지라도, 당해 온 저항의 변동에 의한 컴퍼레이터의 전압 비교 정밀도의 열화를 저감할 수 있다.

Claims (6)

  1. 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 피시험 디바이스에 시험 신호를 출력하는 드라이버;
    상기 드라이버와 상기 피시험 디바이스를 접속할 지의 여부를 선택하는 제1 FET 스위치;
    상기 제1 FET 스위치를 통해서 상기 피시험 디바이스의 출력 신호를 수취하고, 상기 출력 신호의 전압과 미리 정해진 참조 전압을 비교하는 컴퍼레이터;
    상기 참조 전압을 상기 컴퍼레이터에 입력하는 참조 전압 입력부;
    상기 참조 전압 입력부와 상기 컴퍼레이터 사이에 설치된 제2 FET 스위치; 및
    일단이 상기 컴퍼레이터 및 상기 제2 FET 스위치의 접속점에 접속되며, 타단이 소정의 전위에 접속되는 더미 저항
    을 포함하며,
    상기 드라이버의 출력 저항 및 상기 제1 FET 스위치의 온 저항의 저항비가 상기 더미 저항 및 상기 제2 FET 스위치의 온 저항의 저항비와 실질적으로 동등한 시험 장치.
  2. 제1항에 있어서,
    상기 드라이버, 상기 제1 FET 스위치, 상기 컴퍼레이터, 상기 제2 FET 스위 치, 및 상기 더미 저항은 동일한 기판에 설치되는 시험 장치.
  3. 제2항에 있어서,
    상기 제2 FET 스위치의 온 저항은 상기 제1 FET 스위치의 온 저항보다 크며,
    상기 더미 저항은 상기 드라이버의 출력 저항보다 큰 시험 장치.
  4. 제3항에 있어서,
    상기 드라이버는 상기 드라이버의 출력단을 미리 정해진 종단 전압에 접속할지 또는 하이 임피던스로 종단할지를 선택하는 제1 인에이블 스위치를 포함하며,
    상기 시험 장치는 상기 더미 저항을 상기 종단 전압에 접속할지 또는 하이 임피던스로 종단할지를 선택하는 제2 인에이블 스위치를 더 포함하는 시험 장치.
  5. 제4항에 있어서,
    상기 제2 인에이블 스위치는 상기 제1 인에이블 스위치가 상기 드라이버의 출력단을 상기 종단 전압에 접속한 경우에 상기 더미 저항을 상기 종단 전압에 접속하며, 제1 인에이블 스위치가 상기 드라이버의 출력단을 하이 임피던스로 종단한 경우에 상기 더미 저항을 하이 임피던스로 종단하는 시험 장치.
  6. 피시험 디바이스를 시험하는 시험 장치에서 상기 피시험 디바이스와 신호를 주고 받는 핀 일렉트로닉스 카드에 있어서,
    상기 피시험 디바이스에 시험 신호를 출력하는 드라이버;
    상기 드라이버와 상기 피시험 디바이스를 접속할 지의 여부를 선택하는 제1 FET 스위치;
    상기 제1 FET 스위치를 통해서 상기 피시험 디바이스의 출력 신호를 수취하고, 상기 출력 신호의 전압과 미리 정해진 참조 전압을 비교하는 컴퍼레이터;
    상기 참조 전압을 상기 컴퍼레이터에 입력하는 참조 전압 입력부;
    상기 참조 전압 입력부와 상기 컴퍼레이터 사이에 설치된 제2 FET 스위치; 및
    상기 컴퍼레이터로부터 보아서 상기 제2 FET 스위치와 병렬로 설치된 더미 저항
    을 포함하며,
    상기 드라이버의 출력 저항 및 상기 제1 FET 스위치의 온 저항의 저항비가 상기 더미 저항 및 상기 제2 FET 스위치의 온 저항의 저항비와 실질적으로 동등한 핀 일렉트로닉스 카드.
KR1020087017122A 2005-12-15 2006-12-13 시험 장치 및 핀 일렉트로닉스 카드 KR100995813B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00361919 2005-12-15
JP2005361919 2005-12-15

Publications (2)

Publication Number Publication Date
KR20080083320A true KR20080083320A (ko) 2008-09-17
KR100995813B1 KR100995813B1 (ko) 2010-11-23

Family

ID=38162951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087017122A KR100995813B1 (ko) 2005-12-15 2006-12-13 시험 장치 및 핀 일렉트로닉스 카드

Country Status (7)

Country Link
US (1) US7692441B2 (ko)
JP (1) JP4944793B2 (ko)
KR (1) KR100995813B1 (ko)
CN (1) CN101331404B (ko)
DE (1) DE112006003430T5 (ko)
TW (1) TWI386665B (ko)
WO (1) WO2007069646A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4953005B2 (ja) * 2007-05-29 2012-06-13 横河電機株式会社 半導体試験装置
CN101620559A (zh) * 2008-07-01 2010-01-06 康准电子科技（昆山）有限公司 输入设备的检测装置及检测方法
CN102760089A (zh) * 2011-04-28 2012-10-31 鸿富锦精密工业（深圳）有限公司 主板诊断卡
WO2014162952A1 (ja) * 2013-04-02 2014-10-09 株式会社村田製作所 擬似抵抗回路及び電荷検出回路
US11686773B1 (en) * 2022-01-25 2023-06-27 Analog Devices, Inc. Path loss compensation for comparator

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4176313A (en) 1978-02-24 1979-11-27 Teradyne, Inc. Analyzing electrical circuit boards
JPS6144372A (ja) * 1984-08-08 1986-03-04 Hitachi Ltd 論理ｌｓｉの試験装置
AT397311B (de) 1991-08-16 1994-03-25 Hans Dr Leopold Verfahren zur bestimmung einer messgrösse sowie schaltungsanordnung zur durchführung des verfahrens
WO1999027376A1 (fr) * 1997-11-20 1999-06-03 Advantest Corporation Procede de test de circuits integres et appareil de test de circuits integres utilisant ce procede
JP2001074816A (ja) * 1999-09-09 2001-03-23 Advantest Corp 半導体試験装置
JP2002107406A (ja) * 2000-09-29 2002-04-10 Advantest Corp 半導体試験装置
US7095245B2 (en) * 2003-11-14 2006-08-22 Intel Corporation Internal voltage reference for memory interface

Also Published As

Publication number Publication date
CN101331404B (zh) 2011-05-11
US7692441B2 (en) 2010-04-06
CN101331404A (zh) 2008-12-24
JP4944793B2 (ja) 2012-06-06
WO2007069646A1 (ja) 2007-06-21
US20090146677A1 (en) 2009-06-11
JPWO2007069646A1 (ja) 2009-05-21
DE112006003430T5 (de) 2008-10-02
TW200732684A (en) 2007-09-01
KR100995813B1 (ko) 2010-11-23
TWI386665B (zh) 2013-02-21

Similar Documents

Publication Publication Date Title
US5977775A (en) System and method for detecting shorts, opens and connected pins on a printed circuit board using automatic equipment
US7373574B2 (en) Semiconductor testing apparatus and method of testing semiconductor
US7528637B2 (en) Driver circuit
KR100995813B1 (ko) 시험 장치 및 핀 일렉트로닉스 카드
US8115520B2 (en) Driver circuit
US10761130B1 (en) Voltage driver circuit calibration
US7372288B2 (en) Test apparatus for testing multiple electronic devices
KR20210148386A (ko) 전압 드라이버 회로
US7679390B2 (en) Test apparatus and pin electronics card
US7423444B2 (en) Digital test apparatus for testing analog semiconductor device(s)
US20080218287A1 (en) Circuit and method for adjusting impedance
US5936448A (en) Integrated circuit having independently testable input-output circuits and test method therefor
US8183893B2 (en) Driver comparator circuit
US7795897B1 (en) Test apparatus and driver circuit
KR20210148363A (ko) 공급 전류 안정화 기능이 있는 전압 드라이버
US6825718B2 (en) Impedance matching circuit
US20110095798A1 (en) High Speed Fully Differential Resistor-Based Level Formatter
US7576571B2 (en) Potential comparator and test apparatus
JP5024146B2 (ja) タイミング校正機能を具備した半導体試験装置
WO2007069648A1 (ja) 試験装置、及びピンエレクトロニクスカード
JP3611012B2 (ja) タイミング・デスキュー装置及びタイミング・デスキュー方法
KR20020032300A (ko) 종단회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee