KR20210148363A

KR20210148363A - 공급 전류 안정화 기능이 있는 전압 드라이버

Info

Publication number: KR20210148363A
Application number: KR1020217037845A
Authority: KR
Inventors: 데르 바그트 잔 폴 안토니 반; 그렉 워워
Original assignee: 테라다인 인코퍼레이티드
Priority date: 2019-04-25
Filing date: 2020-04-23
Publication date: 2021-12-07
Also published as: JP2022530220A; US10942220B2; US20200341060A1; WO2020219660A1; CN113728291B; CN113728291A

Abstract

상대적으로 낮은 전력을 소비하는 구성요소를 사용하여 높은 데이터 속도에서 정확한 전압 레벨로 다수의 테스트 신호를 제공하기 위해 ATE에서 사용하기에 적합한 가변 출력 전압을 제공하도록 전압 드라이버 회로 및 이를 동작시키는 방법이 개시된다. 일 양태에 따르면, 출력 전압 변경과 관련된 전압 드라이버의 출력 전류의 변화는 전압 드라이버에 대한 보정 드라이버에 의해 생성된 안정화 전류에 의해 오프셋될 수 있어, 공급 전압으로부터 끌어온 공급 전류가 실질적으로 안정적으로 유지될 수 있도록 한다. 보정 드라이버는 하나 이상의 공급 전압에 연결될 수 있고, 전압 드라이버 회로의 프로그래밍된 출력의 변화로부터 발생하는 공급 전류의 변화를 오프셋하는 안정화 전류를 출력하도록 프로그래밍될 수 있다. 이러한 드라이버는 테스트 시스템이 반도체 장치를 보다 정확하게 테스트할 수 있도록 한다.

Description

공급 전류 안정화 기능이 있는 전압 드라이버

본 발명은 공급 전류 안정화 기능이 있는 전압 드라이버에 관한 것이다.

반도체 장치, 회로 및 인쇄 회로 기판(PCB) 어셈블리와 같은 전자 부품은 제조 중 및 제조 후에 자동화 테스트 장비(ATE)와 같은 테스트 시스템을 사용하여 자주 테스트된다. 이러한 테스트를 수행하기 위해, ATE에는 특정 DUT(피시험장치)에서 다양한 동작 조건을 테스트할 수 있도록 테스트 신호를 생성하거나 측정하는 기기가 포함될 수 있다. 예를 들어, 기기는 반도체 장치에 인가되는 디지털 또는 아날로그 신호의 패턴을 생성할 수 있으며, 이에 대한 응답으로서 반도체 장치로부터의 디지털 또는 아날로그 신호를 측정할 수 있다.

ATE는 특정 전압 파형을 갖는 테스트 신호를 DUT의 하나 이상의 테스트 포인트에 인가하기 위해 자주 사용된다. 이러한 테스트 신호를 생성하기 위해, ATE는 프로그래밍 가능한 전압 레벨을 생성하는 전압 드라이버를 포함할 수 있다. 전압 드라이버 출력의 전압 레벨은 사용자 입력 또는 나머지 ATE로부터 수신된 디지털 신호에서 지정된 디지털 입력에 의해 프로그래밍될 수 있다.

전압 드라이버는 단일 종단일 수 있으며 DUT의 테스트 포인트에 연결하기 위해 단일 출력 포트에서 프로그래밍 가능한 출력 전압을 제공한다. 전압 드라이버는 대안적으로 차동적이고, 차동 신호를 입력으로서 취하는 DUT를 구동하기 위해 차동 전압 신호를 생성할 수 있다. 생성된 차동 전압 신호는 일반적으로 한 쌍의 차동 출력에서 반대 위상인 2개의 전압 파형을 구비한다.

일부 전압 드라이버는 하나 이상의 공급 전압으로부터 전력을 끌어옴으로써 출력 전압을 생성한다. 공급 전압은 전압 공급 장치에 연결되고 전압 드라이버가 출력할 수 있는 최대 또는 최소 전압 레벨을 정의하는 공급 전압 레일로서 제공될 수 있다. 예를 들어, 전압 드라이버는 기준 전압 또는 접지에 대해 단일 전압 공급 장치에 연결될 수 있다. 전압 드라이버는 양극 및 음극 공급 장치에서 사용할 수 있는 것과 같이 둘 이상의 별개의 공급 전압에 대안으로 연결될 수 있다.

동작시, 전압 드라이버의 출력에서의 전압 레벨이 제어가능하더라도 ATE 내의 공급 전압의 전압 레벨은 일반적으로 변경되지 않는다. 오히려, 전압 드라이버는 ATE가 다수의 유형의 반도체 장치를 테스트할 수 있도록 프로그래밍 가능한 특성을 가진 테스트 신호를 공급하도록 출력의 전압 레벨이 설정될 수 있게 전압 드라이버의 출력에 연결된 전원 중 하나의 비율을 수정하도록 제어될 수 있다.

본 출원의 양태는 안정화된 공급 전류를 끌어들이면서 가변 출력 전압을 제공하기 위한 전압 드라이버 회로 및 이를 동작시키는 방법에 관한 것이다. 본 발명자들은 공급 전압으로부터 끌어온 공급 전류가 실질적으로 안정적으로 유지될 수 있게 출력 전압의 변화와 관련된 출력 전류의 변화가 전압 드라이버를 위한 보정 드라이버에 의해 생성된 안정화 전류에 의해 상쇄될 수 있다는 것을 인식하고 이해하였다. 보정 드라이버는 하나 이상의 공급 전압에 연결될 수 있고, 하나 이상의 공급 전압 각각에서의 공급 전류가 안정적으로 유지되도록 안정화 전류를 출력하도록 프로그래밍될 수 있다. 따라서, 이러한 드라이버는 테스트 시스템이 안정적인 공급 전류, 안정적인 공급 전압, 그리고 결과적으로 안정적이고 예측 가능한 출력 전압을 갖도록 하여 피시험 반도체 장치를 보다 신뢰할 수 있게 또는 보다 정밀하게 테스트할 수 있도록 한다.

일부 실시 예에 따르면, 공급 전류 안정화를 갖는 전압 드라이버가 제공된다. 전압 드라이버는 출력 전압 및 출력 전류를 갖는 출력 포트; 제1 공급 전압, 제2 공급 전압, 및 상기 출력 포트에 연결된 전압 드라이버 회로; 안정화 전류를 갖는 안정화 포트; 상기 제1 공급 전압, 상기 제2 공급 전압, 및 상기 안정화 포트에 연결된 보정 드라이버;를 포함한다. 상기 보정 드라이버는 출력 전압 변화의 결과로서 상기 출력 전류의 변화가 상기 안정화 전류의 변화에 의해 오프셋되도록 상기 안정화 전류를 조정하도록 구성된다.

일부 실시 예에 따르면, 전압 드라이버를 동작시키는 방법이 제공된다. 상기 전압 드라이버는 제1 공급 전압에 연결된 제1 공급 포트, 제2 공급 전압에 연결된 제2 공급 포트, 출력 포트, 안정화 포트, 및 상기 제1 공급 포트, 상기 제2 공급 포트 및 상기 안정화 포트에 연결된 보정 드라이버를 포함한다. 상기 방법은 제1 출력 전압을 나타내는 제1 신호를 수신하는 단계; 상기 제1 신호를 수신한 것에 응답하여, 상기 제1 공급 포트가 제1 공급 전류를 갖도록 상기 출력 포트에서는 상기 제1 출력 전압 및 상기 안정화 포트에서는 제1 안정화 전류를 생성하는 단계; 상기 제1 출력 전압과 상이한 제2 출력 전압을 나타내는 제2 신호를 수신하는 단계; 및 상기 제2 신호를 수신한 것에 응답하여, 상기 제1 공급 포트가 상기 제1 공급 전류와 10% 이하만큼 상이한 제2 공급 전류를 갖도록 상기 출력 포트에서는 상기 제2 출력 전압 및 상기 안정화 포트에서는 제2 안정화 전류를 생성하는 단계;를 포함한다.

상술한 것은 첨부된 청구범위에 의해 정의되는 본 발명의 비제한적인 요약이다.

다양한 양태 및 실시 예가 다음 도면을 참조하여 기술될 것이다. 도면은 반드시 축척에 맞게 그려진 것은 아님을 이해해야 한다. 도면에서, 다양한 도면에 예시된 각각의 동일하거나 거의 동일한 구성요소는 유사한 번호로 표시된다. 명확성을 위해, 모든 구성요소에 모든 도면에 레이블이 지정되지 않을 수 있다.
도 1은 본 출원의 양태들에 따른 전압 드라이버 회로가 적용될 수 있는 자동화 테스트 시스템의 예시적인 실시 예의 개략도이다.
도 2는 본 출원의 양태에 따른 예시적인 핀 전자장치(PE)를 나타내는 개략도이다.
도 3은 본 출원의 일 양태에 따른 전압 드라이버 회로를 갖는 예시적인 PE에 대한 등가 회로 모델을 나타내는 개략도이다.
도 4는 본 출원의 일 양태에 따른, 전압 드라이버 회로 및 보정 드라이버를 갖는 예시적인 PE에 대한 등가 회로 모델을 나타내는 개략도이다.
도 5는 일부 실시 예에 따른 예시적인 전압 드라이버 회로 및 예시적인 보정 드라이버의 개략도이다.
도 6은 도 4 및 도 5에 도시된 실시 예에 따른 예시적인 전압 드라이버에서 출력 전압의 함수로서 공급 전류를 보여주는 데이터 플롯의 모음이다.
도 7은 일부 실시 예에 따른 전압 드라이버를 동작시키기 위한 방법의 흐름도이다.

본 발명자들은 대용량 메모리와 같은 최신 반도체 칩의 테스트가 공급 전압의 변동을 제한하는 전압 드라이버에 대한 새로운 설계로 개선될 수 있음을 인식하고 이해했다. 이러한 기술은 단일 종단 드라이버 및 하나 이상의 공급 전압 레벨 사이의 저항 분할에 기반한 전압 드라이버와 같은 전압 공급 변동에 특히 민감한 전압 드라이버에 적용될 수 있다. 결과적으로, 이들 드라이버는 ATE의 PE에 사용될 수 있어, 상대적으로 낮은 전력을 소모하는 드라이버를 사용할 수 있다. 그러한 드라이버의 사용은 또한 적절하게 많은 수의 테스트 신호를 생성하는 데 필요한 고밀도 드라이버를 가진 PE를 가능하게 할 수 있다.

본 발명자들은 공급 전압 레벨이 안정적인 것을 보장하는 한 가지 방법은 전압 드라이버가 시간이 지남에 따라 각각의 공급 전압으로부터 안정적인 양의 전류를 끌어오는 것을 보장하는 것임을 인식하고 이해하였다. 저항 분배기 기반 전압 드라이버에서, 주어진 부하에 대한 출력 전류는 출력 전압이 조정될 때 변경되며, 이는 차례로 전압 공급에서 끌어오는 공급 전류를 변경한다. 공급 전류의 변화는 공급 전압 레벨을 변경하여 전압 드라이브의 출력에 부정확성을 생성할 수 있다. 본 발명자들은 공급 전류의 변화가 실질적으로 감소되거나 제거되도록 출력 전류의 변화를 상쇄하기 위해 안정화 전류를 생성하는 데 사용되는 보정 드라이버에 의해 이러한 부정확성이 회피될 수 있음을 인식하고 이해하였다.

본 발명자들은 보정 드라이버가 하나 이상의 공급 전압에 연결될 수 있고 하나 이상의 공급 전압 각각에서의 공급 전류가 안정적으로 유지되도록 안정화 전류를 출력하도록 프로그래밍될 수 있다는 것을 인식하고 이해하였다. 예를 들어, 보정 드라이버는 전압 공급 장치와 PE의 전압 드라이버 사이에 연결될 수 있다. 따라서, 이러한 드라이버는 테스트 시스템이 안정적인 공급 전류, 안정적인 공급 전압, 그리고 결과적으로 안정적이고 예측 가능한 출력 전압을 갖도록 하여 피시험 반도체 장치를 보다 안정적으로 또는 보다 정확하게 테스트할 수 있도록 한다. 다수의 전압 드라이버를 사용하여 동시에 다수의 테스트 신호를 생성하는 ATE에서도 안정적인 테스트를 수행할 수 있으며, 그렇지 않은 경우 공급 전압 레벨에서 상대적으로 큰 변동이 발생할 수 있다.

일부 실시 예에 따르면, 보정 드라이버는 복수의 보정 회로 슬라이스로 구현될 수 있다. 보정 드라이버에 대한 프로그래밍 가능한 제어는 해당 회로 슬라이스의 전류 소모 특성을 변경하는 각 회로 슬라이스 내에서 스위치를 설정하여 달성할 수 있다. 슬라이스의 출력은 안정화 포트에 함께 연결되어, 전압 드라이버의 출력 포트에서 출력 전류의 변화를 상쇄할 수 있는 안정화 전류를 집합적으로 제공할 수 있다. 스위치는 회로 슬라이스의 구성요소를 복수의 전압 공급 장치 중 하나에 연결하도록 구성될 수 있다. 복수의 전압 공급 장치 각각에 연결된 각 슬라이스 내의 구성 요소의 수와 전압 공급 장치에 연결되지 않은 이러한 구성 요소의 수는 회로 슬라이스에 의한 각 전압 공급 장치로부터의 전류 인출과 같은 다중 특성에 영향을 미칠 수 있다. 회로 슬라이스에 의해 끌어온 전류는 결합하여 복수의 전압 공급 장치에서 끌어온 전류의 합계가 안정적으로 유지되도록 보장할 수 있으며, 각 개별 전압 공급장치로부터 도출된 각 전류는 전압 드라이버의 출력 전압이 변경될 때 안정적으로 유지되도록 서로 더 밸런싱 할 수 있다.

도 1은 본 출원의 양태들에 따른 전압 드라이버 회로가 적용될 수 있는 자동화 테스트 시스템의 예시적인 실시 예의 개략도이다. 도 1은 본 출원에 개시된 방법에 따라 피시험 장치(DUT)(20)에 대한 테스트를 수행하도록 테스터(16)를 제어하는 테스트 컴퓨터(12)를 포함하는 테스트 시스템(10)을 도시한다. 일부 시나리오에서, 테스터(16)는 당업계에 공지된 기술을 사용하여 구성된 자동화된 테스트 장비(ATE)일 수 있다. DUT(20)는 테스트에 적합한 임의의 장치일 수 있다. 예를 들어, DUT(20)는 반도체 장치일 수 있다. ATE(16)는 DUT(20)에 대한 테스트 신호(14)를 생성 및/또는 측정하기 위한 회로를 포함할 수 있다. ATE(16)는 상이한 유형의 아날로그 또는 디지털 신호를 생성하거나 측정하도록 구성된 다중 기기를 포함할 수 있다.

본 출원의 한 양태에 따르면, ATE(16) 내의 일부 기기는 피시험장치(DUT)에 제공하기 위해 설계된 진폭 및 타이밍의 출력 전압 신호를 생성하는 핀 전자 장치(PE) 드라이버와 함께 PE의 형태로 구현될 수 있다. 예를 들어, 디지털 신호를 생성 및/또는 측정하는 디지털 테스트 기기는 이러한 PE 회로로 구현될 수 있다. 사용되는 특정 유형의 기기에 관계없이 PE는 CMOS(Complementary Metal-Oxide Semiconductor) 트랜지스터와 같은 많은 수의 트랜지스터를 포함하는 집적 회로(IC)로 구현될 수 있다.

도 1은 자동화된 테스트 시스템을 크게 단순화한 것임을 이해해야 한다. 예를 들어, 도시되지는 않았지만, 테스트 시스템(10)은 ATE(16) 내의 기기의 작동을 제어하는 제어 회로를 포함할 수 있다. 또한, 테스트 시스템(10)은 측정을 처리하고 DUT(20)가 올바르게 작동하는지 여부를 판정하기 위한 처리 회로를 포함할 수 있다. 또한, 도 1은 ATE(16)와 DUT(20) 사이의 단일 신호 경로를 예시한다. 당업자는 최신 DUT를 테스트하는 데 수백 또는 수천 개의 테스트 신호가 생성 및 측정되어야 할 수 있음을 이해할 것이다. 따라서, 여기에 설명된 바와 같은 회로는 ATE(16) 내에서 여러 번 복제될 수 있고 DUT(20)를 테스트하기 위한 동기화된 테스트 신호를 제공하도록 제어될 수 있다. 또한, 도 1은 단일 DUT(20)가 테스트되는 시나리오를 도시하지만, 테스트 시스템(10)은 다수의 디바이스를 테스트하도록 구성될 수 있다.

테스트 신호를 생성 또는 측정하는 기기 또는 다른 구성요소의 수 및 피시험 장치의 수에 관계없이, 테스트 시스템(10)은 DUT(20)와 ATE(16) 내의 ATE(16)내의 기기 사이에 신호를 라우팅하는 신호 전달 구성요소를 포함할 수 있다.

또한, 예시된 바와 같은 다른 구성요소는 제한적인 것이 아니라 예시적인 것임을 이해해야 한다. 예를 들어, 테스트 컴퓨터(12)는 도 1에서 퍼스널 컴퓨터(PC)로 도시되어 있지만, 임의의 적절한 컴퓨팅 장치가 테스트 컴퓨터, 예를 들어 모바일 장치 또는 컴퓨터 워크스테이션을 구현하는 데 사용될 수 있음을 이해해야 한다. 테스트 컴퓨터(12)는 네트워크에 연결될 수 있고 네트워크를 통해 리소스에 액세스할 수 있고 및/또는 네트워크에 연결된 하나 이상의 다른 컴퓨터와 통신할 수 있다.

도 2는 본 출원의 양태에 따른 예시적인 PE(200)를 도시하는 개략도이다. PE(200)는 제1 공급 전압(VDDO)을 갖는 제1 공급 포트(212) 및 제2 공급 전압(VSSO)을 갖는 제2 공급 포트(214)에 결합된 전압 드라이버 회로(210)를 포함하고, 인코더(204)로부터 수신된 드라이버 제어 신호에 응답하여 출력 포트(218)에서 출력 전압(V_OUT)을 제공한다. 인코더(204)는 컨트롤러(206)로부터 수신된 입력 데이터(205)에 기초하여 드라이버 제어 신호(202)를 생성할 수 있다. 드라이버 제어 신호(202)는 V_OUT에서 출력 전압을 제어하기 위한 전압 드라이버 회로(210)내의 다수의 구성 요소의 구성을 설정하는 복수의 제어 신호의 전체라는 것을 이해해야 한다. 드라이버 제어 신호(202)에 대해 단일 신호 경로가 도 2에 도시되어 있지만, 본 발명의 실시 예는 이에 한정되지 않고 일부 실시 예에서 드라이버 제어 신호(202) 내의 개별 제어 신호가 전압 드라이버 회로(210) 내의 구성요소의 다중 제어 단자에 인가될 수 있음을 이해해야 한다. 예를 들어, 인코더(204)는 전압 드라이버 회로(210) 내의 프로그램가능 커패시터 및 복수의 스위치의 각각의 제어 단자에 제어 신호를 공급할 수 있다. 도시된 실시 예에서, 전압 드라이버 회로(210)는 단일 종단 전압 드라이버 회로이다. 하나 이상의 제어 신호는 두 전압 레벨 사이의 빠른 전환을 가능하게 하는 것과 같이 고속으로 작동할 수 있는 반면, 나머지 제어 신호는 예를 들어 전압 레벨 및/또는 기타 드라이버 특성을 제어하기 위해 고속 동작이 시작되기 전에 드라이버를 구성하기 위해 저속으로 동작할 수 있다.

다시 도 2를 참조하면, 컨트롤러(206)는 로직, 프로세서 및/또는 메모리 엘리먼트를 포함하고, PE(200) 내부 또는 외부에 배치될 수 있다. 컨트롤러(206)로부터의 입력 데이터(205)는 최대 10Gbps와 같이 수 Gbps 정도의 데이터 속도를 갖는 고속 데이터일 수 있다. 컨트롤러(206)로부터의 입력 데이터(205)는 최대 10Gbps와 같이 수 Gbps 정도의 데이터 속도를 갖는 고속 데이터일 수 있다. 입력 신호(205)는 5Gbps, 20Gbps, 1 내지 100Gbps 사이, 또는 5 내지 50Gbps 사이의 데이터 속도를 갖는 고속 데이터 스트림일 수 있지만, 여기에 개시된 기술의 다양한 양태가 임의의 대역폭이 있는 데이터 스트림으로 사용될 수 있음을 이해해야 한다. 일부 실시 예에서, 입력 데이터(205)는 원하는 출력 전압 레벨 대 시간 값의 데이터 스트림을 포함한다. 입력 데이터(205)는 또한 타겟 출력 임피던스 및 시간 도메인 피킹 거동을 나타내는 데이터 구성을 포함할 수 있다. 인코더(204)는 입력 데이터(205)에 표시된 값에 실질적으로 대응하는 파형을 갖는 V_OUT에서 출력 전압을 생성하도록 전압 드라이버 회로(210)를 제어하기 위해 수신된 입력 데이터(205)에 기초하여 드라이버 제어 신호(202)를 생성할 수 있다. 일부 실시 예에서, DUT는 PE 외부의 출력 포트(218)를 통해 V_OUT에 연결될 수 있다.

본 출원의 양태에 따르면, 본 발명자들은 PE가 높은 데이터 속도로 DUT를 테스트하기 위해 사용될 때, 출력 전압 V_OUT이 입력 데이터(205)에 따라 값을 변경하도록 프로그래밍된다는 것을 인식 및 인지하였다. V_OUT이 변경될 때, 전압 드라이버 회로(210)의 출력 전류(I_OUT)가 변경되고, 전압 드라이버 회로(210)에 의해 인출되는 공급 전류가 차례로 변경될 것이다. 공급 전류의 변화는 차례로 전압 드라이버 회로의 동작을 변경할 수 있다. 이러한 변화는 도 3에 도시된 회로의 모델에 의해 예시될 수 있다.

도 3은 본 출원의 양태에 따른 전압 드라이버 회로(310)를 갖는 예시적인 PE(300)에 대한 등가 회로 모델을 도시하는 개략도이다. 전압 드라이버 회로(310)는 예를 들어 전압 드라이버 회로(210)를 나타낼 수 있다. 전압 드라이버 회로(310)는 제1 공급 포트(VDDO) 및 제2 공급 포트(VSSO)에 결합된 레지스터(226, 228)를 포함하고, 출력 포트(IO_DUT)는 전압 분배기 구성에서 레지스터(226, 228) 사이의 노드에 결합된다. 전압 드라이버 회로(310)의 출력 전압은 공급 포트(VDDO 및 VSSO)에 결합된 전압 소스 사이의 전압 차이와 레지스터(226 및 228)의 비율에 부분적으로 기초한다. 동작시, 전압 드라이버 회로(210)에 의해 출력되는 전압은 레지스터(226, 228)로 표시되는 회로 구성요소의 저항을 변경하여 설정할 수 있다.

출력 전류(I_OUT)가 IO_DUT 출력 포트를 통해 레지스터(230)에서 종단 컨덕턴스(g_t) 및 단자 전압(V_t)로 흐를 때, 공급 전류(I_1VDDO, I_1VSSO 및 I_OUT)의 합은 출력 전압(V_OUT)의 변화에도 불구하고 일정하게 유지될 것이다. 이는 V_OUT의 변화로 인해 I_OUT이 변할 때 공급 전류(I_1VDDO, I_1VSSO)가 안정적이지 않을 것임을 의미한다. 한 가지 비제한적인 예에서 IO_DUT가 50Ω 부하를 통해 접지(GNDA)에 연결된 경우, V_OUT의 1V 변경으로 인해 V_DDO에서 약 1V/50Ω = 20mA의 풀업 전류 I_1VDDO가 변경되고, 이는 바람직하지 않다.

아래에 설명된 바와 같이 보정 드라이버는 이러한 문제의 일부 또는 전부를 해결하는 데 사용될 수 있다. 다시 도 2를 참조하면. 보정 드라이버(250)는 I_OUT의 변화를 상쇄할 수 있는 안정화 전류(I_VT)를 생성하기 위해 제1 및 제2 공급 포트(212, 214)에 연결되어, 공급 포트(212, 214)에서 공급 전류(I_VDDO 및 I_VSSO)가 안정적으로 유지되도록 할 수 있다. 본 발명자들은 Kirchoff의 전류 법칙에 기초하여 I_VT, I_OUT, I_VDDO 및 I_VSSO의 합이 시불변 상수라는 것을 인식 및 인지했다. 따라서 I_OUT이 변경될 때 I_VT와 I_OUT의 합이 안정적으로 유지되는 한 공급 전류 I_VDDO와 I_VSSO의 합은 안정적일 것이다. 본 발명자들은 또한 I_VDDO 및 I_VSSO의 합을 일정하게 유지하는 것이 전압 드라이버 회로(210)의 안정성을 보장하기에 충분하지 않을 수 있음을 인식 및 인지하였다. 합이 안정적이더라도, 하나의 공급 전류는 증가하는 반면 다른 하나는 동일한 양만큼 감소할 수 있다. 일부 실시 예에서, 보정 드라이버(250)는 공급 포트(212, 214) 사이에 추가로 전류를 끌어들여 공급 전류(I_VDDO 및 I_VSSO)의 균형을 맞춰 공급 전류 각각이 안정되도록 할 수 있다.

도 2에 도시된 실시 예에서. 안정화 전류(I_VT)는 안정화 포트(216)로 덤핑된다. 일부 실시 예에서, 안정화 포트(216)는 일정한 전압(VT)으로 유지될 수 있다. 일 양태에 따르면, 보정 드라이버(250)가 출력 포트(218)에 연결되지 않기 때문에, 보정 드라이버(250)의 동작은 출력 포트(218)에서 전압 드라이버 회로(210)의 성능에 영향을 미치지 않는다. 예를 들어, 전압 드라이버 회로(210) 내의 파라미터들은 보정 드라이버(250)의 영향을 받지 않으면서 출력 포트(218)에서 시간 영역 피킹 동작 뿐만 아니라 바람직한 출력 임피던스, 출력 전압 레벨을 제공하도록 조정될 수 있다.

일부 실시 예에서, 인코더(204)는 프로그램 가능한 드라이버 입력 신호를 적절한 드라이버 특성에 매핑하도록 프로그램될 수 있다. 일부 실시 예에서, 드라이버 제어 입력 신호의 충분한 수의 대표 조합에 대해 주어진 출력 전압, 임피던스 및 시간 상수를 판정하는 것이 가능하도록 교정 또는 계산이 드라이버에 대해 수행될 수 있다. 부하 저항 및 원하는 출력 전압 레벨과 같은 다양한 부하 조건에서 교정을 반복할 수 있다. 교정의 결과, 원하는 드라이버 특성 세트에 대해, 이러한 특성을 가능한 한 가깝게 전달하는 드라이버 제어 입력 신호 세트가 선택될 수 있다.

또한, 일부 실시 예에서, 예를 들어 출력 전압 레벨을 나타내는 드라이버 제어 입력 신호의 충분한 수의 대표 조합에 대해 주어진 안정화 전류를 판정하는 것이 가능하도록 보정 드라이버에 대해 교정 또는 계산이 수행될 수 있다. 컨트롤러(206)가 드라이버 제어 입력 신호를 제공함에 따라, 컨트롤러(206)는 전류 불안정성을 보상하는 교정 프로세스에 기초하여 판정될 수 있는 적절한 안정화 전류를 제공하는 인코더(254)에 대한 입력 데이터(255)로서 대응하는 제어 신호를 제공할 수 있다. 인코더(254)는 안정화 포트(216)에서 안정화 전류(I_VT)를 생성하도록 보정 드라이버(250)를 제어하기 위해 수신된 입력 데이터(255)에 기초하여 보정 제어 신호(252)를 생성할 수 있다. 인코더(254)는 개별 공급 전류를 안정화하기 위해 다수의 공급 포트 사이에 내부 전류를 생성하도록 보정 드라이버(250)를 추가로 제어할 수 있다.

컨트롤러(206)로부터의 입력 데이터(255)는 최대 10Gbps와 같이 수 Gbps 정도의 데이터 속도를 갖는 고속 데이터일 수 있다. 이 데이터 속도는 입력 데이터(205)가 전압 드라이버 회로(210)에 제공되는 속도와 일치할 수 있다. 일부 실시 예에서, 입력 데이터(255)는 입력 데이터(205)와 동일하도록 원하는 출력 전압 레벨의 값의 데이터 스트림을 포함할 수 있다. 이러한 실시 예에서, 인코더(254)는 전압 드라이버(210)를 제어하기 위한 입력 데이터(205)와 보정 드라이버(250)가 안정화 포트(216)에서 안정화 전류(I_VT)를 생성하게 하는 제어 신호 사이의 매핑에 기초하여 보정 제어 신호(252)를 생성할 수 있다.

도 4는 전압 드라이버 회로(410) 및 보정 드라이버(450)를 갖는 예시적인 PE(400)에 대한 등가 회로 모델을 도시하는 개략도이다. 전압 드라이버 회로(410)는 전압 드라이버 회로(310)와 마찬가지로 저항성 분배기를 포함한다. 분배기의 레지스터의 컨덕턴스는 예를 들어 회로 슬라이스를 선택적으로 활성화 또는 비활성화하기 위해 드라이버에 입력되는 제어 신호에 응답하여 동작 중에 변할 수 있다. 여기에서 분배기의 레지스터에 의해 모델링된 구성 요소의 컨덕턴스는 xg₀ 및 (1-x)g₀으로 표시되고, 여기서 x는 0과 1 사이의 양이며 이는 드라이버로의 제어 입력에 의해 설정될 수 있다.

도 4에서, 보정 드라이버(450)는 두 그룹의 저항성 분배기로 표시된다. 제1 그룹(451)은 출력 포트(VDDO, VSSO) 및 안정화 포트(VT) 사이에 결합되고 저항성 레그 x_1hg₀, x_1lg₀에 기초하여 안정화 전류(I_VT)를 생성한다. x_1h 및 x_1l의 값은 이러한 저항성 레그에 의해 모델링된 보정 드라이버(450)의 구성요소의 변화를 반영하는 값이다. 제2 그룹(453)은 출력 포트(VDDO, VSSO) 사이에 결합되지만 IO_DUT나 VT에는 결합되지 않는다. 제2 그룹(453)은 I_VDDO와 I_VSSO를 개별적으로 안정적으로 유지하기 위해 I_VDDO와 I_VSSO 사이에 끌어온 전류의 균형을 맞추는 데 사용될 수 있다.

전압 드라이버 회로 및 보정 드라이버는 프로그램 제어 하에서 컨덕턴스가 변할 수 있는 구성요소로 구현될 수 있다. 일부 실시 예에서, 이러한 구성요소는 도 3 및 도 4의 모델에 예시된 바와 같이 제어가능한 컨덕턴스를 제공하도록 동작될 수 있는 하나 이상의 회로 슬라이스 그룹으로서 구현될 수 있다. 그룹 내의 회로 슬라이스는 VSSO와 VDDO 간에 병렬로 연결된다. 각 회로 슬라이스는 동일한 노드에 결합된 그룹 내 회로 슬라이스의 슬라이스 출력과 함께 슬라이스 출력도 포함한다. 각 회로 슬라이스 내에서, 레지스터는 레지스터를 통해 슬라이스 출력을 공급 전압 중 하나에 전환 가능하게 연결하거나 연결하지 않는다. 회로 슬라이스의 적어도 하나의 그룹에서, 슬라이스 출력은 전압 드라이버 회로의 드라이버 출력에 연결된다. 본 발명자들은 드라이버 출력을 VSSO 또는 VDDO 중 하나에 연결하는 레지스터가 레지스터의 저항에 의해 출력 저항 R_OUT에 기여하고 따라서 선택된 수의 회로 슬라이스를 드라이버 출력에 연결함으로써 출력 저항(R_OUT)은 원하는 R_OUT 값을 제공하는 선택된 수의 회로 슬라이스에서 레지스터의 병렬 조합을 생성하기 위해 스위치에 대한 제어 입력을 기반으로 변경될 수 있다.

일부 실시 예에 따르면, 각 회로 슬라이스 내의 레지스터의 제1 레지스터 단자는 슬라이스 출력에 연결된다. 각 회로 슬라이스는 회로 슬라이스 내의 레지스터의 제2 저항 단자를 VDDO 및 VSSO 중 하나에 전환 가능하게 연결하거나 VDDO 및 VSSO 모두에서 연결 해제되도록 인코더로부터의 제어 신호에 연결되고 그에 의해 제어되는 스위치를 포함한다. 슬라이스 출력이 드라이버 출력에 연결되면, 출력 저항(R_OUT)은 VDDO 또는 VSSO에 연결된 레지스터가 있는 회로 슬라이스의 병렬 조합을 기반으로 한다. 이러한 회로 슬라이스는 "활성화됨"이라고도 한다. 레지스터가 VDDO 및 VSSO 중 어느 하나에 연결 해제된 회로 슬라이스를 "연결 해제됨" 또는 "비활성화됨"이라고 할 수 있다.

일부 실시 예에 따르면, 모든 회로 슬라이스가 동일하게 구현되어야 하는 요건은 아니지만, 회로 슬라이스는 회로 설계를 단순화하기 위해 동일한 설계 및 동일한 수의 회로 엘리먼트를 갖는 회로 모듈로서 구현될 수 있다. 일부 실시 예에서, 스위치는 실리콘(Si) MOSFET과 같은, 그러나 이에 제한되지 않는 금속 산화물 반도체 전계효과 트랜지스터(MOSFET)이다. 일 실시 예에서, 회로 슬라이스는 Si CMOS를 포함하고 당업계에 공지된 실리콘 반도체 제조 기술을 사용하여 제조된다. 본 발명자들은 Si CMOS 기술로 전압 드라이버 회로의 일부 또는 전부를 구현하는 것이 전력 소비를 감소시킬 수 있음을 인식하고 인지하였다. 그러한 구현에서, 각각의 회로 슬라이스는 다음의 3가지 상태 중 적어도 하나에 있도록 제어될 수 있다: VDDO에 레지스터를 연결하는 스위치를 갖는 하이 상태; 레지스터를 VSSO에 연결하는 스위치가 있는 낮은 상태; 및 VDDO 또는 VSSO에 연결되지 않아서, 부동 상태에 있는 제1 저항 단자가 있는 3상(tri-state) 상태.

본 출원의 양태는 또한 드라이버 출력에서 출력 전압의 제어를 제공한다. 일부 실시 예에서, 회로 슬라이스 그룹의 슬라이스 출력에서의 출력 전압은 제1 수의 회로 슬라이스를 VDDO에 선택적으로 연결하고 제2 수의 회로 슬라이스를 VSSO에 선택적으로 연결하거나, 제1 비율의 회로 슬라이스를 VDDO에 연결하고 제2 비율의 회로 슬라이스를 VSSO에 선택적으로 연결함으로써 조정가능하다. 일부 실시 예에서, 회로 슬라이스를 VDDO 또는 VSSO에 연결하는 것은 레지스터의 제1 레지스터 단자를 VDDO 또는 VSSO에 연결하기 위해 회로 슬라이스 내의 스위치를 제어하는 것을 포함한다. 그룹 내의 활성화된 회로 슬라이스의 100%가 VDDO에 연결되면 슬라이스 출력의 개방 회로 출력 전압은 VDDO가 될 것이라는 것을 이해해야 한다. 유사하게, 활성화된 회로 슬라이스의 100%가 VSSO에 연결되면 슬라이스 출력의 개방 회로 출력 전압은 VSSO가 될 것이다. 따라서 활성 회로 슬라이스의 일부 비율이 VDDO에 연결되고 나머지 활성 회로 슬라이스가 VSSO에 연결되면 출력 전압은 VSSO와 VDDO 사이의 중간 레벨이 된다.

활성화된 슬라이스의 수에 따라 출력 저항이 조정되고 활성화된 슬라이스 내에서 VDDO 대 VSSO에 연결된 슬라이스의 비율에 의해 출력 전압이 조정되기 때문에, 본 출원의 양태는 출력 저항 및 출력 전압의 독립적인 조정 가능성을 제공할 수 있다.

드라이버의 출력 전압이 설정될 수 있는 단계의 수 또는 상이한 값의 수는 2개의 공급 전압 사이에 병렬로 제공되는 회로 슬라이스의 수에 따른다. 드라이버의 출력 전압이 변경될 수 있는 단계 크기 또는 세분성(granularity)은 가장 큰 스텝에 대한 가장 작은 스텝으로 표시되는 전압을 스텝 수로 나눈 차이에 따라 달라진다. 비교적 큰 전압 범위에 걸친 출력 전압에 대한 더 정밀한 제어는 회로 슬라이스 그룹으로 제공될 수 있으며, 각 그룹은 상이한 단계 크기로 제어 가능한 출력 전압을 제공한다. 그룹의 출력 전압은 전압 드라이버의 출력을 제공하기 위해 결합될 수 있다.

일부 실시 예에서, 전압 드라이버 회로는 세그먼트화된 전압 분배기 래더로서 기능하는 세그먼트화된 슬라이스 그룹을 더 포함할 수 있다. 최상위 비트(MSB) 슬라이스의 제1 그룹 또는 "거친 슬라이스"에는 드라이버 출력에 직접 연결된 슬라이스 출력이 있는 반면, 덜 중요한 비트(LSB) 슬라이스의 제2 그룹 또는 "미세 슬라이스"는 하나 이상의 레지스터의 스트링을 통해 드라이버 출력에 연결된 슬라이스 출력이 있다. 하나 이상의 LSB 세그먼트, 따라서 하나 이상의 LSB 또는 미세 슬라이스 그룹이 제공되어 추가적인 미세 조정 가능성을 제공할 수 있다. 거친 슬라이스와 미세 슬라이스는 레지스터 래더의 네트워크를 통해 드라이버 출력에 연결되어 거친 슬라이스의 슬라이스 출력에서 전압 변화가 미세 슬라이스의 슬라이스 출력에서 유사한 레벨의 전압 변화로 야기되는 미세 단계보다 큰 거친 단계에 기여하도록 한다. 본 명세서에 설명된 바와 같은 세그먼트화된 전압 드라이버 회로는 R-2R 래더, R-8R 래더와 같은(이에 제한되지 않음) 당업계에 공지된 임의의 전압 분배기 레지스터 래더 네트워크를 사용할 수 있다. 드라이버 출력에서 출력 전압의 거친 및 미세 조정 수준을 제공하는 것 외에도, 이러한 세그먼트화된 전압 분배기 래더는 미세 슬라이스의 슬라이스 출력에서 출력 저항의 동일한 변화와 비교하여 거친 슬라이스의 슬라이스 출력에서 출력 저항의 변화는 R_OUT에서 거친 단계에 기여한다는 것을 이해해야 한다.

보정 드라이버의 동작을 제어하기 위해 유사한 접근 방식이 사용될 수 있다. 보정 드라이버는 하나 이상의 보정 회로 슬라이스 그룹을 가질 수 있다. 그룹 내의 보정 회로 슬라이스는 VSSO와 VDDO 간에 병렬로 연결될 수 있다. 각 보정 회로 슬라이스 내에서, 레지스터는 슬라이스 출력을 공급 전압 중 하나에 전환 가능하게 연결한다.

보정 회로 슬라이스의 적어도 하나의 그룹에서, 각 회로 슬라이스 내의 레지스터의 제1 레지스터 단자는 안정화 포트에 연결된다. 각각의 보정 회로 슬라이스는 VDDO 및 VSSO 중 하나에 보정 회로 슬라이스 내의 레지스터의 제2 레지스터 단자를 전환 가능하게 연결하거나 VDDO 및 VSSO 둘 다로부터 연결 해제되도록 인코더로부터의 제어 신호에 연결되고 제어 신호에 의해 제어되는 스위치를 포함한다. 슬라이스 출력이 안정화 포트에 연결되면, 전체 안정화 전류 출력 I_VT는 VDDO 또는 VSSO에 연결된 레지스터가 있는 보정 회로 슬라이스의 양의 조합을 기반으로 한다. 이러한 회로 슬라이스는 "활성화됨"이라고도 한다. 레지스터가 VDDO 및 VSSO 중 어느 하나에 연결 해제된 회로 슬라이스를 "연결 해제됨" 또는 "비활성화됨"이라고 할 수 있다.

도 5는 일부 실시 예에 따른 예시적인 전압 드라이버 회로(512) 및 예시적인 보정 드라이버(550)의 개략도이다.

도 5는 공급 전압(VDDO 및 VSSO) 사이에 각각 병렬로 연결된 회로 슬라이스(502)의 그룹을 갖는 전압 드라이버 회로(512)를 도시한다. 도 5는 각각의 회로 슬라이스(502)가 서로 실질적으로 동일한 것을 보여주지만, 본 출원의 양태는 그렇게 제한되지 않고 하나의 그룹 내의 회로 슬라이스가 동일한 것이 요건이 아니라는 것을 이해해야 한다.

도 5에 도시된 실시 예에서, 회로 슬라이스(502)는 슬라이스 출력(512)에 연결된 제1 레지스터 단자(510)를 갖는 레지스터(R_slice), VDDO와 R_slice의 제2 레지스터 단자(508) 사이에 연결된 제1 스위치(504), 및 VSSO와 제2 레지스터 단자(508) 사이에 연결된 제2 스위치(506)를 포함한다. 슬라이스 출력(512)은 출력 포트 IO_DUT에 함께 연결된다. 각 회로 슬라이스(502) 내에서, 슬라이스 출력(512)은 레지스터(R_slice)와 직렬로 연결된 스위치(504, 506) 중 하나를 통해 공급 전압 중 하나에 연결된다. 본 발명자는 공급 전압과 슬라이스 출력 사이의 스위치 및 직렬 R_slice 배열이 슬라이스 출력이 개방 로드에 연결될 때 VSSO와 VDDO 사이에서 거의 전체 레일-투-레일 전압 범위에서, 슬라이스 출력에서 큰 출력 전압 범위를 제공하는 저 전력 소비 구성이라는 것을 인식 및 인지했다. 일부 실시 예에서, 스위치(504, 506)는 제조 비용을 줄이고 전력 소비를 줄이기 위해 Si CMOS로 구현된다. R_slice가 도 5에서 단일 레지스터 기호로 표현되는 반면, R_slice의 구현은 단일 레지스터로 제한되지 않으며 예를 들어 하나 이상의 레지스터뿐만 아니라 회로의 다른 구성요소에 정적 및 동적 저항의 통합을 포함할 수 있다는 것을 이해해야 한다.

여전히 도 5를 참조하면, 각각의 회로 슬라이스(502) 내의 스위치(504, 506)는 예를 들어 도 2에 도시된 바와 같이 드라이버 제어 신호(202)에 의해 제어되어, R_slice를 공급 전압 VDDO, VSSO 중 하나에 선택적으로 연결하거나 공급 전압 모두에 연결하지 않는다. 도 2에 도시된 바와 같은 컨트롤러(206)와 같은 컨트롤러는 스위치(504 및 506)가 모두 꺼져 있는 회로 슬라이스의 no 번호를 비활성화하고, 스위치(506)가 꺼져 있는 동안 스위치(504)를 켜서 VDDO에 연결된 "하이" 슬라이스의 nh 번호를 비활성화하고 및 스위치(504)가 꺼져 있는 동안 스위치(506)를 켜서 VSSO에 연결된 "로우" 슬라이스의 nl 번호를 비활성화할 수 있다. 활성화된 슬라이스 nh + nl의 수는 출력 포트 IO_DUT에서 회로 슬라이스(512) 그룹의 출력 임피던스를 조정하도록 선택될 수 있는 반면, IO_DUT에서의 출력 전압 레벨은 활성화된 슬라이스 내에서 번호 nh 및 nl을 프로그래밍함으로써 조정될 수 있다.

도 5는 스위치(504 및 506)가 각각 단일 트랜지스터에 의해 구현되는 것을 예시하지만, 스위치는 다른 방식으로 구현될 수 있으며 이에 제한되지 않는다는 것을 이해해야 한다.

도 5는 또한 각각 공급 전압(VDDO 및 VSSO) 사이에 병렬로 연결된 제1 그룹의 보정 회로 슬라이스(552), 및 제2 그룹의 보정 회로 슬라이스(572)를 갖는 보정 드라이버(550)를 도시한다. 도 5는 각각의 보정 회로 슬라이스(572, 552)가 서로 실질적으로 동일하다는 것을 보여주지만, 본 출원의 양태는 그렇게 제한되지 않고 그것이 한 그룹 내의 보정 회로 슬라이스가 동일해야 하는 요건이 아님을 이해해야 한다. 각각의 보정 회로 슬라이스(572)는 또한 전압 드라이버 회로(512)의 회로 슬라이스(502)와 유사하고, 일부 실시 예에서, 보정 회로 슬라이스(572)가 회로 슬라이스(502)와 같아야 하는 것이 요건은 아니지만, 회로 설계의 용이성을 위해 회로 슬라이스(502)와 동일할 수 있다.

도 5에 도시된 실시 예에서. 보정 회로 슬라이스(552)는 슬라이스 출력(562)에 연결된 제1 레지스터 단자(560), VDDO와 R_slice의 제2 레지스터 단자(558) 사이에 연결된 제1 스위치(554), 및 VSSO와 제2 레지스터 단자(558) 사이에 연결된 제2 스위치(556)를 갖는 레지스터(R_slice)를 포함한다. 슬라이스 출력(562)은 안정화 포트(VT)에 함께 연결된다. 각각의 보정 회로 슬라이스(552) 내에서, 슬라이스 출력(562)은 레지스터(R_slice)와 직렬로 연결된 스위치(504, 506) 중 하나를 통해 공급 전압 중 하나에 연결된다. 일부 실시 예에서, 스위치(554, 556)는 제조 비용을 줄이고 전력 소비를 줄이기 위해 Si CMOS로 구현된다. R_slice가 도 5에서 단일 레지스터 기호로 표현되지만, R_slice의 구현은 단일 레지스터로 제한되지 않으며, 예를 들어 하나 이상의 레지스터뿐만 아니라 회로의 다른 구성요소에 정적 및 동적 저항의 통합을 포함할 수 있다는 것을 이해해야 한다.

여전히 도 5의 보정 드라이버(550)를 참조하면, 각각의 보정 회로 슬라이스(552) 내의 스위치(554, 556)는 예를 들어 도 2에 도시된 바와 같은 드라이버 제어 신호(202)에 의해 제어되어 R_slice를 공급 전압(VDDO, VSSO) 중 하나에 선택적으로 연결하거나 공급 전압 모두에 연결하지 않는다. 도 2에 도시된 바와 같은 컨트롤러(206)와 같은 컨트롤러는 스위치(554 및 556)가 모두 꺼져 있는 n10 번호의 보정 회로 슬라이스, 스위치(556)가 꺼져 있는 동안 스위치(554)를 켜서 VDDO에 연결된 n1h 번호의 "하이" 보정 회로 슬라이스 및, 스위치(554)가 꺼져 있는 동안 스위치(556)를 켜서 VSSO에 연결된 n1l 번호의 "로우" 보정 회로를 비활성화할 수 있다. 각각의 활성화된 보정 슬라이스 nh, nl의 번호는 안정화 포트 VT에서 VDDO 및 VSSO로부터의 안정화 전류의 양을 조정하기 위해 선택될 수 있다.

도 5는 각각 제1 스위치(574)를 통해 VDDO에 연결된 제1 레지스터 단자(578), 및 제2 스위치(576)를 통해 VSSO에 연결된 제2 레지스터 단자(580)를 갖는 레지스터(4R_slice)를 구비하는 제2 그룹의 보정 회로 슬라이스(572)를 더 도시한다. 일부 실시 예에서, 스위치(574 및 576)는 Si CMOS로 구현되어 제조 비용을 줄이고 전력 소비를 줄인다. 4R_slice가 도 5에서 단일 레지스터 기호로 표현되는 반면에, R_slice의 구현은 단일 레지스터로 제한되지 않으며, 예를 들어 하나 이상의 레지스터뿐만 아니라 회로의 다른 구성요소에서의 정적 및 동적 저항의 통합을 포함할 수 있다는 것을 이해해야 한다.

여전히 도 5의 보정 회로 슬라이스(572)의 제2 그룹을 참조하면, 각각의 보정 회로 슬라이스(572) 내의 스위치(574 및 576)는 예를 들어 도 2에 도시된 바와 같은 드라이버 제어 신호(202)에 의해 제어되어 R_slice를 통해 VDDO를 VSSO에 선택적으로 연결하여 두 공급 포트 간의 전류 균형을 조정한다. 도 2에 도시된 바와 같은 컨트롤러(206)와 같은 컨트롤러는 스위치(574 및 576) 모두가 켜진 n2 번호의 "닫힌" 보정 회로 슬라이스를 활성화하고 스위치(574 및 576)를 끔으로써 n2o 번호의 "개방" 보정 회로 슬라이스를 비활성화할 수 있다.

보정 드라이버를 구비한 예시적인 전압 드라이버 및 그 동작이 이제 도 4 및 도 5를 모두 참조하여 설명된다. 이 예에서, N은 전압 드라이버(512)의 활성 회로 슬라이스(502)의 수를 나타낸다. N_tot는 전압 드라이버(512)의 회로 슬라이스(502)의 총 수를 나타낸다. nh 및 nl은 상술한 바와 같이 하이 및 로우 활성 회로 슬라이스(502)의 수를 나타낸다. nh 및 nl은 정수일 필요는 없고, 회로 슬라이스(502)가 세그먼트화된 전압 드라이버에서 회로 슬라이스(502)가 "미세" 슬라이스 일 때, 및 nh 및 nl이 등가의 "거친" 슬라이스의 번호를 가리킬 때, 준연속적인 숫자일 수 있다는 것을 이해해야 한다.

값 n1h, n1l, n2는 보정 드라이버(550)에서 정수이며, 이 예에서는 거친 슬라이스로만 구성된다. x는 컨트롤러(206)에 의해 제공될 수 있는 상대적인 드라이버 레벨 코드이며 0과 1 사이(포괄적)이다. 이 실시 예에서, 컨트롤러(206)는 nh_h = N×x, nl = N×(1-x), no = N_tot - nh - nl(3상 상태)이 되도록 전압 드라이버의 구성을 제어할 수 있다.

이 실시 예에서, 컨트롤러(206)는 x_1h = [[(g_t/g_tot) × (V_hl/V_hT) × (x_hl - x)]]가 되도록 보정 드라이버의 구성을 제어할 수 있으며, 여기서 x_hl = 1/2(x_h + x_l), x_h = 1/2(1 + g_tV_ht/(g_oV_hl)), x_l = 1/2(1 + g_tV_lt/(g_oV_hl)); n_1h = [N × x_1h]; x_1l = [[(g_t/g_tot) × (V_hl/(-V_lT) × (x - x_hl)]]; n_1l = [N × x_1l]; n_1o = N_tot - n_1h - n_1l. 여기에서 사용된 바와 같이, 노테이션 [[z]]는 min(max(z,0),1) 또는 [0,1] 간격으로 잘린 z를 나타내고, 노테이션 [z]는 가장 가까운 정수로 반올림된 z를 나타낸다. 또한 V_hl = VDDO - VSSO, V_hT = VDDO - VT, V_lT = VSSO - VT, V_ht = VDDO - V_t, V_lt = VSSO - V_t, g_tot = g_o + g_t, g_o는 드라이버 출력 컨덕턴스, g_t는 외부 종단 컨덕턴스이다.

또한, 보정 회로 슬라이스(553)의 제2 그룹의 구성에 대해, x ≤ x_hl인 경우 x₂ = [[4 × (g_o/g_tot) × {(x - xl)²]]이거나, x > x_hl인 경우 x₂ = [[ 4 × (g_o/g_tot) × {(x - xh)²]]이다. n2 = [N × x₂]; n2o = N_tot - n2이고, 여기서 위에서 소개한 노테이션을 다시 사용했다.

도 4의 예에서, g_o는 전압 드라이버 출력 컨덕턴스(한 비제한적인 예에서 0.02 S)이고 g_t = 외부 종단 컨덕턴스(일부 실시 예에서 0 내지 0.033 S, 하나의 비제한적인 예에서 0.02 S)이고, g_tot = g_o + g_t이다. V_t = 외부 종단 전압(일부 실시 예에서 0V 또는 약 1.4V)이고, VT = 공급 드라이버 종단 전압 = 하나의 비제한적인 예에서 0.56V이다. 비제한적인 하나의 예에서, V_hl = VDDO - VSSO = 1.68V - (-0.56) V = 2.24V이다. V_ht = VDDO - V_t이다. V_lt = VSSO - V_t(일반적으로 < 0)이다.

도 6은 도 4 및 도 5에 도시된 실시 예에 따른 예시적인 전압 드라이버에서 출력 전압의 함수로서 시뮬레이션된 공급 전류 및 전력 소비를 보여주는 데이터 플롯의 모음이다. 플롯(602)은 보정 드라이버가 없는 다이에서 전압 드라이버의 전력 소비를 보여주는 반면, 플롯(604와 606)은 1차 보정 드라이버만 있는 전압 드라이버의 전력 소비와 1차 및 2차 보정 드라이버가 있는 전압 드라이버의 전력 소비를 모두 보여준다. 플롯(602, 604 및 606)은 특정 종단 전압 V_t 및 컨덕턴스 g_t가 주어지면 보정 드라이버가 IDDO 및 ISSO를 일정한 값으로 제한하면서 전압 드라이버 회로에 대해서만 30mW 위에 약 8mW의 전력 소비를 추가함을 보여준다.

도 6은 보정 드라이버에 대한 제어 신호를 결정하는 데 사용될 수 있는 공급 드라이버 컨덕턴스에 대한 방정식에 대한 통찰력을 제공한다. 도 6에서, Iddo 0(612) 및 Isso 0(614)은 메인 드라이버로 인한 공급 전류이다. 즉, 공급 전류 보정이 없다. Iddo,comp1(622) 및 Isso,comp1(624)은 x(또는 V_out)의 함수로 선형적으로 변경되는 불연속적인(piecewise) 선형 전류 프로파일로, 원래 공급 전류에 추가될 때 상당한 개선을 제공한다; 플롯 Iddo 0+1(632) 및 Isso 0+1(634)을 참조하라. 이러한 후자의 전류는 서로로부터 고정된 크기만큼 수직으로 오프셋된다. 이것은 수정해야 하는 나머지 전류가 VDDO에서 VSSO로 간단히 흐를 수 있음을 의미하는데, 즉, 그것은 VT에 연결할 필요가 없다. 이는 도 4에서도 볼 수 있다. 도 6의 플롯에서, 이 전류는 Iddo2sso,comp2(636)로 표시되며 이것은 두 개의 포물선으로 구성된다. 이 보정이 적용되면, 즉 VDDO와 VSSO 사이의 올바른 수의 슬라이스가 x의 함수로서 턴온되면, 우리는 최종 IDDO와 ISSO, 즉 Iddo 0+1+2(642) 및 Isso 0+1+ 2(644)는 평평하다는 것을 이해할 것이다. 최종 전력 곡선인 전력 0+1+2(606)도 전원 드라이버 보정이 없는 전력 Power 0(602)보다 훨씬 평평하다.

여전히 도 6을 참조하면, 전압 드라이버 단독의 I_DDO, Iddo 0(612) 0.70V에서 피크는[-0.28, 0.84] V의 로드된 전체 범위에 대해 x = x_h = 0.875에 해당한다. Iddo 0이 x = 1(또는 V_out = 0.84V) 앞에서 피크인 이유는, 높거나 낮은 슬라이스를 통과한 컨덕턴스가 0이 되기 때문에, VDDO에서 높은 슬라이스를 통과한 다음 VSSO로 낮은 슬라이스를 통과하는, 즉 부하로 가지 않은 전류가 x = 0 또는 x = 1에 가까워지면 감소한다는 것이다. 이 무부하 전류는 x에 대한 비선형 포물선 의존성을 갖는다. 더 큰 V_out에 대해 VDDO에서 부하로의 전류가 얼마나 증가하는지에 따라, 이는 x=1에 대해 최대 Iddo 0이 달성되지 않을 수 있게 된다.

다시 도 5를 참조하면, IO_DUT 출력 레벨에 대한 메인 전압 드라이버의 거친 슬라이스(502)는 그것들이 있을 수 있는 세 가지 상태, 높음, 낮음, 3 상태로 그룹화된다. 제2 및 제3 열에는 공급 전류 안정화와 관련된 보정 회로 슬라이스가 포함되어 있다. 도시된 실시 예에서, 보정 회로 슬라이스는 거친 슬라이스 레벨에서만 실현되지만, 이것이 요건은 아님을 이해해야 한다. 이 실시 예에서 보정 드라이버의 거친 슬라이스 레벨 구현은 전류 안정화가 완벽하지 않고 IDDO 및 ISSO에서 최대 약 2(각 보정 드라이버로부터) × (+/-0.5) × (1/54) × 20mA = +/-0.4 mA 오차를 남긴다는 것을 의미한다. 일부 실시 예에서, VDDO 또는 VSSO의 공급 전류 안정화는 IO_DUT에서의 전압 출력이 1V 이상으로 변경될 때 10% 이하의 변동을 가질 수 있다. 일부 실시 예에서, VDDO 또는 VSSO의 공급 전류 안정화는 IO_DUT에서의 전압 출력이 1V 이상으로 변경될 때 5% 이하 또는 2% 이하의 변동을 가질 수 있다.

일 양태에 따르면, 도 5에 도시된 바와 같은 제1 그룹의 보정 스위치(554, 556)는 회로 슬라이스(502)의 전압 드라이버 거친 스위치(504, 506)와 동일할 수 있다. 제2 그룹의 보정 스위치(574, 576)는 예를 들어 정적 전력 소비를 줄이기 위해 더 높은 저항을 갖는 상이한 스위치를 사용할 수 있다.

도 7은 일부 실시 예에 따른 전압 드라이버를 동작시키기 위한 방법(700)의 흐름도이다. 전압 드라이버는 위의 섹션 중 어느 하나에 설명된 공급 전류 안정화를 갖는 전압 드라이버일 수 있으며, 제1 공급 전압에 연결된 제1 공급 포트, 제2 공급 전압에 연결된 제2 공급 포트, 출력 포트, 안정화 포트, 및 제1 공급 포트에 연결된 보정 드라이버를 포함한다.

도 7에 도시된 바와 같이, 방법(700)의 단계(702)에서, 제1 출력 전압을 나타내는 제1 신호가 수신된다. 제1 신호는 일부 실시 예에서 도 2에 도시된 바와 같이 컨트롤러(206)로부터 수신된 입력 데이터(205)일 수 있고, 전압 레벨 및 타이밍 시퀀스를 갖는 원하는 출력 전압 파형의 데이터 스트림을 포함할 수 있다. 제1 신호는 이진 데이터 신호일 수 있고, 제1 신호 내의 제1 출력 전압을 나타내는 전압 파형 정보를 인코딩하기 위해 임의의 적절한 인코딩 방식이 사용될 수 있다.

단계(704)에서, 전압 드라이버는 제1 공급 포트가 제1 공급 전류를 갖도록 제1 신호 신호에 응답하여 출력 포트에서 제1 출력 전압 및 안정화 포트에서 제1 안정화 전류를 생성한다. 일부 실시 예에서, 인코더(204 및 254)와 같은 하나 이상의 인코더는 컨트롤러로부터 제1 신호를 수신하고, 전압 드라이버 회로 내의 구성요소 및 전압 드라이버 내의 보정 회로를 제어하기 위해 제어 입력 신호를 생성하여 출력 전압 및 제1 안정화 전류를 생성하는 데에 사용될 수 있다. 인코더는 수신된 제1 신호에 기초하여 드라이버 제어 입력 신호의 세트를 선택함으로써 제어 신호를 생성할 수 있다. 일부 실시 예에서, 예를 들어, 출력 전압 레벨을 나타내는 충분한 수의 드라이버 제어 입력 신호의 대표적인 조합에 대해 주어진 안정화 전류 및 출력 전압 레벨을 판정하는 것이 가능하도록 교정 또는 연산이 전압 드라이버 회로 및 보정 드라이버에 대해 수행될 수 있다.

단계(706)에서, 제1 출력 전압과 상이한 제2 출력 전압을 나타내는 제2 신호가 수신된다. 일부 실시 예에서, 제2 신호는 출력 전압 파형의 신호 트랜지션 에지와 같은 출력 전압 레벨의 변화를 나타낼 수 있다.

단계(708)에서, 전압 드라이버는 제2 신호를 수신한 것에 응답하여 출력 포트에서 제2 출력 전압 및 안정화 포트에서 제2 안정화 전류를 생성하여, 제1 공급 포트가 제1 공급 전류와 10% 이하만큼 상이한 제2 공급 전류를 갖도록 한다. 일부 실시 예에서, 인코더는 완전히 오프셋하지는 않더라도 대략 오프셋할 수 있는 안정화 전류를 생성하는 것으로 알려진 드라이버 제어 입력 신호의 선택의 사전 프로그래밍된 매핑에 기초하여 보정 드라이버 내의 구성요소를 제어하기 위한 제어 신호를 생성할 수 있고, 공급 전류는 출력 전압 레벨 값이 주어지고 부하 저항과 같은 부하 조건이 주어지면 하나 이상의 공급 전압 포트에서 나온다.

이와 같이 본 발명의 적어도 하나의 실시 예의 여러 양태를 설명하였지만, 다양한 변경, 수정 및 개선이 당업자에게 용이하게 일어날 것임을 이해해야 한다.

예를 들어, 여기에 설명된 일부 실시 예는 2개의 공급 전압 레일을 사용하지만, 본 출원의 양태는 그렇게 제한되지 않으며 2개 이상의 전압 레일 사이에서 연결된 하나 이상의 회로 슬라이스를 가진, 2개 이상의 전압 레일로 구현될 수 있음을 이해해야 한다. 대안적으로 또는 추가적으로, 공급 전압 레일 중 하나는 접지에 연결될 수 있다.

다른 예로서, 애플리케이션의 양태가 도 3에 도시된 바와 같이 IO_DUT에서의 V_out과 같은 전압 드라이버의 출력 전압의 변화의 결과로서 공급 전류 변화에 대응하는 것에 관한 것이고, 추가적인 외부 요인이 대안적으로 또는 추가적으로 공급 전류의 안정성에 영향을 미칠 수 있다는 것을 이해해야 한다. 이러한 외부 요인에는 출력 포트에서 드라이버에 의해 생성된 저항, 출력 포트에서 외부 레지스터 값, 상기 외부 레지스터의 외부 종단 전압, 및 안정화 포트가 연결되는 외부 전압의 변동이 포함되지만 이에 국한되지는 않는다. 애플리케이션 및 외부 요인으로부터 도입된 변동의 크기에 따라, 여기에 설명된 실시 예는 추가 요인의 알려진 변동을 고려하도록 조정될 수 있음을 이해해야 한다. 하나 이상의 외부 요인이 알 수 없고 예측할 수 없는 방식으로 동작하는 경우, 전압 드라이버의 공급 전류를 안정화하기 위해 여기에 설명된 기술과 함께 추가 측정이 채택될 수 있고, 이는 외부 요인의 동작 매핑 또는 외부 요인의 안정화를 포함하지만 이에 국한되지는 않는다.

이러한 변경, 수정 및 개선은 본 개시의 일부로 의도되고 본 발명의 취지 및 범위 내에 있는 것으로 의도된다. 또한, 본 발명의 이점이 표시되지만, 여기에 설명된 기술의 모든 실시 예가 기술된 모든 이점을 포함하지는 않는다는 것을 이해해야 한다. 일부 실시 예는 본 명세서에서 유리한 것으로 설명된 임의의 특징을 구현하지 않을 수 있고, 일부 경우에 설명된 특징 중 하나 이상이 추가 실시 예를 달성하기 위해 구현될 수 있다. 따라서, 상술한 설명 및 도면은 예시에 불과하다.

본 발명의 다양한 양태는 단독으로, 조합하여, 또는 상술한 실시 예에서 구체적으로 논의되지 않은 다양한 배열로 사용될 수 있으며, 따라서 상술한 설명에서 기술되거나 도면에서 예시된 구성요소의 세부사항 및 배열에 대한 적용으로 제한되지 않는다. 예를 들어, 일 실시 예에서 기술된 양태는 다른 실시 예에서 기술된 양태와 임의의 방식으로 결합될 수 있다.

또한, 본 발명은 하나의 예시가 제공된 방법으로서 구현될 수 있다. 방법의 일부로 수행되는 작업은 적절한 방법으로 순서화될 수 있다. 따라서, 실시 예는 예시된 실시 예에서 순차적인 동작으로 도시되었지만 일부 동작을 동시에 수행하는 것을 포함할 수 있는 예시된 것과 다른 순서로 동작이 수행되는 실시 예가 구성될 수 있다.

청구범위의 엘리먼트를 수정하기 위해 청구범위에서 "제1", "제2", "제3" 등과 같은 서수 용어의 사용은 그 자체로 다른 청구범위의 엘리먼트에 대한 한 청구범위의 엘리먼트의 우선권, 우선순위 또는 순서를 의미하지 않고, 또는 여기서 방법의 동작이 수행되는 시간적 순서이지만, 특정 이름을 갖는 하나의 청구범위의 엘리먼트를 동일한 이름을 갖는 다른 엘리먼트(그러나 서수 용어를 사용하는 경우)와 구별하여 청구범위의 엘리먼트를 구별하기 위한 레이블로만 사용된다.

용어 "대략" 및 "약"은 일부 실시 예에서 목표 값의 ±20% 이내, 일부 실시 예에서 목표 값의 ±10% 이내, 일부 실시 예에서 목표 값의 ±5% 이내, 일부 실시 예에서는 여전히 목표 값의 ±2% 이내를 의미하는 것으로 사용된다. "대략" 및 "약"이라는 용어는 목표 값을 포함할 수 있다.

또한, 본 명세서에 사용된 어구 및 용어는 설명을 위한 것이며 제한하는 것으로 간주되어서는 안된다. 본 명세서에서 "including", "comprising" 또는 "having", "containing", "involving" 및 이들의 변형의 사용은 이후에 나열된 항목 및 그 등가물 및 추가 항목을 포괄하는 의미이다.

Claims

공급 전류 안정화 기능이 있는 전압 드라이버로서,
출력 전압 및 출력 전류를 갖는 출력 포트;
제1 공급 전압, 제2 공급 전압, 및 상기 출력 포트에 연결된 전압 드라이버 회로;
안정화 전류를 갖는 안정화 포트;
상기 제1 공급 전압, 상기 제2 공급 전압, 및 상기 안정화 포트에 연결된 보정 드라이버로서, 출력 전압 변화의 결과로서 상기 출력 전류의 변화가 상기 안정화 전류의 변화만큼 오프셋이 되도록 상기 안정화 전류를 조정하도록 구성된 상기 보정 드라이버;
를 포함하는 것을 특징으로 하는 공급 전류 안정화 기능이 있는 전압 드라이버.
제1 항에 있어서,
상기 보정 드라이버는 복수의 보정 회로 슬라이스를 가지며, 각각의 보정 회로 슬라이스는:
레지스터를 상기 제1 공급 전압 또는 상기 제2 공급 전압에 전환 가능하게 연결하고 상기 레지스터를 상기 제1 공급 전압 및 상기 제2 공급 전압으로부터 전환 가능하게 연결 해제하도록 구성된 하나 이상의 스위치;
를 포함하는 것을 특징으로 하는 공급 전류 안정화 기능이 있는 전압 드라이버.
제2 항에 있어서, 상기 제1 공급 전압에 연결되고 제1 공급 전류를 갖는 제1 공급 포트를 더 포함하고, 상기 전압 드라이버 회로 및 상기 보정 드라이버는 상기 제1 공급 포트를 통해 상기 제1 공급 전압에 연결되고,
상기 보정 드라이버는 상기 출력 전압이 값을 변경할 때 상기 제1 공급 전류가 안정적으로 유지되도록 상기 안정화 전류를 조정하도록 구성되는 것을 특징으로 하는 공급 전류 안정화 기능이 있는 전압 드라이버.
제3 항에 있어서, 상기 제2 공급 전압에 연결되고 제2 공급 전류를 갖는 제2 공급 포트를 더 포함하고, 상기 전압 드라이버 회로 및 상기 보정 드라이버는 상기 제2 공급 포트를 통해 상기 제2 공급 전압에 연결되고,
상기 보정 드라이버는 상기 출력 전압이 값을 변경할 때 상기 제2 공급 전류가 안정적으로 유지되도록 상기 안정화 전류를 조정하도록 구성되는 것을 특징으로 하는 공급 전류 안정화 기능이 있는 전압 드라이버.
제3 항에 있어서, 상기 복수의 보정 회로 슬라이스의 각각의 보정 회로 슬라이스에 대해:
상기 레지스터의 제1 레지스터 단자는 상기 안정화 포트에 연결되고,
상기 하나 이상의 스위치는 상기 레지스터의 제2 레지스터 단자를 상기 제1 전압 레벨에 선택적으로 연결하도록 구성된 제1 스위치, 및 상기 제2 레지스터 단자를 상기 제2 전압 레벨에 선택적으로 연결하도록 구성된 제2 스위치를 포함하는 것을 특징으로 하는 공급 전류 안정화 기능이 있는 전압 드라이버.
제5 항에 있어서, 각 보정 회로 슬라이스의 상기 하나 이상의 스위치는 상기 보정 회로 슬라이스가:
상기 제2 레지스터 단자가 상기 제1 공급 전압에는 연결되고 상기 제2 공급 전압에는 연결되지 않는 제1 상태,
상기 제2 레지스터 단자가 상기 제2 공급 전압에는 연결되고 상기 제1 공급 전압에는 연결되지 않는 제2 상태, 및
상기 제2 레지스터 단자가 상기 제1 공급 전압 및 상기 제2 공급 전압 모두로부터 연결 해제된 제3 상태,
중 하나에 있도록 구성되는 것을 특징으로 하는 공급 전류 안정화 기능이 있는 전압 드라이버.
제6 항에 있어서, 상기 제1 공급 전류는 상기 제1 상태에 있도록 구성된 상기 복수의 보정 회로 슬라이스 내의 보정 회로 슬라이스의 제1 크기의 변화에 비례하여 변화하는 것을 특징으로 하는 공급 전류 안정화 기능이 있는 전압 드라이버.
제7 항에 있어서, 상기 제1 공급 전류는 상기 제1 크기의 변화에 따라 선형적으로 변화하는 것을 특징으로 하는 공급 전류 안정화 기능이 있는 전압 드라이버.
제6 항에 있어서, 상기 복수의 보정 회로 슬라이스는 보정 회로 슬라이스의 제1 그룹이고, 상기 보정 드라이버는 하나 이상의 보정 회로 슬라이스의 제2 그룹을 더 포함하고, 상기 보정 회로 슬라이스의 제2 그룹의 각각의 보정 회로 슬라이스는 레지스터를 상기 제1 공급 전압 및 상기 제2 공급 전압에 전환 가능하게 연결하도록 구성된 하나 이상의 스위치를 포함하고, 상기 보정 회로 슬라이스의 제2 세트의 각각의 보정 회로 슬라이스에 대해:
각 보정 회로 슬라이스의 상기 하나 이상의 스위치는 상기 보정 회로 슬라이스가:
상기 레지스터가 상기 제1 공급 전압 및 상기 제2 공급 전압 모두에 연결된 제4 상태, 및
상기 레지스터가 상기 제1 공급 전압 및 상기 제2 공급 전압 모두에서 연결 해제된 제5 상태
중 하나에 있도록 구성되는 것을 특징으로 하는 공급 전류 안정화 기능이 있는 전압 드라이버.
제9 항에 있어서, 상기 제1 공급 전류는 상기 제4 상태에 있도록 구성된 상기 보정 회로 슬라이스의 제2 그룹에서 보정 회로 슬라이스들의 제2 크기의 변화에 따라 비선형적으로 변화하는 것을 특징으로 하는 공급 전류 안정화 기능이 있는 전압 드라이버.
제1 항에 있어서, 상기 안정화 포트는 일정한 전압에 연결되는 것을 특징으로 하는 공급 전류 안정화 기능이 있는 전압 드라이버.
제2 항에 있어서, 상기 출력 전류의 변화가 상기 안정화 전류의 변화만큼 오프셋되도록 상기 복수의 보정 회로 슬라이스들에서 상기 하나 이상의 스위치들의 스위칭을 제어하도록 구성된 인코더를 더 포함하는 것을 특징으로 하는 공급 전류 안정화 기능이 있는 전압 드라이버.
제1 항에 있어서, 상기 전압 드라이버 회로는 복수의 드라이버 회로 슬라이스를 포함하고, 각각의 드라이버 회로 슬라이스는:
레지스터의 제1 레지스터 단자에 연결된 슬라이스 출력;
상기 레지스터의 제2 레지스터 단자를 상기 제1 전압 레벨 또는 상기 제2 전압 레벨에 전환 가능하게 연결하고, 상기 제2 레지스터 단자를 상기 제1 전압 레벨 및 상기 제2 전압 레벨에서 전환 가능하게 연결 해제하도록 구성된 하나 이상의 스위치;
를 포함하고,
상기 출력 포트는 상기 전압 드라이버가 상기 제1 전압 레벨과 상기 제2 전압 레벨 사이에 상기 출력 전압을 제공하도록 구성되도록 상기 복수의 회로 슬라이스의 각각의 슬라이스 출력에 연결되는 것을 특징으로 하는 공급 전류 안정화 기능이 있는 전압 드라이버.
제1 공급 전압에 연결된 제1 공급 포트, 제2 공급 전압에 연결된 제2 공급 포트, 출력 포트, 안정화 포트, 및 상기 제1 공급 포트, 상기 제2 공급 포트 및 상기 안정화 포트에 연결된 보정 드라이버를 갖는 전압 드라이버를 동작시키는 방법으로서:
제1 출력 전압을 나타내는 제1 신호를 수신하는 단계;
상기 제1 신호를 수신한 것에 응답하여, 상기 제1 공급 포트가 제1 공급 전류를 갖도록 상기 출력 포트에서는 상기 제1 출력 전압 및 상기 안정화 포트에서는 제1 안정화 전류를 생성하는 단계;
상기 제1 출력 전압과 상이한 제2 출력 전압을 나타내는 제2 신호를 수신하는 단계;
상기 제2 신호를 수신한 것에 응답하여, 상기 제1 공급 포트가 상기 제1 공급 전류와 10% 이하만큼 상이한 제2 공급 전류를 갖도록, 상기 출력 포트에서는 상기 제2 출력 전압 및 상기 안정화 포트에서는 제 2 안정화 전류를 생성하는 단계;
를 포함하는 것을 특징으로 하는 전압 드라이버를 동작시키는 방법.
제14 항에 있어서, 상기 보정 드라이버는 복수의 보정 회로 슬라이스를 갖고, 각각의 보정 회로 슬라이스는 레지스터를 상기 제1 공급 전압 또는 상기 제2 공급 전압에 전환 가능하게 연결하고, 상기 제1 공급 전압 및 상기 제2 공급 전압으로부터 상기 레지스터를 전환 가능하게 연결 해제하도록 구성된 하나 이상의 스위치를 포함하고, 상기 제1 안정화 전류를 생성하는 단계는:
각각의 보정 회로 슬라이스가:
상기 제2 레지스터 단자가 상기 제1 공급 전압에는 연결되고 상기 제2 공급 전압에는 연결되지 않는 제1 상태,
상기 제2 레지스터 단자가 상기 제2 공급 전압에는 연결되고 상기 제1 공급 전압에는 연결되지 않는 제2 상태, 및
상기 제2 레지스터 단자가 상기 제1 공급 전압 및 상기 제2 공급 전압 모두로부터 연결해제된 제3 상태,
중 하나에 있도록 상기 제1 신호에 기초하여 상기 복수의 보정 회로 슬라이스에서 상기 하나 이상의 스위치의 스위칭을 제어하는 단계;
를 포함하는 것을 특징으로 하는 전압 드라이버를 동작시키는 방법.
제15 항에 있어서, 상기 전압 드라이버는 상기 출력 포트에 연결된 복수의 드라이버 회로 슬라이스를 갖는 전압 드라이버 회로를 더 포함하고, 상기 제1 출력 전압을 생성하는 단계는:
상기 제1 신호에 기초하여, 제1 크기의 드라이버 회로 슬라이스를 상기 제1 공급 전압에는 연결하고 상기 제2 공급 전압에는 연결하지 않는 단계, 및 제2 크기의 드라이버 회로 슬라이스를 상기 제2 공급 전압에는 연결하고 상기 제1 공급 전압에는 연결하지 않는 단계;
를 포함하는 것을 특징으로 하는 전압 드라이버를 동작시키는 방법.
제16 항에 있어서, 상기 보정 드라이버에서 상기 복수의 보정 회로 슬라이스의 상기 하나 이상의 스위치의 스위칭을 제어하는 단계는:
상기 제1 크기에 기초하여 상기 제1 공급 전압에는 연결되고 상기 제2 공급 전압에는 연결되지 않는 제3 크기의 보정 회로 슬라이스를 선택하는 단계;
를 포함하는 것을 특징으로 하는 전압 드라이버를 동작시키는 방법.
제14 항에 있어서, 상기 제2 출력 전압이 상기 제1 출력 전압과 1V 이상 차이가 날 때, 상기 제2 공급 전류는 상기 제1 공급 전류와 10% 이하만큼 차이가 나는 것을 특징으로 하는 전압 드라이버를 동작시키는 방법.
제14 항에 있어서, 상기 제2 출력 전압이 상기 제1 출력 전압과 1V 이상 차이가 날 때, 상기 제2 공급 전류는 상기 제1 공급 전류와 2% 이하만큼 차이가 나는 것을 특징으로 하는 전압 드라이버를 동작시키는 방법.