JP2012103053A - 試験装置 - Google Patents
試験装置 Download PDFInfo
- Publication number
- JP2012103053A JP2012103053A JP2010250174A JP2010250174A JP2012103053A JP 2012103053 A JP2012103053 A JP 2012103053A JP 2010250174 A JP2010250174 A JP 2010250174A JP 2010250174 A JP2010250174 A JP 2010250174A JP 2012103053 A JP2012103053 A JP 2012103053A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- compensation
- current
- test
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】複数の電源ピンを備える半導体デバイスの、電源環境に対する特性を検査可能な試験装置を提供する。
【解決手段】試験装置2は、少なくともひとつの入出力端子と、電源プレインおよびそれに共通に接続される複数の電源端子P1を有するDUT1を試験する。メイン電源10は、複数の電源端子P11〜P14に電力を供給する。電源補償回路201〜204は、それぞれが電源端子P11〜P14に割り当てられ、それぞれが制御信号SCNTに応じて制御されるスイッチ素子を含み、スイッチ素子がオンした状態において補償パルス電流を生成する。補償パルス電流は、メイン電源10とは別経路から対応する電源端子P1に注入され、またはメイン電源10から対応する電源端子P1へ流れる電源電流から、補償パルス電流をDUT1とは別経路に引きこむ。
【選択図】図7
【解決手段】試験装置2は、少なくともひとつの入出力端子と、電源プレインおよびそれに共通に接続される複数の電源端子P1を有するDUT1を試験する。メイン電源10は、複数の電源端子P11〜P14に電力を供給する。電源補償回路201〜204は、それぞれが電源端子P11〜P14に割り当てられ、それぞれが制御信号SCNTに応じて制御されるスイッチ素子を含み、スイッチ素子がオンした状態において補償パルス電流を生成する。補償パルス電流は、メイン電源10とは別経路から対応する電源端子P1に注入され、またはメイン電源10から対応する電源端子P1へ流れる電源電流から、補償パルス電流をDUT1とは別経路に引きこむ。
【選択図】図7
Description
本発明は、電源の安定化技術に関する。
CMOS(Complementary Metal Oxide Semiconductor)テクノロジを用いたCPU(Central Processing Unit)、DSP(Digital Signal Processor)、メモリなどの半導体集積回路(以下、DUTという)を試験する際、DUT内のフリップフロップやラッチは、クロックが供給される動作中は電流が流れ、クロックが停止すると回路が静的な状態となって電流が減少する。したがって、DUTの動作電流(負荷電流)の合計は、試験の内容などに応じて時々刻々と変動する。
DUTに電力を供給する電源回路はたとえばレギュレータを用いて構成され、理想的には負荷電流にかかわらず一定の電力を供給可能である。しかしながら実際の電源回路は、無視できない出力インピーダンスを有し、また電源回路とDUTの間にも無視できないインピーダンス成分が存在するため、負荷変動によって電源電圧が変動してしまう。
電源電圧の変動は、DUTの試験マージンに深刻な影響を及ぼす。また電源電圧の変動は、試験装置内のその他の回路ブロック、たとえばDUTに供給するパターンを生成するパターン発生器や、パターンの遷移タイミングを制御するためのタイミング発生器の動作に影響を及ぼし、試験精度を悪化させる。
特許文献2に記載の技術では、被試験デバイスに電源電圧を供給するメインの電源に加えて、ドライバの出力によってオン、オフが制御されるスイッチを含む補償回路が設けられる。そして、被試験デバイスに供給されるテストパターンに応じて発生しうる電源電圧の変動をキャンセルするように、スイッチ素子に対する補償用の制御パターンをテストパターンに対応付けて定義しておく。実試験時には、テストパターンを被試験デバイスに供給しつつ、補償回路のスイッチを制御パターンに応じてスイッチングすることにより、電源電圧を一定に保つことができる。
近年の半導体デバイスは、その内部が単一の電源プレインで、あるいは複数の電源プレインに分割して構成されている。そして各電源プレインごとに、デバイス内部で共通に接続される複数の電源端子(ピン)および複数の接地端子(ピン)が設けられている。図1は、単一の電源プレイン108および複数の電源端子P1、複数の接地端子P2を有するDUT1の構成を示す図である。図1において、端子がDUT1のパッケージの外周に沿って設けられるようすが示されるが、これは模式的に示したものに過ぎない。つまりDUT1はペリフェラルパッケージであってもよいし、BGA(Ball Grid Array)パッケージであってもよいし、別のパッケージ構造であってもよい。
このDUT1が製品(セット)のプリント基板100に実装される際には、その複数の電源端子P1は、共通の電源パターン102を介して電源(不図示)と接続される。電源パターン102には、バイパスコンデンサ104が接続されてもよい。また、複数の接地端子P2は、たとえば共通の接地パターン(ランド)106と接続される。
このバイパスコンデンサ104の個数や配置箇所、電源パターン102、接地パターン106の形状などに応じてDUT1の各電源端子P1における電源環境(電源特性)が変化するため、それに起因してDUT1の特性が変化する場合がある。セットの設計者は、たとえばバイパスコンデンサの配置をトライアンドエラーで最適化する必要がある。かかる状況において、半導体デバイスの試験時に、その半導体デバイスの電源に対する特性を取得できれば、それをプリント基板や周辺回路の設計に役立てることができ便宜である。なおこの考察を、本発明の分野における共通の一般知識の範囲として捉えてはならない。さらに言えば、この考察自体が、本発明者らがはじめて想到したものである。
本発明は係る状況に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、複数の電源ピンを備える半導体デバイスの、電源環境に対する特性を検査可能な試験装置の提供にある。
本発明のある態様の試験装置は、被試験デバイスを試験する。被試験デバイスは、少なくともひとつの入出力端子と、電源プレインおよびそれに共通に接続される複数の電源端子を有する。この試験装置は、複数の電源端子に電力を供給するメイン電源と、それぞれが電源端子に割り当てられた複数の電源補償回路であって、それぞれが制御信号に応じて制御されるスイッチ素子を含み、スイッチ素子がオンした状態において補償パルス電流を生成し、補償パルス電流をメイン電源とは別経路から対応する電源端子に注入し、またはメイン電源から被試験デバイスの対応する電源端子へ流れる電源電流から、補償パルス電流を被試験デバイスとは別経路に引きこむ、複数の電源補償回路と、被試験デバイスの少なくともひとつの入出力端子に供給すべき試験信号を記述するテストパターン、および、制御信号を記述する、テストパターンに応じて定められた制御パターンを生成するパターン発生器と、それぞれが少なくともひとつの入出力端子ごとに設けられ、それぞれがテストパターンに応じた試験信号を、対応する入出力端子に出力する、少なくともひとつのドライバと、それぞれが電源補償回路ごとに設けられ、それぞれが制御パターンに応じた制御信号を、対応する電源補償回路のスイッチ素子に出力する、複数のドライバと、を備える。
共通の電源プレインに接続される複数の電源端子は、プリント基板に実装された状態において、共通のパターンと接続される。したがって、電源補償は電源プレインを単位として行えば足りるところ、この態様によれば、電源端子ごとに電源補償回路を設けることにより、
(1)補償対象の電源端子を切りかえたり、
(2)複数の電源端子ごとに補償量を変更したり、
(3)補償量を複数の電源補償回路に分配する
ことができる。その結果、被試験デバイスの電源環境に対する特性を、電源端子ごとに評価したり、電源端子ごとに最適化したりすることができる。
(1)補償対象の電源端子を切りかえたり、
(2)複数の電源端子ごとに補償量を変更したり、
(3)補償量を複数の電源補償回路に分配する
ことができる。その結果、被試験デバイスの電源環境に対する特性を、電源端子ごとに評価したり、電源端子ごとに最適化したりすることができる。
制御パターンは、電源端子ごとに規定されてもよい。パターン発生器は、電源端子ごとに規定された制御パターンを、対応するドライバに出力してもよい。
被試験デバイス全体に対して与えるべき補償量に応じて、ひとつの制御パターンが規定されてもよい。パターン発生器は、所定の規則にしたがって複数の電源補償回路の任意の少なくともひとつを選択し、選択された少なくともひとつの電源補償回路に対して、制御パターンを分配してもよい。
試験装置は、複数の電源補償回路を同時に動作させることにより、被試験デバイス内のある箇所に、複数の電源補償回路による補償がベクトル的に合成された補償を与えてもよい。
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置などの間で相互に置換したものもまた、本発明の態様として有効である。
本発明のある態様によれば、被試験デバイスの電源環境に対する特性を、電源端子ごとに評価することができる。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
図2は、実施の形態に係る試験装置2の構成を示す回路図である。図2には試験装置2に加えて、試験対象の半導体デバイス(以下、DUTと称す)1が示される。
DUT1は、複数のピンを備え、その中の少なくともひとつが電源電圧VDDを受けるための電源端子P1であり、別の少なくともひとつが接地端子P2である。複数の入出力(I/O)端子P3は、外部からのデータを受け、あるいは外部にデータを出力するために設けられており、試験時においては、試験装置2から出力される試験信号(テストパターン)STESTを受け、あるいは試験信号STESTに応じたデータを試験装置2に対して出力する。図2には、試験装置2の構成のうち、DUT1に対して試験信号を与える構成が示されており、DUT1からの信号を評価するための構成は省略されている。
試験装置2は、メイン電源10、パターン発生器PG、複数のタイミング発生器TGおよび波形整形器FC、複数のドライバDR、電源補償回路20を備える。
試験装置2は複数n個のチャンネルCH1〜CHnを備えており、その中のいくつか(CH1〜CH4)がDUT1の複数のI/O端子P3に割り当てられる。図2では、n=6の場合が示されるが、実際の試験装置2のチャンネル数は、数百〜数千のオーダーである。
メイン電源10は、DUT1の電源端子P1に供給すべき電源電圧VDDを生成する。たとえばメイン電源10は、リニアレギュレータやスイッチングレギュレータなどで構成され、電源端子P1に供給される電源電圧VDDを、目標値と一致するようにフィードバック制御する。キャパシタCsは、電源電圧VDDを平滑化するために設けられる。メイン電源10は、DUT1に対する電源電圧の他、試験装置2内部のその他のブロックに対する電源電圧も生成する。メイン電源10からDUT1の電源端子P1への出力電流を、電源電流IDDと称する。
メイン電源10は、有限の応答速度を有する電圧・電流源であるため、その負荷電流、つまりDUT1の動作電流IOPの急峻な変化に追従できない場合がある。たとえば動作電流IOPがステップ状に変化するとき、電源電圧VDDはオーバーシュート、あるいはアンダーシュートしたり、その後のリンギングをともなったりする。電源電圧VDDの変動は、DUT1の正確な試験を妨げる。なぜならDUT1にエラーが検出されたとき、それがDUT1の製造不良によるものなのか、電源電圧VDDの変動によるものなのかを区別することができないからである。
電源補償回路20は、メイン電源10の応答速度を補うために設けられる。DUT1の設計者は、ある既知の試験信号STEST(テストパターンSPTN)が供給された状態において、DUT1の内部回路の動作率などの時間推移を推定可能であるから、DUT1の動作電流IOPの時間波形を正確に予測することができる。ここでの予測とは、コンピュータシミュレーションを用いた計算や、同じ構成を有するデバイスを対象とした実測などが含まれ、特にその手法は限定されない。
一方、メイン電源10の応答速度(利得、フィードバック帯域)が既知であれば、予測される動作電流IOPに応答してメイン電源10が生成する電源電流IDDもまた予測することができる。そうすると、予測される動作電流IOPと電源電流IDDの差分を、電源補償回路20によって補うことにより、電源電圧VDDを安定化することができる。
なお電源電圧VDD’と電源電流IDDの間には微分、もしくは積分関係が成り立つ。具体的には、メイン電源10ならびにメイン電源10から電源端子P1までの経路のインピーダンスが、容量性、誘導性、抵抗性のいずれが支配的であるかによって、電圧と電流の微分、積分の関係が定まる。
なお電源電圧VDD’と電源電流IDDの間には微分、もしくは積分関係が成り立つ。具体的には、メイン電源10ならびにメイン電源10から電源端子P1までの経路のインピーダンスが、容量性、誘導性、抵抗性のいずれが支配的であるかによって、電圧と電流の微分、積分の関係が定まる。
電源補償回路20は、ソース補償回路20aおよびシンク補償回路20bを備える。ソース補償回路20aは、制御信号SCNTaに応じてオン、オフが切りかえ可能となっている。ソース補償回路20aが制御信号SCNTaに応じてオンすると、補償パルス電流(ソースパルス電流ともいう)ISRCが生成される。電源補償回路20は、ソースパルス電流ISRCをメイン電源10とは別経路から電源端子P1に注入する。
同様にシンク補償回路20bは制御信号SCNTbに応じてオン、オフが切りかえ可能となっている。シンク補償回路20bが制御信号SCNTbに応じてオンすると、補償パルス電流ISINK(シンクパルス電流ともいう)が生成される。電源補償回路20は、電源端子P1に流れ込む電源電流IDDから、シンクパルス電流ISINKを、DUT1とは別経路に引きこむ。
DUT1の電源端子P1に流れ込む動作電流IOP、メイン電源10が出力する電源電流IDD、および電源補償回路20が出力する補償電流ICMPの間には、電流保存則から、式(1)、(2)が成り立つ。
IOP=IDD+ICMP …(1)
ICMP=ISRC−ISINK …(2)
つまり、補償電流ICMPの正の成分が、ソースパルス電流ISRCとしてソース補償回路20aから供給され、補償電流ICMPの負の成分が、シンクパルス電流ISINKとしてシンク補償回路20bから供給される。
IOP=IDD+ICMP …(1)
ICMP=ISRC−ISINK …(2)
つまり、補償電流ICMPの正の成分が、ソースパルス電流ISRCとしてソース補償回路20aから供給され、補償電流ICMPの負の成分が、シンクパルス電流ISINKとしてシンク補償回路20bから供給される。
ドライバDR1〜DR6のうち、ドライバDR6は、ソース補償回路20aに割り当てられ、ドライバDR5はシンク補償回路20bに割り当てられる。別の少なくともひとつのドライバDR1〜DR4は、それぞれ、DUT1の少なくともひとつのI/O端子P3に割り当てられる。パターン発生器PGおよびドライバDR5、DR6、インタフェース回路45、46は、電源補償回路20を制御する制御回路と把握することができる。
波形整形器FCおよびタイミング発生器TGをインタフェース回路4と総称する。複数の41〜46は、チャンネルCH1〜CH6ごと、言い換えればドライバDR1〜DR6ごとに設けられる。i番目(1≦i≦6)のインタフェース回路4iは、入力されたパターン信号SPTNiをドライバDRに適した信号形式に整形し、対応するドライバDRiへと出力する。
パターン発生器PGは、テストプログラムにもとづき、インタフェース回路41〜46に対するパターン信号SPTNを生成する。具体的にパターン発生器PGは、DUT1のI/O端子P3に割り当てられたドライバDR1〜DR4に対しては、各ドライバDRiが生成すべき試験信号STESTiを記述するテストパターンSPTNiを、そのドライバDRiに対応するインタフェース回路4iに対して出力する。テストパターンSPTNiは、試験信号STESTiの各サイクル(ユニットインターバル)におけるレベルを示すデータと、信号レベルが遷移するタイミングを記述するデータを含む。
またパターン発生器PGは、必要な補償電流ICMPに応じて定められた補償用の制御パターンSPTN_CMPを生成する。制御パターンSPTN_CMPは、ソース補償回路20aに割り当てられたドライバDR6が生成すべき制御信号SCNTaを記述する制御パターンSPTN_CMPaと、シンク補償回路20bに割り当てられたドライバDR5が生成すべき制御信号SCNTbを記述する制御パターンSPTN_CMPbを含む。制御パターンSPTN_CMPa、SPTN_CMPbはそれぞれ、各サイクルにおけるソース補償回路20a、シンク補償回路20bのオン、オフ状態を指定するデータと、オンオフを切りかえるタイミングを記述するデータを含む。
パターン発生器PGは、テストパターンSPTN1〜SPTN4にもとづいて、つまりDUT1の動作電流の変動に応じて、それを補償しうる制御パターンSPTN_CMPa、SPTN_CMPbを生成し、対応するインタフェース回路46、45に出力する。
上述のように、テストパターンSPTN1〜SPTN4が既知であれば、DUT1の動作電流IOPの時間波形が予測でき、電源電圧VDDを一定に保つために発生すべき補償電流ICMP、すなわちISRC、ISINKの時間波形を計算することができる。
予測される動作電流IOPが電源電流IDDより大きい場合、電源補償回路20はソース補償電流ISRCを発生して不足する電流を補う。ソース補償電流ISRCに必要な電流波形は予測可能であるから、それが適切に得られるようにソース補償回路20aを制御する。たとえばソース補償回路20aを、パルス幅変調によって制御してもよい。あるいはパルス振幅変調、ΔΣ変調、パルス密度変調、パルス周波数変調などを利用してもよい。
予測される動作電流IOPが電源電流IDDより大きい場合、電源補償回路20はソース補償電流ISRCを発生して不足する電流を補う。ソース補償電流ISRCに必要な電流波形は予測可能であるから、それが適切に得られるようにソース補償回路20aを制御する。たとえばソース補償回路20aを、パルス幅変調によって制御してもよい。あるいはパルス振幅変調、ΔΣ変調、パルス密度変調、パルス周波数変調などを利用してもよい。
図3は、制御パターンを計算する方法の一例を示すフローチャートである。DUT1に入力されるテストパターンや回路情報にもとづいて、DUT1の動作電流IOPが推定される(S100)。またメイン電源10に負荷としてDUT1が接続された状態において、DUT1にそのイベントが発生したときに、メイン電源10から出力される電源電流IDDを計算する(S102)。そして、理想電源を実現したい場合には、推定される動作電流IOPと電源電流IDDの差分を、電源補償回路20によって生成すべき補償電流ICMPとする(S104)。
そして、生成すべき補償電流ICMPの波形に、ΔΣ変調、PWM(パルス幅変調)、PDM(パルス密度変調)、PAM(パルス振幅変調)、PFM(パルス周波数変調)などを施すことにより、ビットストリームの制御パターンSPTN_CMPを生成する(S106)。たとえば、補償電流ICMPをテストサイクルごとにサンプリングし、サンプリングされた補償電流ICMPをパルス変調してもよい。
図4は、動作電流IOP、電源電流IDD、ソース補償電流ICMPおよびソースパルス電流ISRCの一例を示す波形図である。ある試験信号STESTが供給されたDUT1の動作電流IOPがステップ状に増加したとする。これに応答して、メイン電源10から電源電流IDDが供給されるが、それは応答速度の制限から、理想的なステップ波形とはならず、DUT1に供給すべき電流が不足する。その結果、補償電流ISRCを供給しなければ、電源電圧VDDは破線で示すように低下する。
電源補償回路20は、動作電流IOPと電源電流IDDの差分に対応するソース補償電流ICMPを生成する。ソース補償電流ICMPは、制御信号SCNTaに応じて生成されるソースパルス電流ISRCで与えられる。ソース補償電流ICMPは、動作電流IOPの変化直後に最大量必要であり、その後、徐々に低下させる必要がある。そこで、たとえばPWM(パルス幅変調)を用いてソース補償回路20aのオン時間(デューティ比)を、時間とともに低下させることにより、必要なソース補償電流ICMPを生成できる。
試験装置2のすべてのチャンネルがテストレートに応じて同期動作する場合、制御信号SCNTaの周期は、DUT1に供給されるデータの周期(ユニットインターバル)、もしくはその整数倍、あるいは整数分の1に相当する。たとえばユニットインターバルが4nsのシステムにおいて、制御信号SCNTaの周期が4nsであれば、制御信号SCNTaに含まれる各パルスのオン期間TONが、0〜4nsの間で調節されうる。メイン電源10の応答速度は数百ns〜数μsのオーダーであるため、補償電流ICMPの波形は、制御信号SCNTaに含まれる数百個のパルスによって制御できる。ソース補償電流ISRCの波形から、それを生成するために必要な制御信号SCNTaを導出する方法については後述する。
反対に動作電流IOPが電源電流IDDより小さい場合、電源補償回路20はシンク補償電流ICMPが得られるように、シンクパルス電流ISINKを発生して、過剰な電流を引き抜く。
電源補償回路20を設けることにより、メイン電源10の応答速度の不足を補い、図4に実線で示すように、電源電圧VDDを一定に保つことができる。また上述したように、電源補償回路20は安定した振幅のパルス電流を生成できるため、高い精度で電源電圧を補償できる。
以上が試験装置2の全体の説明である。
続いて電源補償回路20の具体的な構成例について説明する。
図5(a)、(b)は、電源補償回路20の構成例を示す回路図である。
図5(a)を参照する。ソース補償回路20aは、電源電圧VDDより高い電圧Vxを生成する電圧源22と、ソーススイッチSW1を含む。ソーススイッチSW1は、電圧源22の出力端子と電源端子P1の間に設けられる。
電圧Vxおよび電源電圧VDDが一定であれば、ソーススイッチSW1がオンの状態において、ソース電流ISRCの振幅は、
ISRC=(Vx−VDD)/RON1
で与えられる。RON1はソーススイッチSW1のオン抵抗である。図5(a)、(b)では、電源補償回路20を小さく構成できるという利点がある。
図5(a)、(b)は、電源補償回路20の構成例を示す回路図である。
図5(a)を参照する。ソース補償回路20aは、電源電圧VDDより高い電圧Vxを生成する電圧源22と、ソーススイッチSW1を含む。ソーススイッチSW1は、電圧源22の出力端子と電源端子P1の間に設けられる。
電圧Vxおよび電源電圧VDDが一定であれば、ソーススイッチSW1がオンの状態において、ソース電流ISRCの振幅は、
ISRC=(Vx−VDD)/RON1
で与えられる。RON1はソーススイッチSW1のオン抵抗である。図5(a)、(b)では、電源補償回路20を小さく構成できるという利点がある。
シンク補償回路20bは、電源端子P1と接地端子の間に設けられたシンクスイッチSW2を含む。電源電圧VDDが一定であれば、シンクスイッチSW2がオンした状態において、シンク電流ISINKの振幅は、
ISINK=VDD/RON2
で与えられる。RON2はシンクスイッチSW2のオン抵抗である。
ISINK=VDD/RON2
で与えられる。RON2はシンクスイッチSW2のオン抵抗である。
図5(b)に移る。ソース補償回路20aは、ソース電流源24aおよびソーススイッチSW1を含む。ソース電流源24aは、ソースパルス電流ISRCの振幅を規定する基準電流を生成する。ソーススイッチSW1はソース電流源24aからの基準電流の経路上に設けられる。
シンク補償回路20bは、シンクスイッチSW2およびシンク電流源24bを含む。シンク電流源24bは、シンクパルス電流ISINKの振幅を規定する基準電流を生成する。シンクスイッチSW2は、シンク電流源24bからの基準電流の経路上に設けられる。
シンク補償回路20bは、シンクスイッチSW2およびシンク電流源24bを含む。シンク電流源24bは、シンクパルス電流ISINKの振幅を規定する基準電流を生成する。シンクスイッチSW2は、シンク電流源24bからの基準電流の経路上に設けられる。
ソースパルス電流ISRC、シンクパルス電流ISINKの振幅は、数A程度が必要とされる場合がある。この場合、図5(a)、(b)におけるソーススイッチSW1、シンクスイッチSW2のサイズは大きくなり、そのゲート容量も大きくなる。このゲート容量によってソーススイッチSW1、シンクスイッチSW2のスイッチングの応答速度が低下し、所望の電流を生成できなくなる可能性がある。
また、ソーススイッチSW1、シンクスイッチSW2のオン抵抗RON1、RON2がばらついたり、制御信号SCNTa、SCNTbの振幅が変動すると、各スイッチのオンの程度が変動し、パルス電流ISRC、ISINKの振幅が変動するおそれがある。
また、ソーススイッチSW1、シンクスイッチSW2のオン抵抗RON1、RON2がばらついたり、制御信号SCNTa、SCNTbの振幅が変動すると、各スイッチのオンの程度が変動し、パルス電流ISRC、ISINKの振幅が変動するおそれがある。
このよう問題が顕著となる場合、それを解決するために以下の技術を用いてもよい。図6(a)〜(c)は、電源補償回路20の別の構成例を示す回路図である。
図6(a)のソース補償回路20aは、電流D/Aコンバータ26a、第1トランジスタM1a、第2トランジスタM2a、ソーススイッチSW1を備える。
図6(a)のソース補償回路20aは、電流D/Aコンバータ26a、第1トランジスタM1a、第2トランジスタM2a、ソーススイッチSW1を備える。
電流D/Aコンバータ26aは、デジタル設定信号DSETに応じた基準電流IREFを生成する。第1トランジスタM1aおよび第2トランジスタM2aは、カレントミラー回路を形成し、基準電流IREFを所定係数(ミラー比K)倍したシンクパルス電流ISINKを生成する。
具体的に第1トランジスタM1aは、PチャンネルMOSFETであり、基準電流IREFの経路上に設けられる。第2トランジスタM2もPチャンネルMOSFETであり、そのゲートは、第1トランジスタM1aのゲートおよびドレインと共通に接続される。
図6(a)において、ソーススイッチSW1は、第1トランジスタM1aのゲートと、第2トランジスタM2aのゲートの間に設けられる。たとえばソーススイッチSW1は、図6(a)のようなトランスファゲートで構成してもよいし、NチャンネルMOSFETのみで構成してもよいし、PチャンネルMOSFETのみで構成してもよい。ソーススイッチSW1のオン、オフ状態は、制御信号SCNTaに応じて切りかえられる。
図6(a)において、第1トランジスタM1aのドレインN2は、ソーススイッチSW1の第1トランジスタM1aのゲート側の端子N1と接続される。
制御信号SCNTaがハイレベルの期間、ソーススイッチSW1がオンとなる。そうするとソース補償回路20aの出力端子P4から、基準電流IREFに比例したソースパルス電流ISRCが吐き出される。制御信号SCNTaがローレベルの期間、ソーススイッチSW1がオフとなり、カレントミラー回路が動作しなくなるため、ソースパルス電流ISRCがゼロとなる。
このように図6(a)のソース補償回路20aによれば、制御信号SCNTaに応じてスイッチングするソースパルス電流ISRCを生成できる。
図6(a)のソース補償回路20aによれば、ソースパルス電流ISRCの振幅の安定性を高めることができる。また、ドライバDRの駆動対象は、大電流が流れるスイッチではなく、カレントミラー回路のゲートに設けられたスイッチであるため、高速なスイッチングが可能となる。
図6(a)のソース補償回路20aによれば、ソースパルス電流ISRCの振幅の安定性を高めることができる。また、ドライバDRの駆動対象は、大電流が流れるスイッチではなく、カレントミラー回路のゲートに設けられたスイッチであるため、高速なスイッチングが可能となる。
また、図6(a)のソース補償回路20aでは、ソーススイッチSW1がオフ状態においても、基準電流IREFが第1トランジスタM1aに流れ続け、第1トランジスタM1aのバイアス状態が維持される。したがって、ソーススイッチSW1のスイッチングに対するソース補償回路20aのスイッチングの応答速度が高いという利点がある。
シンク補償回路20bは、ソース補償回路20aのトランジスタの導電性を入れ替え、天地反転することで構成できる。図6(a)には、シンク補償回路20bの構成例が示される。シンク補償回路20bは、電流D/Aコンバータ26b、NチャンネルMOSFETのトランジスタM1b、M2bおよびシンクスイッチSW2を含む。シンク補償回路20bは、ソース補償回路20aと同様の利点を有する。
図6(b)、(c)には、シンク補償回路20bの構成のみが示され、ソース補償回路20aは省略されている。
図6(b)では、シンクスイッチSW2の位置が、図6(a)と異なっている。図6(b)では、第1トランジスタM1bのドレインN2は、シンクスイッチSW2の第2トランジスタM2bのゲート側の端子N3と接続される。
この構成によっても、図6(a)の構成と同様に、安定した振幅を有し、高速にスイッチングするシンクパルス電流ISINKを生成できる。
また、図6(b)では、シンクスイッチSW2がオフのとき、基準電流IREFは遮断される。したがって回路の消費電流を低減できるという利点がある。
図6(b)では、シンクスイッチSW2の位置が、図6(a)と異なっている。図6(b)では、第1トランジスタM1bのドレインN2は、シンクスイッチSW2の第2トランジスタM2bのゲート側の端子N3と接続される。
この構成によっても、図6(a)の構成と同様に、安定した振幅を有し、高速にスイッチングするシンクパルス電流ISINKを生成できる。
また、図6(b)では、シンクスイッチSW2がオフのとき、基準電流IREFは遮断される。したがって回路の消費電流を低減できるという利点がある。
図6(c)において、シンクスイッチSW2は、第1トランジスタM1bおよび第2トランジスタM2bの共通接続されるゲートN4と、接地端子をはじめとする固定電圧端子の間に設けられる。制御信号SCNTb#(#は論理反転を示す)がハイレベルの期間、シンクスイッチSW2がオンすると、第1トランジスタM1、第2トランジスタM2のゲート電圧が接地電圧となるため、カレントミラー回路がオフし、シンクパルス電流ISINKが遮断する。制御信号SCNTb#がローレベルのとき、シンクスイッチSW2がオフすると、カレントミラー回路がオンし、シンクパルス電流ISINKが流れる。
図6(c)の構成によれば、図6(a)、(b)と同様に、安定した振幅を有し、高速にスイッチングするシンクパルス電流ISINKを生成できる。図6(b)、(c)の変形が、ソース補償回路20aにも適用可能であることはいうまでもない。
さらに図6(c)の構成を、図6(a)もしくは(b)の構成と組み合わせてもよい。
さらに図6(c)の構成を、図6(a)もしくは(b)の構成と組み合わせてもよい。
また、DUT1を構成する内部素子に流れる電流、つまり動作電流IOPは、プロセスばらつきによって変動する。つまり、あるテストパターンが供給されたDUT1の動作電流の波形は、プロセスばらつきによって増減する。そこで、DUT1の試験工程に先立ち、キャリブレーション工程を行いって補償パルス電流の振幅を調節することにより、プロセスばらつきによってDUT1の動作電流IOPがばらついたとしても、電源環境を一定に保つことができる。このキャリブレーションは、電流D/Aコンバータ26a、26bに対するデジタル設定値DSETの値を変更することで実現できる。
以上が電源補償回路20の構成例である。
続いて、図1に示される、複数の電源端子を有するDUT1を試験する際に好適に利用可能な試験装置2について説明する。図7は、実施の形態に係る試験装置2の構成を示す図である。図7では、DUT1がBGAパッケージを有する場合が示されるが、ペリフェラルパッケージであってもよいし、別のパッケージであってもよい。複数の接地端子P2はDUT1の裏面電極のうち中央に配置され、複数の電源端子P11〜P14は、裏面電極の4隅に配置される。もちろんこれらの配置は例示にすぎない。電源端子P11〜P14は、DUT1の内部において、共通の電源プレインを形成するように接続されている。
メイン電源10は、複数の電源端子P11〜P14に電力(電源電圧VDD)を供給する。試験装置2は、複数の電源補償回路201〜4を備える。電源補償回路201〜4は、複数の電源端子P11〜4に割り当てられる。各電源補償回路20iは、対応する電源端子P1iに補償電流ICMPiを注入し、あるいはメイン電源10から対応する電源端子P1iへ流れる電流から、補償電流ICMPiを別経路に引きこむ。なお、図7では、4つの電源端子P11〜P14それぞれに、電源補償回路20を設ける場合を示すが、本発明はこれに限定されない。電源補償回路20の個数は、許容されるハードウェアリソースに応じて定めればよい。電源端子P1の個数が電源補償回路20の個数より多い場合には、ユーザが、いずれの電源端子P1に、電源補償回路20を接続すべきかを決定すればよい。また、少数の電源端子P1で構成された電源端子P1のグループに、ひとつの電源補償回路20を割り当ててもよい。プローブやソケットの設計次第で、試験装置2の任意のチャンネルを、DUT1の任意の端子に割り当て可能である。
パターン発生器PGは、試験信号STESTを記述するテストパターンSPTNを生成する。またパターン発生器PGは、電源補償回路201〜204ごとに、制御信号SCNTを記述する制御パターンSPTN_CMPを生成する。電源補償回路20に割り当てられたドライバDRは、制御パターンSPTN_CMPに応じて電源補償回路20のスイッチ素子(ソーススイッチ、シンクスイッチ)を制御する。I/O端子P3に割り当てられたドライバDRは、テストパターンSPTNに応じた試験信号STESTを、対応するI/O端子P3に出力する。なお図7では、図2のインタフェース回路4は省略されている。
DUT1の設計者は、あるテストパターンに応じてDUT1に流れる動作電流IOPを予測できる。そして、4つの電源端子P11〜P14それぞれに流れる電流をIOP1〜IOP4とすると、DUT1全体の動作電流IOPは、各電源端子P1に流れる電流IOP1〜IOP4の和である。電流IOP1〜IOP4は、DUT1の内部の回路ブロックの動作状態に応じて独立に変動しうる。たとえばDUT1の電源端子P11に近い回路ブロックが活性化されるときは、動作電流IOP1が支配的となり、電源端子P14に近い回路ブロックが活性化されたときは、動作電流IOP4が支配的となり、すべての回路ブロックが均一に活性化するときには、動作電流IOP1〜IOP4は等しくなりうる。
また、電流IOP1〜IOP4は、DUT1の外部の電源環境の特性に応じて独立に変動しうる。たとえばDUT1の電源端子P11の近くにバイパスコンデンサが配置されているときは、動作電流IOP1の高周波成分が強調され、電源端子P14の近くにバイパスコンデンサが配置されているときは、動作電流IOP4の高周波成分が強調されうる。
また、電流IOP1〜IOP4は、DUT1の外部の電源環境の特性に応じて独立に変動しうる。たとえばDUT1の電源端子P11の近くにバイパスコンデンサが配置されているときは、動作電流IOP1の高周波成分が強調され、電源端子P14の近くにバイパスコンデンサが配置されているときは、動作電流IOP4の高周波成分が強調されうる。
試験装置2は以下の複数のモードのいずれかで、あるいはそれらを切りかえて動作させることができる。
(第1のモード)
このモードでは、試験装置2のユーザが、各電源補償回路20それぞれに対する制御パターンSPTN_CMPを定義し、パターン発生器PGがそれらを生成する。すなわち試験装置2のユーザ(DUT1の設計者)が、あるテストパターンを供給したときの電源端子P11〜P14ごとの動作電流IOP1〜IOP4を予測できる場合、各動作電流IOP1〜IOP4に応じて、電源補償回路201〜204に対する制御パターンSPTN_CMPを個別に生成する。これにより、すべての電源端子P11〜P14の変動を抑制することができる。
このモードでは、試験装置2のユーザが、各電源補償回路20それぞれに対する制御パターンSPTN_CMPを定義し、パターン発生器PGがそれらを生成する。すなわち試験装置2のユーザ(DUT1の設計者)が、あるテストパターンを供給したときの電源端子P11〜P14ごとの動作電流IOP1〜IOP4を予測できる場合、各動作電流IOP1〜IOP4に応じて、電源補償回路201〜204に対する制御パターンSPTN_CMPを個別に生成する。これにより、すべての電源端子P11〜P14の変動を抑制することができる。
あるいは、試験装置2のユーザは、あるひとつ、あるいは複数の電源端子P1に対して、電源電圧変動を引き起こすように、制御パターンSPTN_CMPを定義し、DUT1の特定の電源端子P1における電源電圧変動に対する耐性を試験することができる。その結果、ある電源端子P1xに対する電圧変動耐性が低い結果が得られた場合、DUT1をプリント基板に実装する際には、その電源端子P1xに配慮して基板設計、周辺回路設計することが可能となり、試験結果をボード設計にフィードバックすることができる。
(第2のモード)
第2のモードでは、試験装置2が自動的に、複数の電源補償回路201〜204の補償量を変化させ、電源端子P11〜P14ごとの補償電流ICMPを変化させる。
第2のモードでは、試験装置2が自動的に、複数の電源補償回路201〜204の補償量を変化させ、電源端子P11〜P14ごとの補償電流ICMPを変化させる。
たとえば、DUT1の設計者は、あるテストパターンに応じてDUT1全体に流れる動作電流IOPおよびそれに対応する補償電流ICMPを計算し、補償電流ICMPを生成するための制御パターンSPTN_CMPを定義する。パターン発生器PGは、パターンメモリから制御パターンSPTN_CMPを読み出し、それを所定の規則にもとづいて自動的に、複数の電源補償回路201〜204のうち、任意のひとつに分配する。
一例としてパターン発生器PGは、まず制御パターンSPTN_CMPを、電源補償回路201に割り当て、この状態でDUT1の機能試験を行う。このとき補償電流ICMPは、電源端子P11に供給される。これを、制御パターンSPTN_CMPの供給先を切りかえながら繰り返す。これにより、電源端子P11〜P14ごとの電圧変動耐性を試験できる。
あるいはパターン発生器PGは、制御パターンSPTN_CMPを所定の規則にもとづいて自動的に、複数の電源補償回路201〜204のうち、任意の複数に分配する。
たとえば、2つの電源補償回路20i、20j(i≠j)に制御パターンSPTN_CMPを分配する場合を考える。分配比率をα:βとするとき、電源端子P1iとP1jそれぞれに対する補償電流ICMPi、ICMPjは、
ICMPi=ICMP×α/(α+β)
ICMPj=ICMP×β/(α+β)
で与えられる。これは、パターン発生器PGが発生する制御パターンSPTN_CMPiのデューティ比を、計算された制御パターンSPTN_CMPのデューティ比のα/(α+β)とすることで実現できる。あるいはデューティ比を代えずに、補償パルス電流の振幅をα/(α+β)倍してもよい。
たとえば、2つの電源補償回路20i、20j(i≠j)に制御パターンSPTN_CMPを分配する場合を考える。分配比率をα:βとするとき、電源端子P1iとP1jそれぞれに対する補償電流ICMPi、ICMPjは、
ICMPi=ICMP×α/(α+β)
ICMPj=ICMP×β/(α+β)
で与えられる。これは、パターン発生器PGが発生する制御パターンSPTN_CMPiのデューティ比を、計算された制御パターンSPTN_CMPのデューティ比のα/(α+β)とすることで実現できる。あるいはデューティ比を代えずに、補償パルス電流の振幅をα/(α+β)倍してもよい。
より一般化する。試験装置2にN個の電源補償回路201〜20Nが設けられているとするとし、それぞれに対する分配比率を、K1〜KNとする。このとき、試験装置2は、i(1≦i≦N)番目に対して、
ICMPi=ICMP×Ki/ΣK
なる補償電流を分配する。K1=K2=・・・=KNとすれば、すべての電源端子P1に均等に補償電流が分配される。K1=1、K2=K3=・・・=KN=0とすれば、電源端子P11にのみ、補償電流が分配される。
ICMPi=ICMP×Ki/ΣK
なる補償電流を分配する。K1=K2=・・・=KNとすれば、すべての電源端子P1に均等に補償電流が分配される。K1=1、K2=K3=・・・=KN=0とすれば、電源端子P11にのみ、補償電流が分配される。
このモードによれば、DUT1の電源端子ごとの特性を、柔軟に試験することができる。電源環境の試験は、通常の試験とは異なり、すべてのDUT1に対して行う必要はなく、代表的なサンプルに対して行ってもよい。
複数の電源補償回路20を同時に動作させることにより、以下の効果を得ることができる。いまDUT1の内部回路を、その位置に応じて複数のブロックに分割するとする。たとえば図7では、DUT1の内部回路は、破線で示す9つのブロックB1〜B9に分割される。補償パルスやノイズの周波数が低ければ、電源プレインはすべての箇所で同じ電位とみなすことができる。しかしながら補償パルスやノイズの周波数が高くなると、電源プレインは、分布定数回路と考えられる。つまり各ブロックごとに補償電流の影響は異なる。
このことは、各ブロックごとの補償量を、ベクトル的に制御できることを意味する。たとえば電源補償回路201、202に補償電流を分配した場合、ブロックB4における補償を多く、ブロックB6における補償を小さくできる。補償量をベクトル的に制御する場合、各電源補償回路20ごとに、補償パルス電流のデューティ比のみでなく、補償パルス電流の位相を制御することも有効である。
このように、複数の電源補償回路20に補償電流ICMPを分配すれば、ブロックごとの電源特性を検査することが可能となる。つまり、2次元マッピングを取得することができる。
このように、複数の電源補償回路20に補償電流ICMPを分配すれば、ブロックごとの電源特性を検査することが可能となる。つまり、2次元マッピングを取得することができる。
まとめると、図7の試験装置2によれば、電源端子ごとに電源補償回路20を設け、電源補償回路20ごとの補償量を制御することにより、局所的な補償を行ったり、2次元的なマッピングを測定したりすることが可能となる。この試験装置2によって得られた試験結果は、DUT1をセットに搭載する際に、DUT1に電源電圧を供給する電源の設計や、プリント基板や周辺回路の設計に有用である。
実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
実施の形態では、補償電流ICMPによって、電源電圧の変動がゼロであるような、つまり出力インピーダンスがゼロの理想電源の環境を実現する場合を説明したが、本発明はそれに限定されない。つまり、意図的な電源電圧変動を引き起こすような補償電流ICMPの波形を計算し、その補償電流波形が得られるように制御パターンSPTN_CMPを規定しておいてもよい。この場合、制御パターンSPTN_CMPに応じて任意の電源環境をエミュレートすることが可能となる。
実施の形態では、電源補償回路20がソース補償回路20aとシンク補償回路20bを含む場合を説明したが本発明はそれには限定されず、いずれか一方のみの構成としてもよい。
ソース補償回路20aのみ設ける場合、ソース補償回路20aに定常的な電流IDCを発生させてもよい。そして、電源電流IDDが動作電流IOPに対して不足するときは、ソース補償回路20aが発生する電流ISRCを、定常的な電流IDCから相対的に増加させてもよい。反対に、電源電流IDDが動作電流IOPに対して過剰なときは、ソース補償回路20aが発生する電流ISRCを、定常的な電流IDCから相対的に減少させてもよい。
シンク補償回路20bのみ設ける場合、シンク補償回路20bに定常的な電流IDCを発生させてもよい。そして、電源電流IDDが動作電流IOPに対して不足するときは、シンク補償回路20bが発生する電流ISINKを、定常的な電流IDCから相対的に減少させてもよい。反対に、電源電流IDDが動作電流IOPに対して過剰なときは、シンク補償回路20bが発生する電流ISINKを、定常的な電流IDCから相対的に増加させてもよい。
これにより、試験装置全体の消費電流は、定常的な電流IDC分増加するが、それと引きかえに、単一のスイッチのみで、補償電流ISRC、ISINKを発生させることができる。
シンク補償回路20bのみ設ける場合、シンク補償回路20bに定常的な電流IDCを発生させてもよい。そして、電源電流IDDが動作電流IOPに対して不足するときは、シンク補償回路20bが発生する電流ISINKを、定常的な電流IDCから相対的に減少させてもよい。反対に、電源電流IDDが動作電流IOPに対して過剰なときは、シンク補償回路20bが発生する電流ISINKを、定常的な電流IDCから相対的に増加させてもよい。
これにより、試験装置全体の消費電流は、定常的な電流IDC分増加するが、それと引きかえに、単一のスイッチのみで、補償電流ISRC、ISINKを発生させることができる。
1…DUT、2…試験装置、PG…パターン発生器、TG…タイミング発生器、FC…波形整形器、4…インタフェース回路、DR…ドライバ、10…メイン電源、20…電源補償回路、20a…ソース補償回路、20b…シンク補償回路、P1…電源端子、P2…接地端子、P3…I/O端子、SW1…ソーススイッチ、SW2…シンクスイッチ、22…電圧源、24a…ソース電流源、24b…シンク電流源、26…電流D/Aコンバータ、M1…第1トランジスタ、M2…第2トランジスタ、100…プリント基板。
Claims (4)
- 少なくともひとつの入出力端子と、電源プレインおよびそれに共通に接続される複数の電源端子を有する被試験デバイスを試験する試験装置であって、
前記複数の電源端子に電力を供給するメイン電源と、
それぞれが前記電源端子に割り当てられた複数の電源補償回路であって、それぞれが制御信号に応じて制御されるスイッチ素子を含み、前記スイッチ素子がオンした状態において補償パルス電流を生成し、前記補償パルス電流を前記メイン電源とは別経路から対応する電源端子に注入し、または前記メイン電源から前記被試験デバイスの対応する電源端子へ流れる電源電流から、前記補償パルス電流を前記被試験デバイスとは別経路に引きこむ、複数の電源補償回路と、
前記被試験デバイスの前記少なくともひとつの入出力端子に供給すべき試験信号を記述するテストパターン、および、前記制御信号を記述する、前記テストパターンに応じて定められた制御パターンを生成するパターン発生器と、
それぞれが前記少なくともひとつの入出力端子ごとに設けられ、それぞれが前記テストパターンに応じた試験信号を、対応する前記入出力端子に出力する、少なくともひとつのドライバと、
それぞれが前記電源補償回路ごとに設けられ、それぞれが前記制御パターンに応じた前記制御信号を、対応する前記電源補償回路の前記スイッチ素子に出力する、複数のドライバと、
を備えることを特徴とする試験装置。 - 前記制御パターンは、電源端子ごとに規定されており、
前記パターン発生器は、前記電源端子ごとに規定された制御パターンを、対応するドライバに出力することを特徴とする請求項1に記載の試験装置。 - 前記被試験デバイス全体に対して与えるべき補償量に応じて、ひとつの制御パターンが規定されており、
前記パターン発生器は、所定の規則にしたがって前記複数の電源補償回路の任意の少なくともひとつを選択し、選択された少なくともひとつの電源補償回路に対して、前記制御パターンを分配することを特徴とする請求項1に記載の試験装置。 - 前記複数の電源補償回路を同時に動作させることにより、前記被試験デバイス内のある箇所に、複数の電源補償回路による補償がベクトル的に合成された補償を与えることを特徴とする請求項1に記載の試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010250174A JP2012103053A (ja) | 2010-11-08 | 2010-11-08 | 試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010250174A JP2012103053A (ja) | 2010-11-08 | 2010-11-08 | 試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012103053A true JP2012103053A (ja) | 2012-05-31 |
Family
ID=46393642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010250174A Withdrawn JP2012103053A (ja) | 2010-11-08 | 2010-11-08 | 試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012103053A (ja) |
-
2010
- 2010-11-08 JP JP2010250174A patent/JP2012103053A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101241542B1 (ko) | 시험장치 | |
WO2010029709A1 (ja) | 試験装置、試験方法、回路システム、ならびに電源装置、電源評価装置、電源環境のエミュレート方法 | |
US7714603B2 (en) | Predictive, adaptive power supply for an integrated circuit under test | |
JP2012083208A (ja) | 試験装置 | |
JP2013181831A (ja) | 試験装置 | |
US9442163B2 (en) | Systems and methods mitigating temperature dependence of circuitry in electronic devices | |
TWI485416B (zh) | 測試裝置用的電源裝置以及使用該電源裝置的測試裝置 | |
JP2012122854A (ja) | 試験装置 | |
KR20080044347A (ko) | 집적 회로 패키지의 저항 측정 | |
KR20210148363A (ko) | 공급 전류 안정화 기능이 있는 전압 드라이버 | |
JP2012098156A (ja) | 電源の評価方法、電源評価装置、電源の供給方法、それらを用いた試験装置、エミュレート機能付きの電源装置、電源環境のエミュレート方法 | |
JP2012103053A (ja) | 試験装置 | |
US10088858B2 (en) | Power supply apparatus | |
JP2012103104A (ja) | 試験装置 | |
JP2012098124A (ja) | 試験装置および試験方法 | |
JP2013228406A (ja) | 電源装置、試験方法、電源評価装置、電源の評価方法、電源環境のエミュレート方法 | |
JP2013088146A (ja) | 試験装置 | |
JP2012103173A (ja) | 試験装置 | |
JP2014215048A (ja) | 電源装置およびそれを用いた試験装置 | |
JP2012122759A (ja) | 試験装置 | |
JP2013196324A (ja) | 電源装置、それを用いた試験装置、電源電圧の制御方法 | |
JP2014074621A (ja) | 電源装置、それを用いた試験装置、電源電圧の制御方法 | |
JP2012098180A (ja) | 試験装置および電源装置 | |
Ishida et al. | Statistical silicon results of dynamic power integrity control of ATE for eliminating overkills and underkills | |
JP2012098183A (ja) | 電源装置および試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140204 |