JP2012098124A - 試験装置および試験方法 - Google Patents
試験装置および試験方法 Download PDFInfo
- Publication number
- JP2012098124A JP2012098124A JP2010245494A JP2010245494A JP2012098124A JP 2012098124 A JP2012098124 A JP 2012098124A JP 2010245494 A JP2010245494 A JP 2010245494A JP 2010245494 A JP2010245494 A JP 2010245494A JP 2012098124 A JP2012098124 A JP 2012098124A
- Authority
- JP
- Japan
- Prior art keywords
- test
- power supply
- pattern
- device under
- under test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】電源電圧変動を補償可能な試験装置を提供する。
【解決手段】電源補償回路12は、スイッチ素子12b、12cがオンした状態において補償パルス電流ISRC、ISINKを生成する。パターン発生器ALPGは、ドライバDR1〜DR4が出力すべき試験信号STESTを記述するテストパターンSPTN1〜SPTN4を生成する。特徴点検出部6は、パターン発生器ALPGが発生するテストパターンSPTN1〜SPTN4を参照し、電源端子P1の電源電圧VDDに変動を発生させるイベントを検出する。そしてスイッチ素子(12b、12c)に割り当てられたドライバ(DR6、DR5)が出力すべき制御信号SCNTを記述する制御パターンSPTN_CMPを出力する。制御パターンSPTN_CMPは、各イベントに応じてあらかじめ定められている。
【選択図】図1
【解決手段】電源補償回路12は、スイッチ素子12b、12cがオンした状態において補償パルス電流ISRC、ISINKを生成する。パターン発生器ALPGは、ドライバDR1〜DR4が出力すべき試験信号STESTを記述するテストパターンSPTN1〜SPTN4を生成する。特徴点検出部6は、パターン発生器ALPGが発生するテストパターンSPTN1〜SPTN4を参照し、電源端子P1の電源電圧VDDに変動を発生させるイベントを検出する。そしてスイッチ素子(12b、12c)に割り当てられたドライバ(DR6、DR5)が出力すべき制御信号SCNTを記述する制御パターンSPTN_CMPを出力する。制御パターンSPTN_CMPは、各イベントに応じてあらかじめ定められている。
【選択図】図1
Description
本発明は、電源の安定化技術に関する。
CMOS(Complementary Metal Oxide Semiconductor)テクノロジを用いたCPU(Central Processing Unit)、DSP(Digital Signal Processor)、メモリなどの半導体集積回路(以下、DUTという)を試験する際、DUT内のフリップフロップやラッチは、クロックが供給される動作中は電流が流れ、クロックが停止すると回路が静的な状態となって電流が減少する。したがって、DUTの動作電流(負荷電流)の合計は、試験の内容などに応じて時々刻々と変動する。
DUTに電力を供給する電源回路はたとえばレギュレータを用いて構成され、理想的には負荷電流にかかわらず一定の電力を供給可能である。しかしながら実際の電源回路は、無視できない出力インピーダンスを有し、また電源回路とDUTの間にも無視できないインピーダンス成分が存在するため、負荷変動によって電源電圧が変動してしまう。
電源電圧の変動は、DUTの試験マージンに深刻な影響を及ぼす。また電源電圧の変動は、試験装置内のその他の回路ブロック、たとえばDUTに供給するパターンを生成するパターン発生器や、パターンの遷移タイミングを制御するためのタイミング発生器の動作に影響を及ぼし、試験精度を悪化させる。
特許文献2に記載の技術では、被試験デバイスに電源電圧を供給するメインの電源に加えて、ドライバの出力によってオン、オフが制御されるスイッチを含む補償回路が設けられる。そして、被試験デバイスに供給されるテストパターンに応じて発生しうる電源電圧の変動をキャンセルするように、スイッチ素子に対する補償用の制御パターンをテストパターンに対応付けて定義しておく。実試験時には、テストパターンを被試験デバイスに供給しつつ、補償回路のスイッチを制御パターンに応じてスイッチングすることにより、電源電圧を一定に保つことができる。
特許文献2の技術において、テストパターンをユーザが指定する場合には、それに応じた制御パターンをユーザが定義し、テストパターンおよび制御パターンをパターンメモリに書き込んでおけばよい。ところがメモリテスタでは、テストパターンが、アルゴリズミックパターン発生器によって自動生成される場合がある。この場合、ユーザはテストパターンに対応する制御パターンをアルゴリズミックパターン発生器によって生成することができない。
またパターンメモリを利用するパターン発生器を利用する場合であっても、テストパターンが長大となる場合に、それに対応する長大な制御パターンを生成することは、ユーザにとっての負担となる。
本発明はこうした課題に鑑みてなされたものであり、その目的のひとつは、試験装置において、電源電圧変動を補償可能な試験装置の提供にある。
本発明のある態様は、被試験デバイスを試験する試験装置に関する。試験装置は、メイン電源と、電源補償回路と、複数のドライバと、複数のインタフェース回路と、パターン発生器と、特徴点検出部と、を備える。
パターン発生器は、被試験デバイスの入出力端子に割り当てられたドライバが出力すべき試験信号を記述するテストパターンを、そのドライバに対応するインタフェース回路に対して出力する。特徴点検出部は、パターン発生器が発生したテストパターンを参照し、電源端子の電圧に変動を発生させるイベントを検出する。そして特徴点検出部は、スイッチ素子に割り当てられたドライバが出力すべき制御信号を記述する制御パターンであって検出したイベントに応じてあらかじめ定められた制御パターンを、そのドライバに対応するインタフェース回路に対して出力する。
パターン発生器は、被試験デバイスの入出力端子に割り当てられたドライバが出力すべき試験信号を記述するテストパターンを、そのドライバに対応するインタフェース回路に対して出力する。特徴点検出部は、パターン発生器が発生したテストパターンを参照し、電源端子の電圧に変動を発生させるイベントを検出する。そして特徴点検出部は、スイッチ素子に割り当てられたドライバが出力すべき制御信号を記述する制御パターンであって検出したイベントに応じてあらかじめ定められた制御パターンを、そのドライバに対応するインタフェース回路に対して出力する。
試験装置のユーザは、電源電圧に変動が生ずるイベント(特徴点ともいう)ごとに、それによって引き起こされる電源電圧変動をキャンセルしうる制御パターンを定義しておく。そして、パターン発生器が発生したテストパターンに応じて適切な制御パターンが選択され、それによって電源補償回路のスイッチ素子が制御される。これにより、メイン電源では追従しきれない電流成分を補償パルス電流によって補うことができ、その結果、電源端子の電源電圧を一定に保つことができる。あるいはメイン電源で追従できない成分を意図的に補償パルス電流により混入することができ、故意に電源電圧変動を引き起こすことにより、任意の電源環境をエミュレートすることができる。
特徴点となるイベントは、たとえば、試験開始、リフレッシュ、バンク切りかえ、試験終了のいずれか、または任意の組み合わせを含んでもよい。また特徴点となるイベントは、電源電圧に大きな変動を発生させるこれら以外のイベントを含んでもよい。
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置などの間で相互に置換したものもまた、本発明の態様として有効である。
本発明のある態様によれば、電源電圧変動を補償できる。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
図1は、実施の形態に係る試験装置2の構成を示す回路図である。図1には試験装置2に加えて、試験対象の半導体デバイス(以下、DUTと称す)1が示される。以下では、DUT1がメモリである場合を例に説明する。
DUT1は、複数のピンを備え、その中の少なくともひとつが電源電圧VDDを受けるための電源端子P1であり、別の少なくともひとつが接地端子P2である。複数の入出力(I/O)端子P3は、外部からのデータを受け、あるいは外部にデータを出力するために設けられており、試験時においては、試験装置2から出力される試験信号(テストパターン)STESTを受け、あるいは試験信号STESTに応じたデータを試験装置2に対して出力する。図1には、試験装置2の構成のうち、DUT1に対して試験信号を与える構成が示されており、DUT1からの信号を評価するための構成は省略されている。
試験装置2は、メイン電源10、アルゴリズミックパターン発生器(以下、単にパターン発生器とも称する)ALPG、複数のタイミング発生器TGおよび波形整形器FC、複数のドライバDR、電源補償回路12、を備える。
試験装置2は複数n個のチャンネルCH1〜CHnを備えており、その中のいくつか(CH1〜CH4)がDUT1の複数のI/O端子P3に割り当てられる。図1では、n=6の場合が示されるが、実際の試験装置2のチャンネル数は、数百〜数千のオーダーである。
メイン電源10は、DUT1の電源端子P1に供給すべき電源電圧VDDを生成する。たとえばメイン電源10は、リニアレギュレータやスイッチングレギュレータなどで構成され、電源端子P1に供給される電源電圧VDDを、目標値と一致するようにフィードバック制御する。キャパシタCsは、電源電圧VDDを平滑化するために設けられる。メイン電源10は、DUT1に対する電源電圧の他、試験装置2内部のその他のブロックに対する電源電圧も生成する。メイン電源10からDUT1の電源端子P1への出力電流を、電源電流IDDと称する。
メイン電源10は、有限の応答速度を有する電圧・電流源であるため、その負荷電流、つまりDUT1の動作電流IOPの急峻な変化に追従できない場合がある。たとえば動作電流IOPがステップ状に変化するとき、電源電圧VDDはオーバーシュート、あるいはアンダーシュートしたり、その後のリンギングをともなったりする。電源電圧VDDの変動は、DUT1の正確な試験を妨げる。なぜならDUT1にエラーが検出されたとき、それがDUT1の製造不良によるものなのか、電源電圧VDDの変動によるものなのかを区別することができないからである。
電源補償回路12は、メイン電源10の応答速度を補うために設けられる。DUT1の設計者は、試験開始(Start)、リフレッシュ(Refresh)、バンク切りかえ(Bank Switching)、試験終了(Stop)などの各種イベントにともなうDUT1の内部回路の動作率などの時間推移を推定可能であるから、各イベントの発生に起因したDUT1の動作電流IOPの時間波形を正確に予測することができる。ここでの予測とは、コンピュータシミュレーションを用いた計算や、同じ構成を有するデバイスを対象とした実測などが含まれ、特にその手法は限定されない。
一方、メイン電源10の応答速度(利得、フィードバック帯域)が既知であれば、予測される動作電流IOPに応答してメイン電源10が生成する電源電流IDDおよび電源電圧VDD’を予測することができる。そうすると、予測される動作電流IOPと電源電流IDDの差分を補償電流ICMPとして、電源補償回路12によって補うことにより、電源電圧VDDを安定化することができる。
なお電源電圧VDD’と電源電流IDDの間には微分、もしくは積分関係が成り立つ。具体的には、メイン電源10ならびにメイン電源10から電源端子P1までの経路のインピーダンスが、容量性、誘導性、抵抗性のいずれが支配的であるかによって、電圧と電流の微分、積分の関係が定まる。
なお電源電圧VDD’と電源電流IDDの間には微分、もしくは積分関係が成り立つ。具体的には、メイン電源10ならびにメイン電源10から電源端子P1までの経路のインピーダンスが、容量性、誘導性、抵抗性のいずれが支配的であるかによって、電圧と電流の微分、積分の関係が定まる。
電源補償回路12は、補助電源12a、ソーススイッチ12b、シンクスイッチ12cを備える。ソーススイッチ12b、シンクスイッチ12cはそれぞれ、たとえばMOSFET(Metal Oxide Semiconductor Field Effect Transistor)を利用したスイッチであり、それぞれが制御信号SCNT1、SCNT2に応じて制御される。補助電源12aは、電源電圧VDDより高い電圧を生成する電圧源であってもよいし、あるいは電源端子P1に流れ込む電流を生成する電流源であってもよい。
ソーススイッチ12bは、補助電源12aの出力端子とDUT1の電源端子P1の間に設けられる。ソーススイッチ12bが制御信号SCNT1に応じてオンすると、補償パルス電流(ソースパルス電流ともいう)ISRCが生成される。電源補償回路12は、ソースパルス電流ISRCをメイン電源10とは別経路から電源端子P1に注入する。シンクスイッチ12cは、別の固定電圧端子(たとえば接地端子)とDUT1の電源端子P1の間に設けられる。シンクスイッチ12cが制御信号SCNT2に応じてオンすると、補償パルス電流ISINK(シンクパルス電流ともいう)が生成される。電源補償回路12は、電源端子P1に流れ込む電源電流IDDから、シンクパルス電流ISINKを、DUT1とは別経路に引きこむ。
DUT1の電源端子P1に流れ込む動作電流IOP、メイン電源10が出力する電源電流IDD、および電源補償回路12が出力する補償電流ICMPの間には、電流保存則から、式(1)、(2)が成り立つ。
IOP=IDD+ICMP …(1)
ICMP=ISRC−ISINK …(2)
つまり、補償電流ICMPの正の成分が、ソースパルス電流ISRCとしてソーススイッチ12bから供給され、補償電流ICMPの負の成分が、シンクパルス電流ISRCとしてシンクスイッチ12cから供給される。
IOP=IDD+ICMP …(1)
ICMP=ISRC−ISINK …(2)
つまり、補償電流ICMPの正の成分が、ソースパルス電流ISRCとしてソーススイッチ12bから供給され、補償電流ICMPの負の成分が、シンクパルス電流ISRCとしてシンクスイッチ12cから供給される。
ドライバDR1〜DR6のうち、ドライバDR6は、ソーススイッチ12bに割り当てられ、ドライバDR5はシンクスイッチ12cに割り当てられる。別の少なくともひとつのドライバDR1〜DR4は、それぞれ、DUT1の少なくともひとつのI/O端子P3に割り当てられる。
波形整形器FCおよびタイミング発生器TGをインタフェース回路4と総称する。複数の41〜46は、チャンネルCH1〜CH6ごと、言い換えればドライバDR1〜DR6ごとに設けられる。i番目(1≦i≦6)のインタフェース回路4iは、入力されたパターン信号SPTNiをドライバDRに適した信号形式に整形し、対応するドライバDRiへと出力する。
パターン発生器ALPGは、インタフェース回路41〜46に対するパターン信号SPTN1〜SPTN4を自動生成する。具体的にパターン発生器ALPGは、各ドライバDRiが生成すべき試験信号STESTiを記述するテストパターンSPTNiを、そのドライバDRiに対応するインタフェース回路4iに対して出力する。テストパターンSPTNiは、試験信号STESTiの各サイクル(ユニットインターバル)におけるレベルを示すデータと、信号レベルが遷移するタイミングを記述するデータを含む。
特徴点検出部6は、パターン発生器ALPGが発生したテストパターンSPTN1〜SPTN4を参照し、電源端子P1の電圧VDDに変動を発生させるイベント(以下、特徴点イベント、あるいは単にイベントともいう)を検出する。特徴点イベントは、試験開始、試験終了、リフレッシュ、バンク切りかえのいずれかひとつ、あるいはそれらの任意の組み合わせを含んでもよい。
各イベントの検出方法の具体例を説明する。
・試験開始は、たとえば最初のテストパターンを検出することで判定できる。
・試験終了は、たとえば最終のテストパターンを検出することで判定できる。
・バンク切りかえは、たとえばバンクを指定する入力パターンの変化を検出することにより判定してもよい。
・リフレッシュは、たとえばRAS only リフレッシュ(DRAMに行アドレスを与え、RAS信号のみをアクティブにすることで、指定された行のリフレッシュを行う)の場合、RAS信号の変化タイミングを検出することで判定してもよい。CAS before RAS リフレッシュ(CASとRASをアクティブにするタイミングを、通常のデータアクセスと逆にすることで、DRAM内部のリフレッシュ回路を起動する方法)の場合、CAS信号の変化タイミングを検出することにより判定してよい。
なお、各イベントの判定方法はこれらに限定されない。
・試験開始は、たとえば最初のテストパターンを検出することで判定できる。
・試験終了は、たとえば最終のテストパターンを検出することで判定できる。
・バンク切りかえは、たとえばバンクを指定する入力パターンの変化を検出することにより判定してもよい。
・リフレッシュは、たとえばRAS only リフレッシュ(DRAMに行アドレスを与え、RAS信号のみをアクティブにすることで、指定された行のリフレッシュを行う)の場合、RAS信号の変化タイミングを検出することで判定してもよい。CAS before RAS リフレッシュ(CASとRASをアクティブにするタイミングを、通常のデータアクセスと逆にすることで、DRAM内部のリフレッシュ回路を起動する方法)の場合、CAS信号の変化タイミングを検出することにより判定してよい。
なお、各イベントの判定方法はこれらに限定されない。
試験装置2のユーザあるいはDUT1の設計者は、電源電圧VDDに変動を引き起こす特徴点イベントごとに、それによって引き起こされる電源電圧VDDの変動をキャンセルできるように、補償電流ICMPを計算し、その補償電流ICMPが得られるように制御パターンSPTN_CMPを定義しておく。
具体的には、各イベント(試験開始、試験終了、リフレッシュ、バンク切りかえなど)それぞれに対して、補償電流iStart、iStop、iRefresh、iBankが計算され、それぞれに対して制御パターンSPTN_CMPが用意される。制御パターンSPTN_CMPは、ソーススイッチ12bに割り当てられたドライバDR6が生成すべき制御信号SCNT1を記述する制御パターンSPTN_CMP1と、シンクスイッチ12cに割り当てられたドライバDR5が生成すべき制御信号SCNT2を記述する制御パターンSPTN_CMP2を含む。制御パターンSPTN_CMP1、SPTN_CMP2はそれぞれ、各サイクルにおけるソーススイッチ12b、シンクスイッチ12cのオン、オフ状態を指定するデータと、オンオフを切りかえるタイミングを記述するデータを含む。各イベントごとに定められた制御パターンSPTN_CMPは、特徴点検出部6に格納されている。
特徴点検出部6は、テストパターンSPTNにもとづいて検出したイベントに対応する制御パターンSPTN_CMP1、SPTN_CMP2を選択し、ソーススイッチ12b、シンクスイッチ12cに割り当てられたドライバDR6、DR5へと出力する。特徴点検出部6は、他のチャンネルと同様に波形整形器FCおよびタイミング発生器TG(不図示)を有し、これらによって、ソーススイッチ12b、シンクスイッチ12cに割り当てられたドライバDR6、DR5への制御パターンSPTN_CMP1、SPTN_CMP2を発生してもよい。
図2は、あるイベントに対応する制御パターンを計算する方法を示すフローチャートである。イベントの種類、回路情報にもとづいて、DUT1の動作電流IOPが推定される(S100)。またメイン電源10に負荷としてDUT1が接続された状態において、DUT1にそのイベントが発生したときに、メイン電源10から出力される電源電流IDDを計算する(S102)。そして、理想電源を実現したい場合には、推定される動作電流IOPと電源電流IDDの差分を、電源補償回路12によって生成すべき補償電流ICMPとする(S104)。
そして、生成すべき補償電流ICMPの波形に、ΔΣ変調、PWM(パルス幅変調)、PDM(パルス密度変調)、PAM(パルス振幅変調)、PFM(パルス周波数変調)などを施すことにより、ビットストリームの制御パターンSPTN_CMPを生成する(S106)。たとえば、補償電流ICMPをテストサイクルごとにサンプリングし、サンプリングされた補償電流ICMPをパルス変調してもよい。このようにしてイベントごとに規定された制御パターンSPTNは、特徴点検出部6に格納される。
以上が試験装置2の構成である。続いてその動作を説明する。図3は、図1の試験装置2の動作の一例を示すタイムチャートである。上から順に、イベントの種類、動作電流IOP、電源電流IDD、電源補償回路12による補償が無いときの電源電圧VDD’、補償電流ICMP、電源補償回路12による補償を行ったときの電源電圧VDDを示す。本明細書における波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化されている。
図3では、パターン発生器ALPGが発生するパターン信号SPTNによって、試験開始(Start)の後、データ書き込み(W)、データ読み出し(R)、リフレッシュ(Refresh)、データ書き込み(W)、データ読み出し(R)の一連のシーケンスを、バンク切りかえ(Bank Switching)を繰り返し、3つのバンクを対象として行い、その後、試験終了(Stop)となるシーケンスが実行される。これらイベントのうち、DUT1の動作電流IOPに大きな変動が発生する特徴点は、試験開始(Start)、リフレッシュ(Refresh)、バンク切りかえ(Bank Switching)、試験終了(Stop)の4つのイベントである。
試験開始(Start)では、動作電流IOPがゼロからあるレベルまで急峻に増加する。一方、メイン電源10が生成する電源電流IDDは、応答速度の制限から、動作電流IOPよりも遅れて上昇する。これらの差分が補償電流iStartとして供給される。
試験終了(Stop)では、動作電流IOPがあるレベルから、実質的にゼロまで急峻に減少する。一方、メイン電源10が生成する電源電流IDDは、応答速度の制限から、動作電流IOPよりも遅れて低下する。これらの差分が補償電流iStopとして電源補償回路12に引きこまれる。
リフレッシュ(Refresh)では、たとえば開始にともない動作電流IOPが急峻に上昇し、完了とともにもとのレベルに急峻に低下する。したがって、補償電流iRefreshは、リフレッシュ開始時に正となり、リフレッシュ完了後に負となる。
バンク切りかえ(Bank Switching)では、たとえば前のバンクの処理の終了とともに、動作電流IOPが低下し、次のバンクの処理が開始すると、動作電流IOPが上昇する。したがって補償電流iBankは、切りかえ開始直後は負となり、次のバンク処理の開始とともに正となる。
以上が試験装置2の動作である。この試験装置2によれば、パターン発生器ALPGが発生したテストパターンSPTN1〜4に応じて適切な補償用の制御パターンSPTN_CMPが選択され、それによって電源補償回路12のスイッチ素子12b、12cが制御される。これにより、メイン電源10では追従しきれない電流成分を補償パルス電流によって補うことができ、その結果、電源端子P1の電源電圧VDDを一定に保つことができる。
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。
なお実施の形態では、補償電流ICMPによって、電源電圧の変動がゼロであるような、つまり出力インピーダンスがゼロの理想電源の環境を実現する場合を説明したが、本発明はそれに限定されない。つまり、意図的な電源電圧変動を引き起こすような補償電流ICMPの波形を計算し、その補償電流波形が得られるように制御パターンSPTN_CMPを規定しておいてもよい。この場合、制御パターンSPTN_CMPに応じて任意の電源環境をエミュレートすることが可能となる。
実施の形態では、電源補償回路12がソーススイッチ12bとシンクスイッチ12cを含む場合を説明したが本発明はそれには限定されず、いずれか一方のみの構成としてもよい。ソーススイッチ12bのみ設ける場合、ソーススイッチ12bに定常的な電流IDCを発生させる。そして、電源電流IDDが動作電流IOPに対して不足するときは、ソーススイッチ12bが発生する電流ISRCを、定常的な電流IDCから相対的に増加させる。反対に、電源電流IDDが動作電流IOPに対して過剰なときは、ソーススイッチ12bが発生する電流ISRCを、定常的な電流IDCから相対的に減少させる。
シンクスイッチ12cのみ設ける場合、シンクスイッチ12cに定常的な電流IDCを発生させる。そして、電源電流IDDが動作電流IOPに対して不足するときは、シンクスイッチ12cが発生する電流ISINKを、定常的な電流IDCから相対的に減少させる。反対に、電源電流IDDが動作電流IOPに対して過剰なときは、シンクスイッチ12cが発生する電流ISINKを、定常的な電流IDCから相対的に増加させる。
これにより、試験装置全体の消費電流は、定常的な電流IDC分増加するが、それと引きかえに、単一のスイッチのみで、補償電流ISRC、ISINKを発生させることができる。
シンクスイッチ12cのみ設ける場合、シンクスイッチ12cに定常的な電流IDCを発生させる。そして、電源電流IDDが動作電流IOPに対して不足するときは、シンクスイッチ12cが発生する電流ISINKを、定常的な電流IDCから相対的に減少させる。反対に、電源電流IDDが動作電流IOPに対して過剰なときは、シンクスイッチ12cが発生する電流ISINKを、定常的な電流IDCから相対的に増加させる。
これにより、試験装置全体の消費電流は、定常的な電流IDC分増加するが、それと引きかえに、単一のスイッチのみで、補償電流ISRC、ISINKを発生させることができる。
実施の形態では、試験開始、終了、リフレッシュ、バンク切りかえにともなう電源電圧を補償する場合を説明したが本発明はこれに限定されない。たとえば書き込み(W)から読み出し(R)への切りかえに際して動作電流IOPの変動が生ずる場合には、その切りかえを特徴点イベントとし、それに対応する制御パターンSPTN_CMPを定義してもよい。反対に、リフレッシュにともなう動作電流IOPの変動が小さく、メイン電源10が追従可能である場合、リフレッシュを特徴点イベントから除外してもよい。つまり、いずれのイベントを補償対象となる特徴点として設定するかは、DUT1に応じて定めればよい。
また、実施の形態では、被試験デバイスがメモリデバイスである場合を説明したが、本発明はこれに限定されない。以下、こうした例を説明する。
たとえば被試験デバイスは、アナログ回路デバイスやアナログ回路を含むSoC(System on Chip)デバイスであってもよい。たとえばアナログ回路の特徴点イベントとしては、その設定の変更や動作モードの切りかえなどが例示できる。特徴点検出部6は、設定や動作モードの切りかえを指示する信号(テストパターン)を監視して特徴点イベントを検出し、検出された特徴点イベントに対応して定義された補償電流を供給することにより、電源電流および電源電圧を制御してもよい。
また、たとえば被試験デバイスが、消費電力を低減するために用いられるクロックゲーティング回路やパワーゲーティング回路を含むデバイスの場合には、たとえばクロックゲーティング回路やパワーゲーティング回路が動作する、あるいは非動作となるタイミングにおいて被試験デバイスの消費電流は大きく変動しうる。そこで特徴点検出部6は、これらの回路の動作、非動作の切りかえを特徴点イベントとして検出し、それらに応じた補償電流を供給することにより、電源電流および電源電圧を制御してもよい。
さらに、本発明は被試験デバイス内の複数の回路モジュールを同時に試験するコンカレントテストにも適用可能である。コンカレントテストとは、複数の回路モジュールを、試験時間の短縮を目的として同時に動作させて試験するものである。コンカレントテストにより通常使用時は同時に動作することのない回路モジュールを同時に試験する場合、試験時の電源電流が通常使用時に比べて増加し、コンカレントテストによって電源変動が通常時から変化する可能性がある。そこで特徴点検出部6は、複数の回路モジュールが同時に試験されるコンカレントテストイベントをテストパターンから検出し、当該イベントに対して定義された補償電流を供給することにより、電源電流および電源電圧を制御してもよい。
実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
1…DUT、2…試験装置、ALPG…パターン発生器、TG…タイミング発生器、FC…波形整形器、4…インタフェース回路、DR…ドライバ、6…特徴点検出部、10…メイン電源、12…電源補償回路、12a…補助電源、12b…ソーススイッチ、12c…シンクスイッチ、P1…電源端子、P2…接地端子、P3…I/O端子。
Claims (12)
- 被試験デバイスを試験する試験装置であって、
前記被試験デバイスの電源端子に電力を供給するメイン電源と、
制御信号に応じて制御されるスイッチ素子を含み、前記スイッチ素子がオンした状態において補償パルス電流を生成し、前記補償パルス電流を前記メイン電源とは別経路から前記電源端子に注入し、または前記メイン電源から前記被試験デバイスへ流れる電源電流から、前記補償パルス電流を前記被試験デバイスとは別経路に引きこむ電源補償回路と、
そのひとつが前記スイッチ素子に割り当てられ、別の少なくともひとつがそれぞれ前記被試験デバイスの少なくともひとつの入出力端子に割り当てられる、複数のドライバと、
それぞれが前記ドライバごとに設けられた複数のインタフェース回路であって、それぞれが入力されたパターン信号を整形して対応するドライバへと出力する、複数のインタフェース回路と、
前記被試験デバイスの入出力端子に割り当てられた前記ドライバが出力すべき試験信号を記述するテストパターンを、そのドライバに対応する前記インタフェース回路に対して出力するパターン発生器と、
前記パターン発生器が発生した前記テストパターンを参照し、前記電源端子の電圧に変動を発生させるイベントを検出し、前記スイッチ素子に割り当てられた前記ドライバが出力すべき前記制御信号を記述する制御パターンであって検出したイベントに応じてあらかじめ定められた制御パターンを、そのドライバに対応する前記インタフェース回路に対して出力する特徴点検出部と、
を備えることを特徴とする試験装置。 - 前記パターン発生器は、テストパターンをアルゴリズミックに自動発生するアルゴリズミックパターン発生器であることを特徴とする請求項1に記載の試験装置。
- 前記イベントは、試験開始および試験終了を含むことを特徴とする請求項1または2に記載の試験装置。
- 前記被試験デバイスはメモリデバイスであり、
前記イベントは、前記メモリデバイスのリフレッシュを含むことを特徴とする請求項1から3のいずれかに記載の試験装置。 - 前記被試験デバイスはメモリデバイスであり、
前記イベントは、前記メモリデバイスのバンク切りかえを含むことを特徴とする請求項1から4のいずれかに記載の試験装置。 - 前記被試験デバイスは、アナログ回路デバイス、もしくはアナログ回路を含むSoC(System On Chip)であって、
前記イベントは、前記アナログ回路の動作モードの切りかえを含むことを特徴とする請求項1または2に記載の試験装置。 - 前記被試験デバイスは、アナログ回路デバイス、もしくはアナログ回路を含むSoCであって、
前記イベントは、前記アナログ回路の設定変更を含むことを特徴とする請求項1または2に記載の試験装置。 - 前記被試験デバイスはクロックゲーティング回路を含むデバイスであり、
前記イベントは、前記クロックゲーティング回路のクロックゲーティングのオン、オフの切りかえを含むことを特徴とする請求項1または2に記載の試験装置。 - 前記被試験デバイスはパワーゲーティング回路を含むデバイスであり、
前記イベントは、前記パワーゲーティング回路のパワーゲーティングのオン、オフの切りかえを含むことを特徴とする請求項1または2に記載の試験装置。 - 前記制御パターンは、イベントにより発生する前記電源端子の電圧の変動をキャンセルするように決められていることを特徴とする請求項1から9のいずれかに記載の試験装置。
- 前記制御パターンは、イベントによって、前記電源端子の電圧に所定の変動が発生するように定められていることを特徴とする請求項1から9のいずれかに記載の試験装置。
- 被試験デバイスの試験方法であって、
前記被試験デバイスにおいて発生するイベントごとに、制御パターンを定義しておくステップと、
メイン電源によって前記被試験デバイスの電源端子に電力を供給するステップと、
パターン発生器によって前記被試験デバイスに供給すべき試験信号を記述するテストパターンを生成するステップと、
前記テストパターンにもとづき、前記電源端子の電圧に変動を発生させるイベントを検出し、検出したイベントに対応する制御パターンを発生するステップと、
前記制御パターンに応じて、前記電源端子に接続されたスイッチ素子を制御することにより、当該スイッチ素子がオンした状態において補償パルス電流を生成し、前記補償パルス電流を前記メイン電源とは別経路から前記電源端子に注入し、または前記メイン電源から前記被試験デバイスへ流れる電源電流から、前記補償パルス電流を前記被試験デバイスとは別経路に引きこむステップと、
を備えることを特徴とする試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010245494A JP2012098124A (ja) | 2010-11-01 | 2010-11-01 | 試験装置および試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010245494A JP2012098124A (ja) | 2010-11-01 | 2010-11-01 | 試験装置および試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012098124A true JP2012098124A (ja) | 2012-05-24 |
Family
ID=46390204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010245494A Withdrawn JP2012098124A (ja) | 2010-11-01 | 2010-11-01 | 試験装置および試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012098124A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111726245A (zh) * | 2020-05-18 | 2020-09-29 | 北京直真科技股份有限公司 | 一种基于sptn网络架构的传输电路配置方法 |
TWI798966B (zh) * | 2021-05-10 | 2023-04-11 | 南亞科技股份有限公司 | 積體電路測試設備 |
-
2010
- 2010-11-01 JP JP2010245494A patent/JP2012098124A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111726245A (zh) * | 2020-05-18 | 2020-09-29 | 北京直真科技股份有限公司 | 一种基于sptn网络架构的传输电路配置方法 |
TWI798966B (zh) * | 2021-05-10 | 2023-04-11 | 南亞科技股份有限公司 | 積體電路測試設備 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8933716B2 (en) | Test apparatus and testing method | |
TWI489121B (zh) | 測試裝置 | |
US6339338B1 (en) | Apparatus for reducing power supply noise in an integrated circuit | |
KR101241542B1 (ko) | 시험장치 | |
TWI485416B (zh) | 測試裝置用的電源裝置以及使用該電源裝置的測試裝置 | |
US20120086462A1 (en) | Test apparatus | |
US7868640B2 (en) | Array-based early threshold voltage recovery characterization measurement | |
JP2012122854A (ja) | 試験装置 | |
KR20080044347A (ko) | 집적 회로 패키지의 저항 측정 | |
US8466701B2 (en) | Power supply stabilizing circuit, electronic device and test apparatus | |
US6433567B1 (en) | CMOS integrated circuit and timing signal generator using same | |
US6590405B2 (en) | CMOS integrated circuit and timing signal generator using same | |
JP2012098124A (ja) | 試験装置および試験方法 | |
JP2013228406A (ja) | 電源装置、試験方法、電源評価装置、電源の評価方法、電源環境のエミュレート方法 | |
JP2013196324A (ja) | 電源装置、それを用いた試験装置、電源電圧の制御方法 | |
JP2012103173A (ja) | 試験装置 | |
JP2014215048A (ja) | 電源装置およびそれを用いた試験装置 | |
JP2012103104A (ja) | 試験装置 | |
JP2013088146A (ja) | 試験装置 | |
JP2012122759A (ja) | 試験装置 | |
JP2012098183A (ja) | 電源装置および試験装置 | |
JP2014074621A (ja) | 電源装置、それを用いた試験装置、電源電圧の制御方法 | |
JP2012098180A (ja) | 試験装置および電源装置 | |
JP2012103053A (ja) | 試験装置 | |
JP2013174508A (ja) | インパルス応答波形の生成方法、生成装置、それを用いた試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130329 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20130904 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130911 |