JP2014074621A - 電源装置、それを用いた試験装置、電源電圧の制御方法 - Google Patents

Abstract

【課題】電源電圧を任意の目標波形に制御する。
【解決手段】メイン電源は、負荷に電源電圧Ｖ_ＤＤを供給する。補償回路は、電源電圧Ｖ_ＤＤを任意の目標波形に制御するときに補償電流ｉ_ＣＭＰを供給する。補償電流波形算出部１００は、補償電流ｉ_ＣＭＰの波形を算出する。第１波形取得部１０２は、負荷に所定のインピーダンス変動が生じたときの電源電圧の変動波形である第１波形ｖ_Ａ（ｔ）を取得する。第２波形取得部１０４は、目標波形である第２波形ｖ_Ｔ（ｔ）を取得する。第２波形取得部１０４は、電源電圧Ｖ_ＤＤのパルス電流に対するインパルス応答波形である第３波形ｚ_Ａ（ｔ）を取得する。デコンボリューション処理部１０８は、第２波形ｖ_Ｔ（ｔ）と第１波形ｖ_Ａ（ｔ）の差分ｖ_Ｔ（ｔ）−ｖ_Ａ（ｔ）に対して、第３波形ｚ_Ａ（ｔ）を逆畳み込み演算することにより、補償電流の波形を記述する第４波形ｉ_ＣＭＰ（ｔ）を算出する。
【選択図】図７

Description

本発明は、電源装置に関する。

ＣＭＯＳ（Complementary Metal Oxide Semiconductor）テクノロジを用いたＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processor）、メモリなどの半導体集積回路（以下、ＤＵＴという）を試験する際、ＤＵＴ内のフリップフロップやラッチは、クロックが供給される動作中は電流が流れ、クロックが停止すると回路が静的な状態となって電流が減少する。したがって、ＤＵＴの動作電流（負荷電流）の合計は、試験の内容などに応じて時々刻々と変動する。

ＤＵＴに電力を供給する電源回路はたとえばレギュレータを用いて構成され、理想的には負荷電流にかかわらず一定の電力を供給可能である。しかしながら実際の電源回路は、無視できない出力インピーダンスを有し、また電源回路とＤＵＴの間にも無視できないインピーダンス成分が存在するため、負荷変動によって電源電圧が変動してしまう。

電源電圧の変動は、ＤＵＴの試験マージンに深刻な影響を及ぼす。また電源電圧の変動は、試験装置内のその他の回路ブロック、たとえばＤＵＴに供給するパターンを生成するパターン発生器や、パターンの遷移タイミングを制御するためのタイミング発生器の動作に影響を及ぼし、試験精度を悪化させる。

特許文献２に記載の技術では、被試験デバイスに電源電圧を供給するメインの電源に加えて、ドライバの出力によってオン、オフが制御されるスイッチを含む補償回路が設けられる。補償回路は、スイッチ素子のオン状態において、メイン電源とは別の経路から被試験デバイスの電源端子にパルス状の補償電流を注入（ソース）し、および／または、パルス状の補償電流を被試験デバイスとは別の経路に引き込む（シンク）よう構成される。そして、被試験デバイスに供給されるテストパターンに応じて発生しうる電源電圧の変動をキャンセルするように、補償回路のスイッチ素子に対する補償用の制御パターンをテストパターンに対応付けて定義しておく。実試験時には、テストパターンを被試験デバイスに供給しつつ、補償回路のスイッチ素子を制御パターンに応じてスイッチングすることにより、電源電圧を一定に保つことができる。

特開２００７−２０５８１３号公報 国際公開第１０／０２９７０９Ａ１号パンフレット

特許文献２に記載の技術では、スイッチ素子に対する制御パターンを適切に定義し、補償電流の波形を制御することにより、電源電圧を所望の波形とすることが可能である。

本発明は係る状況においてなされたものであり、任意の電源特性をエミュレートするために必要な補償電流の波形を計算可能な電源装置の提供にある。

本発明のある態様は、所定のインピーダンス変動が生ずる負荷に電源電圧を供給し、電源電圧を任意の目標波形に制御する電源装置に関する。電源装置は、メイン電源、補償回路および補償電流波形算出部を備える。メイン電源は、その出力端子が電源ラインを介して負荷の電源端子に接続されており、電源端子の電源電圧に応じた検出値が所定の目標値に近づくように、出力端子から出力する出力電圧をフィードバック制御する。補償回路は、電源電圧を任意の目標波形に制御するときに、（i）補償電流をメイン電源とは別経路から電源端子に注入し、および／または、（ii）メイン電源から負荷へ流れる電源電流から、補償電流を負荷とは別経路に引きこむように構成される。補償電流波形算出部は、補償回路が生成すべき補償電流の波形を算出する。補償電流波形算出部は、第１波形取得部、第２波形取得部、第３波形取得部、デコンボリューション処理部を備える。
第１波形取得部は、補償回路が停止し、電源電圧がメイン電源によって目標値に安定化された定常状態において、負荷がシーケンスにしたがって動作したときの電源電圧の変動波形である第１波形ｖ_Ａ（ｔ）を取得する。第２波形取得部は、電源電圧の目標波形である第２波形ｖ_Ｔ（ｔ）を取得する。第３波形取得部は、メイン電源が負荷に電源電圧を供給した状態において、補償回路が接続されるべきノードに所定のパルス電流を供給したときの、パルス電流に対する電源電圧のインパルス応答波形である第３波形ｚ_Ａ（ｔ）を取得する。デコンボリューション処理部は、第２波形ｖ_Ｔ（ｔ）と第１波形ｖ_Ａ（ｔ）の差分ｖ_Ｔ（ｔ）−ｖ_Ａ（ｔ）に対して、第３波形ｚ_Ａ（ｔ）を逆畳み込み演算することにより、補償電流の波形を記述する第４波形ｉ_ＣＭＰ（ｔ）を算出する。

この態様によると、補償電流波形を計算することができる。

デコンボリューション処理部は、フーリエ変換、フーリエ逆変換を利用して第４波形ｉ_ＣＭＰ（ｔ）を算出してもよい。またデコンボリューション処理部は、行列演算を利用して第４波形ｉ_ＣＭＰ（ｔ）を算出してもよい。またデコンボリューション処理部は、フーリエ変換、フーリエ逆変換と行列演算の組み合わせを利用して第４波形ｉ_ＣＭＰ（ｔ）を算出してもよい。

デコンボリューション処理部は、フーリエ変換部と、第４スペクトル生成部と、逆フーリエ変換部と、を含んでもよい。フーリエ変換部は、第１波形ｖ_Ａ（ｔ）、第２波形ｖ_Ｔ（ｔ）、第３波形ｚ_Ａ（ｔ）それぞれをフーリエ変換した第１スペクトルＶ_Ａ（ｆ）、第２スペクトルＶ_Ｔ（ｆ）、第３スペクトルＺ_Ａ（ｆ）を生成する。第４スペクトル生成部は、第１スペクトルＶ_Ａ（ｆ）、第２スペクトルＶ_Ｔ（ｆ）、第３スペクトルＺ_Ａ（ｆ）にもとづき、式（１）で与えられる第４スペクトルＩ_ＣＭＰ（ｆ）を生成する。逆フーリエ変換部は、補償電流の波形を記述する第４波形ｉ_ＣＭＰ（ｔ）を、第４スペクトルＩ_ＣＭＰ（ｆ）を逆フーリエ変換することにより生成する。
Ｉ_ＣＭＰ（ｆ）＝｛Ｖ_Ｔ（ｆ）−Ｖ_Ａ（ｆ）｝／Ｚ_Ａ（ｆ） …（１）
この態様によれば、フーリエ変換、逆変換によって、第４波形を生成できる。

補償電流波形算出部は、第１波形行列生成部、第２波形行列生成部、第３波形行列生成部、逆行列生成部、第４波形行列生成部を含んでもよい。
第１波形行列生成部は、第１波形ｖ_Ａ（ｔ）にもとづいて、１行Ｎ列（Ｎは２以上の整数）の第１波形行列ｖ_Ａを生成する。第１波形行列ｖ_Ａは、離散的なＮ個の時刻における第１波形ｖ_Ａ（ｔ）の値ｖ_Ａ［０］、ｖ_Ａ［１］…、ｖ_Ａ［Ｎ−１］を要素として含む。第２波形行列生成部は、第２波形ｖ_Ｔ（ｔ）にもとづいて、１行Ｎ列の第２波形行列ｖ_Ｔを生成する。第２波形行列ｖ_Ｔは、離散的なＮ個の時刻における第２波形ｖ_Ｔ（ｔ）の値ｖ_Ｔ［０］、ｖ_Ｔ［１］…、ｖ_Ｔ［Ｎ−１］を要素として含む。第３波形行列生成部は、Ｍ行Ｎ列（Ｍは２以上の整数）の第３波形行列ｚ_Ａを生成する。第３波形行列ｚ_Ａのｉ行目（１≦ｉ≦Ｍ）は、時刻（ｉ−１）においてパルス電流Ｉ_Ｐを供給したときの第３波形ｚ_{Ａ，ｉ−１}（ｔ）を離散的なＮ個の時刻でサンプリングした値ｚ_{Ａ，ｉ−１}［０］、ｚ_{Ａ，ｉ−１}［１］…、ｚ_{Ａ，ｉ−１}［Ｎ−１］を含む。逆行列生成部は、第３波形行列ｚ_Ａの逆行列ｚ_Ａ ^−１を生成する。第４波形行列生成部は、補償電流の波形を記述する１行Ｍ列の第４波形行列ｉ_ＣＭＰを、式（２）の行列演算により生成する。
ｉ_ＣＭＰ＝［ｖ_Ｔ−ｖ_Ａ］［ｚ_Ａ ^−１］ …（２）
この態様によれば、行列演算によって、第４波形を生成できる。

Ｎ＝ｋ×Ｍ（ｋは自然数）であり、第３波形行列ｚ_Ａのｉ行目（１≦ｉ≦Ｎ）の行ベクトルは、（ｉ−１）行目の行ベクトルを列方向にｋ要素分シフトした波形であってもよい。
負荷のインピーダンスが、電源装置のインピーダンスに比べて十分に高いとき、それらの合成インピーダンスは、電源装置のインピーダンスと等しいものと近似できる。この場合、電源ラインにパルス電流を供給することにより引き起こされる電源電圧の変動波形は、負荷のインピーダンスの影響を受けないため、パルス電流を作用させるタイミングによらず、時間軸方向にシフトした同じ波形とすることができる。ｋは非整数であってもよく、この場合、第３波形行列ｚ_Ａのｉ行目（１≦ｉ≦Ｎ）の行ベクトルは、（ｉ−１）行目の行ベクトルを列方向にｋ’要素分シフトした波形であってもよい。ｋ’は、ｋに隣接する整数である。あるいは、ｋ要素分シフトした波形（行ベクトル）を、補間処理により生成してもよい。

デコンボリューション処理部は、第５波形取得部、負荷電流取得部、フーリエ変換部、第６波形生成部、第４波形生成部を含んでもよい。
第５波形取得部は、メイン電源に代えてエミュレート対象のターゲット電源が負荷に電源電圧を供給するときに、補償回路が接続されるべきノードに所定のパルス電流を供給したときの、パルス電流に対する電源電圧のインパルス応答波形である第５波形ｚ_Ｔ（ｔ）を取得する。負荷電流取得部は、負荷に所定のインピーダンス変動が生じたときに負荷に流れる負荷電流ｉ_ＤＵＴ（ｔ）を取得する。フーリエ変換部は、第３波形ｚ_Ａ（ｔ）、第５波形ｚ_Ｔ（ｔ）それぞれをフーリエ変換した第３スペクトルＺ_Ａ（ｆ）、第５スペクトルＺ_Ｔ（ｆ）を生成する。第６波形生成部は、Ｚ_Ｔ（ｆ）／Ｚ_Ａ（ｆ）を逆フーリエ変換することにより、第６波形Ａ（ｔ）を生成する。第４波形生成部は、第６波形Ａ（ｔ）および負荷電流ｉ_ＤＵＴ（ｔ）にもとづき、式（３）で与えられる第４波形ｉ_ＣＭＰ（ｔ）を生成する。「＊」は畳み込み演算子を示す。
ｉ_ＣＭＰ（ｔ）＝Ａ（ｔ）＊ｉ_ＤＵＴ（ｔ）−ｉ_ＤＵＴ（ｔ） …（３）

第２波形取得部は、第５波形取得部、負荷電流取得部、演算部を含んでもよい。
第５波形取得部は、メイン電源に代えてエミュレート対象のターゲット電源が負荷に電源電圧を供給するときに、補償回路が接続されるべきノードに所定のパルス電流を供給したときの、パルス電流に対する電源電圧のインパルス応答波形である第５波形ｚ_Ｔ（ｔ）を取得する。負荷電流取得部は、負荷に所定のインピーダンス変動が生じたときに負荷に流れる負荷電流ｉ_ＤＵＴ（ｔ）を取得する。演算部は、目標値Ｖ_ＲＥＦ、第５波形ｚ_Ｔ（ｔ）、負荷電流ｉ_ＤＵＴ（ｔ）にもとづき、式（４）で与えられる第２波形ｖ_Ｔ（ｔ）を生成する。
ｖ_Ｔ（ｔ）＝Ｖ_ＲＥＦ−ｉ_ＤＵＴ（ｔ）＊ｚ_Ｔ（ｔ） …（４）
これにより、ターゲット電源のインパルス応答である第５波形ｚ_Ｔ（ｔ）が既知である場合に、さまざまな負荷電流の波形に対する第２波形ｖ_Ｔ（ｔ）を計算できる。

ある態様の電源装置は、補償回路が第４波形ｉ_ＣＭＰ（ｔ）により記述される補償電流を供給したときの電源電圧の変動波形である第７波形ｖ_Ｅ（ｔ）を算出する第７波形取得部と、第７波形ｖ_Ｅ（ｔ）と第２波形ｖ_Ｔ（ｔ）の誤差を計算する誤差算出部と、をさらに備えてもよい。補償電流波形算出部は、誤差がゼロに近づくように、再帰的に第４波形ｉ_ＣＭＰ（ｔ）を計算してもよい。
実際の電源装置は非線形性を有するところ、この電源装置による演算処理の一部は、系が線形であるとの前提で行われるため、誤差が生ずる。そこで誤差がゼロとなるように再帰的な処理を行うことで、補償回路を動作させたときの電源電圧波形を、目標波形に近づけることができる。

本発明の別の態様は試験装置に関する。試験装置は、負荷である被試験デバイスに電源電圧を供給する上述のいずれかの電源装置を備える。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置などの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、任意の電源特性をエミュレートするために必要な補償電流の波形を計算できる。

実施の形態に係る試験装置の構成を示す回路図である。 負荷電流ｉ_ＤＵＴ、電源電流ｉ_ＤＤ、補償電流ｉ_ＣＭＰおよびソースパルス電流Ｉ_ＳＲＣの一例を示す波形図である。 図３（ａ）は、第１波形ｖ_Ａ（ｔ）を説明する回路図であり、図３（ｂ）は、第２波形ｖ_Ｔ（ｔ）を説明する回路図である。 第３波形ｚ_Ａ（ｔ）を説明する回路図である。 第３波形ｚ_Ａ（ｔ）を説明する波形図である。 図６（ａ）、（ｂ）は、電源装置８およびＤＵＴ１の等価回路図である。 補償電流Ｉ_ＣＭＰ（ｔ）を計算する補償電流波形算出部の構成を示すブロック図である。 フーリエ変換を用いたデコンボリューション処理部の構成例を示すブロック図である。 行列演算を用いたデコンボリューション処理部の構成例を示すブロック図である。 図１０（ａ）、（ｂ）は、第３波形行列ｚ_Ａを示す図である。 デコンボリューション処理部の別の構成例を示すブロック図である。 第２波形取得部の構成例を示すブロック図である。 変形例に係る補償電流波形算出部の構成の一部を示すブロック図である。 複数の電源端子を有するＤＵＴと、ＤＵＴに電源電圧を供給する複数の電源装置の構成を示すブロック図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図１は、実施の形態に係る試験装置２の構成を示す回路図である。図１には、試験装置２に加えて、試験対象の半導体デバイス（以下、ＤＵＴと称す）１が示される。

ＤＵＴ１は、複数のピンを備え、その中の少なくともひとつが電源電圧Ｖ_ＤＤを受けるための電源端子Ｐ１であり、別の少なくともひとつが接地端子Ｐ２である。複数の入出力（Ｉ／Ｏ）端子Ｐ３は、外部からのデータを受け、あるいは外部にデータを出力するために設けられており、試験時においては、試験装置２から出力される試験信号（テストパターン）Ｓ_ＴＥＳＴを受け、あるいは試験信号Ｓ_ＴＥＳＴに応じたデータを試験装置２に対して出力する。図１には、試験装置２の構成のうち、ＤＵＴ１に対して試験信号を与える構成が示されており、ＤＵＴ１からの信号を評価するための構成は省略されている。

試験装置２は、電源装置８、パターン発生器ＰＧ、複数のタイミング発生器ＴＧおよび波形整形器ＦＣ、複数のドライバＤＲを備える。

試験装置２は複数ｎ個のチャンネルＣＨ１〜ＣＨｎを備えており、その中のいくつか（ＣＨ１〜ＣＨ４）がＤＵＴ１の複数のＩ／Ｏ端子Ｐ３に割り当てられる。図１では、ｎ＝６の場合が示されるが、実際の試験装置２のチャンネル数は、数百〜数千のオーダーである。

電源装置８は、メイン電源１０、補償回路１２およびパターン発生器ＰＧの一部、ドライバＤＲ_５、６、インタフェース回路４_５，６を含んでもよい。

メイン電源１０は、その出力端子が電源ラインを介して負荷であるＤＵＴ１の電源端子Ｐ１に接続されており、電源端子Ｐ１の電源電圧Ｖ_ＤＤに応じた検出値が目標値に近づくように、出力端子から出力する出力電圧Ｖ_ＯＵＴをフィードバック制御する。たとえばメイン電源１０は、リニアレギュレータやスイッチングレギュレータなどで構成され、電源端子Ｐ１に供給される電源電圧Ｖ_ＤＤを、目標値Ｖ_ＲＥＦと一致するようにフィードバック制御する。キャパシタＣｓは、電源電圧Ｖ_ＤＤを平滑化するために設けられる。メイン電源１０は、ＤＵＴ１に対する電源電圧の他、試験装置２内部のその他のブロックに対する電源電圧も生成する。メイン電源１０からＤＵＴ１の電源端子Ｐ１への出力電流を、電源電流ｉ_ＤＤと称する。

メイン電源１０は、有限の応答速度を有する電圧・電流源であるため、その負荷電流、つまりＤＵＴ１の負荷電流ｉ_ＤＵＴの急峻な変化に追従できない場合がある。たとえば負荷電流ｉ_ＤＵＴがステップ状に変化するとき、電源電圧Ｖ_ＤＤはオーバーシュート、あるいはアンダーシュートしたり、その後のリンギングをともなったりする。電源電圧Ｖ_ＤＤの変動は、ＤＵＴ１の正確な試験を妨げる。なぜならＤＵＴ１にエラーが検出されたとき、それがＤＵＴ１の製造不良によるものなのか、電源電圧Ｖ_ＤＤの変動によるものなのかを区別することができないからである。

補償回路１２は、メイン電源１０の応答速度を補うために設けられる。ＤＵＴ１の設計者は、ある既知の試験信号Ｓ_ＴＥＳＴ（テストパターンＳ_ＰＴＮ）が供給された状態において、ＤＵＴ１の内部回路の動作率などの時間推移を推定可能であるから、ＤＵＴ１の負荷電流ｉ_ＤＵＴの時間波形を正確に予測することができる。ここでの予測とは、コンピュータシミュレーションを用いた計算や、同じ構成を有するデバイスを対象とした実測などが含まれ、特にその手法は限定されない。

一方、メイン電源１０の応答速度（利得、フィードバック帯域）が既知であれば、予測される負荷電流ｉ_ＤＵＴに応答してメイン電源１０が生成する電源電流ｉ_ＤＤ、あるいは電源電圧Ｖ_ＤＤもまた予測することができる。そうすると、予測される負荷電流ｉ_ＤＵＴとエミュレート対象の電源から供給される電源電流ｉ_ＤＤの差分を、補償回路１２によって補うことにより、任意の電源電圧波形をエミュレートできる。

なお電源電圧Ｖ_ＤＤと電源電流ｉ_ＤＤの間には微分、もしくは積分関係が成り立つ。具体的には、メイン電源１０ならびにメイン電源１０から電源端子Ｐ１までの経路のインピーダンスが、容量性、誘導性、抵抗性のいずれが支配的であるかによって、電圧と電流の微分、積分の関係が定まる。

補償回路１２は、ソース電流源１２ｂ、シンク電流源１２ｃを備える。ソース電流源１２ｂ、シンク電流源１２ｃはそれぞれ、たとえばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を利用したスイッチを含み、それぞれが制御信号Ｓ_ＣＮＴ１、Ｓ_ＣＮＴ２に応じて制御される。

ソース電流源１２ｂが制御信号Ｓ_ＣＮＴ１に応じてオンすると、補償パルス電流（ソースパルス電流ともいう）Ｉ_ＳＲＣが生成される。補償回路１２は、ソースパルス電流Ｉ_ＳＲＣをメイン電源１０とは別経路から電源端子Ｐ１に注入する。シンク電流源１２ｃは、別の固定電圧端子（たとえば接地端子）とＤＵＴ１の電源端子Ｐ１の間に設けられる。シンク電流源１２ｃが制御信号Ｓ_ＣＮＴ２に応じてオンすると、補償パルス電流Ｉ_ＳＩＮＫ（シンクパルス電流ともいう）が生成される。補償回路１２は、電源端子Ｐ１に流れ込む電源電流ｉ_ＤＤから、シンクパルス電流Ｉ_ＳＩＮＫを、ＤＵＴ１とは別経路に引きこむ。

ＤＵＴ１の電源端子Ｐ１に流れ込む負荷電流ｉ_ＤＵＴ、メイン電源１０が出力する電源電流ｉ_ＤＤ、および補償回路１２が出力する補償電流ｉ_ＣＭＰの間には、電流保存則から以下の式が成り立つ。
ｉ_ＤＵＴ＝ｉ_ＤＤ＋ｉ_ＣＭＰ
ｉ_ＣＭＰ＝Ｉ_ＳＲＣ−Ｉ_ＳＩＮＫ
つまり、補償電流ｉ_ＣＭＰの正の成分が、ソースパルス電流Ｉ_ＳＲＣとしてソース電流源１２ｂから供給され、補償電流ｉ_ＣＭＰの負の成分が、シンクパルス電流Ｉ_ＳＩＮＫとしてシンク電流源１２ｃから供給される。

ドライバＤＲ_１〜ＤＲ_６のうち、ドライバＤＲ_６は、ソース電流源１２ｂに割り当てられ、ドライバＤＲ_５はシンク電流源１２ｃに割り当てられる。別の少なくともひとつのドライバＤＲ_１〜ＤＲ_４は、それぞれ、ＤＵＴ１の少なくともひとつのＩ／Ｏ端子Ｐ３に割り当てられる。

波形整形器ＦＣおよびタイミング発生器ＴＧをインタフェース回路４と総称する。複数の４_１〜４_６は、チャンネルＣＨ１〜ＣＨ６ごと、言い換えればドライバＤＲ_１〜ＤＲ_６ごとに設けられる。ｉ番目（１≦ｉ≦６）のインタフェース回路４_ｉは、入力されたパターン信号Ｓ_ＰＴＮｉをドライバＤＲに適した信号形式に整形し、対応するドライバＤＲ_ｉへと出力する。

パターン発生器ＰＧは、テストプログラムにもとづき、インタフェース回路４_１〜４_６に対するパターン信号Ｓ_ＰＴＮを生成する。具体的にパターン発生器ＰＧは、ＤＵＴ１のＩ／Ｏ端子Ｐ３に割り当てられたドライバＤＲ_１〜ＤＲ_４に対しては、各ドライバＤＲ_ｉが生成すべき試験信号Ｓ_ＴＥＳＴを記述するテストパターンＳ_ＰＴＮｉを、そのドライバＤＲ_ｉに対応するインタフェース回路４_ｉに対して出力する。テストパターンＳ_ＰＴＮｉは、試験信号Ｓ_ＴＥＳＴの各サイクル（ユニットインターバル）におけるレベルを示すデータと、信号レベルが遷移するタイミングを記述するデータを含む。

またパターン発生器ＰＧは、必要な補償電流ｉ_ＣＭＰに応じて定められた補償用の制御パターンＳ_{ＰＴＮ＿ＣＭＰ}を生成する。制御パターンＳ_{ＰＴＮ＿ＣＭＰ}は、ソース電流源１２ｂに割り当てられたドライバＤＲ_６が生成すべき制御信号Ｓ_ＣＮＴ１を記述する制御パターンＳ_{ＰＴＮ＿ＣＭＰ１}と、シンク電流源１２ｃに割り当てられたドライバＤＲ_５が生成すべき制御信号Ｓ_ＣＮＴ２を記述する制御パターンＳ_{ＰＴＮ＿ＣＭＰ２}を含む。制御パターンＳ_{ＰＴＮ＿ＣＭＰ１}、Ｓ_{ＰＴＮ＿ＣＭＰ２}はそれぞれ、各サイクルにおけるソース電流源１２ｂ、シンク電流源１２ｃのオン、オフ状態を指定するデータと、オンオフを切りかえるタイミングを記述するデータを含む。

パターン発生器ＰＧは、テストパターンＳ_ＰＴＮ１〜Ｓ_ＰＴＮ４にもとづいて、つまりＤＵＴ１の負荷電流の変動に応じて、それを補償しうる制御パターンＳ_{ＰＴＮ＿ＣＭＰ１}、Ｓ_{ＰＴＮ＿ＣＭＰ２}を生成し、対応するインタフェース回路４_６、４_５に出力する。

上述のように、テストパターンＳ_ＰＴＮ１〜Ｓ_ＰＴＮ４が既知であれば、ＤＵＴ１の負荷電流ｉ_ＤＵＴの時間波形が予測でき、電源電圧Ｖ_ＤＤを一定に保つために発生すべき補償電流ｉ_ＣＭＰ、すなわちＩ_ＳＲＣ、Ｉ_ＳＩＮＫの時間波形を計算することができる。
予測される負荷電流ｉ_ＤＵＴが電源電流ｉ_ＤＤより大きい場合、補償回路１２はソース補償電流Ｉ_ＳＲＣを発生して不足する電流を補う。ソース補償電流Ｉ_ＳＲＣに必要な電流波形は予測可能であるから、それが適切に得られるようにソース電流源１２ｂを制御する。たとえばソース電流源１２ｂを、パルス幅変調によって制御してもよい。あるいはパルス振幅変調、ΔΣ変調、パルス密度変調、パルス周波数変調などを利用してもよい。

図２は、負荷電流ｉ_ＤＵＴ、電源電流ｉ_ＤＤ、補償電流ｉ_ＣＭＰおよびソースパルス電流Ｉ_ＳＲＣの一例を示す波形図である。ある試験信号Ｓ_ＴＥＳＴが供給されたＤＵＴ１の負荷電流ｉ_ＤＵＴがステップ状に増加したとする。これに応答して、メイン電源１０から電源電流ｉ_ＤＤが供給されるが、それは応答速度の制限から、理想的なステップ波形とはならず、ＤＵＴ１に供給すべき電流が不足する。その結果、補償電流Ｉ_ＳＲＣを供給しなければ、電源電圧Ｖ_ＤＤは破線で示すように低下する。

補償回路１２は、負荷電流ｉ_ＤＵＴと電源電流ｉ_ＤＤの差分に対応するソース補償電流ｉ_ＣＭＰを生成する。ソース補償電流ｉ_ＣＭＰは、制御信号Ｓ_ＣＮＴ１に応じて生成されるソースパルス電流Ｉ_ＳＲＣで与えられる。ソース補償電流ｉ_ＣＭＰは、負荷電流ｉ_ＤＵＴの変化直後に最大量必要であり、その後、徐々に低下させる必要がある。そこで、たとえばＰＷＭ（パルス幅変調）を用いてソース電流源１２ｂのオン時間（デューティ比）を、時間とともに低下させることにより、必要なソース補償電流ｉ_ＣＭＰを生成できる。

試験装置２のすべてのチャンネルがテストレートに応じて同期動作する場合、制御信号Ｓ_ＣＮＴ１の周期は、ＤＵＴ１に供給されるデータの周期（ユニットインターバル）、もしくはその整数倍、あるいは整数分の１に相当する。たとえばユニットインターバルが４ｎｓのシステムにおいて、制御信号Ｓ_ＣＮＴ１の周期が４ｎｓであれば、制御信号Ｓ_ＣＮＴ１に含まれる各パルスのオン期間Ｔ_ＯＮが、０〜４ｎｓの間で調節されうる。メイン電源１０の応答速度は数百ｎｓ〜数μｓのオーダーであるため、補償電流ｉ_ＣＭＰの波形は、制御信号Ｓ_ＣＮＴ１に含まれる数百個のパルスによって制御できる。ソース補償電流Ｉ_ＳＲＣの波形から、それを生成するために必要な制御信号Ｓ_ＣＮＴ１を導出する方法については後述する。

反対に負荷電流ｉ_ＤＵＴが電源電流ｉ_ＤＤより小さい場合、補償回路１２はシンク補償電流ｉ_ＣＭＰが得られるように、シンクパルス電流Ｉ_ＳＩＮＫを発生して、過剰な電流を引き抜く。

補償回路１２を設けることにより、メイン電源１０の応答速度の不足を補い、図２に実線で示すように、電源電圧Ｖ_ＤＤを一定に保つことができる。あるいは、以下で説明するように、任意の電源特性をエミュレートし、任意の電源電圧波形を得ることができる。

以上が試験装置２の基本的な構成である。続いて、任意の電源特性のエミュレートについて説明する。以下では、エミュレート対象である任意の特性を有する仮想的な電源を、ターゲット電源１１と称する。

図３（ａ）は、第１波形ｖ_Ａ（ｔ）を説明する回路図であり、図３（ｂ）は、第２波形ｖ_Ｔ（ｔ）を説明する回路図である。Ｚ_ＰＳはメイン電源１０のインピーダンスを、Ｚ_ＤＵＴはＤＵＴ１のインピーダンスを示す。図３（ａ）に示すように、補償回路１２を動作させず、メイン電源１０のみによってＤＵＴ１に電源電圧を供給し、かつ電源電圧Ｖ_ＤＤが所定の目標値Ｖ_ＲＥＦに安定化された定常状態を考える。この定常状態でＤＵＴ１が所定のシーケンスで動作し、ＤＵＴ１のインピーダンスＺ_ＤＵＴが変動すると、メイン電源１０のフィードバックがインピーダンスＺ_ＤＵＴの変動に追従できず、電源電圧Ｖ_ＤＤが変動する。このときの電源電圧の変動波形、つまりインピーダンス変動が生じたときの電源電圧波形とインピーダンス変動が生じないときの電源電圧波形の差分を第１波形ｖ_Ａ（ｔ）と称する。

図３（ｂ）に示すように、メイン電源１０に代えて仮想的なターゲット電源１１によってＤＵＴ１に電源電圧を供給し、電源電圧Ｖ_ＤＤが目標値Ｖ_ＲＥＦに安定化される定常状態を考える。この定常状態において、ＤＵＴ１のインピーダンスＺ_ＤＵＴが変動すると、電源電圧Ｖ_ＤＤは変動する。このときの電源電圧の変動波形が、エミュレートすべき目標波形であり、以下、第２波形ｖ_Ｔ（ｔ）と称する。ターゲット電源１１が理想電源である場合、第２波形ｖ_Ｔ（ｔ）は一定の電圧となる。

本実施の形態に係る電源装置８は、実動作時において、補償回路１２が生成する補償電流ｉ_ＣＭＰの波形を最適化することにより、電源電圧Ｖ_ＤＤの波形を、任意の第２波形ｖ_Ｔ（ｔ）に近づける。

以下では、任意の電源特性をエミュレートするために必要とされる補償電流ｉ_ＣＭＰの波形を導出する技術を説明する。

図４は、第３波形ｚ_Ａ（ｔ）を説明する回路図である。図５は、第３波形ｚ_Ａ（ｔ）を説明する波形図である。
補償回路１２を停止し、メイン電源１０からＤＵＴ１に電源電圧Ｖ_ＤＤを供給した状態で、ＤＵＴ１に所定のインピーダンス変動が生ずると、電源電圧Ｖ_ＤＤは第１波形Ｖ_Ａ（ｔ）にしたがって変動する。メイン電源１０およびＤＵＴ１を含む制御系に対して、時刻ｔ_ｉにパルス電流Ｉ_Ｐを注入すると、電源電圧Ｖ_ＤＤは、第１波形Ｖ_Ａ（ｔ）とは異なった波形Ｖ_Ａ’（ｔ）となる。このとき、パルス電流Ｉ_Ｐによって引き起こされる電源電圧Ｖ_ＤＤの変動、すなわちインパルス応答ｚ_Ａ（ｔ）は、波形Ｖ_Ａ’（ｔ）とＶ_Ａ（ｔ）の差分で与えられる。以下、このインパルス応答ｚ_Ａ（ｔ）を第３波形と称する。第３波形ｚ_Ａ（ｔ）は、ＤＵＴ１のインピーダンスＺ_ＤＵＴに応じて、言い換えればパルス電流Ｉ_Ｐを供給する時刻ｔ_ｉに応じて異なった波形を有することに留意すべきである。

第５波形ｚ_Ｔ（ｔ）も、第３波形ｚ_Ａ（ｔ）と同様に定義される。すなわち、メイン電源１０をターゲット電源１１に置き換え、補償回路１２が接続されるべきノードに対し、ある時刻ｔｉにパルス電流Ｉ_Ｐを供給したときに、パルス電流Ｉ_Ｐによって引き起こされる電源電圧Ｖ_ＤＤの変動が、第５波形ｚ_Ｔ（ｔ）となる。

実施の形態では、系は線形であるものと仮定し、重ね合わせの理が成り立つものとする。したがって、たとえばパルス電流Ｉ_Ｐの振幅がＫ倍（Ｋは任意の実数）となれば、第３波形ｚ_Ａ（ｔ）、第５波形ｚ_Ｔ（ｔ）の変動の振幅はＫ倍となる。

なお、ＤＵＴ１とメイン電源１０の並列回路の合成インピーダンスが、ＤＵＴ１のインピーダンス変動によらずに一定とみなせる場合、第３波形ｚ_Ａ（ｔ）および第５波形ｚ_Ｔ（ｔ）は、パルス電流Ｉ_Ｐを供給する時刻ｔ_ｉによらずに同じ波形となる。たとえばＤＵＴ１のインピーダンスがメイン電源１０のインピーダンスに比べて十分に高いとき、この仮定がなりたつ。この場合、第３波形ｚ_Ａ（ｔ）および第５波形ｚ_Ｔ（ｔ）はそれぞれ、ＤＵＴ１を動作させない状態におけるインパルス応答として求めてもよい。

図３（ａ）に戻る。第１波形ｖ_Ａ（ｔ）は、第３波形ｚ_Ａ（ｔ）および負荷電流ｉ_ＤＵＴ（ｔ）を用いて、式（５ａ）で与えられる。ここで「＊」は畳み込みの演算子を示す。
ｖ_Ａ（ｔ）＝Ｖ_ＲＥＦ−ｉ_ＤＵＴ（ｔ）＊ｚ_Ａ（ｔ） …（５ａ）

同様に図３（ｂ）を参照すると、第２波形ｖ_Ｔ（ｔ）は、第５波形ｚ_Ｔ（ｔ）および負荷電流ｉ_ＤＵＴ（ｔ）を用いて、式（５ｂ）で与えられる。
ｖ_Ｔ（ｔ）＝Ｖ_ＲＥＦ−ｉ_ＤＵＴ（ｔ）＊ｚ_Ｔ（ｔ） …（５ｂ）

図６（ａ）、（ｂ）は、電源装置８およびＤＵＴ１の等価回路図である。ＤＵＴ１がテストパターンＳ_ＴＥＳＴに応じて動作することにより、インピーダンスＺ_ＤＵＴは時間に応じて変動し、その結果、負荷電流ｉ_ＤＵＴ（ｔ）も時間に応じて変化する。

図６（ｂ）に示すように、メイン電源１０とＤＵＴ１の並列回路に対して、単位パルス電流Ｉ_Ｐを供給したときの電源電圧変動の波形をｚ_Ａ（ｔ）とする。補償回路１２のインピーダンスが十分に高いとき、補償回路１２によって補償電流ｉ_ＣＭＰ（ｔ）を供給したときの電源電圧の波形ｖ（ｔ）は式（６）で与えられる。
ｖ（ｔ）＝Ｖ_ＲＥＦ−ｉ_ＤＵＴ（ｔ）＊ｚ_Ａ（ｔ）＋ｉ_ＣＭＰ（ｔ）＊ｚ_Ａ（ｔ） …（６）

任意の電源特性をエミュレートするためには、式（６）で与えられるｖ（ｔ）が、式（５ｂ）で与えられる目標波形である第２波形ｖ_Ｔ（ｔ）と等しくなればよい。
Ｖ_ＲＥＦ−ｉ_ＤＵＴ（ｔ）＊ｚ_Ｔ（ｔ）＝Ｖ_ＲＥＦ−ｉ_ＤＵＴ（ｔ）＊ｚ_Ａ（ｔ）＋ｉ_ＣＭＰ（ｔ）＊ｚ_Ａ（ｔ） …（７）

式（７）を満たす補償電流ｉ_ＣＭＰ（ｔ）を生成することが、任意の電源特性をエミュレートするための必要条件となる。

式（７）を変形すると、式（８）を得る。
ｉ_ＣＭＰ（ｔ）＊ｚ_Ａ（ｔ）＝ｖ_Ｔ（ｔ）−ｖ_Ａ（ｔ） …（８）

すなわち、ｖ_Ｔ（ｔ）−ｖ_Ａ（ｔ）に対して、インパルス応答ｚ_Ａ（ｔ）を逆畳み込み（デコンボリューション）することにより、補償電流ｉ_ＣＭＰ（ｔ）を求めることができる。

以上が、電源装置８における補償電流ｉ_ＣＭＰ（ｔ）の導出方法である。続いて電源装置８の構成を説明する。

図７は、補償電流Ｉ_ＣＭＰ（ｔ）を計算する補償電流波形算出部１００の構成を示すブロック図である。補償電流波形算出部１００は、図１のパターン発生器ＰＧの一部として構成される。なお、補償電流波形算出部１００は、パーソナルコンピュータやワークステーションなどの電子計算機で構成してもよい。この場合、補償電流波形算出部１００である電子計算機は、エミュレーション動作時に、補償電流ｉ_ＣＭＰ（ｔ）を計算する処理の一部をリアルタイムで行ってもよい。あるいは、エミュレーション動作に先立ち、あらかじめ補償電流ｉ_ＣＭＰ（ｔ）を計算しておき、補償電流ｉ_ＣＭＰ（ｔ）の波形を示すデータあるいは制御パターンＳ_{ＰＴＮ＿ＣＭＰ}を、パターン発生器ＰＧに設けられたパターンメモリに格納しておいてもよい。

パターン発生器ＰＧは、補償電流波形算出部１００と、パルス変調器１１０を備える。補償電流波形算出部１００は、補償電流ｉ_ＣＭＰ（ｔ）を計算する。パルス変調器１１０は、補償回路１２が生成すべき補償電流ｉ_ＣＭＰ（ｔ）を記述するデータを受け、それをパルス変調することにより、制御パターンＳ_{ＰＴＮ＿ＣＭＰ１，２}を生成する。ここで、パルス変調は、パルス振幅変調、パルス幅変調、パルス密度変調、その他のパルス変調、およびそれらの組み合わせを含んでもよい。

補償電流波形算出部１００は、第１波形取得部１０２、第２波形取得部１０４、第３波形取得部１０６、デコンボリューション処理部１０８を備える。
第１波形取得部１０２は、上述の第１波形ｖ_Ａ（ｔ）を取得する。第１波形ｖ_Ａ（ｔ）は、補償回路１２を停止し、メイン電源１０によって負荷であるＤＵＴ１に電源電圧Ｖ_ＤＤを供給した状態で、負荷のインピーダンスを変動させたときの電源電圧の変動波形である。

第２波形取得部１０４は、エミュレートしたい電源電圧の目標波形である第２波形ｖ_Ｔ（ｔ）を取得する。第３波形取得部１０６は、第３波形ｚ_Ａ（ｔ）を取得する。上述したように第３波形ｚ_Ａ（ｔ）は、メイン電源１０によってＤＵＴ１に電源電圧Ｖ_ＤＤを供給したときに、補償回路１２が接続されるべきノードに所定のパルス電流Ｉ_Ｐを供給したときのインパルス応答波形である。

第１波形取得部１０２、第２波形取得部１０４、第３波形取得部１０６は、演算処理によって各波形を取得してもよいし、あらかじめ実測された波形をメモリから読み出してもよい。

デコンボリューション処理部１０８は、第２波形ｖ_Ｔ（ｔ）と第１波形ｖ_Ａ（ｔ）の差分ｖ_Ｔ（ｔ）−ｖ_Ａ（ｔ）に対して、第３波形ｚ_Ａ（ｔ）を逆畳み込み演算することにより、補償電流ｉ_ＣＭＰの波形を記述する第４波形ｉ_ＣＭＰ（ｔ）を算出する。

以上が補償電流波形算出部１００の構成である。

デコンボリューション処理部１０８による逆畳み込み処理のアルゴリズムは特に限定されないが、たとえば、ブラインドデコンボリューション法を用いてもよいし、フーリエ変換を用いてもよいし、行列演算を用いてもよい。

図８は、フーリエ変換を用いたデコンボリューション処理部１０８ａの構成例を示すブロック図である。デコンボリューション処理部１０８ａは、フーリエ変換部１１２、第４スペクトル生成部１１４、逆フーリエ変換部１１６を含む。
フーリエ変換部１１２は、第１波形ｖ_Ａ（ｔ）、第２波形ｖ_Ｔ（ｔ）、第３波形ｚ_Ａ（ｔ）それぞれをフーリエ変換した第１スペクトルＶ_Ａ（ｆ）、第２スペクトルＶ_Ｔ（ｆ）、第３スペクトルＺ_Ａ（ｆ）を生成する。第４スペクトル生成部１１４は、第１スペクトルＶ_Ａ（ｆ）、第２スペクトルＶ_Ｔ（ｆ）、第３スペクトルＺ_Ａ（ｆ）にもとづき、式（１）で与えられる第４スペクトルＩ_ＣＭＰ（ｆ）を生成する。
Ｉ_ＣＭＰ（ｆ）＝｛Ｖ_Ｔ（ｆ）−Ｖ_Ａ（ｆ）｝／Ｚ_Ａ（ｆ） …（１）

逆フーリエ変換部１１６は、補償電流ｉ_ＣＭＰの波形を記述する第４波形ｉ_ＣＭＰ（ｔ）を、第４スペクトルＩ_ＣＭＰ（ｆ）を逆フーリエ変換することにより生成する。

このデコンボリューション処理部１０８ａによれば、フーリエ変換、逆変換によって、第４波形ｉ_ＣＭＰ（ｔ）を生成できる。フーリエ変換部１１２、逆フーリエ変換部１１６はそれぞれ、高速フーリエ変換、逆高速フーリエ変換を行ってもよい。

図９は、行列演算を用いたデコンボリューション処理部１０８ｂの構成例を示すブロック図である。デコンボリューション処理部１０８ｂは、第１波形行列生成部１２０、第２波形行列生成部１２２、第３波形行列生成部１２４、逆行列生成部１２６、第４波形行列生成部１２８、第４波形生成部１３０を含む。

第１波形行列生成部１２０は、第１波形ｖ_Ａ（ｔ）にもとづいて、１行Ｎ列（Ｎは２以上の整数）の第１波形行列ｖ_Ａを生成する。第１波形行列ｖ_Ａは、離散的なＮ個の時刻における第１波形ｖ_Ａ（ｔ）の値ｖ_Ａ［０］、ｖ_Ａ［１］…、ｖ_Ａ［Ｎ−１］を要素として含む。

第２波形行列生成部１２２は、第２波形ｖ_Ｔ（ｔ）にもとづいて、１行Ｎ列の第２波形行列ｖ_Ｔを生成する。第２波形行列ｖ_Ｔは、離散的なＮ個の時刻における第２波形ｖ_Ｔ（ｔ）の値ｖ_Ｔ［０］、ｖ_Ｔ［１］…、ｖ_Ｔ［Ｎ−１］を要素として含む。

第３波形行列生成部１２４は、Ｎ行Ｎ列の第３波形行列ｚ_Ａを生成する。第３波形行列ｚ_Ａのｉ行目（１≦ｉ≦Ｎ）は、時刻（ｉ−１）においてパルス電流Ｉ_Ｐを供給したときの第３波形ｚ_{Ａ，ｉ−１}（ｔ）を離散的なＮ個の時刻でサンプリングした値ｚ_{Ａ，ｉ−１}［０］、ｚ_{Ａ，ｉ−１}［１］…、ｚ_{Ａ，ｉ−１}［Ｎ−１］を含む。図１０（ａ）、（ｂ）は、第３波形行列ｚ_Ａを示す図である。

負荷であるＤＵＴ１のインピーダンスが、電源装置８のインピーダンスに比べて十分に高いとき、それらの合成インピーダンスは、電源装置８のインピーダンスと等しいものと近似できる。この場合、電源電圧Ｖ_ＤＤのパルス電流Ｉ_Ｐに対するインパルス応答波形ｚ_Ａ（ｔ）は、パルス電流Ｉ_Ｐを供給するタイミングによらない。
この場合、図１０（ｂ）に示すように、第３波形行列ｚ_Ａのｉ行目（１≦ｉ≦Ｎ）の行ベクトルは、（ｉ−１）行目の行ベクトルを列方向に１要素分シフトした波形とすることができる。

図９に戻る。逆行列生成部１２６は、第３波形行列ｚ_Ａの逆行列ｚ_Ａ ^−１を生成する。第４波形行列生成部１２８は、補償電流ｉ_ＣＭＰの波形を記述する１行Ｎ列の第４波形行列ｉ_ＣＭＰを、式（２）の行列演算により生成する。
ｉ_ＣＭＰ＝［ｖ_Ｔ−ｖ_Ａ］［ｚ_Ａ ^−１］ …（２）

第４波形生成部１３０は、第４波形行列ｉ_ＣＭＰを第４波形ｉ_ＣＭＰ（ｔ）に変換する。

このデコンボリューション処理部１０８ｂによれば、行列演算によって第４波形ｉ_ＣＭＰ（ｔ）を生成できる。

第１波形行列ｖ_Ａ、第２波形行列ｖ_Ｔ、第３波形行列ｚ_Ａ、第４波形行列ｉ_ＣＭＰは、それぞれ１行Ｎ列、１行Ｎ列、Ｎ行Ｎ列、１行Ｎ列の行列に限定されない。第１波形行列ｖ_Ａ、第２波形行列ｖ_Ｔ、第３波形行列ｚ_Ａ、第４波形行列ｉ_ＣＭＰは、それぞれ１行Ｎ列、１行Ｎ列、Ｍ行Ｎ列、１行Ｍ列の行列でもよい。このとき、第３波形行列ｚ_Ａが正方行列ではないため、ｚ_Ａの逆行列［ｚ_Ａ ^−１］は求まらない。この場合は、逆行列［ｚ_Ａ ^−１］をｚ_Ａの一般化逆行列（または、擬似逆行列と呼ばれる）として求めて、式（２）を演算してもよい。

ｚ_Ａが正方行列ではない場合、Ｎ＝ｋ×Ｍであることが望ましい。負荷であるＤＵＴ１のインピーダンスが、電源装置８のインピーダンスに比べて十分に高いとき、第１波形行列ｖ_Ａ、第２波形行列ｖ_Ｔ、第３波形行列ｚ_Ａ、第４波形行列ｉ_ＣＭＰは、それぞれ１行（ｋ×Ｍ）列、１行（ｋ×Ｍ）列、Ｍ行（ｋ×Ｍ）列、１行Ｍ列であることが望ましい。ｋは自然数である。この場合、図１０（ｂ）に示した第３波形行列ｚ_Ａのｉ行目（１≦ｉ≦Ｍ）の行ベクトルは、（ｉ−１）行目の行ベクトルを列方向にｋ要素分シフトした波形としてよい。

なおｋは非整数であってもよい。負荷であるＤＵＴ１のインピーダンスが、電源装置８のインピーダンスに比べて十分に高いとき、第３波形行列ｚ_Ａのｉ行目（１≦ｉ≦Ｎ）の行ベクトルは、（ｉ−１）行目の行ベクトルを列方向にｋ’要素分シフトした波形としてもよい。ｋ’は、ｋに隣接する整数である。あるいは、ｋ要素分シフトした波形を、補間処理により生成してもよい。

図１１は、デコンボリューション処理部１０８ｃの別の構成例を示すブロック図である。デコンボリューション処理部１０８ｃは、第５波形取得部１３２、負荷電流取得部１３４、フーリエ変換部１３６、第６波形生成部１３８、第４波形生成部１４０を含む。
第５波形取得部１３２は、第５波形ｚ_Ｔ（ｔ）を取得する。図４（ｂ）に示すように、第５波形ｚ_Ｔ（ｔ）は、メイン電源１０に代えてエミュレート対象のターゲット電源１１がＤＵＴ１に電源電圧Ｖ_ＤＤを供給するときに、補償回路１２が接続されるべきノードに所定のパルス電流Ｉ_Ｐを供給したときの、パルス電流Ｉ_Ｐに対する電源電圧Ｖ_ＤＤのインパルス応答波形である。負荷電流取得部１３４は、ＤＵＴ１にインピーダンス変動が生じたときの負荷電流ｉ_ＤＵＴ（ｔ）を取得する。

フーリエ変換部１３６は、第３波形ｚ_Ａ（ｔ）、第５波形ｚ_Ｔ（ｔ）それぞれをフーリエ変換することにより、第３スペクトルＺ_Ａ（ｆ）、第５スペクトルＺ_Ｔ（ｆ）を生成する。第６波形生成部１３８は、Ｚ_Ｔ（ｆ）／Ｚ_Ａ（ｆ）を逆フーリエ変換することにより、第６波形Ａ（ｔ）を生成する。第４波形生成部１４０は、第６波形Ａ（ｔ）および負荷電流ｉ_ＤＵＴ（ｔ）にもとづき、式（３）で与えられる第４波形ｉ_ＣＭＰ（ｔ）を生成する。「＊」は畳み込み演算子を示す。
ｉ_ＣＭＰ（ｔ）＝Ａ（ｔ）＊ｉ_ＤＵＴ（ｔ）−ｉ_ＤＵＴ（ｔ） …（３）

このデコンボリューション処理部１０８ｃによれば、フーリエ変換および畳み込み演算によって第４波形ｉ_ＣＭＰ（ｔ）を生成できる。

図１２は、第２波形取得部１０４の構成例を示すブロック図である。第２波形取得部１０４は、第５波形取得部１３２、負荷電流取得部１３４、演算部１４２を含む。

第５波形取得部１３２、負荷電流取得部１３４は、図１１のそれらと同様である。演算部１４２は、目標値Ｖ_ＲＥＦ、第５波形ｚ_Ｔ（ｔ）、負荷電流ｉ_ＤＵＴ（ｔ）にもとづき、式（４）で与えられる第２波形ｖ_Ｔ（ｔ）を生成する。
ｖ_Ｔ（ｔ）＝Ｖ_ＲＥＦ−ｉ_ＤＵＴ（ｔ）＊ｚ_Ｔ（ｔ） …（４）
「＊」は畳み込み演算子を示す。これにより、ターゲット電源１１の特性が既知である場合に、さまざまな負荷電流Ｉ_ＤＵＴの波形に対する第２波形ｖ_Ｔ（ｔ）を計算できる。

実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

（変形例１）
実際の電源装置８は非線形性を有するところ、補償電流波形算出部１００による電源装置８による演算処理の一部は、系が線形であるとの前提で行われる。そのため、補償回路１２から第４波形ｉ_ＣＭＰ（ｔ）に応じた補償電流ｉ_ＣＭＰを供給したときの電源電圧Ｖ_ＤＤの波形ｖ_Ｅ（ｔ）は、目標波形である第２波形ｖ_Ｔ（ｔ）とは完全に一致せず、誤差ΔＶが生ずることになる。この問題は、以下の変形例により解決できる。

図１３は、変形例に係る補償電流波形算出部１００ａの構成の一部を示すブロック図である。図１３には、図７と重複するブロックは省略される。補償電流波形算出部１００ａは、図７の構成に加えて、第７波形取得部１５０および誤差算出部１５２をさらに備える。第７波形取得部１５０は、補償回路１２が第４波形ｉ_ＣＭＰ（ｔ）により記述される補償電流Ｉ_ＣＭＰを供給したときの電源電圧の変動波形である第７波形ｖ_Ｅ（ｔ）を算出する。第７波形ｖ_Ｅ（ｔ）は、式（６）から計算することができる。

誤差算出部１５２は、第７波形ｖ_Ｅ（ｔ）と第２波形ｖ_Ｔ（ｔ）の誤差ΔＶ（ｔ）を計算する。補償電流波形算出部１００は、誤差がゼロに近づくように、再帰的に第４波形ｉ_ＣＭＰ（ｔ）を計算する。

この変形例によれば、補償回路１２を動作させたときの電源電圧の変動波形を、さらに目標波形に近づけることができる。

（変形例２）
実施の形態では、補償回路１２がソース電流源１２ｂとシンク電流源１２ｃを含む場合を説明したが本発明はそれには限定されず、いずれか一方のみの構成としてもよい。ソース電流源１２ｂのみ設ける場合、ソース電流源１２ｂに定常的な電流Ｉ_ＤＣを発生させる。そして、電源電流ｉ_ＤＤが負荷電流ｉ_ＤＵＴに対して不足するときは、ソース電流源１２ｂが発生する電流Ｉ_ＳＲＣを、定常的な電流Ｉ_ＤＣから相対的に増加させる。反対に、電源電流ｉ_ＤＤが負荷電流ｉ_ＤＵＴに対して過剰なときは、ソース電流源１２ｂが発生する電流Ｉ_ＳＲＣを、定常的な電流Ｉ_ＤＣから相対的に減少させる。
シンク電流源１２ｃのみ設ける場合、シンク電流源１２ｃに定常的な電流Ｉ_ＤＣを発生させる。そして、電源電流ｉ_ＤＤが負荷電流ｉ_ＤＵＴに対して不足するときは、シンク電流源１２ｃが発生する電流Ｉ_ＳＩＮＫを、定常的な電流Ｉ_ＤＣから相対的に減少させる。反対に、電源電流ｉ_ＤＤが負荷電流ｉ_ＤＵＴに対して過剰なときは、シンク電流源１２ｃが発生する電流Ｉ_ＳＩＮＫを、定常的な電流Ｉ_ＤＣから相対的に増加させる。
これにより、試験装置全体の消費電流は、定常的な電流Ｉ_ＤＣ分増加するが、それと引きかえに、単一のスイッチのみで、補償電流Ｉ_ＳＲＣ、Ｉ_ＳＩＮＫを発生させることができる。

（変形例３）
実施の形態では、メイン電源１０、補償回路１２および補償電流波形算出部１００を含む電源装置８を、試験装置に利用する場合を説明したが、本発明はそれには限定されず、任意の装置に用いることができる。たとえばＤＵＴ１の実使用状態において使用される電源装置に、実施の形態に係る電源装置８を利用してもよい。

（変形例４）
実施の形態では、補償回路１２が、補償電流ｉ_ＣＭＰをパルス電流として生成する場合を説明したが、補償電流ｉ_ＣＭＰは連続的な電流であってもよい。

（変形例５）
実施の形態では、単一ノードの電圧を動的に制御する場合を説明したが、本発明はそれには限定されず、複数ノードの電圧を制御する場合にも応用できる。
図１４は、複数の電源端子を有するＤＵＴ１と、ＤＵＴ１に電源電圧を供給する複数の電源装置の構成を示すブロック図である。ＤＵＴ１は、２つの電源端子Ｐ１_{［１］、［２］}を備える。第１電源装置８_［１］の出力端子は、電源ラインを介して電源端子Ｐ１_［１］と接続され、電源端子の電圧Ｖ_ＤＤ１が目標値Ｖ_ＲＥＦ１と近づくように、フィードバック制御により出力電圧Ｖ_ＯＵＴ１を調節する。同様に、第２電源装置８_［２］の出力端子は、電源ラインを介して電源端子Ｐ１_［２］と接続され、電源端子の電圧Ｖ_ＤＤ２が目標値Ｖ_ＲＥＦ２と近づくように、フィードバック制御により出力電圧Ｖ_ＯＵＴ２を調節する。

この変形例では、補償回路１２_［１］、１２_［２］が生成する補償電流ｉ_ＣＭＰ１、ｉ_ＣＭＰ２を制御することによって、電源電圧Ｖ_ＤＤ１、Ｖ_ＤＤ２を任意の目標波形である第２波形ｖ_Ｔ１（ｔ）、ｖ_Ｔ２（ｔ）と一致させる。

いま、補償回路１２_［１］、１２_［２］を停止し、２つの電源電圧Ｖ_ＤＤ１、Ｖ_ＤＤ２がそれぞれの目標値Ｖ_ＲＥＦ１、Ｖ_ＲＥＦ２に安定化される定常状態を考える。この状態において、ＤＵＴ１のインピーダンスが変動したときの、２つの電源電圧Ｖ_ＤＤ１、Ｖ_ＤＤ２それぞれの変動波形を、ｖ_Ａ１（ｔ）、ｖ_Ａ２（ｔ）とする。これは、実施の形態における第１波形ｖ_Ａ（ｔ）に対応する。

２つの電源電圧Ｖ_ＤＤ１、Ｖ_ＤＤ２がそれぞれの目標値Ｖ_ＲＥＦ１、Ｖ_ＲＥＦ２に安定化される定常状態において、補償回路１２_［１］から単位パルス電流Ｉ_Ｐを供給したときの、２つの電源電圧Ｖ_ＤＤ１、Ｖ_ＤＤ２それぞれの変動波形を、ｚ_Ａ１１（ｔ）、ｚ_Ａ１２（ｔ）とする。
同様に定常状態において、補償回路１２_［２］から単位パルス電流Ｉ_Ｐを供給したときの、２つの電源電圧Ｖ_ＤＤ１、Ｖ_ＤＤ２それぞれの変動波形を、ｚ_Ａ２１（ｔ）、ｚ_Ａ２２（ｔ）とする。ｚ_Ａ１１（ｔ）、ｚ_Ａ１２（ｔ）、ｚ_Ａ２１（ｔ）、ｚ_Ａ２２（ｔ）は、実施の形態における第３波形ｚ_Ａ（ｔ）に対応する。

補償回路１２_［１］、１２_［２］から任意の補償電流ｉ_ＣＭＰ１（ｔ）、ｉ_ＣＭＰ２（ｔ）を供給したときの電源電圧Ｖ_ＤＤ１、Ｖ_ＤＤ２の変動波形ｖ_１（ｔ）、ｖ_２（ｔ）は、重ね合わせの理によって、それぞれ式（９）、（１０）で与えられる。
ｖ_１（ｔ）＝ｖ_Ａ１（ｔ）＋ｉ_ＣＭＰ１（ｔ）＊ｚ_Ａ１１（ｔ）＋ｉ_ＣＭＰ２（ｔ）＊ｚ_Ａ１２（ｔ）
…（９）
ｖ_２（ｔ）＝ｖ_Ａ２（ｔ）＋ｉ_ＣＭＰ１（ｔ）＊ｚ_Ａ２１（ｔ）＋ｉ_ＣＭＰ２（ｔ）＊ｚ_Ａ２２（ｔ）
…（１０）

ｖ_１（ｔ）＝ｖ_Ｔ１（ｔ）、ｖ_２（ｔ）＝ｖ_Ｔ２（ｔ）を式（９）、（１０）に代入すると、式（１１）、（１２）を得る。
ｖ_Ｔ１（ｔ）−ｖ_Ａ１（ｔ）＝ｉ_ＣＭＰ１（ｔ）＊ｚ_Ａ１１（ｔ）＋ｉ_ＣＭＰ２（ｔ）＊ｚ_Ａ１２（ｔ） …（１１）
ｖ_Ｔ２（ｔ）−ｖ_Ａ２（ｔ）＝ｉ_ＣＭＰ１（ｔ）＊ｚ_Ａ２１（ｔ）＋ｉ_ＣＭＰ２（ｔ）＊ｚ_Ａ２２（ｔ） …（１２）

この変形例によれば、ｉ_ＣＭＰ１（ｔ）およびｉ_ＣＭＰ２（ｔ）を未知数として、連立方程式（１１）、（１２）を解くことにより、２つの電源電圧Ｖ_ＤＤ１、Ｖ_ＤＤ２を任意の波形とすることができる。

１…ＤＵＴ、２…試験装置、ＰＧ…パターン発生器、ＴＧ…タイミング発生器、ＦＣ…波形整形器、４…インタフェース回路、ＤＲ…ドライバ、８…電源装置、１０…メイン電源、１１…ターゲット電源、１２…補償回路、２０…電圧測定部、２２…制御パターン生成部、１２ａ…補助電源、１２ｂ…ソーススイッチ、１２ｃ…シンクスイッチ、Ｐ１…電源端子、Ｐ２…接地端子、Ｐ３…Ｉ／Ｏ端子、１００…補償電流波形算出部、１０２…第１波形取得部、１０４…第２波形取得部、１０６…第３波形取得部、１０８…デコンボリューション処理部、１１０…パルス変調器、１１２…フーリエ変換部、１１４…第４スペクトル生成部、１１６…逆フーリエ変換部、１２０…第１波形行列生成部、１２２…第２波形行列生成部、１２４…第３波形行列生成部、１２６…逆行列生成部、１２８…第４波形行列生成部、１３０…第４波形生成部、１３２…第５波形取得部、１３４…負荷電流取得部、１３６…フーリエ変換部、１３８…第６波形生成部、１４０…第４波形生成部、１４２…演算部、１５０…第７波形取得部、１５２…誤差算出部。

Claims (19)

1. 所定のインピーダンス変動が生ずる負荷に電源電圧を供給し、前記電源電圧を任意の目標波形に制御する電源装置であって、
   その出力端子が電源ラインを介して前記負荷の電源端子に接続されており、前記電源端子の電源電圧に応じた検出値が所定の目標値に近づくように、前記出力端子から出力する出力電圧をフィードバック制御するメイン電源と、
   前記電源電圧を任意の目標波形に制御するときに、（i）補償電流を前記メイン電源とは別経路から前記電源端子に注入し、および／または、（ii）前記メイン電源から前記負荷へ流れる電源電流から、補償電流を前記負荷とは別経路に引きこむように構成された補償回路と、
   前記補償回路が生成すべき前記補償電流の波形を算出する補償電流波形算出部と、
   を備え、
   前記補償電流波形算出部は、
   前記補償回路が停止し、前記電源電圧が前記メイン電源によって前記目標値に安定化された定常状態において、前記負荷に前記所定のインピーダンス変動が生じたときの電源電圧の変動波形である第１波形ｖ_Ａ（ｔ）を取得する第１波形取得部と、
   前記電源電圧の目標波形である第２波形ｖ_Ｔ（ｔ）を取得する第２波形取得部と、
   前記メイン電源が前記負荷に前記電源電圧を供給した状態において、前記補償回路が接続されるべきノードに所定のパルス電流を供給したときの、前記パルス電流に対する電源電圧のインパルス応答波形である第３波形ｚ_Ａ（ｔ）を取得する第３波形取得部と、
   前記第２波形ｖ_Ｔ（ｔ）と前記第１波形ｖ_Ａ（ｔ）の差分ｖ_Ｔ（ｔ）−ｖ_Ａ（ｔ）に対して、前記第３波形ｚ_Ａ（ｔ）を逆畳み込み演算することにより、前記補償電流の波形を記述する第４波形ｉ_ＣＭＰ（ｔ）を算出するデコンボリューション処理部と、
   を備えることを特徴とする電源装置。
2. 前記デコンボリューション処理部は、フーリエ変換、フーリエ逆変換を利用して第４波形ｉ_ＣＭＰ（ｔ）を算出することを特徴とする請求項１に記載の電源装置。
3. 前記デコンボリューション処理部は、
   前記第１波形ｖ_Ａ（ｔ）、前記第２波形ｖ_Ｔ（ｔ）、前記第３波形ｚ_Ａ（ｔ）それぞれをフーリエ変換した第１スペクトルＶ_Ａ（ｆ）、第２スペクトルＶ_Ｔ（ｆ）、第３スペクトルＺ_Ａ（ｆ）を生成するフーリエ変換部と、
   前記第１スペクトルＶ_Ａ（ｆ）、前記第２スペクトルＶ_Ｔ（ｆ）、前記第３スペクトルＺ_Ａ（ｆ）にもとづき、式（１）で与えられる第４スペクトルＩ_ＣＭＰ（ｆ）を生成する第４スペクトル生成部と、
   Ｉ_ＣＭＰ（ｆ）＝｛Ｖ_Ｔ（ｆ）−Ｖ_Ａ（ｆ）｝／Ｚ_Ａ（ｆ） …（１）
   前記補償電流の波形を記述する第４波形ｉ_ＣＭＰ（ｔ）を、前記第４スペクトルＩ_ＣＭＰ（ｆ）を逆フーリエ変換することにより生成する第４波形生成部と、
   を含むことを特徴とする請求項１に記載の電源装置。
4. 前記補償電流波形算出部は、行列演算を利用して第４波形ｉ_ＣＭＰ（ｔ）を算出することを特徴とする請求項１に記載の電源装置。
5. 前記補償電流波形算出部は、
   前記第１波形ｖ_Ａ（ｔ）にもとづいて、１行Ｎ列（Ｎは２以上の整数）の第１波形行列ｖ_Ａであって、離散的なＮ個の時刻における第１波形ｖ_Ａ（ｔ）の値ｖ_Ａ［０］、ｖ_Ａ［１］…、ｖ_Ａ［Ｎ−１］を要素として含む第１波形行列ｖ_Ａを生成する第１波形行列生成部と、
   前記第２波形ｖ_Ｔ（ｔ）にもとづいて、１行Ｎ列の第２波形行列ｖ_Ｔであって、離散的なＮ個の時刻における第２波形ｖ_Ｔ（ｔ）の値ｖ_Ａ［０］、ｖ_Ａ［１］…、ｖ_Ａ［Ｎ−１］を要素として含む第２波形行列ｖ_Ｔを取得する第２波形行列生成部と、
   Ｍ行Ｎ列（Ｍは２以上の整数）の第３波形行列ｚ_Ａであって、ｉ行目（１≦ｉ≦Ｍ）は、時刻（ｉ−１）においてパルス電流Ｉ_Ｐを供給したときの第３波形ｚ_{Ａ，ｉ−１}（ｔ）を離散的なＮ個の時刻でサンプリングした値ｚ_{Ａ，ｉ−１}［０］、ｚ_{Ａ，ｉ−１}［１］…、ｚ_{Ａ，ｉ−１}［Ｎ−１］を含む第３波形行列ｚ_Ａを生成する第３波形行列生成部と、
   前記第３波形行列ｚ_Ａの逆行列ｚ_Ａ ^−１を生成する逆行列生成部と、
   前記補償電流の波形を記述する１行Ｍ列の第４波形行列ｉ_ＣＭＰを、式（２）の行列演算により生成する第４波形行列生成部と、
   ｉ_ＣＭＰ＝［ｖ_Ｔ−ｖ_Ａ］［ｚ_Ａ ^−１］ …（２）
   を備えることを特徴とする請求項１に記載の電源装置。
6. Ｎ＝ｋ×Ｍ（ｋは自然数）であり、前記第３波形行列ｚ_Ａのｉ行目（１≦ｉ≦Ｎ）の行ベクトルは、（ｉ−１）行目の行ベクトルを列方向にｋ要素分シフトした波形であることを特徴とする請求項５に記載の電源装置。
7. 前記デコンボリューション処理部は、
   前記メイン電源に代えてエミュレート対象のターゲット電源が、前記負荷に前記電源電圧を供給した状態において、前記補償回路が接続されるべきノードに所定のパルス電流を供給したときの、前記パルス電流に対する前記電源電圧のインパルス応答波形である第５波形ｚ_Ｔ（ｔ）を取得する第５波形取得部と、
   前記負荷に前記所定のインピーダンス変動が生じたときに負荷に流れる負荷電流ｉ_ＤＵＴ（ｔ）を取得する負荷電流取得部と、
   前記第３波形ｚ_Ａ（ｔ）、前記第５波形ｚ_Ｔ（ｔ）それぞれをフーリエ変換した第３スペクトルＺ_Ａ（ｆ）、第５スペクトルＺ_Ｔ（ｆ）を生成するフーリエ変換部と、
   Ｚ_Ｔ（ｆ）／Ｚ_Ａ（ｆ）を逆フーリエ変換することにより、第６波形Ａ（ｔ）を生成する第６波形生成部と、
   前記第６波形Ａ（ｔ）および前記負荷電流ｉ_ＤＵＴ（ｔ）にもとづき、式（３）で与えられる第４波形ｉ_ＣＭＰ（ｔ）を生成する第４波形生成部と、
   ｉ_ＣＭＰ（ｔ）＝Ａ（ｔ）＊ｉ_ＤＵＴ（ｔ）−ｉ_ＤＵＴ（ｔ） …（３）
   を備えることを特徴とする請求項１に記載の電源装置。
8. 前記第２波形取得部は、
   前記メイン電源に代えてエミュレート対象のターゲット電源が、前記負荷に前記電源電圧を供給した状態において、前記補償回路が接続されるべきノードに所定のパルス電流を供給したときの、前記パルス電流に対する前記電源電圧のインパルス応答波形である第５波形ｚ_Ｔ（ｔ）を取得する第５波形取得部と、
   前記負荷に前記所定のインピーダンス変動が生じたときに負荷に流れる負荷電流ｉ_ＤＵＴ（ｔ）を取得する負荷電流取得部と、
   前記目標値Ｖ_ＲＥＦ、前記第５波形ｚ_Ｔ（ｔ）、前記負荷電流ｉ_ＤＵＴ（ｔ）にもとづき、式（４）で与えられる前記第２波形ｖ_Ｔ（ｔ）を生成する演算部と、
   ｖ_Ｔ（ｔ）＝Ｖ_ＲＥＦ−ｉ_ＤＵＴ（ｔ）＊ｚ_Ｔ（ｔ） …（４）
   を備えることを特徴とする請求項１から７のいずれかに記載の電源装置。
9. 前記補償電流波形算出部は、
   前記補償回路が前記第４波形ｉ_ＣＭＰ（ｔ）により記述される前記補償電流を供給したときの前記電源電圧の変動波形である第７波形ｖ_Ｅ（ｔ）を算出する第７波形取得部と、
   前記第７波形ｖ_Ｅ（ｔ）と前記第２波形ｖ_Ｔ（ｔ）の誤差を計算する誤差算出部と、
   をさらに備え、
   前記誤差がゼロに近づくように、再帰的に前記第４波形ｉ_ＣＭＰ（ｔ）を計算することを特徴とする請求項１から８のいずれかに記載の電源装置。
10. 負荷である被試験デバイスに電源電圧を供給する請求項１から９のいずれかに記載の電源装置を備えることを特徴とする試験装置。
11. 電源装置によって、所定のインピーダンス変動が生ずる負荷に電源電圧を供給し、前記電源電圧を任意の目標波形に制御する方法であって、
    前記電源装置は、
    その出力端子が電源ラインを介して前記負荷の電源端子に接続されており、前記電源端子の電源電圧に応じた検出値が所定の目標値に近づくように、前記出力端子から出力する出力電圧をフィードバック制御するメイン電源と、
    前記電源電圧を任意の目標波形に制御するときに、（i）補償電流を前記メイン電源とは別経路から前記電源端子に注入し、および／または、（ii）前記メイン電源から前記負荷へ流れる電源電流から、補償電流を前記負荷とは別経路に引きこむように構成された補償回路と、
    を備え、
    前記方法は、
    前記補償回路が停止し、前記電源電圧が前記メイン電源によって前記目標値に安定化された定常状態において、前記負荷に前記所定のインピーダンス変動が生じたときの電源電圧の変動波形である第１波形ｖ_Ａ（ｔ）を取得するステップと、
    前記電源電圧の目標波形である第２波形ｖ_Ｔ（ｔ）を取得するステップと、
    前記メイン電源が前記負荷に前記電源電圧を供給した状態において、前記補償回路が接続されるべきノードに所定のパルス電流を供給したときの、前記パルス電流に対する前記電源電圧のインパルス応答波形である第３波形ｚ_Ａ（ｔ）を取得するステップと、
    前記第２波形ｖ_Ｔ（ｔ）と前記第１波形ｖ_Ａ（ｔ）の差分ｖ_Ｔ（ｔ）−ｖ_Ａ（ｔ）に対して、前記第３波形ｚ_Ａ（ｔ）を逆畳み込み演算することにより、前記補償電流の波形を記述する第４波形ｉ_ＣＭＰ（ｔ）を算出するステップと、
    を備えることを特徴とする方法。
12. 前記第４波形ｉ_ＣＭＰ（ｔ）を算出するステップは、フーリエ変換、フーリエ逆変換を利用して第４波形ｉ_ＣＭＰ（ｔ）を算出することを特徴とする請求項１１に記載の方法。
13. 前記第４波形ｉ_ＣＭＰ（ｔ）を算出するステップは、
    前記第１波形ｖ_Ａ（ｔ）、前記第２波形ｖ_Ｔ（ｔ）、第３波形ｚ_Ａ（ｔ）それぞれをフーリエ変換した第１スペクトルＶ_Ａ（ｆ）、第２スペクトルＶ_Ｔ（ｆ）、第３スペクトルＺ_Ａ（ｆ）を生成するステップと、
    前記第１スペクトルＶ_Ａ（ｆ）、前記第２スペクトルＶ_Ｔ（ｆ）、前記第３スペクトルＺ_Ａ（ｆ）にもとづき、式（１）で与えられる第４スペクトルＩ_ＣＭＰ（ｆ）を生成するステップと、
    Ｉ_ＣＭＰ（ｆ）＝｛Ｖ_Ｔ（ｆ）−Ｖ_Ａ（ｆ）｝／Ｚ_Ａ（ｆ） …（１）
    前記第４スペクトルＩ_ＣＭＰ（ｆ）を逆フーリエ変換することにより第４波形ｉ_ＣＭＰ（ｔ）を生成するステップと、
    を含むことを特徴とする請求項１１に記載の方法。
14. 前記第４波形ｉ_ＣＭＰ（ｔ）を算出するステップは、行列演算を利用して第４波形ｉ_ＣＭＰ（ｔ）を算出することを特徴とする請求項１１に記載の方法。
15. 前記第４波形ｉ_ＣＭＰ（ｔ）を算出するステップは、
    前記第１波形ｖ_Ａ（ｔ）にもとづいて、１行Ｎ列（Ｎは２以上の整数）の第１波形行列ｖ_Ａであって、離散的なＮ個の時刻における第１波形ｖ_Ａ（ｔ）の値ｖ_Ａ［０］、ｖ_Ａ［１］…、ｖ_Ａ［Ｎ−１］を要素として含む第１波形行列ｖ_Ａを生成するステップと、
    前記第２波形ｖ_Ｔ（ｔ）にもとづいて、１行Ｎ列の第２波形行列ｖ_Ｔであって、離散的なＮ個の時刻における第２波形ｖ_Ｔ（ｔ）の値ｖ_Ｔ［０］、ｖ_Ｔ［１］…、ｖ_Ｔ［Ｎ−１］を要素として含む第２波形行列ｖ_Ｔを生成するステップと、
    Ｍ行Ｎ列の第３波形行列ｚ_Ａであって、ｉ行目（１≦ｉ≦Ｍ）は、時刻（ｉ−１）においてパルス電流Ｉ_Ｐを供給したときの第３波形ｚ_{Ａ，ｉ−１}（ｔ）を離散的なＮ個の時刻でサンプリングした値ｚ_{Ａ，ｉ−１}［０］、ｚ_{Ａ，ｉ−１}［１］…、ｚ_{Ａ，ｉ−１}［Ｎ−１］を含む第３波形行列ｚ_Ａを生成するステップと、
    前記第３波形行列ｚ_Ａの逆行列ｚ_Ａ ^−１を生成するステップと、
    前記補償電流の波形を記述する１行Ｍ列の第４波形行列ｉ_ＣＭＰを、式（２）の行列演算により生成するステップと、
    ｉ_ＣＭＰ＝［ｖ_Ｔ−ｖ_Ａ］［ｚ_Ａ ^−１］ …（２）
    を含むことを特徴とする請求項１１に記載の方法。
16. Ｎ＝ｋ×Ｍ（ｋは自然数）であり、前記第３波形行列ｚ_Ａのｉ行目（１≦ｉ≦Ｍ）の行ベクトルは、（ｉ−１）行目の行ベクトルを列方向にｋ要素分シフトした波形であることを特徴とする請求項１５に記載の方法。
17. 前記第４波形ｉ_ＣＭＰ（ｔ）を算出するステップは、
    前記メイン電源に代えてエミュレート対象のターゲット電源が、前記負荷に前記電源電圧を供給した状態において、前記補償回路が接続されるべきノードに所定のパルス電流を供給したときの、前記パルス電流に対する前記電源電圧のインパルス応答波形である第５波形ｚ_Ｔ（ｔ）を取得するステップと、
    前記負荷に前記所定のインピーダンス変動が生じたときに負荷に流れる負荷電流ｉ_ＤＵＴ（ｔ）を取得するステップと、
    前記第３波形ｚ_Ａ（ｔ）、前記第５波形ｚ_Ｔ（ｔ）それぞれをフーリエ変換した第３スペクトルＺ_Ａ（ｆ）、第５スペクトルＺ_Ｔ（ｆ）を生成するステップと、
    Ｚ_Ｔ（ｆ）／Ｚ_Ａ（ｆ）を逆フーリエ変換することにより、第６波形Ａ（ｔ）を生成するステップと、
    前記第６波形Ａ（ｔ）および前記負荷電流ｉ_ＤＵＴ（ｔ）にもとづき、式（３）で与えられる第４波形ｉ_ＣＭＰ（ｔ）を生成するステップと、
    ｉ_ＣＭＰ（ｔ）＝Ａ（ｔ）＊ｉ_ＤＵＴ（ｔ）−ｉ_ＤＵＴ（ｔ） …（３）
    を備えることを特徴とする請求項１１に記載の方法。
18. 前記第２波形ｖ_Ｔ（ｔ）を生成するステップは、
    前記メイン電源に代えてエミュレート対象のターゲット電源が、前記負荷に前記電源電圧を供給した状態において、前記補償回路が接続されるべきノードに所定のパルス電流を供給したときの、前記パルス電流に対する前記電源電圧のインパルス応答波形である第５波形ｚ_Ｔ（ｔ）を取得するステップと、
    前記負荷に前記所定のインピーダンス変動が生じたときに負荷に流れる負荷電流ｉ_ＤＵＴ（ｔ）を取得するステップと、
    前記目標値Ｖ_ＲＥＦ、前記第５波形ｚ_Ｔ（ｔ）、前記負荷電流ｉ_ＤＵＴ（ｔ）にもとづき、式（４）で与えられる前記第２波形ｖ_Ｔ（ｔ）を生成するステップと、
    ｖ_Ｔ（ｔ）＝Ｖ_ＲＥＦ−ｉ_ＤＵＴ（ｔ）＊ｚ_Ｔ（ｔ） …（４）
    を備えることを特徴とする請求項１１から１７のいずれかに記載の方法。
19. 前記補償回路が前記第４波形ｉ_ＣＭＰ（ｔ）により記述される前記補償電流を供給したときの前記電源電圧の変動波形である第７波形ｖ_Ｅ（ｔ）を算出するステップと、
    前記第７波形ｖ_Ｅ（ｔ）と前記第２波形ｖ_Ｔ（ｔ）の誤差を計算するステップと、
    をさらに備え、
    前記誤差がゼロに近づくように、再帰的に前記第４波形ｉ_ＣＭＰ（ｔ）を計算することを特徴とする請求項１１から１８のいずれかに記載の方法。

Images