JP2012098156A - 電源の評価方法、電源評価装置、電源の供給方法、それらを用いた試験装置、エミュレート機能付きの電源装置、電源環境のエミュレート方法 - Google Patents

電源の評価方法、電源評価装置、電源の供給方法、それらを用いた試験装置、エミュレート機能付きの電源装置、電源環境のエミュレート方法 Download PDF

Info

Publication number
JP2012098156A
JP2012098156A JP2010246069A JP2010246069A JP2012098156A JP 2012098156 A JP2012098156 A JP 2012098156A JP 2010246069 A JP2010246069 A JP 2010246069A JP 2010246069 A JP2010246069 A JP 2010246069A JP 2012098156 A JP2012098156 A JP 2012098156A
Authority
JP
Japan
Prior art keywords
power supply
current
waveform
device under
impulse response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010246069A
Other languages
English (en)
Inventor
Masahiro Ishida
雅裕 石田
Daisuke Watanabe
大輔 渡邊
Masayuki Kawabata
雅之 川端
Toshiyuki Okayasu
俊幸 岡安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2010246069A priority Critical patent/JP2012098156A/ja
Publication of JP2012098156A publication Critical patent/JP2012098156A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】電源の評価方法を提供する。
【解決手段】電源１０ａを評価する電源評価装置５００が提供される。電流源５０２は、電源１０ａの出力ノード１１からステップ電流Ｉｐを引き抜き、または電源１０ａの出力ノード１１にステップ電流Ｉｐを供給する。電圧測定部２０は、ステップ電流Ｉｐを電源１０ａに作用させた結果生ずる電源電圧の波形ＶＤＤ（ｔ）を測定する。アナライザ４０は、測定された電源電圧の波形ＶＤＤ（ｔ）から、電源１０ａの出力電流の波形ＩＤＤ（ｔ）を導出する。そしてアナライザ４０は、導出された出力電流の波形ＩＤＤ（ｔ）を微分することにより出力電流のインパルス応答波形ＩＤＤＩＲ（ｔ）を導出する。
【選択図】図５

Description

本発明は、電源の安定化技術に関する。
ＣＭＯＳ（Complementary Metal Oxide Semiconductor）テクノロジを用いたＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processor）、メモリなどの半導体集積回路（以下、ＤＵＴという）を試験する際、ＤＵＴ内のフリップフロップやラッチは、クロックが供給される動作中は電流が流れ、クロックが停止すると回路が静的な状態となって電流が減少する。したがって、ＤＵＴの動作電流（負荷電流）の合計は、試験の内容などに応じて時々刻々と変動する。
ＤＵＴに電力を供給する電源回路はたとえばレギュレータを用いて構成され、理想的には負荷電流にかかわらず一定の電力を供給可能である。しかしながら実際の電源回路は、無視できない出力インピーダンスを有し、また電源回路とＤＵＴの間にも無視できないインピーダンス成分が存在するため、負荷変動によって電源電圧が変動してしまう。
電源電圧の変動は、ＤＵＴの試験マージンに深刻な影響を及ぼす。また電源電圧の変動は、試験装置内のその他の回路ブロック、たとえばＤＵＴに供給するパターンを生成するパターン発生器や、パターンの遷移タイミングを制御するためのタイミング発生器の動作に影響を及ぼし、試験精度を悪化させる。
特許文献２に記載の技術では、被試験デバイスに電源電圧を供給するメインの電源に加えて、ドライバの出力によってオン、オフが制御されるスイッチを含む補償回路が設けられる。そして、被試験デバイスに供給されるテストパターンに応じて発生しうる電源電圧の変動をキャンセルするように、スイッチ素子に対する補償用の制御パターンをテストパターンに対応付けて定義しておく。実試験時には、テストパターンを被試験デバイスに供給しつつ、補償回路のスイッチを制御パターンに応じてスイッチングすることにより、電源電圧を一定に保つことができる。
特開２００７−２０５８１３号公報 国際公開第１０／０２９７０９Ａ１号パンフレット
特許文献２には、メイン電源にパルス電流を作用させて、インパルス応答を導出する技術が開示される。ここで、インパルス応答を導出する際にパルス幅が非常に短いパルス電流を利用すると、周波数成分が高い領域に偏ってしまう。一般的な計測器を用いる場合、高い周波数成分の電圧の測定感度は低い周波数成分に対して相対的に低くなるため、インパルス応答の導出に際してＳ／Ｎ比が不足するおそれがある。
本発明のある態様は係る状況に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、別のアプローチによる電源の評価方法の提供にある。
１． 本発明のある態様は、被試験デバイスを試験する試験装置に利用される、被試験デバイスに電源電圧を供給するための電源の評価方法に関する。この方法では以下の処理が行われる。
ａ１．電源の出力ノードからステップ電流を引き抜き、または電源の出力ノードにステップ電流を供給する。
ｂ１．ステップ電流を電源に作用させた結果生ずる電源電圧の波形を測定する。
ｃ１．測定された電源電圧の波形から、電源が吐き出し、および／または吸い込む出力電流の波形を導出する。
ｄ１．導出された電源の出力電流の波形を微分することにより出力電流のインパルス応答を導出する。
２． 本発明の別の態様も、電源の評価方法に関する。この方法では、上の処理ｃ１、ｄ１に代えて、以下の処理ｃ２、ｄ２が行われる。
ａ２．電源の出力ノードからステップ電流を引き抜き、または電源の出力ノードにステップ電流を供給する。
ｂ２．ステップ電流を電源に作用させた結果生ずる電源電圧の波形を測定する。
ｃ２．測定された電源電圧の波形を微分することにより、電源電圧のインパルス応答を導出する。
ｄ２．電源電圧のインパルス応答から、電源が吐き出し、および／または吸い込む出力電流のインパルス応答を導出する。
３． 本発明のさらに別の態様も、評価方法である。この方法では、以下の処理が行われる。
ａ３．電源の出力ノードから周期的な成分を含む試験電流を引き抜き、または電源の出力ノードに周期的な成分を含む試験電流を供給する。
ｂ３．電源に試験電流を作用させた結果生ずる電源電圧の波形を測定する。
ｃ３．測定された電源電圧の波形から、電源電圧の振幅、位相を導出する。これに加えて、もしくはこれに代えて、電源が吐き出し、および／または吸い込む出力電流の振幅、位相を導出する。
ｄ３．試験電流の周波数に対する電源の出力電圧の、周波数−振幅特性（単に振幅特性ともいう）、周波数−位相特性（単に位相特性ともいう）を導出する。これに加えて、もしくはこれに代えて、試験電流の周波数に対する出力電流の振幅特性、位相特性を測定する。そして、出力電圧および／または出力電流の振幅特性および位相特性を逆フーリエ変換することにより、出力電圧および／または出力電流のインパルス応答を導出する。
出力電流のインパルス応答は、出力電圧のインパルス応答から導出してもよい。
３−１．ある態様において、試験電流は、単一スペクトルの正弦波の電流を含み、その周波数をスイープさせることにより、出力電流の振幅および位相の周波数特性を取得してもよい。
３−２．ある態様において、試験電流は、異なる複数の周波数の正弦波電流を含むマルチトーン電流であってもよい。
３−３．ある態様において、試験電流は、ランダムノイズ信号であってもよい。
３−４．試験電流は、その時間平均値が実効的な電流を与えるようにパルス変調された電流パルスを含んでもよい。
これらの態様にかかる評価方法によれば、インパルス電流よりも低い周波数成分を含む電流を、評価対象の電源に作用させることができ、評価対象の電源に対してインパルス電流を作用させる場合に比べて、周波数成分の偏りを低減し、高いＳ／Ｎ比でインパルス応答を導出できる。
本発明の別の態様は、被試験デバイスを試験する際に、被試験デバイスに電源電圧を供給する方法に関する。この方法では、上述のいずれかの態様の評価方法によって導出された、電源の出力電流のインパルス応答が利用される。
この方法は、以下の処理を含む。
ｅ．被試験デバイスが所定の処理を実行するときに被試験デバイスを流れると予測される動作電流の波形を、単位パルス電流の重ね合わせの形式で定義する。
ｆ．予測される動作電流の波形と単位パルス電流の波形とを畳み込みするとともに、予測される動作電流の波形とインパルス応答波形とを畳み込みし、２つの畳み込みにより得られる波形の差分波形にもとづき、制御パターンを生成する。
ｇ．被試験デバイスが所定の処理を実行する間、制御パターンに応じて、メイン電源とは別の経路から被試験デバイスの電源端子にパルス状の補償電流を注入し、または、制御パターンに応じたパルス状の補償電流を被試験デバイスとは別の経路に引き込む。
４．本発明のさらに別の態様は、被試験デバイスを試験する試験装置に関する。試験装置は、被試験デバイスの電源端子に電源電圧を供給するメイン電源と、被試験デバイスが実行する処理に応じたパルス列を含む制御パターンを生成する制御パターン生成部と、被試験デバイスが処理を実行する間、制御パターンに応じたパルス状の補償電流を、メイン電源とは別の経路から被試験デバイスの電源端子に注入し、または、制御パターンに応じたパルス状の補償電流を被試験デバイスとは別の経路に引き込む補償回路と、を備える。
制御パターン生成部は、被試験デバイスが処理を実行するときに被試験デバイスを流れると予測される動作電流の波形を単位パルス電流の重ね合わせの形式で定義する予測動作電流波形データを生成する動作電流モデリング部と、メイン電源から単位パルス電流を引き抜いたとき、それに応答してメイン電源が吐き出し、および／または吸い込む出力電流の波形を記述するインパルス応答波形データを生成するインパルス応答波形データ提供部と、予測動作電流波形データが記述する波形と単位パルス電流の波形とを畳み込みするとともに、予測動作電流波形データが記述する波形とインパルス応答波形データとを畳み込みし、２つの畳み込みにより得られる２つの波形の差分波形にもとづき、制御パターンを生成する制御パターン演算部と、を備える。
インパルス応答波形データは、上述のいずれかの態様の評価方法によってメイン電源を評価することにより導出される。
５．本発明のさらに別の態様は、エミュレート機能付き電源装置に関する。この電源装置は、被試験デバイスの電源端子に電源電圧を供給するメイン電源と、パルス列を含む制御パターンを生成する制御パターン生成部と、被試験デバイスが所定の処理を実行する間、被試験デバイスの電源端子に制御パターンに応じたパルス状の補償電流を注入し、および／または、制御パターンに応じたパルス状の補償電流を被試験デバイスとは別の経路に引き込む補償回路と、を備える。
制御パターン生成部は、被試験デバイスが所定の処理を実行するときに被試験デバイスを流れると予測される動作電流の波形を単位パルス電流の重ね合わせの形式で定義する予測動作電流波形データを生成する動作電流モデリング部と、メイン電源から単位パルス電流を引き抜いたとき、それに応答してメイン電源が吐き出し、および／または吸い込む出力電流の波形を記述する第１インパルス応答波形データを提供する第１インパルス応答波形データ提供部と、エミュレート対象の電源から単位パルス電流を引き抜いたとき、それに応答してエミュレート対象の電源が吐き出し、および／または吸い込む出力電流の波形を記述する第２インパルス応答波形データを提供する第２インパルス応答波形データ提供部と、予測動作電流波形データが記述する波形と第１インパルス応答波形データが記述する波形とを畳み込みするとともに、予測動作電流波形データが記述する波形と第２インパルス応答波形データが記述する波形とを畳み込みし、２つの畳み込みにより得られる２つの波形の差分波形にもとづき、制御パターンを生成する制御パターン演算部と、を含む。
第１インパルス応答波形データは、上述のいずれかの態様の評価方法によってメイン電源を評価することにより導出される。
６．本発明のさらに別の態様は、電源環境のエミュレート方法に関する．この方法では、以下の処理が行われる。
ｈ．メイン電源を用いて被試験デバイスの電源端子に電源電圧を供給する。
ｉ．パルス列を含む制御パターンを生成する。
ｊ．被試験デバイスが所定の処理を実行する間、被試験デバイスの電源端子に制御パターンに応じたパルス状の補償電流を注入し、および／または、制御パターンに応じたパルス状の補償電流を被試験デバイスとは別の経路に引き込む。
制御パターンを生成する処理は、以下の処理を含む。
ｉ−１．被試験デバイスが所定の処理を実行するときに被試験デバイスを流れると予測される動作電流の波形を単位パルス電流の重ね合わせの形式で定義する予測動作電流波形データを提供する。
ｉ−２．メイン電源から単位パルス電流を引き抜いたとき、それに応答してメイン電源が吐き出し、および／または吸い込む出力電流の波形を記述する第１インパルス応答波形データを提供する。
ｉ−３．エミュレート対象の電源から単位パルス電流を引き抜いたとき、それに応答してエミュレート対象の電源が吐き出し、および／または吸い込む出力電流の波形を記述する第２インパルス応答波形データを提供する。
ｉ−４．予測動作電流波形データが記述する波形と第１インパルス応答波形データが記述する波形とを畳み込みするとともに、予測動作電流波形データが記述する波形と第２インパルス応答波形データが記述する波形とを畳み込みし、２つの畳み込みにより得られる２つの波形の差分波形にもとづき、制御パターンを生成する。
第１インパルス応答波形データは、上述のいずれかの態様の評価方法によってメイン電源を評価することにより導出される。
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置などの間で相互に置換したものもまた、本発明の態様として有効である。
本発明のある態様によれば、電源のインパルス応答を高精度で導出できる。
実施の形態に係る試験装置の構成を示す回路図である。 図２は、制御パターンを計算する方法の一例を示すフローチャートである。 動作電流ＩＯＰ、電源電流ＩＤＤ、ソース補償電流ＩＳＲＣおよびソースパルス電流ＩＳＲＣの一例を示す波形図である。 半導体デバイスと電源を模式的に示すブロック図である。 メイン電源を評価する電源評価装置の構成を示すブロック図である。 第１の評価方法による電源の出力電流のインパルス応答の導出過程を示す図である。 図７（ａ）〜（ｃ）は、第３の評価方法による電源の出力電流のインパルス応答の導出過程を示す図である。 正弦波の実効的な電流波形と、それに応じてパルス変調された試験電流を示す図である。 試験装置の構成例を示すブロック図である。 エミュレート機能付きの電源装置の構成を示すブロック図である。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
図１は、実施の形態に係る試験装置２の構成を示す回路図である。図１には試験装置２に加えて、試験対象の半導体デバイス（以下、ＤＵＴと称す）１が示される。
ＤＵＴ１は、複数のピンを備え、その中の少なくともひとつが電源電圧ＶＤＤを受けるための電源端子Ｐ１であり、別の少なくともひとつが接地端子Ｐ２である。複数の入出力（Ｉ／Ｏ）端子Ｐ３は、外部からのデータを受け、あるいは外部にデータを出力するために設けられており、試験時においては、試験装置２から出力される試験信号（テストパターン）ＳＴＥＳＴを受け、あるいは試験信号ＳＴＥＳＴに応じたデータを試験装置２に対して出力する。図１には、試験装置２の構成のうち、ＤＵＴ１に対して試験信号を与える構成が示されており、ＤＵＴ１からの信号を評価するための構成は省略されている。
試験装置２は、メイン電源１０、パターン発生器ＰＧ、複数のタイミング発生器ＴＧおよび波形整形器ＦＣ、複数のドライバＤＲ、電源補償回路１２を備える。
試験装置２は複数ｎ個のチャンネルＣＨ１〜ＣＨｎを備えており、その中のいくつか（ＣＨ１〜ＣＨ４）がＤＵＴ１の複数のＩ／Ｏ端子Ｐ３に割り当てられる。図１では、ｎ＝６の場合が示されるが、実際の試験装置２のチャンネル数は、数百〜数千のオーダーである。
メイン電源１０は、ＤＵＴ１の電源端子Ｐ１に供給すべき電源電圧ＶＤＤを生成する。たとえばメイン電源１０は、リニアレギュレータやスイッチングレギュレータなどで構成され、電源端子Ｐ１に供給される電源電圧ＶＤＤを、目標値と一致するようにフィードバック制御する。キャパシタＣｓは、電源電圧ＶＤＤを平滑化するために設けられる。メイン電源１０は、ＤＵＴ１に対する電源電圧の他、試験装置２内部のその他のブロックに対する電源電圧も生成する。メイン電源１０からＤＵＴ１の電源端子Ｐ１への出力電流を、電源電流ＩＤＤと称する。
メイン電源１０は、有限の応答速度を有する電圧・電流源であるため、その負荷電流、つまりＤＵＴ１の動作電流ＩＯＰの急峻な変化に追従できない場合がある。たとえば動作電流ＩＯＰがステップ状に変化するとき、電源電圧ＶＤＤはオーバーシュート、あるいはアンダーシュートしたり、その後のリンギングをともなったりする。電源電圧ＶＤＤの変動は、ＤＵＴ１の正確な試験を妨げる。なぜならＤＵＴ１にエラーが検出されたとき、それがＤＵＴ１の製造不良によるものなのか、電源電圧ＶＤＤの変動によるものなのかを区別することができないからである。
電源補償回路１２は、メイン電源１０の応答速度を補うために設けられる。ＤＵＴ１の設計者は、ある既知の試験信号ＳＴＥＳＴ（テストパターンＳＰＴＮ）が供給された状態において、ＤＵＴ１の内部回路の動作率などの時間推移を推定可能であるから、ＤＵＴ１の動作電流ＩＯＰの時間波形を正確に予測することができる。ここでの予測とは、コンピュータシミュレーションを用いた計算や、同じ構成を有するデバイスを対象とした実測などが含まれ、特にその手法は限定されない。
一方、メイン電源１０の応答速度（利得、フィードバック帯域）が既知であれば、予測される動作電流ＩＯＰに応答してメイン電源１０が生成する電源電流ＩＤＤもまた予測することができる。そうすると、予測される動作電流ＩＯＰと電源電流ＩＤＤの差分を、電源補償回路１２によって補うことにより、電源電圧ＶＤＤを安定化することができる。
なお電源電圧ＶＤＤ’と電源電流ＩＤＤの間には微分、もしくは積分関係が成り立つ。具体的には、メイン電源１０ならびにメイン電源１０から電源端子Ｐ１までの経路のインピーダンスが、容量性、誘導性、抵抗性のいずれが支配的であるかによって、電圧と電流の微分、積分の関係が定まる。
電源補償回路１２は、補助電源１２ａ、ソーススイッチ１２ｂ、シンクスイッチ１２ｃを備える。ソーススイッチ１２ｂ、シンクスイッチ１２ｃはそれぞれ、たとえばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を利用したスイッチであり、それぞれが制御信号ＳＣＮＴ１、ＳＣＮＴ２に応じて制御される。補助電源１２ａは、電源電圧ＶＤＤより高い電圧を生成する電圧源であってもよいし、あるいは電源端子Ｐ１に流れ込む電流を生成する電流源であってもよい。
ソーススイッチ１２ｂは、補助電源１２ａの出力端子とＤＵＴ１の電源端子Ｐ１の間に設けられる。ソーススイッチ１２ｂが制御信号ＳＣＮＴ１に応じてオンすると、補償パルス電流（ソースパルス電流ともいう）ＩＳＲＣが生成される。電源補償回路１２は、ソースパルス電流ＩＳＲＣをメイン電源１０とは別経路から電源端子Ｐ１に注入する。シンクスイッチ１２ｃは、別の固定電圧端子（たとえば接地端子）とＤＵＴ１の電源端子Ｐ１の間に設けられる。シンクスイッチ１２ｃが制御信号ＳＣＮＴ２に応じてオンすると、補償パルス電流ＩＳＩＮＫ（シンクパルス電流ともいう）が生成される。電源補償回路１２は、電源端子Ｐ１に流れ込む電源電流ＩＤＤから、シンクパルス電流ＩＳＩＮＫを、ＤＵＴ１とは別経路に引きこむ。
ＤＵＴ１の電源端子Ｐ１に流れ込む動作電流ＩＯＰ、メイン電源１０が出力する電源電流ＩＤＤ、および電源補償回路１２が出力する補償電流ＩＣＭＰの間には、電流保存則から、式（１）、（２）が成り立つ。
ＩＯＰ＝ＩＤＤ＋ＩＣＭＰ …（１）
ＩＣＭＰ＝ＩＳＲＣ−ＩＳＩＮＫ …（２）
つまり、補償電流ＩＣＭＰの正の成分が、ソースパルス電流ＩＳＲＣとしてソーススイッチ１２ｂから供給され、補償電流ＩＣＭＰの負の成分が、シンクパルス電流ＩＳＩＮＫとしてシンクスイッチ１２ｃから供給される。
ドライバＤＲ１〜ＤＲ６のうち、ドライバＤＲ６は、ソーススイッチ１２ｂに割り当てられ、ドライバＤＲ５はシンクスイッチ１２ｃに割り当てられる。別の少なくともひとつのドライバＤＲ１〜ＤＲ４は、それぞれ、ＤＵＴ１の少なくともひとつのＩ／Ｏ端子Ｐ３に割り当てられる。
波形整形器ＦＣおよびタイミング発生器ＴＧをインタフェース回路４と総称する。複数の４１〜４６は、チャンネルＣＨ１〜ＣＨ６ごと、言い換えればドライバＤＲ１〜ＤＲ６ごとに設けられる。ｉ番目（１≦ｉ≦６）のインタフェース回路４ｉは、入力されたパターン信号ＳＰＴＮｉをドライバＤＲに適した信号形式に整形し、対応するドライバＤＲｉへと出力する。
パターン発生器ＰＧは、テストプログラムにもとづき、インタフェース回路４１〜４６に対するパターン信号ＳＰＴＮを生成する。具体的にパターン発生器ＰＧは、ＤＵＴ１のＩ／Ｏ端子Ｐ３に割り当てられたドライバＤＲ１〜ＤＲ４に対しては、各ドライバＤＲｉが生成すべき試験信号ＳＴＥＳＴｉを記述するテストパターンＳＰＴＮｉを、そのドライバＤＲｉに対応するインタフェース回路４ｉに対して出力する。テストパターンＳＰＴＮｉは、試験信号ＳＴＥＳＴｉの各サイクル（ユニットインターバル）におけるレベルを示すデータと、信号レベルが遷移するタイミングを記述するデータを含む。
またパターン発生器ＰＧは、必要な補償電流ＩＣＭＰに応じて定められた補償用の制御パターンＳＰＴＮ＿ＣＭＰを生成する。制御パターンＳＰＴＮ＿ＣＭＰは、ソーススイッチ１２ｂに割り当てられたドライバＤＲ６が生成すべき制御信号ＳＣＮＴ１を記述する制御パターンＳＰＴＮ＿ＣＭＰ１と、シンクスイッチ１２ｃに割り当てられたドライバＤＲ５が生成すべき制御信号ＳＣＮＴ２を記述する制御パターンＳＰＴＮ＿ＣＭＰ２を含む。制御パターンＳＰＴＮ＿ＣＭＰ１、ＳＰＴＮ＿ＣＭＰ２はそれぞれ、各サイクルにおけるソーススイッチ１２ｂ、シンクスイッチ１２ｃのオン、オフ状態を指定するデータと、オンオフを切りかえるタイミングを記述するデータを含む。
パターン発生器ＰＧは、テストパターンＳＰＴＮ１〜ＳＰＴＮ４にもとづいて、つまりＤＵＴ１の動作電流の変動に応じて、それを補償しうる制御パターンＳＰＴＮ＿ＣＭＰ１、ＳＰＴＮ＿ＣＭＰ２を生成し、対応するインタフェース回路４６、４５に出力する。
上述のように、テストパターンＳＰＴＮ１〜ＳＰＴＮ４が既知であれば、ＤＵＴ１の動作電流ＩＯＰの時間波形が予測でき、電源電圧ＶＤＤを一定に保つために発生すべき補償電流ＩＣＭＰ、すなわちＩＳＲＣ、ＩＳＩＮＫの時間波形を計算することができる。
予測される動作電流ＩＯＰが電源電流ＩＤＤより大きい場合、電源補償回路１２はソース補償電流ＩＳＲＣを発生して不足する電流を補う。ソース補償電流ＩＳＲＣに必要な電流波形は予測可能であるから、それが適切に得られるようにソーススイッチ１２ｂを制御する。たとえばソーススイッチ１２ｂを、パルス幅変調によって制御してもよい。あるいはパルス振幅変調、ΔΣ変調、パルス密度変調、パルス周波数変調などを利用してもよい。
図２は、制御パターンを計算する方法の一例を示すフローチャートである。ＤＵＴ１に入力されるテストパターンや回路情報にもとづいて、ＤＵＴ１の動作電流ＩＯＰが推定される（Ｓ１００）。またメイン電源１０に負荷としてＤＵＴ１が接続された状態において、ＤＵＴ１にそのイベントが発生したときに、メイン電源１０から出力される電源電流ＩＤＤを計算する（Ｓ１０２）。そして、理想電源を実現したい場合には、推定される動作電流ＩＯＰと電源電流ＩＤＤの差分を、電源補償回路１２によって生成すべき補償電流ＩＣＭＰとする（Ｓ１０４）。
そして、生成すべき補償電流ＩＣＭＰの波形に、ΔΣ変調、ＰＷＭ（パルス幅変調）、ＰＤＭ（パルス密度変調）、ＰＡＭ（パルス振幅変調）、ＰＦＭ（パルス周波数変調）などを施すことにより、ビットストリームの制御パターンＳＰＴＮ＿ＣＭＰを生成する（Ｓ１０６）。たとえば、補償電流ＩＣＭＰをテストサイクルごとにサンプリングし、サンプリングされた補償電流ＩＣＭＰをパルス変調してもよい。
図３は、動作電流ＩＯＰ、電源電流ＩＤＤ、補償電流ＩＣＭＰおよびソースパルス電流ＩＳＲＣの一例を示す波形図である。ある試験信号ＳＴＥＳＴが供給されたＤＵＴ１の動作電流ＩＯＰがステップ状に増加したとする。これに応答して、メイン電源１０から電源電流ＩＤＤが供給されるが、それは応答速度の制限から、理想的なステップ波形とはならず、ＤＵＴ１に供給すべき電流が不足する。その結果、補償電流ＩＳＲＣを供給しなければ、電源電圧ＶＤＤは破線で示すように低下する。
電源補償回路１２は、動作電流ＩＯＰと電源電流ＩＤＤの差分に対応するソース補償電流ＩＣＭＰを生成する。ソース補償電流ＩＣＭＰは、制御信号ＳＣＮＴ１に応じて生成されるソースパルス電流ＩＳＲＣで与えられる。ソース補償電流ＩＣＭＰは、動作電流ＩＯＰの変化直後に最大量必要であり、その後、徐々に低下させる必要がある。そこで、たとえばＰＷＭ（パルス幅変調）を用いてソーススイッチ１２ｂのオン時間（デューティ比）を、時間とともに低下させることにより、必要なソース補償電流ＩＣＭＰを生成できる。
試験装置２のすべてのチャンネルがテストレートに応じて同期動作する場合、制御信号ＳＣＮＴ１の周期は、ＤＵＴ１に供給されるデータの周期（ユニットインターバル）、もしくはその整数倍、あるいは整数分の１に相当する。たとえばユニットインターバルが４ｎｓのシステムにおいて、制御信号ＳＣＮＴ１の周期が４ｎｓであれば、制御信号ＳＣＮＴ１に含まれる各パルスのオン期間ＴＯＮが、０〜４ｎｓの間で調節されうる。メイン電源１０の応答速度は数百ｎｓ〜数μｓのオーダーであるため、補償電流ＩＣＭＰの波形は、制御信号ＳＣＮＴ１に含まれる数百個のパルスによって制御できる。ソース補償電流ＩＳＲＣの波形から、それを生成するために必要な制御信号ＳＣＮＴ１を導出する方法については後述する。
反対に動作電流ＩＯＰが電源電流ＩＤＤより小さい場合、電源補償回路１２はシンク補償電流ＩＣＭＰが得られるように、シンクパルス電流ＩＳＩＮＫを発生して、過剰な電流を引き抜く。
電源補償回路１２を設けることにより、メイン電源１０の応答速度の不足を補い、図３に実線で示すように、電源電圧ＶＤＤを一定に保つことができる。
以上が試験装置２の基本的な構成である。続いて、制御パターンＳＰＴＮ＿ＣＭＰを計算する技術について説明する。
制御パターンＳＰＴＮ＿ＣＭＰを導出するためには、メイン電源１０の特性を評価する必要がある。メイン電源１０の特性の評価には、シミュレーションを用いることもできる。しかしながら実際の試験装置１においては、メイン電源１０の出力端子と、ＤＵＴ１の電源端子の間には、寄生インピーダンスが存在するところ、この寄生インピーダンスを完全にモデリングすることは困難である。そこで、以下で説明する制御パターンＳＰＴＮ＿ＣＭＰの生成方法では、メイン電源１０の特性を実測し、その結果を利用する。
図４は、半導体デバイス１００ａと電源１０ａを模式的に示すブロック図である。半導体デバイス１００ａは、ＣＭＯＳプロセスを用いて構成されており、図示のごとく複数のインバータをはじめとするゲート素子を含んでいる。インバータのＰチャンネルＭＯＳＦＥＴとＮチャンネルＭＯＳＦＥＴが同時にオンすると、貫通電流Ｉｔ（through current）が流れる。半導体デバイス１００ａの動作状態に応じて、貫通電流が流れるパスの個数（密度）が変化する。半導体デバイス１００ａの消費電流（以下、動作電流ともいう）ＩＯＰは、貫通電流と、図示しない定常的な電流成分およびリーク電流を含んでいる。
電源１０ａの出力ノードは半導体デバイス１００ａの電源端子Ｐ１に接続される。出力ノードには、電源電圧ＶＤＤを平滑化するためのキャパシタＣｓが接続されている。キャパシタＣｓは電源１０ａの内部および／または外部に設けられる。
動作電流ＩＯＰは、キャパシタＣｓから流れる電流Ｉｃと電源１０ａが吐き出す出力電流ＩＤＤの和である。電源１０ａはリニアレギュレータやスイッチングレギュレータであり、電源電圧Ｖｏｕｔが一定となるようなフィードバック機能を有している。つまり、動作電流ＩＯＰの変化に追従するようにその出力電流ＩＤＤを調節することで、電源電圧ＶＤＤを一定に保っている。
電源１０ａのフィードバックの帯域は有限である。したがって動作電流ＩＯＰが急速に変化した場合、電源１０ａはそれに追従した出力電流ＩＤＤを生成することができず、出力電流ＩＤＤと動作電流ＩＯＰの差分がキャパシタＣｓから流れ出る。その結果が電源電圧ＶＤＤの変動となって現れる。
半導体デバイス１００ａに流れる貫通電流Ｉｔは、きわめて短時間だけ流れるパルス電流（インパルス電流）である。したがって複数の経路で同時に貫通電流Ｉｔが流れると、動作電流ＩＯＰが電源１０ａのフィードバック速度を超えるスピードで急速に変化し、電源電圧ＶＤＤが変動する。
以上の考察をもとに、電源１０ａを評価するための技術について説明する。
図５は、メイン電源１０を評価する電源評価装置の構成を示すブロック図である。電源評価装置５００は、電流源５０２、電圧測定部２０、アナライザ４０を備える。図５は、電源評価装置５００を図１に示した試験装置２に組み込んだ場合の構成を示す。
電源評価装置５００は、評価対象の電源１０ａと接続される。電源評価装置５００は、電源１０ａに、パルス電流を作用させたときに引き起こされる電源電圧ＶＤＤの変動、あるいは電源電流ＩＤＤの変動、つまり、インパルス応答を測定する。
最も簡易には、電源１０ａにパルス幅が非常に短いインパルス電流を作用させ、その結果生ずる、電源電圧ＶＤＤあるいは電源電流ＩＤＤの変動を測定すればよい。しかしながらこの方法では、インパルス電流の周波数成分が高域に偏るため、その応答を一般的な測定器で高精度に測定することが難しくなる。なぜなら一般的な計測器の測定感度は、周波数が高くなるほど低下するからである。これにより、電源１０ａにインパルス電流を直接作用させると、インパルス応答の導出に際してＳ／Ｎ比が不足するおそれがある。以下では、この問題を改善しうる電源評価装置および電源評価方法を説明する。
電源１０ａは半導体デバイス（１００ａ）に電源電圧ＶＤＤを供給するために利用されるものであるが、評価時には半導体デバイスは接続されない。「半導体デバイスが接続されない状態」とは、物理的に接続されていない状態のみでなく、配線では接続されているが、半導体デバイスがオフ状態でありハイインピーダンスである状態も含む。評価対象の電源１０ａは、図１の試験装置２に設けられるメイン電源１０であってもよい。あるいは半導体デバイスの実使用時に電源電圧を供給するための別の電源であってもよい。
電源評価装置５００は、それが独立した装置であってもよいし、図１の試験装置２に組み込まれてもよい。この場合、図１の試験装置２には、電圧測定部２０およびアナライザ４０が内蔵される。またソーススイッチ１２ｂもしくはシンクスイッチ１２ｃを電流源５０２として機能させてもよい。あるいはソーススイッチ１２ｂ、シンクスイッチ１２ｃとは別個に、電流源５０２を設けてもよい。
電源評価装置５００は、以下の手順によってインパルス応答を導出する。
（第１の方法）
電流源５０２は、電源１０ａの出力ノード１１からステップ状に変化するステップ電流Ｉｐを引き抜き、または電源１０ａの出力ノード１１にステップ電流Ｉｐを供給する。図５では、引き抜く場合が示される。高周波成分まで精度よく測定するためには、このステップ電流Ｉｐのエッジの立ち上がり時間は、極力短いことが望ましい。このステップ電流Ｉｐのエッジの傾きは、電源１０ａが電源電圧ＶＤＤを供給すべき半導体デバイスに流れる貫通電流Ｉｔの変化速度に相当する。つまりステップ電流Ｉｐの傾きは、半導体デバイスを構成するトランジスタの実動作時のオン、オフのスイッチングの遷移時間程度である。この観点から、電流源５０２は図５の右に示すように、ＭＯＳＦＥＴで構成することが好ましい。ＮチャンネルＭＯＳＦＥＴとＰチャンネルＭＯＳＦＥＴを２段積みにして電流源５０２を構成してもよい。電流源５０２をＭＯＳＦＥＴで構成する場合、そのＷ／Ｌ（ゲート幅／ゲート長）を半導体デバイス１００ａを構成するＭＯＳＦＥＴに応じて決定することで半導体デバイス１００ａの貫通電流Ｉｔを再現することができる。なお電流源５０２はその他の形式の定電流源などで構成してもよい。
電圧測定部２０は、電源１０ａに対してステップ電流Ｉｐを作用させた結果生ずる電源電圧の時間波形ＶＤＤ（ｔ）を測定する。
アナライザ４０は、電源電圧の時間的な変動波形ＶＤＤ（ｔ）から、電源１０ａが吐き出し、および／または吸い込む出力電流の波形ＩＤＤ（ｔ）を導出する。この出力電流ＩＤＤ（ｔ）の波形は、ステップ応答である。
当業者であれば、電源１０ａおよびその周辺の回路構成に応じて、電源電圧ＶＤＤ（ｔ）と電源電流ＩＤＤ（ｔ）の関係を導くことができ、この関係は、電源１０ａおよび周辺回路が、抵抗性、容量性、誘導性のいずれが支配的であるかによって定まる。一例としてキャパシタＣｓが支配的である場合、以下の関係が成り立つと考えられる。キャパシタＣｓから流れ出る電流をＩｃ（ｔ）とすると、電荷保存則から、
Ｉｃ（ｔ）＝−Ｃｓ×ｄＶＤＤ（ｔ）／ｄｔ …（３）
が成り立つ。またノード１１におけるキルヒホッフの法則から、
Ｉｐ（ｔ）＝ＩＤＤ（ｔ）＋Ｉｃ（ｔ） …（４）
なる関係が導かれる。式（３）、（４）から、
ＩＤＤ（ｔ）＝Ｉｐ（ｔ）＋Ｃｓ×ｄＶＤＤ（ｔ）／ｄｔ …（５）
を得る。もちろん、電源１０ａの構成や寄生インピーダンスによっては、式（５）とは異なる関係が成り立つことはいうまでもない。
アナライザ４０は、出力電流ＩＤＤ（ｔ）、すなわちステップ応答を微分する。これにより得られる波形は、インパルス応答波形ＩＤＤＩＲ（ｔ）を与える。アナライザ４０は、インパルス応答波形ＩＤＤＩＲ（ｔ）を記述するデータ（以下、インパルス応答波形データＤＩＲという）を生成する。
このようにして、電源評価装置５００は、電源１０ａにインパルス電流を作用させることなく、電源１０ａのインパルス応答ＩＤＤＩＲ（ｔ）を測定することができる。
図６は、第１の評価方法による電源の出力電流のインパルス応答の導出過程を示す図である。
（第２の方法）
第２の方法は、第１の方法に対して、信号処理の順番が異なっている。第２の方法において、アナライザ４０は、電源電圧ＶＤＤ（ｔ）、つまりステップ応答を微分して、電源電圧ＶＤＤ（ｔ）のインパルス応答ＶＤＤＩＲ（ｔ）を導出する。そして導出されたインパルス応答ＶＤＤＩＲ（ｔ）から、出力電流ＩＤＤのインパルス応答ＩＤＤＩＲ（ｔ）を導出する。
第２の方法によっても、第１の方法と同様の効果を得ることができる。
（第３の評価方法）
電流源５０２は、電源１０ａの出力ノード１１から周期的な成分を含む試験電流Ｉｐを引き抜き、または電源１０ａの出力ノード１１に周期的な成分を含む試験電流Ｉｐを供給する。周期的な成分を含む試験電流Ｉｐの一例として単一スペクトルの正弦波が例示される。
電圧測定部２０は、電源１０ａに試験電流Ｉｐを作用させた結果生ずる電源電圧ＶＤＤの波形を測定する。
アナライザ４０は、測定された電源電圧の波形ＶＤＤ（ｔ）から、電源電圧ＶＤＤの振幅および位相を導出するとともに、電源１０ａが吐き出し、および／または吸い込む出力電流ＩＤＤの振幅Ａおよび位相φｍを導出する。
図７（ａ）は、試験電流Ｉｐ、測定された電源電圧ＶＤＤ（ｔ）、電源電流ＩＤＤ（ｔ）を示す。電源電流ＩＤＤ（ｔ）の振幅Ａｍと、位相φｍがアナライザによって取得される。この処理を、試験電流Ｉｐの周波数ｆをスイープさせながら行うと、試験電流Ｉｐの周波数に対する電源１０ａの、電源電圧ＶＤＤおよび出力電流ＩＤＤそれぞれの振幅特性Ａｍ（ｆ）および位相特性φｍ（ｆ）が得られる。図７（ｂ）は、出力電流ＩＤＤの振幅Ａｍ（ｆ）および位相φｍ（ｆ）の周波数特性を示す。
アナライザ４０は、電源電圧ＶＤＤ、出力電流ＩＤＤそれぞれの振幅特性Ａ（ｆ）、位相特性φ（ｆ）を逆フーリエ変換することにより、電源電圧ＶＤＤのインパルス応答ＶＤＤＩＲ（ｔ）および出力電流ＩＤＤのインパルス応答ＩＤＤＩＲ（ｔ）を導出する。図７（ｃ）は逆フーリエ変換により導出される出力電流ＩＤＤのインパルス応答ＩＤＤＩＲ（ｔ）を示す。なお、第３の評価方法においては、第２の評価方法と同様に、電源電圧ＶＤＤのインパルス応答ＶＤＤＩＲ（ｔ）を導出し、それにもとづいて出力電流ＩＤＤのインパルス応答ＩＤＤＩＲ（ｔ）を導出してもよい。
（第４の評価方法）
第３の評価方法の変形例として、単一スペクトルの試験電流Ｉｐの周波数ｆをスイープさせる代わりに、複数の周波数成分（ｆ１、ｆ２…）を含むマルチトーンの試験電流Ｉｐを用いてもよい。
（第５の評価方法）
第３の評価方法の別の変形例として、試験電流Ｉｐは、ランダムノイズ信号であってもよい。ランダムノイズ信号は、全周波数帯域に均一なエネルギーを有し、異なる周波数の正弦波の和と把握できる。したがって正弦波の周波数をスイープさせたときと同様に、電源電圧応答の周波数特性を得ることができる。なお、ランダムノイズ信号は、各周波数成分の振幅と位相がばらばらであるため、利得と位相の情報は、入力信号と応答信号の間の伝達関数として求める必要があることに留意すべきである。
なお、試験電流Ｉｐは、その時間平均値が実効的な電流波形を与えるようにパルス変調されてもよい。たとえばある周波数ｆの正弦波の試験電流Ｉｐを与えることは、その周波数ｆよりも高い周波数のパルス信号のデューティ比を、正弦波状に遷移させることと等価である。パルス変調とは、パルス密度変調、パルス幅変調、ΔΣ変調、パルス周波数変調などを含む。図８は、正弦波の実効的な電流波形ＩＡＶＥと、それに応じてパルス変調された試験電流Ｉｐを示す図である。
以上、いくつかの評価方法の例を説明した。ステップ波形のスペクトルは、インパルス波形のスペクトルよりも、低い周波数成分が多く含まれる。したがって、これらの評価方法によれば、電源１０ａにインパルス電流を作用させる場合に比べて、より高い精度（Ｓ／Ｎ比）で、インパルス応答波形を得ることができる。
電源評価装置５００によって取得されたインパルス応答波形ＩＤＤＩＲ（ｔ）は、評価対象の電源１０ａの応答性を示している。すなわち出力インピーダンスがゼロの理想電源であれば、出力電流ＩＤＤＩＲ（ｔ）はパルス電流Ｉｐ（ｔ）と完全に一致するであろう。反対に、出力電流ＩＤＤＩＲ（ｔ）がパルス電流Ｉｐ（ｔ）と乖離すればするほど、電源１０ａの応答性は低いといえる。
同様に、電源評価装置５００によって取得されたインパルス応答波形ＶＤＤＩＲ（ｔ）は、評価対象の電源１０ａの応答性を示している。すなわち出力インピーダンスがゼロの理想電源であれば、出力電圧ＶＤＤＩＲ（ｔ）はパルス電流Ｉｐ（ｔ）と無関係に一定値を示すであろう。反対に、出力電圧ＶＤＤＩＲ（ｔ）が変動すればするほど、電源１０ａの応答性は低いといえる。
このように図５の電源評価装置５００によれば、電源１０ａの性能を評価することができる。
図５の電源評価装置５００により得られたインパルス応答波形ＩＤＤＩＲ（ｔ）を利用すると、電源１０ａに任意の動作電流を作用させたときの、電源１０ａの出力電流波形ＩＤＤ（ｔ）を予測することができる。さらにその出力電流波形ＩＤＤ（ｔ）から電源電圧波形ＶＤＤ（ｔ）を予測することもできる。この点について以下に詳しく説明する。
図９は、試験装置２ｂの構成例を示すブロック図である。
制御パターン生成部２２は、図１のパターン発生器ＰＧの一部であり、ソーススイッチ１２ｂ、シンクスイッチ（不図示）を制御するための制御パターンＳＰＴＮ＿ＣＭＰ（制御信号ＳＣＮＴ）を生成する。図９では、制御パターン生成部２２とソーススイッチ１２ｂの間の、タイミング発生器１４やドライバＤＲは省略されている。
制御パターン生成部２２は、動作電流モデリング部６０２と、インパルス応答波形データ提供部６０４、制御パターン演算部６０６を備える。
動作電流モデリング部６０２は、所定の処理を実行させたときにＤＵＴ１に流れると予測される動作電流ＩＯＰＰＲＥ（ｔ）の波形を示す予測動作電流波形データＤＰＲＥを生成する。図４を参照して説明したように、ＤＵＴ１に流れる動作電流ＩＯＰは、単位パルス電流Ｉｐ（貫通電流Ｉｔ）の重ね合わせ（集合体）とみなすことができる。したがって動作電流ＩＯＰは、単位パルス電流Ｉｐの密度関数の形式でモデル化することができる。関数ＩＯＰＰＲＥ（ｔ）は、動作電流ＩＯＰを時間軸方向に離散化するとともに、各時刻における電流値を単位パルス電流Ｉｐで正規化した関数と考えてもよい。ある時刻ｔ１において動作電流ＩＯＰがゼロであればその時刻ｔ１における密度関数ＩＯＰＰＲＥ（ｔ１）はゼロである。時刻ｔ２において非ゼロであれば、ＩＯＰＰＲＥ（ｔ２）も非ゼロの値となる。
貫通電流Ｉｔは、ＤＵＴ１内のゲート素子がスイッチングするタイミングにおいて発生する。ＤＵＴ１において発生するゲート素子のスイッチングイベントは、ＤＵＴ１の動作状態に依存し、その動作状態はＤＵＴ１に供給されるパターンデータＰＡＴから予測することができる。したがって動作電流モデリング部６０２は、ＤＵＴ１に供給されるテストパターンＰＡＴと、ＤＵＴ１の回路構造の情報ＤＤＥＶにもとづき、予測動作電流波形データＤＰＲＥを生成することができる。
インパルス応答波形データ提供部６０４は、メイン電源１０から単位パルス電流Ｉｐを引き抜いたとき、それに応答してメイン電源１０が吐き出し、および／または吸い込む出力電流のインパルス応答波形ＩＤＤＩＲ（ｔ）を記述するインパルス応答波形データＤＩＲを出力する。インパルス応答波形データＤＩＲは、上述の電源評価装置５００を用いて取得できる。あるいは図５の電源評価装置５００を用いずに、シミュレーションなどによってインパルス応答波形データＤＩＲを生成してもよい。
制御パターン演算部６０６の第１演算部６０８は、予測動作電流波形データＤＰＲＥが示す波形ＩＯＰＰＲＥ（ｔ）と単位パルス電流の波形Ｉｐ（ｔ）とを畳み込みすることにより動作電流ＩＯＰ（ｔ）の波形を予測する。
ＩＯＰ（ｔ）＝ＩＯＰＰＲＥ（ｔ）＊Ｉｐ（ｔ） …（６）
「＊」は、畳み込みを示す演算子である。
また第２演算部６１０は、波形ＩＯＰＰＲＥ（ｔ）とインパルス応答波形ＩＤＤＩＲ（ｔ）とを畳み込みすることによりメイン電源１０の出力電流ＩＤＤ（ｔ）の波形を予測する。
ＩＤＤ（ｔ）＝ＩＯＰＰＲＥ（ｔ）＊ＩＤＤＩＲ（ｔ）…（７）
第３演算部６１２は、予測された動作電流ＩＯＰ（ｔ）の波形と予測されたメイン電源１０の出力電流ＩＤＤ（ｔ）の波形との差分ΔＩ（ｔ）の波形を計算する。エンコーダ６１４は、差分ΔＩ（ｔ）にもとづいて制御パターンＳＰＴＮ＿ＣＭＰを生成する。エンコーダ６１４は差分ΔＩ（ｔ）にΔΣ変調、パルス幅変調、パルス密度変調のいずれかを施すことにより、制御パターンＳＰＴＮ＿ＣＭＰ（ＳＣＮＴ）を生成してもよい。
以上が制御パターン生成部２２の構成である。差分ΔＩ（ｔ）は、動作電流ＩＯＰとメイン電源１０が供給できる電流ＩＤＤ（ｔ）の差分であり、電源補償回路１２によって補償すべき電流成分を示している。そこで差分ΔＩ（ｔ）をパルス状の制御パターンに変換し、電源補償回路１２に供給することにより、適切な補償電流ＩＣＭＰを発生させることができ、電源電圧ＶＤＤの変動を抑制することができる。
図９の試験装置２ｂにおいて、補償電流ＩＣＭＰは、メイン電源１０の出力ノード１１に流れ込む方向にのみ生成されるが、本発明はそれに限定されない。つまり、ソーススイッチ１２ｂに加えて、接地端子とメイン電源１０の出力ノード１１の間にシンクスイッチ１２ｃを設けてもよい。
これまでは、出力インピーダンスがゼロの理想電源を実現するための制御パターンＳＰＴＮ＿ＣＭＰの生成方法について説明した。インパルス応答ＩＤＤＩＲ（ｔ）は、任意の電源環境をエミュレートする用途にも利用できる。図１０は、エミュレート機能付きの電源装置７００の構成を示すブロック図である。図１０では、電源装置７００が試験装置に組み込まれる形態を示すが、本発明はそれに限定されず、試験装置と無関係に構成してもよい。
電源装置７００は、メイン電源１０および電源補償回路１２を用いて、任意の電源環境をエミュレートする。エミュレート対象の電源を、メイン電源１０と区別するため仮想電源と称する。
制御パターン生成部２２ｂの動作電流モデリング部７０２は、図９の動作電流モデリング部６０２と同様に、密度関数ＩＯＰＰＲＥ（ｔ）を記述する予測動作電流波形データＤＰＲＥを生成する。
第１インパルス応答波形データ提供部７０４ａおよび第２インパルス応答波形データ提供部７０４ｂは、図９のインパルス応答波形データ提供部６０４と同様である。
第１インパルス応答波形データ提供部７０４ａは、メイン電源１０から単位パルス電流Ｉｐを引き抜いたとき、それに応答してメイン電源１０が吐き出す出力電流ＩＤＤＩＲ１（ｔ）の波形を記述する第１インパルス応答波形データＤＩＲ１を提供する。
第２インパルス応答波形データ提供部７０４ｂは、エミュレート対象の仮想電源（不図示）から単位パルス電流Ｉｐを引き抜いたとき、それに応答して仮想電源が吐き出す出力電流ＩＤＤＩＲ２（ｔ）の波形を記述する第２インパルス応答波形データＤＩＲ２を提供する。第１インパルス応答波形データ提供部７０４ａは、図５の電源評価装置５００により取得されたインパルス応答波形データＤＩＲ１を保持している。あるいは第１インパルス応答波形データ提供部７０４ａが電源評価装置５００そのものであってもよい。第２インパルス応答波形データ提供部７０４ｂも同様である。
制御パターン演算部７０６の第１演算部７０８は、密度関数ＩＯＰＰＲＥ（ｔ）と第１インパルス応答波形データＩＤＤＩＲ１（ｔ）とを畳み込みすることにより、メイン電源１０の出力電流ＩＤＤ１（ｔ）の波形を予測する。
ＩＤＤ１（ｔ）＝ＩＯＰＰＲＥ（ｔ）＊ＩＤＤＩＲ１（ｔ） …（８）
第２演算部７１０は、密度関数ＩＯＰＰＲＥ（ｔ）と第２インパルス応答波形データＩＤＤＩＲ２（ｔ）とを畳み込みすることにより、仮想電源の出力電流ＩＤＤ２（ｔ）の波形を予測する。
ＩＤＤ２（ｔ）＝ＩＯＰＰＲＥ（ｔ）＊ＩＤＤＩＲ２（ｔ） …（９）
第３演算部７１２は、予測されたメイン電源１０の出力電流ＩＤＤ１（ｔ）の波形と予測された仮想電源の出力電流ＩＤＤ２（ｔ）の波形との差分ΔＩ（ｔ）を算出する。
エンコーダ７１４は、差分電流ΔＩ（ｔ）にもとづき、制御パターンＣＮＴを生成する。
以上が電源装置７００の構成である。差分ΔＩ（ｔ）は、仮想電源が供給するであろう電流ＩＤＤ２（ｔ）と、メイン電源１０が実際に供給しうる電流ＩＤＤ１（ｔ）の差分である。したがって電源補償回路１２から差分ΔＩ（ｔ）が供給されるように制御パターンＣＮＴを生成することにより、ＤＵＴ１に仮想電源が接続されているときの電源環境が再現できる。
図１０の電源装置７００においても、メイン電源１０の出力ノードと接地端子の間に、スイッチ１２ｃをさらに設け、負の補償電流ＩＣＭＰを発生できるようにしてもよい。これは、メイン電源１０よりも性能が劣る仮想電源をエミュレートする際に必要となる。
実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
実施の形態では、電源補償回路１２がソーススイッチ１２ｂとシンクスイッチ１２ｃを含む場合を説明したが本発明はそれには限定されず、いずれか一方のみの構成としてもよい。ソーススイッチ１２ｂのみ設ける場合、ソーススイッチ１２ｂに定常的な電流ＩＤＣを発生させる。そして、電源電流ＩＤＤが動作電流ＩＯＰに対して不足するときは、ソーススイッチ１２ｂが発生する電流ＩＳＲＣを、定常的な電流ＩＤＣから相対的に増加させる。反対に、電源電流ＩＤＤが動作電流ＩＯＰに対して過剰なときは、ソーススイッチ１２ｂが発生する電流ＩＳＲＣを、定常的な電流ＩＤＣから相対的に減少させる。
シンクスイッチ１２ｃのみ設ける場合、シンクスイッチ１２ｃに定常的な電流ＩＤＣを発生させる。そして、電源電流ＩＤＤが動作電流ＩＯＰに対して不足するときは、シンクスイッチ１２ｃが発生する電流ＩＳＩＮＫを、定常的な電流ＩＤＣから相対的に減少させる。反対に、電源電流ＩＤＤが動作電流ＩＯＰに対して過剰なときは、シンクスイッチ１２ｃが発生する電流ＩＳＩＮＫを、定常的な電流ＩＤＣから相対的に増加させる。
これにより、試験装置全体の消費電流は、定常的な電流ＩＤＣ分増加するが、それと引きかえに、単一のスイッチのみで、補償電流ＩＳＲＣ、ＩＳＩＮＫを発生させることができる。
１…ＤＵＴ、２…試験装置、ＰＧ…パターン発生器、ＴＧ…タイミング発生器、ＦＣ…波形整形器、４…インタフェース回路、ＤＲ…ドライバ、１０…メイン電源、１２…電源補償回路、２０…電圧測定部、２２…制御パターン生成部、４０…アナライザ、１２ａ…補助電源、１２ｂ…ソーススイッチ、１２ｃ…シンクスイッチ、Ｐ１…電源端子、Ｐ２…接地端子、Ｐ３…Ｉ／Ｏ端子、５００…電源評価装置、５０２…電流源、６０２…デバイス電流モデリング部、６０４…インパルス応答データ生成部、６０６…制御パターン演算部、６０８…第１演算部、６１０…第２演算部、６１２…第３演算部、６１４…エンコーダ、７００…電源装置、７０２…デバイス電流モデリング部、７０４ａ…第１インパルス応答データ生成部、７０４ｂ…第２インパルス応答データ生成部、７０６…制御パターン演算部、７０８…第１演算部、７１０…第２演算部、７１２…第３演算部、７１４…エンコーダ。

Claims (52)

  1. 被試験デバイスを試験する試験装置に利用され、前記被試験デバイスに電源電圧を供給する電源の評価方法であって、
    前記電源の出力ノードからステップ電流を引き抜き、または前記電源の出力ノードにステップ電流を供給するステップと、
    前記ステップ電流を前記電源に作用させた結果生ずる前記電源電圧の波形を測定するステップと、
    測定された前記電源電圧の波形から、前記電源が吐き出し、および／または吸い込む出力電流の波形を導出するステップと、
    導出された前記電源の出力電流の波形を微分することにより前記出力電流のインパルス応答を導出するステップと、
    を備えることを特徴とする評価方法。
  2. 評価対象の電源の出力ノードからステップ電流を引き抜き、または前記電源の出力ノードにステップ電流を供給する電流源と、
    前記ステップ電流を前記電源に作用させた結果生ずる電源電圧の波形を測定する電圧測定部と、
    測定された前記電源電圧の波形から、前記電源が吐き出し、および／または吸い込む出力電流の波形を導出し、導出された前記電源の出力電流の波形を微分することにより前記出力電流のインパルス応答を導出するアナライザと、
    を備えることを特徴とする電源評価装置。
  3. 被試験デバイスを試験する際に、前記被試験デバイスに電源電圧を供給する方法であって、
    前記被試験デバイスに電力を供給するメイン電源の出力ノードからステップ電流を引き抜き、または前記メイン電源の出力ノードにステップ電流を供給するステップと、
    前記ステップ電流を前記メイン電源に作用させた結果生ずる前記電源電圧の波形を測定するステップと、
    測定された前記電源電圧の波形から、前記メイン電源が吐き出し、および／または吸い込む出力電流の波形を導出するステップと、
    導出された前記メイン電源の出力電流の波形を微分することにより前記出力電流のインパルス応答波形を導出するステップと、
    前記被試験デバイスが所定の処理を実行するときに前記被試験デバイスを流れると予測される動作電流の波形を、単位パルス電流の重ね合わせの形式で定義するステップと、
    予測される前記動作電流の波形と前記単位パルス電流の波形とを畳み込みするとともに、予測される前記動作電流の波形と前記インパルス応答波形とを畳み込みし、２つの畳み込みにより得られる波形の差分波形にもとづき、制御パターンを生成するステップと、
    前記被試験デバイスが前記所定の処理を実行する間、前記制御パターンに応じて、前記メイン電源とは別の経路から前記被試験デバイスの電源端子にパルス状の補償電流を注入し、または、前記制御パターンに応じたパルス状の補償電流を前記被試験デバイスとは別の経路に引き込むステップと、
    を備えることを特徴とする方法。
  4. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスの電源端子に電源電圧を供給するメイン電源と、
    前記被試験デバイスが実行する処理に応じたパルス列を含む制御パターンを生成する制御パターン生成部と、
    前記被試験デバイスが前記処理を実行する間、前記制御パターンに応じたパルス状の補償電流を、前記メイン電源とは別の経路から前記被試験デバイスの電源端子に注入し、または、前記制御パターンに応じたパルス状の補償電流を前記被試験デバイスとは別の経路に引き込む補償回路と、
    を備え、
    前記制御パターン生成部は、
    前記被試験デバイスが前記処理を実行するときに前記被試験デバイスを流れると予測される動作電流の波形を単位パルス電流の重ね合わせの形式で定義する予測動作電流波形データを生成する動作電流モデリング部と、
    前記メイン電源から前記単位パルス電流を引き抜いたとき、それに応答して前記メイン電源が吐き出し、および／または吸い込む出力電流の波形を記述するインパルス応答波形データを生成するインパルス応答波形データ提供部と、
    前記予測動作電流波形データが記述する波形と前記単位パルス電流の波形とを畳み込みするとともに、前記予測動作電流波形データが記述する波形と前記インパルス応答波形データとを畳み込みし、２つの畳み込みにより得られる２つの波形の差分波形にもとづき、前記制御パターンを生成する制御パターン演算部と、
    を備え、
    前記インパルス応答波形データは、
    前記メイン電源の出力ノードからステップ電流を引き抜き、または前記メイン電源の出力ノードにステップ電流を供給するステップと、
    前記ステップ電流を前記メイン電源に作用させた結果生ずる前記電源電圧の波形を測定するステップと、
    測定された前記電源電圧の波形から、前記メイン電源が吐き出し、および／または吸い込む出力電流の波形を導出するステップと、
    導出された前記メイン電源の出力電流の波形を微分するステップと、
    により導出されることを特徴とする試験装置。
  5. エミュレート機能付き電源装置であって、
    被試験デバイスの電源端子に電源電圧を供給するメイン電源と、
    パルス列を含む制御パターンを生成する制御パターン生成部と、
    前記被試験デバイスが所定の処理を実行する間、前記被試験デバイスの電源端子に前記制御パターンに応じたパルス状の補償電流を注入し、および／または、前記制御パターンに応じたパルス状の補償電流を前記被試験デバイスとは別の経路に引き込む補償回路と、
    を備え、
    前記制御パターン生成部は、
    前記被試験デバイスが前記所定の処理を実行するときに前記被試験デバイスを流れると予測される動作電流の波形を単位パルス電流の重ね合わせの形式で定義する予測動作電流波形データを生成する動作電流モデリング部と、
    前記メイン電源から前記単位パルス電流を引き抜いたとき、それに応答して前記メイン電源が吐き出し、および／または吸い込む出力電流の波形を記述する第１インパルス応答波形データを提供する第１インパルス応答波形データ提供部と、
    エミュレート対象の電源から前記単位パルス電流を引き抜いたとき、それに応答して前記エミュレート対象の電源が吐き出し、および／または吸い込む出力電流の波形を記述する第２インパルス応答波形データを提供する第２インパルス応答波形データ提供部と、
    前記予測動作電流波形データが記述する波形と前記第１インパルス応答波形データが記述する波形とを畳み込みするとともに、前記予測動作電流波形データが記述する波形と前記第２インパルス応答波形データが記述する波形とを畳み込みし、２つの畳み込みにより得られる２つの波形の差分波形にもとづき、前記制御パターンを生成する制御パターン演算部と、
    を含み、
    前記第１インパルス応答波形データは、
    前記メイン電源の出力ノードからステップ電流を引き抜き、または前記メイン電源の出力ノードにステップ電流を供給するステップと、
    前記ステップ電流を前記メイン電源に作用させた結果生ずる前記電源電圧の波形を測定するステップと、
    測定された前記電源電圧の波形から、前記メイン電源が吐き出し、および／または吸い込む出力電流の波形を導出するステップと、
    導出された前記メイン電源の出力電流の波形を微分することにより前記出力電流のインパルス応答を導出するステップと、
    により導出されることを特徴とする電源装置。
  6. 電源環境のエミュレート方法であって、
    メイン電源を用いて被試験デバイスの電源端子に電源電圧を供給するステップと、
    パルス列を含む制御パターンを生成するステップと、
    前記被試験デバイスが所定の処理を実行する間、前記被試験デバイスの電源端子に前記制御パターンに応じたパルス状の補償電流を注入し、および／または、前記制御パターンに応じたパルス状の補償電流を前記被試験デバイスとは別の経路に引き込むステップと、
    を備え、
    前記制御パターンを生成するステップは、
    前記被試験デバイスが前記所定の処理を実行するときに前記被試験デバイスを流れると予測される動作電流の波形を単位パルス電流の重ね合わせの形式で定義する予測動作電流波形データを提供するステップと、
    前記メイン電源から前記単位パルス電流を引き抜いたとき、それに応答して前記メイン電源が吐き出し、および／または吸い込む出力電流の波形を記述する第１インパルス応答波形データを提供するステップと、
    エミュレート対象の電源から前記単位パルス電流を引き抜いたとき、それに応答して前記エミュレート対象の電源が吐き出し、および／または吸い込む出力電流の波形を記述する第２インパルス応答波形データを提供するステップと、
    前記予測動作電流波形データが記述する波形と前記第１インパルス応答波形データが記述する波形とを畳み込みするとともに、前記予測動作電流波形データが記述する波形と前記第２インパルス応答波形データが記述する波形とを畳み込みし、２つの畳み込みにより得られる２つの波形の差分波形にもとづき、前記制御パターンを生成するステップと、
    を含み、
    前記第１インパルス応答波形データは、
    前記メイン電源の出力ノードからステップ電流を引き抜き、または前記メイン電源の出力ノードにステップ電流を供給するステップと、
    前記ステップ電流を前記メイン電源に作用させた結果生ずる前記電源電圧の波形を測定するステップと、
    測定された前記電源電圧の波形から、前記メイン電源が吐き出し、および／または吸い込む出力電流の波形を導出するステップと、
    導出された前記メイン電源の出力電流の波形を微分するステップと、
    により導出されることを特徴とするエミュレート方法。
  7. 被試験デバイスを試験する試験装置に利用され、前記被試験デバイスに電源電圧を供給する電源の評価方法であって、
    前記電源の出力ノードからステップ電流を引き抜き、または前記電源の出力ノードにステップ電流を供給するステップと、
    前記ステップ電流を前記電源に作用させた結果生ずる前記電源電圧の波形を測定するステップと、
    測定された前記電源電圧の波形を微分することにより、前記電源電圧のインパルス応答を導出するステップと、
    を備えることを特徴とする評価方法。
  8. 前記電源電圧のインパルス応答から、前記電源が吐き出し、および／または吸い込む出力電流のインパルス応答を導出するステップをさらに備えることを特徴とする請求項７に記載の評価方法。
  9. 評価対象の電源の出力ノードからステップ電流を引き抜き、または前記電源の出力ノードにステップ電流を供給する電流源と、
    前記ステップ電流を前記電源に作用させた結果生ずる電源電圧の波形を測定する電圧測定部と、
    測定された前記電源電圧の波形を微分することにより、前記電源電圧のインパルス応答を導出するアナライザと、
    を備えることを特徴とする電源評価装置。
  10. 前記アナライザは、前記電源電圧のインパルス応答から、前記電源が吐き出し、および／または吸い込む出力電流のインパルス応答を導出することを特徴とする請求項９に記載の電源評価装置。
  11. 被試験デバイスを試験する際に、前記被試験デバイスに電源電圧を供給する方法であって、
    メイン電源の出力ノードからステップ電流を引き抜き、または前記メイン電源の出力ノードにステップ電流を供給するステップと、
    前記ステップ電流を前記メイン電源に作用させた結果生ずる前記電源電圧の波形を測定するステップと、
    前記ステップ電流を前記メイン電源に作用させた結果生ずる前記電源電圧の波形を測定するステップと、
    測定された前記電源電圧の波形を微分することにより、前記電源電圧のインパルス応答波形を導出するステップと、
    前記電源電圧のインパルス応答から、前記メイン電源が吐き出し、および／または吸い込む出力電流のインパルス応答を導出するステップと、
    前記被試験デバイスが所定の処理を実行するときに前記被試験デバイスを流れると予測される動作電流の波形を、単位パルス電流の重ね合わせの形式で定義するステップと、
    予測される前記動作電流の波形と前記単位パルス電流の波形とを畳み込みするとともに、予測される前記動作電流の波形と前記インパルス応答波形とを畳み込みし、２つの畳み込みにより得られる波形の差分波形にもとづき、制御パターンを生成するステップと、
    前記被試験デバイスが前記所定の処理を実行する間、前記制御パターンに応じて、前記メイン電源とは別の経路から前記被試験デバイスの電源端子にパルス状の補償電流を注入し、または、前記制御パターンに応じたパルス状の補償電流を前記被試験デバイスとは別の経路に引き込むステップと、
    を備えることを特徴とする方法。
  12. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスの電源端子に電源電圧を供給するメイン電源と、
    前記被試験デバイスが実行する処理に応じたパルス列を含む制御パターンを生成する制御パターン生成部と、
    前記被試験デバイスが前記処理を実行する間、前記制御パターンに応じたパルス状の補償電流を、前記メイン電源とは別の経路から前記被試験デバイスの電源端子に注入し、または、前記制御パターンに応じたパルス状の補償電流を前記被試験デバイスとは別の経路に引き込む補償回路と、
    を備え、
    前記制御パターン生成部は、
    前記被試験デバイスが前記処理を実行するときに前記被試験デバイスを流れると予測される動作電流の波形を単位パルス電流の重ね合わせの形式で定義する予測動作電流波形データを生成する動作電流モデリング部と、
    前記メイン電源から前記単位パルス電流を引き抜いたとき、それに応答して前記メイン電源が吐き出し、および／または吸い込む出力電流の波形を記述するインパルス応答波形データを生成するインパルス応答波形データ提供部と、
    前記予測動作電流波形データが記述する波形と前記単位パルス電流の波形とを畳み込みするとともに、前記予測動作電流波形データが記述する波形と前記インパルス応答波形データとを畳み込みし、２つの畳み込みにより得られる２つの波形の差分波形にもとづき、前記制御パターンを生成する制御パターン演算部と、
    を備え、
    前記インパルス応答波形データは、
    前記メイン電源の出力ノードからステップ電流を引き抜き、または前記メイン電源の出力ノードにステップ電流を供給するステップと、
    前記ステップ電流を前記メイン電源に作用させた結果生ずる前記電源電圧の波形を測定するステップと、
    測定された前記電源電圧の波形を微分することにより、前記電源電圧のインパルス応答を導出するステップと、
    前記電源電圧のインパルス応答から、前記メイン電源が吐き出し、および／または吸い込む出力電流のインパルス応答を導出するステップと、
    により導出されることを特徴とする試験装置。
  13. エミュレート機能付き電源装置であって、
    被試験デバイスの電源端子に電源電圧を供給するメイン電源と、
    パルス列を含む制御パターンを生成する制御パターン生成部と、
    前記被試験デバイスが所定の処理を実行する間、前記被試験デバイスの電源端子に前記制御パターンに応じたパルス状の補償電流を注入し、および／または、前記制御パターンに応じたパルス状の補償電流を前記被試験デバイスとは別の経路に引き込む補償回路と、
    を備え、
    前記制御パターン生成部は、
    前記被試験デバイスが前記所定の処理を実行するときに前記被試験デバイスを流れると予測される動作電流の波形を単位パルス電流の重ね合わせの形式で定義する予測動作電流波形データを生成する動作電流モデリング部と、
    前記メイン電源から前記単位パルス電流を引き抜いたとき、それに応答して前記メイン電源が吐き出し、および／または吸い込む出力電流の波形を記述する第１インパルス応答波形データを提供する第１インパルス応答波形データ提供部と、
    エミュレート対象の電源から前記単位パルス電流を引き抜いたとき、それに応答して前記エミュレート対象の電源が吐き出し、および／または吸い込む出力電流の波形を記述する第２インパルス応答波形データを提供する第２インパルス応答波形データ提供部と、
    前記予測動作電流波形データが記述する波形と前記第１インパルス応答波形データが記述する波形とを畳み込みするとともに、前記予測動作電流波形データが記述する波形と前記第２インパルス応答波形データが記述する波形とを畳み込みし、２つの畳み込みにより得られる２つの波形の差分波形にもとづき、前記制御パターンを生成する制御パターン演算部と、
    を含み、
    前記第１インパルス応答波形データは、
    前記メイン電源の出力ノードからステップ電流を引き抜き、または前記メイン電源の出力ノードにステップ電流を供給するステップと、
    前記ステップ電流を前記メイン電源に作用させた結果生ずる前記電源電圧の波形を測定するステップと、
    測定された前記電源電圧の波形を微分することにより、前記電源電圧のインパルス応答を導出するステップと、
    前記電源電圧のインパルス応答から、前記メイン電源が吐き出し、および／または吸い込む出力電流のインパルス応答を導出するステップと、
    により導出されることを特徴とする電源装置。
  14. 電源環境のエミュレート方法であって、
    メイン電源を用いて被試験デバイスの電源端子に電源電圧を供給するステップと、
    パルス列を含む制御パターンを生成するステップと、
    前記被試験デバイスが所定の処理を実行する間、前記メイン電源とは別に設けられた補償回路を用いて、前記被試験デバイスの電源端子に前記制御パターンに応じて間欠的に補償電流を注入し、および／または前記電源端子から前記被試験デバイスとは別経路に補償電流を引き抜くステップと、
    を備え、
    前記制御パターンを生成するステップは、
    前記被試験デバイスが前記所定の処理を実行するときに前記被試験デバイスを流れると予測される動作電流の波形を単位パルス電流の重ね合わせの形式で定義する予測動作電流波形データを提供するステップと、
    前記メイン電源から前記単位パルス電流を引き抜いたとき、それに応答して前記メイン電源が吐き出し、および／または吸い込む出力電流の波形を記述する第１インパルス応答波形データを提供するステップと、
    エミュレート対象の電源から前記単位パルス電流を引き抜いたとき、それに応答して前記エミュレート対象の電源が吐き出し、および／または吸い込む出力電流の波形を記述する第２インパルス応答波形データを提供するステップと、
    前記予測動作電流波形データが記述する波形と前記第１インパルス応答波形データが記述する波形とを畳み込みするとともに、前記予測動作電流波形データが記述する波形と前記第２インパルス応答波形データが記述する波形とを畳み込みし、２つの畳み込みにより得られる２つの波形の差分波形にもとづき、前記制御パターンを生成するステップと、
    を含み、
    前記第１インパルス応答波形データは、
    前記メイン電源の出力ノードからステップ電流を引き抜き、または前記メイン電源の出力ノードにステップ電流を供給するステップと、
    前記ステップ電流を前記メイン電源に作用させた結果生ずる前記電源電圧の波形を測定するステップと、
    測定された前記電源電圧の波形を微分することにより、前記電源電圧のインパルス応答を導出するステップと、
    前記電源電圧のインパルス応答から、前記メイン電源が吐き出し、および／または吸い込む出力電流のインパルス応答を導出するステップと、
    により導出されることを特徴とするエミュレート方法。
  15. 被試験デバイスを試験する試験装置に利用され、前記被試験デバイスに電源電圧を供給する電源の評価方法であって、
    前記電源の出力ノードから周期的な成分を含む試験電流を引き抜き、または前記電源の出力ノードに周期的な成分を含む試験電流を供給するステップと、
    前記電源に前記試験電流を作用させた結果生ずる前記電源電圧の波形を測定するステップと、
    測定された前記電源電圧の波形から、前記電源が吐き出し、および／または吸い込む出力電流の振幅および位相を導出するステップと、
    前記試験電流の周波数に対する前記電源の出力電流の振幅および位相特性を逆フーリエ変換することにより、前記出力電流のインパルス応答を導出するステップと、
    を備えることを特徴とする評価方法。
  16. 被試験デバイスを試験する試験装置に利用され、前記被試験デバイスに電源電圧を供給する電源の評価方法であって、
    前記電源の出力ノードから周期的な成分を含む試験電流を引き抜き、または前記電源の出力ノードに周期的な成分を含む試験電流を供給するステップと、
    前記電源に前記試験電流を作用させた結果生ずる前記電源電圧の波形を測定し、前記電源電圧の振幅および位相を導出するステップと、
    前記試験電流の周波数に対する前記電源電圧の振幅および位相特性を逆フーリエ変換することにより、前記電源電圧のインパルス応答を導出するステップと、
    を備えることを特徴とする評価方法。
  17. 前記電源電圧のインパルス応答から、前記電源が吐き出し、および／または吸い込む出力電流のインパルス応答を導出するステップをさらに備えることを特徴とする請求項１６に記載の評価方法。
  18. 前記試験電流は、単一スペクトルの正弦波の電流を含み、その周波数をスイープさせることにより、前記電源電圧または出力電流の振幅および位相の周波数特性を取得することを特徴とする請求項１５から１７のいずれかに記載の評価方法。
  19. 前記試験電流は、異なる複数の周波数の正弦波電流を含むマルチトーン電流であることを特徴とする請求項１５から１７のいずれかに記載の評価方法。
  20. 前記試験電流は、ランダムノイズ信号であることを特徴とする請求項１５から１７のいずれかに記載の評価方法。
  21. 前記試験電流は、その時間平均値が実効的な電流を与えるようにパルス変調された電流パルスを含むことを特徴とする請求項１５から２０のいずれかに記載の評価方法。
  22. 評価対象の電源の出力ノードから周期的な成分を含む試験電流を引き抜き、または前記電源の出力ノードに周期的な成分を含む試験電流を供給する電流源と、
    前記電源に前記試験電流を作用させた結果生ずる電源電圧の波形を測定する電圧測定部と、
    測定された前記電源電圧の波形から、前記電源が吐き出し、および／または吸い込む出力電流の振幅および位相を導出し、前記試験電流の周波数に対する前記電源の出力電流の振幅および位相特性を逆フーリエ変換することにより、前記出力電流のインパルス応答を導出するアナライザと、
    を備えることを特徴とする電源評価装置。
  23. 評価対象の電源の出力ノードから周期的な成分を含む試験電流を引き抜き、または前記電源の出力ノードに周期的な成分を含む試験電流を供給する電流源と、
    前記電源に前記試験電流を作用させた結果生ずる電源電圧の波形を測定し、前記電源電圧の振幅および位相を導出するステップと、
    前記試験電流の周波数に対する前記電源電圧の振幅および位相特性を逆フーリエ変換することにより、前記電源電圧のインパルス応答を導出するアナライザと、
    を備えることを特徴とする電源評価装置。
  24. 前記アナライザは、前記電源電圧のインパルス応答から、前記電源が吐き出し、および／または吸い込む出力電流のインパルス応答を導出することを特徴とする請求項２３に記載の電源評価装置。
  25. 前記試験電流は、単一スペクトルの正弦波の電流を含み、その周波数をスイープさせることにより、前記電源電圧の振幅および位相の周波数特性を取得することを特徴とする請求項２２から２４のいずれかに記載の電源評価装置。
  26. 前記試験電流は、異なる複数の周波数の正弦波電流を含むマルチトーン電流であることを特徴とする請求項２２から２４のいずれかに記載の電源評価装置。
  27. 前記試験電流は、ランダムノイズ信号であることを特徴とする請求項２２から２４のいずれかに記載の電源評価装置。
  28. 前記試験電流は、その時間平均値が実効的な電流を与えるようにパルス変調された電流パルスを含むことを特徴とする請求項２２から２７のいずれかに記載の電源評価装置。
  29. 被試験デバイスを試験する際に、前記被試験デバイスに電源電圧を供給する方法であって、
    前記被試験デバイスに電力を供給するメイン電源の出力ノードから周期的な成分を含む試験電流を引き抜き、または前記メイン電源の出力ノードに周期的な成分を含む試験電流を供給するステップと、
    前記メイン電源に前記試験電流を作用させた結果生ずる前記電源電圧の波形を測定するステップと、
    測定された前記電源電圧の波形から、前記メイン電源が吐き出し、および／または吸い込む出力電流の振幅および位相を導出するステップと、
    前記試験電流の周波数に対する前記メイン電源の出力電流の振幅および位相特性を逆フーリエ変換することにより、前記出力電流のインパルス応答波形を導出するステップと、
    前記被試験デバイスが所定の処理を実行するときに前記被試験デバイスを流れると予測される動作電流の波形を、単位パルス電流の重ね合わせの形式で定義するステップと、
    予測される前記動作電流の波形と前記単位パルス電流の波形とを畳み込みするとともに、予測される前記動作電流の波形と前記インパルス応答波形とを畳み込みし、２つの畳み込みにより得られる波形の差分波形にもとづき、制御パターンを生成するステップと、
    前記被試験デバイスが前記所定の処理を実行する間、前記制御パターンに応じて、前記メイン電源とは別の経路から前記被試験デバイスの電源端子にパルス状の補償電流を注入し、または、前記制御パターンに応じたパルス状の補償電流を前記被試験デバイスとは別の経路に引き込むステップと、
    を備えることを特徴とする方法。
  30. 被試験デバイスを試験する際に、前記被試験デバイスに電源電圧を供給する方法であって、
    前記被試験デバイスに電力を供給するメイン電源の出力ノードから周期的な成分を含む試験電流を引き抜き、または前記メイン電源の出力ノードに周期的な成分を含む試験電流を供給するステップと、
    前記メイン電源に前記試験電流を作用させた結果生ずる前記電源電圧の波形を測定し、前記電源電圧の振幅および位相を導出するステップと、
    前記試験電流の周波数に対する前記電源電圧の振幅および位相特性を逆フーリエ変換することにより、前記電源電圧のインパルス応答波形を導出するステップと、
    前記電源電圧のインパルス応答波形から、前記電源が吐き出し、および／または吸い込む出力電流のインパルス応答波形を導出するステップと、
    前記被試験デバイスが所定の処理を実行するときに前記被試験デバイスを流れると予測される動作電流の波形を、単位パルス電流の重ね合わせの形式で定義するステップと、
    予測される前記動作電流の波形と前記単位パルス電流の波形とを畳み込みするとともに、予測される前記動作電流の波形と前記インパルス応答波形とを畳み込みし、２つの畳み込みにより得られる波形の差分波形にもとづき、制御パターンを生成するステップと、
    前記被試験デバイスが前記所定の処理を実行する間、前記制御パターンに応じて、前記メイン電源とは別の経路から前記被試験デバイスの電源端子にパルス状の補償電流を注入し、または、前記制御パターンに応じたパルス状の補償電流を前記被試験デバイスとは別の経路に引き込むステップと、
    を備えることを特徴とする方法。
  31. 前記試験電流は、単一スペクトルの正弦波の電流を含み、その周波数をスイープさせることにより、前記出力電流の振幅および位相の周波数特性を取得することを特徴とする請求項２９または３０に記載の方法。
  32. 前記試験電流は、異なる複数の周波数の正弦波電流を含むマルチトーン電流であることを特徴とする請求項２９または３０に記載の方法。
  33. 前記試験電流は、ランダムノイズ信号であることを特徴とする請求項２９または３０に記載の方法。
  34. 前記試験電流は、その時間平均値が実効的な電流を与えるようにパルス変調された電流パルスを含むことを特徴とする請求項２９から３３のいずれかに記載の方法。
  35. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスの電源端子に電源電圧を供給するメイン電源と、
    前記被試験デバイスが実行する処理に応じたパルス列を含む制御パターンを生成する制御パターン生成部と、
    前記被試験デバイスが前記処理を実行する間、前記制御パターンに応じて間欠的に、前記メイン電源とは別の経路から前記被試験デバイスの電源端子に補償電流を注入し、または、前記メイン電源からの電源電流の一部を補償電流として前記被試験デバイスとは別の経路に引き込む補償回路と、
    を備え、
    前記制御パターン生成部は、
    前記被試験デバイスが前記処理を実行するときに前記被試験デバイスを流れると予測される動作電流の波形を単位パルス電流の重ね合わせの形式で定義する予測動作電流波形データを生成する動作電流モデリング部と、
    前記メイン電源から前記単位パルス電流を引き抜いたとき、それに応答して前記メイン電源が吐き出し、および／または吸い込む出力電流の波形を記述するインパルス応答波形データを生成するインパルス応答波形データ提供部と、
    前記予測動作電流波形データが記述する波形と前記単位パルス電流の波形とを畳み込みするとともに、前記予測動作電流波形データが記述する波形と前記インパルス応答波形データとを畳み込みし、２つの畳み込みにより得られる２つの波形の差分波形にもとづき、前記制御パターンを生成する制御パターン演算部と、
    を備え、
    前記インパルス応答波形データは、
    前記メイン電源の出力ノードから周期的な成分を含む試験電流を引き抜き、または前記メイン電源の出力ノードに周期的な成分を含む試験電流を供給するステップと、
    前記メイン電源に前記試験電流を作用させた結果生ずる前記電源電圧の波形を測定するステップと、
    測定された前記電源電圧の波形から、前記メイン電源が吐き出し、および／または吸い込む出力電流の振幅および位相を導出するステップと、
    前記試験電流の周波数に対する前記メイン電源の出力電流の振幅および位相特性を逆フーリエ変換することにより、前記出力電流のインパルス応答を導出するステップと、
    により導出されることを特徴とする試験装置。
  36. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスの電源端子に電源電圧を供給するメイン電源と、
    前記被試験デバイスが実行する処理に応じたパルス列を含む制御パターンを生成する制御パターン生成部と、
    前記被試験デバイスが前記処理を実行する間、前記制御パターンに応じて間欠的に、前記メイン電源とは別の経路から前記被試験デバイスの電源端子に補償電流を注入し、または、前記メイン電源からの電源電流の一部を補償電流として前記被試験デバイスとは別の経路に引き込む補償回路と、
    を備え、
    前記制御パターン生成部は、
    前記被試験デバイスが前記処理を実行するときに前記被試験デバイスを流れると予測される動作電流の波形を単位パルス電流の重ね合わせの形式で定義する予測動作電流波形データを生成する動作電流モデリング部と、
    前記メイン電源から前記単位パルス電流を引き抜いたとき、それに応答して前記メイン電源が吐き出し、および／または吸い込む出力電流の波形を記述するインパルス応答波形データを生成するインパルス応答波形データ提供部と、
    前記予測動作電流波形データが記述する波形と前記単位パルス電流の波形とを畳み込みするとともに、前記予測動作電流波形データが記述する波形と前記インパルス応答波形データとを畳み込みし、２つの畳み込みにより得られる２つの波形の差分波形にもとづき、前記制御パターンを生成する制御パターン演算部と、
    を備え、
    前記インパルス応答波形データは、
    前記メイン電源の出力ノードから周期的な成分を含む試験電流を引き抜き、または前記メイン電源の出力ノードに周期的な成分を含む試験電流を供給するステップと、
    前記メイン電源に前記試験電流を作用させた結果生ずる前記電源電圧の波形を測定し、前記電源電圧の振幅および位相を導出するステップと、
    前記試験電流の周波数に対する前記電源電圧の振幅および位相特性を逆フーリエ変換することにより、前記電源電圧のインパルス応答を導出するステップと、
    前記電源電圧のインパルス応答から、前記電源が吐き出し、および／または吸い込む出力電流のインパルス応答を導出するステップと、
    により導出されることを特徴とする試験装置。
  37. 前記試験電流は、単一スペクトルの正弦波の電流を含み、その周波数をスイープさせることにより、前記出力電流の振幅および位相の周波数特性を取得することを特徴とする請求項３５または３６に記載の試験装置。
  38. 前記試験電流は、異なる複数の周波数の正弦波電流を含むマルチトーン電流であることを特徴とする請求項３５または３６に記載の試験装置。
  39. 前記試験電流は、ランダムノイズ信号であることを特徴とする請求項３５または３６に記載の試験装置。
  40. 前記試験電流は、その時間平均値が実効的な電流を与えるようにパルス変調された電流パルスを含むことを特徴とする請求項３５から３９のいずれかに記載の試験装置。
  41. エミュレート機能付き電源装置であって、
    被試験デバイスの電源端子に電源電圧を供給するメイン電源と、
    パルス列を含む制御パターンを生成する制御パターン生成部と、
    前記被試験デバイスが所定の処理を実行する間、前記被試験デバイスの電源端子に前記制御パターンに応じたパルス状の補償電流を注入し、および／または、前記制御パターンに応じたパルス状の補償電流を前記被試験デバイスとは別の経路に引き込む補償回路と、
    を備え、
    前記制御パターン生成部は、
    前記被試験デバイスが前記所定の処理を実行するときに前記被試験デバイスを流れると予測される動作電流の波形を単位パルス電流の重ね合わせの形式で定義する予測動作電流波形データを生成する動作電流モデリング部と、
    前記メイン電源から前記単位パルス電流を引き抜いたとき、それに応答して前記メイン電源が吐き出し、および／または吸い込む出力電流の波形を記述する第１インパルス応答波形データを提供する第１インパルス応答波形データ提供部と、
    エミュレート対象の電源から前記単位パルス電流を引き抜いたとき、それに応答して前記エミュレート対象の電源が吐き出し、および／または吸い込む出力電流の波形を記述する第２インパルス応答波形データを提供する第２インパルス応答波形データ提供部と、
    前記予測動作電流波形データが記述する波形と前記第１インパルス応答波形データが記述する波形とを畳み込みするとともに、前記予測動作電流波形データが記述する波形と前記第２インパルス応答波形データが記述する波形とを畳み込みし、２つの畳み込みにより得られる２つの波形の差分波形にもとづき、前記制御パターンを生成する制御パターン演算部と、
    を含み、
    前記第１インパルス応答波形データは、
    前記メイン電源の出力ノードから周期的な成分を含む試験電流を引き抜き、または前記メイン電源の出力ノードに周期的な成分を含む試験電流を供給するステップと、
    前記メイン電源に前記試験電流を作用させた結果生ずる前記電源電圧の波形を測定するステップと、
    測定された前記電源電圧の波形から、前記メイン電源が吐き出し、および／または吸い込む出力電流の振幅および位相を導出するステップと、
    前記試験電流の周波数に対する前記メイン電源の出力電流の振幅および位相特性を逆フーリエ変換することにより、前記出力電流のインパルス応答を導出するステップと、
    により導出されることを特徴とする電源装置。
  42. エミュレート機能付き電源装置であって、
    被試験デバイスの電源端子に電源電圧を供給するメイン電源と、
    パルス列を含む制御パターンを生成する制御パターン生成部と、
    前記被試験デバイスが所定の処理を実行する間、前記被試験デバイスの電源端子に前記制御パターンに応じたパルス状の補償電流を注入し、および／または、前記制御パターンに応じたパルス状の補償電流を前記被試験デバイスとは別の経路に引き込む補償回路と、
    を備え、
    前記制御パターン生成部は、
    前記被試験デバイスが前記所定の処理を実行するときに前記被試験デバイスを流れると予測される動作電流の波形を単位パルス電流の重ね合わせの形式で定義する予測動作電流波形データを生成する動作電流モデリング部と、
    前記メイン電源から前記単位パルス電流を引き抜いたとき、それに応答して前記メイン電源が吐き出し、および／または吸い込む出力電流の波形を記述する第１インパルス応答波形データを提供する第１インパルス応答波形データ提供部と、
    エミュレート対象の電源から前記単位パルス電流を引き抜いたとき、それに応答して前記エミュレート対象の電源が吐き出し、および／または吸い込む出力電流の波形を記述する第２インパルス応答波形データを提供する第２インパルス応答波形データ提供部と、
    前記予測動作電流波形データが記述する波形と前記第１インパルス応答波形データが記述する波形とを畳み込みするとともに、前記予測動作電流波形データが記述する波形と前記第２インパルス応答波形データが記述する波形とを畳み込みし、２つの畳み込みにより得られる２つの波形の差分波形にもとづき、前記制御パターンを生成する制御パターン演算部と、
    を含み、
    前記第１インパルス応答波形データは、
    前記メイン電源の出力ノードから周期的な成分を含む試験電流を引き抜き、または前記メイン電源の出力ノードに周期的な成分を含む試験電流を供給するステップと、
    前記メイン電源に前記試験電流を作用させた結果生ずる前記電源電圧の波形を測定し、前記電源電圧の振幅および位相を導出するステップと、
    前記試験電流の周波数に対する前記電源電圧の振幅および位相特性を逆フーリエ変換することにより、前記電源電圧のインパルス応答を導出するステップと、
    前記電源電圧のインパルス応答から、前記電源が吐き出し、および／または吸い込む出力電流のインパルス応答を導出するステップと、
    により導出されることを特徴とする電源装置。
  43. 前記試験電流は、単一スペクトルの正弦波の電流を含み、その周波数をスイープさせることにより、前記出力電流の振幅および位相の周波数特性を取得することを特徴とする請求項４１または４２に記載の電源装置。
  44. 前記試験電流は、異なる複数の周波数の正弦波電流を含むマルチトーン電流であることを特徴とする請求項４１または４２に記載の電源装置。
  45. 前記試験電流は、ランダムノイズ信号であることを特徴とする請求項４１または４２に記載の電源装置。
  46. 前記試験電流は、その時間平均値が実効的な電流を与えるようにパルス変調された電流パルスを含むことを特徴とする請求項４１から４５のいずれかに記載の電源装置。
  47. 電源環境のエミュレート方法であって、
    メイン電源を用いて被試験デバイスの電源端子に電源電圧を供給するステップと、
    パルス列を含む制御パターンを生成するステップと、
    前記被試験デバイスが所定の処理を実行する間、前記メイン電源とは別に設けられた補償回路を用いて、前記被試験デバイスの電源端子に前記制御パターンに応じて間欠的に補償電流を注入し、および／または前記電源端子から前記被試験デバイスとは別経路に補償電流を引き抜くステップと、
    を備え、
    前記制御パターンを生成するステップは、
    前記被試験デバイスが前記所定の処理を実行するときに前記被試験デバイスを流れると予測される動作電流の波形を単位パルス電流の重ね合わせの形式で定義する予測動作電流波形データを提供するステップと、
    前記メイン電源から前記単位パルス電流を引き抜いたとき、それに応答して前記メイン電源が吐き出し、および／または吸い込む出力電流の波形を記述する第１インパルス応答波形データを提供するステップと、
    エミュレート対象の電源から前記単位パルス電流を引き抜いたとき、それに応答して前記エミュレート対象の電源が吐き出し、および／または吸い込む出力電流の波形を記述する第２インパルス応答波形データを提供するステップと、
    前記予測動作電流波形データが記述する波形と前記第１インパルス応答波形データが記述する波形とを畳み込みするとともに、前記予測動作電流波形データが記述する波形と前記第２インパルス応答波形データが記述する波形とを畳み込みし、２つの畳み込みにより得られる２つの波形の差分波形にもとづき、前記制御パターンを生成するステップと、
    を含み、
    前記第１インパルス応答波形データは、
    前記メイン電源の出力ノードから周期的な成分を含む試験電流を引き抜き、または前記メイン電源の出力ノードに周期的な成分を含む試験電流を供給するステップと、
    前記メイン電源に前記試験電流を作用させた結果生ずる前記電源電圧の波形を測定するステップと、
    測定された前記電源電圧の波形から、前記メイン電源が吐き出し、および／または吸い込む出力電流の振幅および位相を導出するステップと、
    前記試験電流の周波数に対する前記メイン電源の出力電流の振幅および位相特性を逆フーリエ変換することにより、前記出力電流のインパルス応答を導出するステップと、
    により導出されることを特徴とするエミュレート方法。
  48. 電源環境のエミュレート方法であって、
    メイン電源を用いて被試験デバイスの電源端子に電源電圧を供給するステップと、
    パルス列を含む制御パターンを生成するステップと、
    前記被試験デバイスが所定の処理を実行する間、前記メイン電源とは別に設けられた補償回路を用いて、前記被試験デバイスの電源端子に前記制御パターンに応じて間欠的に補償電流を注入し、および／または前記電源端子から前記被試験デバイスとは別経路に補償電流を引き抜くステップと、
    を備え、
    前記制御パターンを生成するステップは、
    前記被試験デバイスが前記所定の処理を実行するときに前記被試験デバイスを流れると予測される動作電流の波形を単位パルス電流の重ね合わせの形式で定義する予測動作電流波形データを提供するステップと、
    前記メイン電源から前記単位パルス電流を引き抜いたとき、それに応答して前記メイン電源が吐き出し、および／または吸い込む出力電流の波形を記述する第１インパルス応答波形データを提供するステップと、
    エミュレート対象の電源から前記単位パルス電流を引き抜いたとき、それに応答して前記エミュレート対象の電源が吐き出し、および／または吸い込む出力電流の波形を記述する第２インパルス応答波形データを提供するステップと、
    前記予測動作電流波形データが記述する波形と前記第１インパルス応答波形データが記述する波形とを畳み込みするとともに、前記予測動作電流波形データが記述する波形と前記第２インパルス応答波形データが記述する波形とを畳み込みし、２つの畳み込みにより得られる２つの波形の差分波形にもとづき、前記制御パターンを生成するステップと、
    を含み、
    前記第１インパルス応答波形データは、
    前記メイン電源の出力ノードから周期的な成分を含む試験電流を引き抜き、または前記メイン電源の出力ノードに周期的な成分を含む試験電流を供給するステップと、
    前記メイン電源に前記試験電流を作用させた結果生ずる前記電源電圧の波形を測定し、前記電源電圧の振幅および位相を導出するステップと、
    前記試験電流の周波数に対する前記電源電圧の振幅および位相特性を逆フーリエ変換することにより、前記電源電圧のインパルス応答を導出するステップと、
    前記電源電圧のインパルス応答から、前記電源が吐き出し、および／または吸い込む出力電流のインパルス応答を導出するステップと、
    により導出されることを特徴とするエミュレート方法。
  49. 前記試験電流は、単一スペクトルの正弦波の電流を含み、その周波数をスイープさせることにより、前記出力電流の振幅および位相の周波数特性を取得することを特徴とする請求項４７または４８に記載のエミュレート方法。
  50. 前記試験電流は、異なる複数の周波数の正弦波電流を含むマルチトーン電流であることを特徴とする請求項４７または４８に記載のエミュレート方法。
  51. 前記試験電流は、ランダムノイズ信号であることを特徴とする請求項４７または４８に記載のエミュレート方法。
  52. 前記試験電流は、その時間平均値が実効的な電流を与えるようにパルス変調された電流パルスを含むことを特徴とする請求項４７から５１のいずれかに記載のエミュレート方法。
JP2010246069A 2010-11-02 2010-11-02 電源の評価方法、電源評価装置、電源の供給方法、それらを用いた試験装置、エミュレート機能付きの電源装置、電源環境のエミュレート方法 Withdrawn JP2012098156A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010246069A JP2012098156A (ja) 2010-11-02 2010-11-02 電源の評価方法、電源評価装置、電源の供給方法、それらを用いた試験装置、エミュレート機能付きの電源装置、電源環境のエミュレート方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010246069A JP2012098156A (ja) 2010-11-02 2010-11-02 電源の評価方法、電源評価装置、電源の供給方法、それらを用いた試験装置、エミュレート機能付きの電源装置、電源環境のエミュレート方法

Publications (1)

Publication Number Publication Date
JP2012098156A true JP2012098156A (ja) 2012-05-24

Family

ID=46390232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010246069A Withdrawn JP2012098156A (ja) 2010-11-02 2010-11-02 電源の評価方法、電源評価装置、電源の供給方法、それらを用いた試験装置、エミュレート機能付きの電源装置、電源環境のエミュレート方法

Country Status (1)

Country Link
JP (1) JP2012098156A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103257277A (zh) * 2013-05-28 2013-08-21 天津天狮学院 基于恒流源的多功能虚拟仪器及控制方法
CN104977492A (zh) * 2015-07-31 2015-10-14 国网上海市电力公司 一种10kV配电杆塔接地状态评估系统及评估方法
KR101757818B1 (ko) 2015-10-12 2017-07-26 세메스 주식회사 펄스화된 고주파 전력 모니터링 장치 및 그를 포함하는 기판 처리 장치
KR20220107427A (ko) * 2021-01-25 2022-08-02 에스케이하이닉스 주식회사 파워 보상 평가 장치 및 파워 보상 평가 시스템

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103257277A (zh) * 2013-05-28 2013-08-21 天津天狮学院 基于恒流源的多功能虚拟仪器及控制方法
CN104977492A (zh) * 2015-07-31 2015-10-14 国网上海市电力公司 一种10kV配电杆塔接地状态评估系统及评估方法
KR101757818B1 (ko) 2015-10-12 2017-07-26 세메스 주식회사 펄스화된 고주파 전력 모니터링 장치 및 그를 포함하는 기판 처리 장치
US11545340B2 (en) 2015-10-12 2023-01-03 Semes Co., Ltd. Apparatus for monitoring pulsed high-frequency power and substrate processing apparatus including the same
KR20220107427A (ko) * 2021-01-25 2022-08-02 에스케이하이닉스 주식회사 파워 보상 평가 장치 및 파워 보상 평가 시스템
KR102610069B1 (ko) * 2021-01-25 2023-12-06 에스케이하이닉스 주식회사 파워 보상 평가 장치 및 파워 보상 평가 시스템

Similar Documents

Publication Publication Date Title
WO2010029709A1 (ja) 試験装置、試験方法、回路システム、ならびに電源装置、電源評価装置、電源環境のエミュレート方法
JP2013181831A (ja) 試験装置
Galapon et al. Measuring dynamic on resistance in GaN transistors at MHz frequencies
JP2012083208A (ja) 試験装置
JP2012098220A (ja) 試験装置
JP2012098156A (ja) 電源の評価方法、電源評価装置、電源の供給方法、それらを用いた試験装置、エミュレート機能付きの電源装置、電源環境のエミュレート方法
JP2009303472A (ja) 電力変換装置の試験装置
Moon In-situ direct magnetic loss measurement in a DC-DC converter
JP2012122854A (ja) 試験装置
JP2013228406A (ja) 電源装置、試験方法、電源評価装置、電源の評価方法、電源環境のエミュレート方法
Schmied et al. Analysis of the Zero Overvoltage Switching Phenomenon
JP2014215048A (ja) 電源装置およびそれを用いた試験装置
US20170220060A1 (en) Power supply apparatus
JP2013088146A (ja) 試験装置
Ishida et al. Statistical silicon results of dynamic power integrity control of ATE for eliminating overkills and underkills
JP2013196324A (ja) 電源装置、それを用いた試験装置、電源電圧の制御方法
JP2014074621A (ja) 電源装置、それを用いた試験装置、電源電圧の制御方法
Sudrajat et al. Evaluation of Nonlinear ARX System Identification Technique on Modeling Crosstalk
Nakura et al. Power supply impedance emulation to eliminate overkills and underkills due to the impedance difference between ATE and customer board
JP2012098124A (ja) 試験装置および試験方法
JP2010178459A (ja) 電源制御回路、電源装置、および電源制御方法
JP2012103104A (ja) 試験装置
JP2013088327A (ja) 電源装置およびそれを用いた試験システム
Singh et al. Power gate resistance and its effect on loadline: Measurement and analysis on Intel® Core™ SoCs
JP2013174508A (ja) インパルス応答波形の生成方法、生成装置、それを用いた試験装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130329

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130904