TWI798966B - 積體電路測試設備 - Google Patents
積體電路測試設備 Download PDFInfo
- Publication number
- TWI798966B TWI798966B TW110144673A TW110144673A TWI798966B TW I798966 B TWI798966 B TW I798966B TW 110144673 A TW110144673 A TW 110144673A TW 110144673 A TW110144673 A TW 110144673A TW I798966 B TWI798966 B TW I798966B
- Authority
- TW
- Taiwan
- Prior art keywords
- integrated circuit
- power
- power supply
- path
- circuit device
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5004—Voltage
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一種積體電路測試設備用以測試一待測積體電路裝置。積體電路測試設備包含一電源供應器以及一電源補償電路。一電源供應器用以通過並聯連接的第一路徑或第二路徑向待測積體電路裝置的電源端子供電,其中第一路徑包括第一開關元件,第一開關元件用以根據第一控制信號進行控制。電源補償電路位於第二路徑,電源補償電路包括第二開關元件,第二開關元件用以根據第二控制信號進行控制,電源補償電路用以在第一開關元件斷路且第二開關元件導通時產生補償脈衝電流。
Description
本發明是關於一種測試設備,尤其關於一種積體電路測試設備。
隨著當今移動電子設備和計算機服務器不斷增加處理的數據量,半導體記憶體製造商需要一種功能強大、經濟高效的方法來測試他們最新一代的高速、高容量記憶體積體電路,包括新興的DDR4-SDRAM 和 LPDDR4-SDRAM 芯片。
被配置向這樣的待測積體電路裝置供電的電源電路例如具有採用調節器的配置。理想情況下,這種電源電路能夠提供恆定的電力,而不管負載電流如何。然而,這樣的電源電路具有不可忽略的輸出阻抗。因此,電源電壓因負載變動而波動。電源電壓的波動會影響待測積體電路裝置的測試裕度。
本發明提出一種創新的積體電路測試設備,解決先前技術的問題。
於本發明的一些實施例中,一種積體電路測試設備用以測試一待測積體電路裝置。積體電路測試設備包含一電源供應器以及一電源補償電路。一電源供應器用以通過並聯連接的第一路徑或第二路徑向待測積體電路裝置的電源端子供電,其中第一路徑包括第一開關元件,第一開關元件用以根據第一控制信號進行控制。電源補償電路位於第二路徑,電源補償電路包括第二開關元件,第二開關元件用以根據第二控制信號進行控制,電源補償電路用以在第一開關元件斷路且第二開關元件導通時產生補償脈衝電流。
於本發明的一些實施例中,電源供應器用以在第一開關元件導通且第二開關元件斷路時通過第一路徑向待測積體電路裝置的電源端子供電。
於本發明的一些實施例中,積體電路測試設備還包含一分配給第二開關元件的驅動器。
於本發明的一些實施例中,待測積體電路裝置包含在組裝製程後封裝的積體電路裝置。
於本發明的一些實施例中,待測積體電路裝置包含在組裝製程後封裝的記憶體積體電路裝置。
於本發明的一些實施例中,記憶體積體電路裝置包含雙倍數據率同步動態隨機存取記憶體。
於本發明的一些實施例中,記憶體積體電路裝置包含低功率雙倍數據率同步動態隨機存取記憶體。
於本發明的一些實施例中,電源供應器配置為由軟件應用程序調製以在電源補償電路發生故障時補償電源電壓降。
於本發明的一些實施例中,一種積體電路測試設備用以測試一待測積體電路裝置。積體電路測試設備包含一第一電源供應器、一第二電源供應器以及一電源補償電路。第一電源供應器用以通過第一路徑向待測積體電路裝置的電源端子供電。第二電源供應器用以通過第二路徑向待測積體電路裝置的電源端子供電。電源補償電路位於第二路徑,電源補償電路包括一開關元件,開關元件用以根據一控制信號進行控制,電源補償電路用以在開關元件導通時且第二電源供應器運作供電時產生補償脈衝電流。
於本發明的一些實施例中,第一電源供應器用以在開關元件斷路時通過第一路徑向待測積體電路裝置的電源端子供電。
於本發明的一些實施例中,第一電源供應器用以在第二電源供應器不運作供電時通過第一路徑向待測積體電路裝置的電源端子供電。
於本發明的一些實施例中,積體電路測試設備還包含一分配給第二開關元件的驅動器。
於本發明的一些實施例中,待測積體電路裝置包含在組裝製程後封裝的積體電路裝置。
於本發明的一些實施例中,待測積體電路裝置包含在組裝製程後封裝的記憶體積體電路裝置。
於本發明的一些實施例中,記憶體積體電路裝置包含雙倍數據率同步動態隨機存取記憶體。
於本發明的一些實施例中,記憶體積體電路裝置包含低功率雙倍數據率同步動態隨機存取記憶體。
於本發明的一些實施例中,電源補償電路用以補償電源電壓降。
於本發明的一些實施例中,第一電源供應器配置為由軟件應用程序調製以在電源補償電路發生故障時補償電源電壓降。
綜上所述,本文揭露的測試設備具有可切換的電源補償電路的創造性配置。可切換的電源補償電路可採用單路電源供應器或雙路電源實現,以滿足各種測試要求。測試裝置可靈活選擇電源供應器源,滿足各種測試的要求。
以下將以實施方式對上述之說明作詳細的描述,並對本發明之技術方案提供更進一步的解釋。
為了使本發明之敘述更加詳盡與完備,可參照所附之圖式及以下所述各種實施例,圖式中相同之號碼代表相同或相似之元件。另一方面,眾所週知的元件與步驟並未描述於實施例中,以避免對本發明造成不必要的限制。
於實施方式與申請專利範圍中,涉及『電性連接』之描述,其可泛指一元件透過其他元件而間接電氣耦合至另一元件,或是一元件無須透過其他元件而直接電連結至另一元件。
於實施方式與申請專利範圍中,除非內文中對於冠詞有所特別限定,否則『一』與『該』可泛指單一個或複數個。
請參照第1圖,其繪示依照本發明一實施例之一種積體電路測試設備的配置圖。圖1僅顯示了測試設備的一部分(例如具有高保真測試夾具設計的Advantest記憶體測試儀T5503HS)和半導體待測積體電路裝置DUT。具體地,配置電源供應器PS通過路徑向半導體積體電路待測積體電路裝置DUT的電源端子VDD供電,以執行一些測試製程,並在此路徑設計了電源補償電路PCC 補償電源電壓VT的降低。在某些情況下,如果電源補償電路PCC出現故障,則該路徑不能用於測試半導體積體電路裝置。在本揭露的一些實施例中,電源補償電路PCC是一種半導體積體電路。
請參照第2圖,其繪示依照本發明另一實施例之一種積體電路測試設備的配置圖。在第2圖的配置中,電源供應器PS可以通過第一路徑R1或第二路徑R2向半導體待測積體電路裝置DUT的電源端子VDD供電,以執行一些測試製程。第一路徑R1和第二路徑R2並聯在電源供應器PS和電源端子VDD之間。第一路徑R1包括第一開關元件S1,用於根據控制信號進行控制,例如通過驅動器提供的控制信號對第一開關元件S1進行控制。電源補償電路PCC設置在第二路徑R上。電源補償電路PCC包括第二開關元件S2,第二開關元件S2配置為根據控制信號進行控制,例如通過分配給第二開關元件S2的驅動器DR提供的控制信號對第二開關元件S2進行控制。第二開關元件S2用以在導通狀態和斷路狀態之間切換電源補償電路PCC。當第一開關元件S1關斷或斷路(第一路徑R1因此斷開),第二開關元件S2導通(即電源補償電路PCC作動)時,電源供應器PS配置通過第二路徑R2向半導體待測積體電路裝置DUT的電源端子VDD供電,電源補償電路PCC用以產生補償脈衝電流以補償電源電壓VT的降低,藉以執行一些測試製程。在本公開的一些實施例中,電源補償電路PCC是一種半導體積體電路。當第一開關元件S1導通,第二開關元件S2關斷或斷路時(即電源補償電路PCC停止作動),電源供應器PS通過第一路徑R1向
半導體待測積體電路裝置DUT的電源端子VDD供電。由於第一路徑R1上沒有設計電源補償電路,如有需要(例如,第二路徑R2上的電源補償電路PCC出現故障),電源供應器PS可以進一步調製,例如通過計算機軟件應用程序,以提供與電源補償電路PCC產生的補償脈衝電流相似的電流。在本發明的一些實施例中,某些測試製程會需要電源供應器PS直接向半導體待測積體電路裝置DUT的電源端子VDD供電以獲得準確的測試結果,藉由第一開關元件S1導通且第二開關元件S2關斷或斷路,以實現電源供應器PS通過第一路徑R1直接向半導體待測積體電路裝置DUT的電源端子VDD供電。
在本揭露的一些實施例中,待測積體電路裝置DUT可以是在組裝製程之後封裝的積體電路裝置。在本揭露的一些實施例中,待測積體電路裝置DUT可以是在組裝製程之後封裝的記憶體積體電路裝置。在本揭露的一些實施例中,記憶體積體電路裝置包含雙倍數據率同步動態隨機存取記憶體。在本揭露的一些實施例中,記憶體積體電路裝置包含低功率雙倍數據率同步動態隨機存取記憶體。
參照第3圖,其繪示依照本發明又一實施例之一種積體電路測試設備的配置圖。在本圖的配置中,第一電源供應器PS1配置以通過第一路徑R1向待測積體電路裝置DUT的電源端子VDD供電,第二電源供應器PS2配置以通過第二路徑R2向待測積體電路裝置DUT的電源端子VDD供電。第一路徑R1上沒有設計電源補償電路,第二路徑R2上設計了一個電源補償電路PCC。電源補償電路PCC包括一個開關元件S,用以根據控制信號進行控制,例如可以通過驅動器DR提供控制信號對開關元件S進行控制。開關元件S用於在導通狀態和斷路狀態之間切換電源補償電路PCC。在本揭露的一些實施例中,電源補償電路PCC是一種半導體積體電路。當開關元件S導通(即電源補償電路PCC作動)且第二電源供應器PS2運作供電時,第二電源供應器PS2配置以通過第二路徑R2向待測積體電路裝置DUT之電源端子VDD供電以執行一些測試製程,電源補償電路PCC用於產生補償脈衝電流以補償電源電壓VT的降低。在本揭露的一些實施例中,一些測試製程需要電源供應器為半導體待測積體電路裝置DUT的電源端子VDD供電,因此第一電源供應器PS1選擇通過第一路徑R1向待測積體電路裝置DUT的電源端子VDD供電(無電源電壓補償)。當開關元件S關斷或斷路(電源補償電路PCC不作動)或第二電源供應器PS2不運作時,第一電源供應器PS1通過第一路徑 R1向待測積體電路裝置 DUT之電源端子VDD供電(無電源電壓補償)。由於在第一路徑 R1上沒有設計電源補償電路,如有需要(例如,第二路徑 R2上的電源補償電路 PCC 出現故障),第一電源供應器PS1可以進一步調製,例如通過計算機軟件應用程序,以提供與電源補償電路PCC產生的補償脈衝電流相似的電流。
在本揭露的一些實施例中,待測積體電路裝置DUT可以是在組裝製程之後封裝的積體電路裝置。 在本揭露的一些實施例中,待測積體電路裝置DUT可以是在組裝製程之後封裝的記憶體積體電路裝置。在本揭露的一些實施例中,記憶體積體電路裝置包含雙倍數據率同步動態隨機存取記憶體。在本揭露的一些實施例中,記憶體積體電路裝置包含低功率雙倍數據率同步動態隨機存取記憶體。
請參照第4圖,其繪示依照本發明實施例產生的補償脈衝電流的比較圖。在第4圖中,電壓曲線402是根據第1圖所繪示的測試設備的配置而測量的。電源補償電路PCC配置以補償電壓曲線402上所示的電源電壓降。另一電壓曲線404是根據第2圖或第3圖所示的測試設備的配置而測量的。當第2圖的第二開關元件S2導通(第一開關元件S1關斷或斷路)或第3圖的開關元件S導通時,電源補償電路PCC配置以補償電壓曲線404上所示的電源電壓降,使得電壓曲線404能與電壓曲線402實質上相同。另一電壓曲線406亦是根據第2圖或第3圖所示的測試設備的配置測量的,但使用狀態與電壓曲線404不同。當第2圖的第二開關元件S2關斷(第一開關元件S1導通)或第3圖的開關元件S關斷時,對第一電源供應器PS1進行進一步調製,例如:通過計算機軟件應用程序,使得電壓曲線406仍得以類似於電壓曲線402或電壓曲線404。
綜合以上,本文揭露的測試設備具有可切換的電源補償電路的創造性配置。可切換的電源補償電路可採用單路電源供應器或雙路電源實現,以滿足各種測試要求。測試裝置可靈活選擇電源供應器源,滿足各種測試的要求。
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何熟習此技藝者,於不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附符號之說明如下:
PS:電源供應器
PS1:第一電源供應器
PS2:第二電源供應器
R1:第一路徑
R2:第二路徑
S:開關元件
S1:第一開關元件
S2:第二開關元件
DUT:待測積體電路裝置
VDD:電源端子
VT:電壓
DR:驅動器
PCC:電源補償電路
402:電壓曲線
404:電壓曲線
406:電壓曲線
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之說明如下:第1圖係繪示依照本發明一實施例之一種積體電路測試設備的配置圖;第2圖係繪示依照本發明另一實施例之一種積體電路測試設備的配置圖;第3圖係繪示依照本發明又一實施例之一種積體電路測試設備的配置圖;以及第4圖係繪示依照本發明實施例產生的補償脈衝電流的比較圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
PS:電源供應器
R1:第一路徑
R2:第二路徑
S1:第一開關元件
S2:第二開關元件
DUT:待測積體電路裝置
VDD:電源端子
VT:電壓
DR:驅動器
Claims (8)
- 一種積體電路測試設備,用以測試一待測積體電路裝置,該積體電路測試設備包含:一電源供應器,用以通過並聯連接的第一路徑或第二路徑向該待測積體電路裝置的電源端子供電,其中該第一路徑包括第一開關元件,該第一開關元件用以根據第一控制信號進行控制;以及一電源補償電路,位於該第二路徑,該電源補償電路包括第二開關元件,該第二開關元件用以根據第二控制信號進行控制,當該第一開關元件斷路且該第二開關元件導通時,該電源供應器配置通過該第二路徑向該待測積體電路裝置的電源端子供電且該電源補償電路產生補償脈衝電流。
- 如請求項1所述之積體電路測試設備,其中該電源供應器用以在該第一開關元件導通且該第二開關元件斷路時通過該第一路徑向該待測積體電路裝置的該電源端子供電。
- 如請求項1所述之積體電路測試設備,還包含一分配給該第二開關元件的驅動器。
- 如請求項1所述之積體電路測試設備,其中該待測積體電路裝置包含在組裝製程後封裝的積體電路裝 置。
- 如請求項1所述之積體電路測試設備,其中該待測積體電路裝置包含在組裝製程後封裝的記憶體積體電路裝置。
- 如請求項5所述之積體電路測試設備,其中該記憶體積體電路裝置包含雙倍數據率同步動態隨機存取記憶體。
- 如請求項5所述之積體電路測試設備,其中該記憶體積體電路裝置包含低功率雙倍數據率同步動態隨機存取記憶體。
- 如請求項1所述之積體電路測試設備,其中該電源供應器配置為由軟件應用程序調製以在該電源補償電路發生故障時補償電源電壓降。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/316,702 | 2021-05-10 | ||
US17/316,702 US20220359035A1 (en) | 2021-05-10 | 2021-05-10 | Integrated circuit test apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202244511A TW202244511A (zh) | 2022-11-16 |
TWI798966B true TWI798966B (zh) | 2023-04-11 |
Family
ID=83900595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110144673A TWI798966B (zh) | 2021-05-10 | 2021-11-30 | 積體電路測試設備 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20220359035A1 (zh) |
CN (1) | CN115327339A (zh) |
TW (1) | TWI798966B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0534362B1 (en) * | 1991-09-25 | 1996-06-19 | Kabushiki Kaisha Toshiba | Method and apparatus for testing self-commutative electric power conversion device |
TW201015098A (en) * | 2008-09-10 | 2010-04-16 | Advantest Corp | Test apparatus, test method, circuit system and power source evaluation equipment, and power source state emulating method |
JP2012083208A (ja) * | 2010-10-12 | 2012-04-26 | Advantest Corp | 試験装置 |
JP2012098124A (ja) * | 2010-11-01 | 2012-05-24 | Advantest Corp | 試験装置および試験方法 |
US20120146416A1 (en) * | 2010-12-08 | 2012-06-14 | Advantest Corporation | Test apparatus |
TWI489121B (zh) * | 2012-03-01 | 2015-06-21 | Advantest Corp | 測試裝置 |
US20170220060A1 (en) * | 2016-01-28 | 2017-08-03 | Advantest Corporation | Power supply apparatus |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8988089B2 (en) * | 2010-04-22 | 2015-03-24 | Advantest Corporation | Pin card |
KR20160045506A (ko) * | 2014-10-17 | 2016-04-27 | 삼성전자주식회사 | 메모리 장치 테스트장치 및 메모리 시스템 테스트장치 |
US9897632B2 (en) * | 2015-04-29 | 2018-02-20 | Mediatek Inc. | Monitor circuit |
WO2020183024A1 (en) * | 2019-03-13 | 2020-09-17 | Advantest Corporation | Power supply, automated test equipment, method for operating a power supply, method for operating an automated test equipment and computer program using a voltage variation compensation mechanism |
-
2021
- 2021-05-10 US US17/316,702 patent/US20220359035A1/en not_active Abandoned
- 2021-11-30 TW TW110144673A patent/TWI798966B/zh active
- 2021-12-22 CN CN202111577205.2A patent/CN115327339A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0534362B1 (en) * | 1991-09-25 | 1996-06-19 | Kabushiki Kaisha Toshiba | Method and apparatus for testing self-commutative electric power conversion device |
TW201015098A (en) * | 2008-09-10 | 2010-04-16 | Advantest Corp | Test apparatus, test method, circuit system and power source evaluation equipment, and power source state emulating method |
JP2012083208A (ja) * | 2010-10-12 | 2012-04-26 | Advantest Corp | 試験装置 |
JP2012098124A (ja) * | 2010-11-01 | 2012-05-24 | Advantest Corp | 試験装置および試験方法 |
US20120146416A1 (en) * | 2010-12-08 | 2012-06-14 | Advantest Corporation | Test apparatus |
TWI489121B (zh) * | 2012-03-01 | 2015-06-21 | Advantest Corp | 測試裝置 |
US20170220060A1 (en) * | 2016-01-28 | 2017-08-03 | Advantest Corporation | Power supply apparatus |
Also Published As
Publication number | Publication date |
---|---|
TW202244511A (zh) | 2022-11-16 |
CN115327339A (zh) | 2022-11-11 |
US20220359035A1 (en) | 2022-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7995408B2 (en) | Circuit for supplying a reference voltage in a semiconductor memory device for testing an internal voltage generator therein | |
US7139945B2 (en) | Chip testing within a multi-chip semiconductor package | |
US7772828B2 (en) | Automatic test equipment capable of high speed test | |
KR0151032B1 (ko) | 패키지 레벨 직류전압 테스트가 가능한 반도체 메모리장치 | |
US7240254B2 (en) | Multiple power levels for a chip within a multi-chip semiconductor package | |
JP2005516226A (ja) | 被テスト集積回路用の予測適応電源 | |
TW546898B (en) | High speed and high accuracy DUT power supply with active boost circuitry | |
US6750672B2 (en) | Semiconductor inspecting system for inspecting a semiconductor integrated circuit device, and semiconductor inspecting method using the same | |
TWI798966B (zh) | 積體電路測試設備 | |
KR101254280B1 (ko) | 시험 장치 및 제조 방법 | |
CN102708924B (zh) | 半导体集成电路 | |
US6535440B2 (en) | Apparatus and method for package level burn-in test in semiconductor device | |
KR100267088B1 (ko) | 반도체메모리장치의기준전압발생회로 | |
JP2002350500A (ja) | 半導体集積回路装置 | |
US20170309566A1 (en) | Semiconductor integrated circuit device and method of manufacturing semiconductor integrated circuit device | |
US20070108608A1 (en) | Multi-chip package semiconductor device and method of detecting a failure thereof | |
KR100780619B1 (ko) | 반도체 장치 | |
JP4704514B2 (ja) | 試験装置 | |
JPWO2009139101A1 (ja) | 電子機器システム、および半導体集積回路のコントローラ | |
TW202346884A (zh) | 電子裝置的測試電路、及包括測試電路的電子裝置 | |
KR20050012002A (ko) | 내부전원을 생성하기 위한 전하펌프회로를 테스트할 수있는 반도체 메모리 장치 | |
US20070070672A1 (en) | Semiconductor device and driving method thereof | |
KR101212723B1 (ko) | 반도체 장치 | |
KR20200140119A (ko) | 반도체 디바이스를 테스트하기 위한 프로브 카드를 포함하는 테스트 장치 및 그의 동작 방법 | |
KR20060105228A (ko) | 내부 전압의 패키지 레벨 테스트가 가능한 반도체 메모리장치 |