JP2005516226A - 被テスト集積回路用の予測適応電源 - Google Patents
被テスト集積回路用の予測適応電源 Download PDFInfo
- Publication number
- JP2005516226A JP2005516226A JP2003564605A JP2003564605A JP2005516226A JP 2005516226 A JP2005516226 A JP 2005516226A JP 2003564605 A JP2003564605 A JP 2003564605A JP 2003564605 A JP2003564605 A JP 2003564605A JP 2005516226 A JP2005516226 A JP 2005516226A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- current
- input terminal
- magnitude
- power input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
発明の分野
本発明は、一般に、集積回路をテストするためのシステムに関し、特に、被テスト集積回路が実現する論理の状態遷移に起因する、被テスト集積回路の電源ノイズを低減するための装置に関する。
集積回路(IC)テスタは、半導体ウエハにおけるダイ形状をした一組のICを同時にテストすることができる。図1は、典型的なICテスタ10を示すブロック図であり、このICテスタは、半導体ウエハに形成可能な一組の同様な被テストICデバイス(DUT)14に、プローブカード12を通して、接続されている。テスタ10は、ポーゴーピン15または他の手段を用いて、様々な入力および出力端子を、プローブカード12の一組の接点16に接続する。プローブカード12は、各DUT14表面の入力/出力(I/O)パッド19と接触するための一組のプローブ18を含み、接点16をプローブ18に連結する導電経路20を提供する。プローブカード12を通る経路によって、テスタ10は、テスト信号をDUT14に伝送し、DUTが生成する出力信号を監視することが可能となる。デジタル集積回路には、定期的なマスタクロック信号(CLOCK)パルスに応答してクロック制御される同期論理ゲートが含まれることが多いので、プローブカード12はまた、経路22を提供し、この経路を通して、テスタ10は、CLOCK信号を各DUT14に供給することができる。テストシステムにはまた、テスト中のDUT14に電力を供給するための電源24が含まれ、プローブカード12が、プローブ18を通して、各DUT14の電力入力パッド26に、電源24を接続する。
同期論理を用いる被テスト集積回路デバイス(DUT)のテスト中に、DUTは、DUTへのクロック信号入力の各連続的な立ち上がりまたは立ち下がりエッジの後に、その電源電流要求における一時的な増加を経験する。DUTは、トランジスタがクロック信号エッジに応答して状態遷移を経験するときに、論理デバイスを形成するトランジスタの入力キャパシタンスを充電する特別の電流を必要とする。本発明は、DUTの電力入力端子における電源電圧の変動を制限するが、この変動は、各クロック信号パルスに続いて、電源電流の過渡的な増加から生じるものである。それによって、本発明は、DUTの電力入力端子における電源ノイズを低減する。
システム構成
図5に、ブロック図形状で、集積回路(IC)テスタ30を示すが、このテスタは、プローブカード32を通して、半導体ウエハ上のダイ形状をした、一組の同様の被テストICデバイス(DUT)34へ連結されている。プローブカード32には、DUT34の表面における入力/出力端子パッド39にアクセスするための、一組のプローブ37が含まれ、また、テスタ30をプローブ37に連結する信号経路46が含まれるが、この信号経路によって、ICテスタ30は、クロック信号(CLOCK)および他のテスト信号をDUT14に送信し、DUT出力信号を逆にテスタ30に伝送可能となり、テスタは、DUTの動作を監視することができる。
DUT34は同期論理を実行するが、この同期論理では、論理ゲートを形成するスイッチングトランジスタが、テスタ30の提供する定期的なマスタCLOCK信号パルスに応答して、ターンオンおよびターンオフする。各スイッチングトランジスタには固有の入力キャパシタンスがあり、トランジスタをターンオンまたはターンオフするためには、そのドライバが、トランジスタの入力キャパシタンスを充電または放電しなければならない。DUT34内のドライバが、トランジスタの入力キャパシタンスを充電するときには、ドライバは、各DUTの電力入力端子41に供給しなければならない電流I1の量を増加させる。トランジスタの入力キャパシタンスが十分に充電されたときには、トランジスタがターンオンまたはターンオフのままに留まるように、ドライバは、トランジスタの入力キャパシタンスを充電されたままに保つために必要な、比較的少量のリーク電流を供給する必要があるだけである。このように、様々なトランジスタのスイッチング状態を変化させるために必要な充電電流を提供するために、CLOCK信号の各パルスの直後に、各DUT34への電源電流I1入力における一時的な増加がある。CLOCK信号サイクルのもっと後のほうで、これらのトランジスタが、変化し終わった状態になった後、電源電流に対する要求は、「静止」し安定した状態レベルに落ち、つぎのCLOCK信号サイクルの開始までそのまま留まる。各CLOCK信号サイクルの開始時に、DUT34が必要とする追加電流I1の量は、その特定のCLOCK信号サイクルの間にターンオンまたはターンオフするトランジスタの数および特質に依存するので、充電電流に対する要求は、サイクル毎に変化する可能性がある。
本発明の一実施形態によると、ICテスタ30は、補助電源38ならびにスイッチSW1およびSW2の状態を制御して、コンデンサC2が、各テストサイクルの開始時に、追加充電電流I3を、DUT34に供給するようにする。充電電流I3は、各CLOCK信号サイクルにおける最初の部分的期間に流れるだけだが、主電源の電流I2出力と結合し、電流入力I1をDUT34に供給する。充電電流I3が、CLOCK信号パルスに続いてDUT34内におけるスイッチングトランジスタのキャパシタンスが取得するのとほほ同じ量の電荷を供給するときには、CLOCK信号パルスに続いて主電源36が生成する電流I2の変化は比較的小さく、したがって、供給電圧VBの変動は非常に小さい。
上記のように、各DUT34が、CLOCK信号サイクルの開始時に引き込む追加充電電流量は、CLOCK信号サイクルの間にターンオンまたはターンオフするトランジスタの数に依存し、また充電電流は、サイクル毎に変化する。DUTの端子41において、適切に電圧を調整するために、テスタ30は、DUT34が、各CLOCK信号エッジの後で、どれくらいの電荷を蓄えそうかを予測しなければならない。なぜなら、テスタ30は、コンデンサC2が、各CLOCK信号サイクルの前に適切な電荷量を蓄えるように、補助電源出力VCの大きさを調節しなければならないからである。
図4は、典型的な、先行技術によるプローブカード12を示すが、このプローブカードは、電圧調整コンデンサC1をDUTの電力入力端子に接続して、電源ノイズを制限する。このようなプローブカードでは、電圧調整コンデンサとDUTとの間の距離を最小限にして、コンデンサとDUTとの間のインピーダンスを最小限にしなければならない。したがって、コンデンサは、DUTにアクセスするプローブ上の小さな領域27またはその近くのプローブカードに搭載するのが好ましい。プローブ近くのプローブカードには、ほとんどスペースがないので、プローブカード12に配置できる調整コンデンサC1のサイズおよび数は制限される。このコンデンサ搭載スペースの制限が、同時にテストできるDUTの数を制限する可能性がある。
図9に、プローブカード50を含む、本発明の代替の実施形態を示すが、このプローブカード50は、その上に「電力制御IC」52を搭載していることを除いて、図7のプローブカード32とほぼ同様である。電力制御IC52には、パターン発生器54が含まれるが、このパターン発生器は、スイッチSW1およびSW2ならびに補助電源38を制御するための制御信号ならびにデータCNT1、CNT2およびCNT3を生成することに関連した、図7におけるICテスタ30のパターン発生機能を実行する。電力制御IC52には、従来のパターン発生器54が含まれるが、このパターン発生器は、外部的に生成され、従来のコンピュータバス56を介して提供されるプログラミングデータによって、テストの開始前にプログラムされる。パターン発生器54は、テストの開始を表す、ICテスタ58からのSTART信号に応答して、その出力データパターンを発生し始め、またテスタ58の動作をクロック制御するのと同じシステムクロック(SYSCLK)に応答して、出力CNT1、CNT2およびCNT3データパターンを生成する。
図10に、図5の実施形態とほぼ同様の、本発明の一実施形態を示す。しかしながら、図10においては、スイッチSW1がプローブカード60から省略され、補助電源38のVC出力が、コンデンサC2に直接に接続されている。また、出力電圧VCを固定し、ICテスタ30によって調節せず、C2が、各CLOCK信号パルスの前に、同じ値に充電されるようにする。この構成では、ICテスタ30は、制御信号CNT2を介してスイッチSW2をパルス幅変調することによって、コンデンサC2が各CLOCKパルスの開始時にDUT34に送る電荷量を制御する。CLOCK信号パルスの立ち上がりエッジに続いて、テスタ30がスイッチSW2を閉じる時間量が、コンデンサC2によってDUT34へ送られる電荷量を決定する。代替として、図6に示すI3電流フローの形状は、テスタ30が、図11に示すように、CNT2信号のデューティサイクルを急速に増加し、つぎに減少させるときには、より近く近似させることができる。
図12に、図10の実施形態とほぼ同様の、本発明の一実施形態を示す。しかしながら、図12では、トランジスタスイッチSW2は、DUT34が状態変化を経て追加電流I3を必要とするときに、その活性領域において動作するトランジスタQ2によって置き換えられている。この構成では、ICテスタ30のCNT2出力は、プローブカード61に搭載されたアナログ/デジタル(A/D)変換器63に入力として印加されるデータシーケンスである。データシーケンスCNT2は、各CLOCK信号サイクル中の、充電電流I3に対する予測された要求を表す。A/D変換器63は、図13に示すように、各CLOCK信号サイクルの間に変化する、トランジスタQ2のベースへ入力されるアナログ信号CNT4を生成することによって、CNT2データシーケンスに応答する。各トランジスタQ2によってコンデンサC2から流れることを可能とされる電流I3の量を、アナログ信号CNT4は制御し、電流I3が、DUT34によって要求される、電流I1の予測過渡成分とほぼ一致するようにする。A/D変換器63は、プローブカード61に搭載する代わりに、ICテスタ30内に実現してもよい。
図14に本発明の一実施形態を示す。この実施形態では、ICテスタ30が、ICテスタ30によって基準DUT60に供給されるCLOCKおよび他の入力信号を早めることによって、他のDUTよりもわずかに先立って基準DUT60をテストするが、このことを除いて、DUT34に似た基準DUT60は、同様の方法でテストされる。主電源62が、全てのDUT34に電力を供給し、一方で、補助電源64が、基準DUT60に電力を供給する。基準DUT60の近くでプローブカード66に搭載されたコンデンサC4が、従来の方法により、電力入力端子68における電圧VREFを調整して、VREFが、許容動作範囲内に留まるようにする。コンデンサC5が、VREFを一組の増幅器A1に連結し、コンデンサC6が、各増幅器A1の出力を、各DUT34の電力入力端子70に連結する。
集積回路をテストしているときに、電源ノイズを低減するのに役立つのに加えて、本発明の実施形態を用いて、集積回路が、予測できる一連の状態を通過する用途において、電源ノイズを低減することもまたできる。
各CLOCK信号サイクルの開始時に、IC80が引き込むと予想される充電電流量が、比較的制限され、予測可能な範囲にある用途において使用するのに適した、本発明の簡単なバージョンを、図16に示す。図16に示すように、インバータ90は、CLOCK信号を反転して、主電源をコンデンサC2に結合するスイッチSW1にCNT1制御信号入力を供給する。CLOCK信号は、通常主電源82によって駆動されるIC80の電力入力部にコンデンサC2を接続するスイッチSW2へ、CNT2制御信号入力を直接に供給する。図17に示すように、CLOCK信号は、各CLOCK信号サイクルの前半に、CNT2信号をハイにしてスイッチSW2を閉じ、各CLOCK信号サイクルの後半に、CNT1信号をハイにしてスイッチSW1を閉じる。
図18に、本発明の別の例示的な実施形態を示す。図18に示すように、電源36は、プローブカード50を通して、被テスト半導体デバイス(DUT)34の入力端子1806に電力を供給する。プローブカード50における電力線1812の固有のインピーダンスを表示するものとして、R1が図18に示されている。また図18に示すように、ICテスタ58が、クロックおよび他の信号を、プローブカード50を通してDUT34に供給する。例示的なDUT34のクロック入力端子は、端子1808として示す。ICテスタ58はまた、DUT34からプローブカード50を通して信号を受信する。1つの入力/出力(I/O)端子1810を、図18のDUT34に示す。しかしながら、DUT34には、追加I/O端子1810があってもよいが、または入力のみ専用の端子および出力のみ専用の他の端子、もしくは、入力か出力のみ専用の端子と、入力および出力端子両方として機能する他の端子との組み合わせがあってもよい。プローブカード50は、図18に示すように、1つのDUTと、または、たとえば、図14に示すように、複数のDUTと接続してもよいことは明らかなはずである。
集積回路テスタ、電源およびDUT間で信号経路を提供するための、上記の実施形態のいずれかで示したプローブカードは、例示的なものである。本発明は、様々な他の設計を有する相互接続システムと接続して実施してもよい。たとえば、図20Aに比較的簡単なプローブカードを示すが、このプローブカードには、ICテスタ(図20Aには図示せず)に接続するための端子2004を備えた基板2002、およびDUT(図20Aには図示せず)に電気的に接続するためのプローブ要素2008が含まれる。図示のように、端子2004は、相互接続要素2006によって、プローブ要素2008に電気的に接続されている。
上記のように、DUTの電力入力端子における、供給電圧の変動を制御するための予測システムは、各クロック信号サイクルの間にDUTが必要とする充電電流量を予測し、つぎにこの予測に従って、そのクロック信号サイクルの間にDUTの電力入力端子に印加される補助電流パルスをある大きさにする。一方、適応システムは、DUT端子に印加される電力信号を監視し、電力信号の電圧を一定に保つために、フィードバックを用いて、補助電流パルスの大きさを調節する。
Claims (62)
- 集積回路テスタによる半導体デバイスのテスト中に前記半導体デバイスに電流を供給し、前記集積回路テスタが、前記半導体デバイスの入力/出力(I/O)端子に、前記I/O端子と前記集積回路テスタとの間に信号経路を提供するインタフェース手段を介してアクセスし、前記半導体デバイスが、前記インタフェース手段によって提供される電力導体を介して供給電流を受けるための電力入力端子を含み、前記半導体デバイスが、前記半導体デバイスへの入力として印加されるクロック信号の一組のエッジのそれぞれに続いて、供給電流に対するその要求を一時的に増加させる装置であって、
前記テスト中に、前記電力入力端子に第1の電流を供給するための第1の手段と、
前記クロック信号の前記エッジのそれぞれに続いて、前記電力入力端子に、前記第1の電流を補足する電流パルスを供給するための第2の手段であって、前記電流パルスの大きさが、予測信号および適応信号によって表される大きさの関数である第2の手段と、
前記電力入力端子に現れる電圧に応答して、前記適応信号によって表される前記大きさを調節するための第3の手段と、
を含み、
前記予測信号によって表される前記大きさが、前記半導体デバイスが、前記クロック信号エッジのつぎのエッジに続いて、その電力入力端子において、その電流要求を増加させるであろう予測量に比例して設定される装置。 - 前記集積回路テスタが前記予測信号を発生させる、請求項1に記載の装置。
- 前記電流パルスの前記大きさが、前記予測信号および前記適応信号によって表される前記大きさの積に比例する、請求項1に記載の装置。
- 前記適応信号によって表される前記大きさが、経時的に積分された、電力入力端子に現れる電圧の経時変化部分の関数である、請求項1に記載の装置。
- 前記第3の手段が、
前記電力入力端子に現れる前記電圧をフィルタして、前記電力入力端子に現れる前記電圧の大きさの変動に比例する大きさのフィルタ電圧を生成する手段と、
前記フィルタ電圧を積分して、前記適応信号を生成する手段と、
を含む、請求項4に記載の装置。 - 前記第2の手段が、
前記予測信号を受信し、前記予測信号が表す前記大きさに比例する大きさのアナログ信号を発生するためのデジタル/アナログ変換器と、
前記適応信号によって制御されるゲインを有する増幅器と、
前記クロック信号エッジのそれぞれに続いて、前記アナログ信号を入力として前記増幅器に一時的に印加して、前記増幅器が、前記クロック信号エッジのそれぞれに続いて、電流パルスであって、前記電流パルスの前記大きさが、前記アナログ信号の前記大きさおよび前記適応信号によって表される前記大きさの関数である電流パルスを生成するようにする手段と、
を含む、請求項1に記載の装置。 - 前記第2の手段が、
増幅器と、
前記予測信号および前記適応信号に応答し、前記予測信号および前記適応信号によって表される前記大きさの関数である大きさを有するアナログ信号を発生するための手段と、
前記クロック信号エッジのそれぞれに続いて、前記アナログ信号を入力として前記増幅器に一時的に印加して、前記増幅器が、前記クロック信号エッジのそれぞれに続いて、電流パルスであって、前記電流パルスの前記大きさが、前記アナログ信号の前記大きさの関数である電流パルスを生成するようにする手段と、
を含む、請求項1に記載の装置。 - 前記第2の手段が、
前記適応信号によって制御されるゲインを有する増幅器と、
コンデンサと
前記予測信号に応答し、前記クロック信号エッジのそれぞれの前に、前記予測信号が表す前記大きさの関数であるコンデンサ電圧までコンデンサを充電するための手段と、
前記クロック信号エッジのそれぞれに続いて、前記コンデンサを入力として前記増幅器に一時的に接続して、前記増幅器が、前記クロック信号エッジのそれぞれに続いて、電流パルスであって、前記電流パルスの前記大きさが、前記コンデンサ電圧の前記大きさおよび前記適応信号によって表される前記大きさの関数である電流パルスを生成するようにする手段と、
を含む、請求項1に記載の装置。 - 前記第2の手段が、
前記予測信号によって表される前記大きさの関数である電圧出力信号を生成する電源と、
前記電源の前記出力信号によって電力を供給され、前記適応信号によって制御されるゲインを有する増幅器と、
前記クロック信号エッジのそれぞれに続いて、アナログ信号を入力として前記増幅器に一時的に印加して、前記増幅器が、前記クロック信号エッジのそれぞれに続いて、電流パルスであって、前記電流パルスの前記大きさが、前記電源の出力信号の前記電圧および前記適応信号によって表される前記大きさの関数である電流パルスを生成するようにする手段と、
を含む、請求項1に記載の装置。 - 前記インタフェース手段がプローブカードを含み、前記第2の手段が、前記プローブカードに搭載されている、請求項1に記載の装置。
- 前記インタフェース手段がプローブカードを含み、前記第3の手段が、前記プローブカードに搭載されている、請求項1に記載の装置。
- 前記第3の手段によって提供されるフィードバックが、前記適応信号によって表される前記大きさを調節し、前記電力入力端子に現れる前記電圧の変動を最小限にする、請求項1に記載の装置。
- 前記集積回路テスタが、前記予測信号を発生し、
前記電流パルスの前記大きさが、前記予測信号および前記適応信号によって表される前記大きさの積に比例し、
前記第3の手段によって提供されるフィードバックが、前記適応信号によって表される前記大きさを調節し、前記電力入力端子に現れる前記電圧の変動を最小限にする、請求項1に記載の装置。 - 前記インタフェース手段がプローブカードを含み、前記第2および第3の手段が、前記プローブカードに搭載されている、請求項13に記載の装置。
- 集積回路テスタによる半導体デバイスのテスト中に前記半導体デバイスに電流を供給し、前記集積回路テスタが、前記半導体デバイスの入力/出力(I/O)端子に、前記I/O端子と前記集積回路テスタとの間に信号経路を提供するインタフェース手段を介してアクセスし、前記半導体デバイスが、前記インタフェース手段によって提供される電力導体を介して供給電流を受けるための電力入力端子を含み、前記半導体デバイスが、前記半導体デバイスへの入力として印加されるクロック信号の一組のエッジのそれぞれに続いて、供給電流に対するその要求を一時的に増加させる方法であって、
a. 前記テスト中に前記電力入力端子に第1の電流を供給するステップと、
b. 前記半導体デバイスが、前記クロック信号エッジの1つに続いて、その電力入力端子において、その電流要求をつぎに増加させるであろう予測量に比例する大きさを表す予測信号を生成するステップと、
c. 前記電力入力端子に現れる電圧に応答して決定される大きさを表す適応信号を生成するステップと、
d. クロック信号エッジのそれぞれに続いて、前記電力入力端子に電流パルスを供給し、前記第1の電流を補足するステップであって、前記電流パルスの大きさが、前記予測信号および前記適応信号によって表される大きさの関数であるステップと、
を含む方法。 - 前記集積回路テスタがステップbを実行する、請求項15に記載の方法。
- 前記電流パルスの前記大きさが、前記予測信号および前記適応信号によって表される前記大きさの積に比例する、請求項15に記載の方法。
- 前記適応信号によって表される前記大きさが、経時的に積分される、前記電力入力端子に現れる電圧の経時変化部分の関数である、請求項15に記載の方法。
- ステップcが、
c1. 前記電力入力端子に現れる前記電圧をフィルタして、前記電力入力端子に現れる前記電圧の大きさの変動に比例する大きさのフィルタ電圧を生成するサブステップと、
c2. 前記フィルタ電圧を積分して、前記適応信号を生成するサブステップと、
を含む、請求項18に記載の方法。 - ステップdが、
d1. 前記予測信号に応答して、前記予測信号によって表される前記大きさに比例する大きさのアナログ信号を発生するサブステップと、
d2. 前記クロック信号エッジのそれぞれに続いて、前記アナログ信号を入力として増幅器に一時的に印加して、前記増幅器が、前記クロック信号エッジのそれぞれに続いて、電流パルスであって、前記電流パルスの前記大きさが、前記アナログ信号の前記大きさおよび前記適応信号によって表される前記大きさの関数である電流パルスを生成するようにするサブステップと、
を含む、請求項15に記載の方法。 - ステップdが、
d1. 前記予測信号および前記適応信号に応答して、前記予測信号および前記適応信号によって表される前記大きさの関数である大きさを有するアナログ信号を発生するサブステップと、
d2. 前記クロック信号エッジのそれぞれに続いて、前記アナログ信号を入力として前記増幅器に一時的に印加して、前記増幅器が、前記クロック信号エッジのそれぞれに続いて、電流パルスであって、前記電流パルスの前記大きさが、前記アナログ信号の前記大きさの関数である電流パルスを生成するようにするサブステップと、
を含む、請求項15に記載の方法。 - ステップdが、
d1. 前記クロック信号エッジのそれぞれの前に、前記予測信号によって表される前記大きさの関数であるコンデンサ電圧までコンデンサを充電することによって、前記予測信号に応答するサブステップと、
d2. 前記クロック信号エッジのそれぞれに続いて、前記コンデンサを入力として前記増幅器に一時的に接続して、前記増幅器が、前記クロック信号エッジのそれぞれに続いて、電流パルスであって、前記電流パルスの前記大きさが、前記コンデンサ電圧の前記大きさおよび前記適応信号によって表される前記大きさの関数である電流パルスを生成するようにするサブステップと、
を含む、請求項15に記載の方法。 - ステップdが、
d1. 前記予測信号によって表される前記大きさの関数である電圧の出力信号を生成することによって、前記予測信号に応答するサブステップと、
d2. ステップd1で生成される前記出力信号により電力を供給される増幅器のゲインを調節することによって、前記適応信号に応答するサブステップと、
d3. 前記クロック信号エッジのそれぞれに続いて、信号パルスを入力として前記増幅器に一時的に印加して、前記増幅器が、各信号パルスに応答し、電流パルスであって、前記電流パルスの前記大きさが、前記出力信号電圧の前記電圧および前記適応信号によって表される前記大きさの関数である電流パルスを生成するようにするサブステップと、
を含む、請求項15に記載の方法。 - 前記適応信号によって表される前記大きさがフィードバックによって調節され、前記電力入力端子に現れる前記電圧の変動を最小限にする、請求項15に記載の方法。
- プローブカードおよび補助電流源を含む半導体テストシステムで使用するための、被テスト半導体デバイスの電力入力端子に供給される電圧の変動を低減するための方法であって、
前記プローブカードを通して、前記被テスト半導体デバイスの前記電力入力端子に電力を供給することと、
前記補助電流源に入力信号を供給することであって、前記入力信号が、前記半導体デバイスの前記入力端子によって引き込まれる電流における一時的な変化に対応することと、
前記入力信号に応答して、前記補助電流源から前記入力端子に、補助電流を供給することと、
を含む方法。 - 前記半導体デバイスの前記入力端子によって引き込まれる電流の前記一時的な変化を引き起こす、前記半導体デバイスの状態を変えることをさらに含む、請求項25に記載の方法。
- 前記半導体デバイスの前記入力端子によって引き込まれる電流の変化を検出することをさらに含む、請求項25に記載の方法。
- 前記入力端子によって引き込まれる電流の変化を前記検出することが、前記電力入力端子と電気的に通じているバイパスコンデンサを通して、電流の変化を検出することを含む、請求項27に記載の方法。
- 前記入力端子によって引き込まれる電流の変化を前記検出することが、前記電力入力端子と電気的に通じている前記プローブカードの導体経路を通して、電流の変化を検出することを含む、請求項27に記載の方法。
- 前記補助電流の量が、前記入力端子によって引き込まれる電流の量に対応する、請求項25に記載の方法。
- 前記補助電流源が増幅器を含む、請求項25に記載の方法。
- 前記補助電流が、コンデンサを通して、前記入力端子に供給される、請求項25に記載の方法。
- 前記補助電流源が前記プローブカードに配置されている、請求項25に記載の方法。
- 前記プローブカードが複数の相互接続基板を含む、請求項25に記載の方法。
- 前記複数の相互接続基板がプローブヘッドを含む、請求項34に記載の方法。
- 前記補助電流源が前記プローブヘッドに配置されている、請求項35に記載の方法。
- 少なくとも1つの先立つ信号を基準デバイスに供給することをさらに含む、請求項25に記載の方法。
- 前記補助電流源への前記入力信号が、前記少なくとも1つの先立つ信号に応答して、前記基準デバイスによって引き込まれる電流量に対応する、請求項37に記載の方法。
- 前記電力を供給することが、前記プローブカードを通して、複数の前記被テスト半導体デバイスのそれぞれの電力入力端子に電力を供給することをさらに含み、
前記補助電流源に入力信号を前記供給することが、複数の補助電流源のそれぞれに入力信号を供給することをさらに含み、各前記入力信号が、前記半導体デバイスの1つにおける入力端子によって引き込まれる電流に対応し、
補助電流を前記供給することが、前記入力信号に応答して、前記補助電流源のそれぞれから前記入力端子へ補助電流を供給することをさらに含む、請求項25に記載の方法。 - 電力入力端子および信号端子を含む半導体デバイスをテストするための装置であって、
前記電力入力端子および前記信号端子に接触するための導電接続構造を含むプローブカードと、
前記電力入力端子と接触するための前記接続構造に電気的に接続されている出力部を有する補助電流源であって、前記補助電流源の入力部が、前記信号端子の1つにおける信号の変化によってもたらされる変化であって、前記電力入力端子によって引き込まれる電流の変化に対応する信号に、電気的に接続され、前記補助電流源が、前記電力入力端子によって引き込まれる電流の変化に応答して、前記電力入力端子に補助電流を供給する補助電流源と、
を含む装置。 - 前記電力入力端子によって引き込まれる電流の変化を検出するように配置されている電流検出デバイスであって、前記補助電流源の前記入力部へ対応する信号を供給する電流検出デバイスをさらに含む、請求項40に記載の装置。
- 前記電流検出デバイスが電流検出カプラを含む、請求項41に記載の装置。
- 前記電流検出デバイスが変流器を含む、請求項41に記載の装置。
- 前記電流検出デバイスが、前記電力入力端子と電気的に通じているバイパスコンデンサを通る電流の変化を検出するように配置されている、請求項41に記載の装置。
- 前記電流検出デバイスが、前記電力入力端子と電気的に通じている前記プローブカードの導電経路を通る電流の変化を検出するように配置されている、請求項41に記載の装置。
- 前記補助電流源が増幅器を含む、請求項40に記載の装置。
- 前記補助電流源の前記出力が、コンデンサを通して、前記電力入力端子に電気的に接続されている、請求項40に記載の装置。
- 前記補助電流源が前記プローブカードに配置されている、請求項40に記載の装置。
- 前記プローブカードが、複数の相互接続基板を含む、請求項48に記載の装置。
- 前記複数の相互接続基板がプローブヘッドを含む、請求項49に記載の装置。
- 前記補助電流源が前記プローブヘッドに配置されている、請求項50に記載の装置。
- 基準デバイスをさらに含み、前記基準デバイスの電力入力端子が、前記補助電流源の前記入力部に電気的に接続されている、請求項40に記載の装置。
- 前記プローブカードと電気的に接続されているテスタをさらに含み、前記テスタが、前記基準デバイスに供給される信号を変化させ、その後、前記半導体デバイスに供給される同様の信号を変化させるように構成されている、請求項52に記載の装置。
- 複数の半導体デバイスをテストする、請求項40に記載の装置。
- 前記プローブカードが、前記複数の半導体デバイスのそれぞれにおける入力端子に電力を供給する、請求項54に記載の装置。
- 電力入力端子および信号端子を含む半導体デバイスをテストするための装置であって、
前記入力端子に電力を供給し、前記信号端子の少なくとも1つに信号を供給するためのプローブ手段と、
前記信号端子のうちの1つにおける信号の変化によってもたらされる変化であって、前記電力入力端子によって引き込まれる電流の変化に応答して、前記電力入力端子に補助電流を供給するための補助電流手段であって、前記補助電流手段が入力部および出力部を含み、前記入力部が、前記電力入力端子によって引き込まれる電流の前記変化に対応する信号に電気的に接続され、前記出力部が、前記電力入力端子に電気的に接続されている補助電流手段と、
を含む装置。 - 前記電力入力端子によって引き込まれる電流の変化を検出するための電流検出手段であって、前記補助電流手段の前記入力部に、対応する信号を供給する電流検出手段をさらに含む、請求項56に記載の装置。
- 前記補助電流手段が増幅器を含む、請求項56に記載の装置。
- 前記補助電流手段の前記出力部が、コンデンサを通して、前記電力入力端子に電気的に接続されている、請求項56に記載の装置。
- 前記補助電流手段が前記プローブ手段に配置されている、請求項56に記載の装置。
- 複数の半導体デバイスをテストする、請求項56に記載の装置。
- 前記プローブ手段が、前記複数の半導体デバイスのそれぞれにおける入力端子に電力を供給する、請求項61に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/062,999 US7342405B2 (en) | 2000-01-18 | 2002-01-30 | Apparatus for reducing power supply noise in an integrated circuit |
US10/206,276 US6657455B2 (en) | 2000-01-18 | 2002-07-25 | Predictive, adaptive power supply for an integrated circuit under test |
PCT/US2003/002581 WO2003065064A2 (en) | 2002-01-30 | 2003-01-29 | Predictive, adaptive power supply for an integrated circuit under test |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005516226A true JP2005516226A (ja) | 2005-06-02 |
JP2005516226A5 JP2005516226A5 (ja) | 2006-11-09 |
Family
ID=27667769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003564605A Pending JP2005516226A (ja) | 2002-01-30 | 2003-01-29 | 被テスト集積回路用の予測適応電源 |
Country Status (6)
Country | Link |
---|---|
US (4) | US6657455B2 (ja) |
EP (1) | EP1470432B1 (ja) |
JP (1) | JP2005516226A (ja) |
KR (1) | KR101024872B1 (ja) |
CN (1) | CN100454216C (ja) |
WO (1) | WO2003065064A2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007108016A (ja) * | 2005-10-13 | 2007-04-26 | Fujitsu Ltd | 試験方法および試験装置 |
WO2010029597A1 (ja) * | 2008-09-10 | 2010-03-18 | 株式会社アドバンテスト | 試験装置および回路システム |
JP2011059124A (ja) * | 2010-10-14 | 2011-03-24 | Advantest Corp | 試験装置および電源装置 |
JP2012189607A (ja) * | 2005-01-07 | 2012-10-04 | Formfactor Inc | 電子デバイスをテストするためのシステムの動作周波数を増加させるための装置 |
JP2013055882A (ja) * | 2005-08-26 | 2013-03-21 | Power Integrations Inc | 集積制御回路 |
US8427182B2 (en) | 2009-09-04 | 2013-04-23 | Advantest Corporation | Test apparatus and power supply apparatus |
JP2014106220A (ja) * | 2012-11-30 | 2014-06-09 | Hioki Ee Corp | 検査装置および検査方法 |
Families Citing this family (83)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5914613A (en) | 1996-08-08 | 1999-06-22 | Cascade Microtech, Inc. | Membrane probing system with local contact scrub |
US6256882B1 (en) | 1998-07-14 | 2001-07-10 | Cascade Microtech, Inc. | Membrane probing system |
US6657455B2 (en) * | 2000-01-18 | 2003-12-02 | Formfactor, Inc. | Predictive, adaptive power supply for an integrated circuit under test |
JP4509437B2 (ja) * | 2000-09-11 | 2010-07-21 | Hoya株式会社 | 多層配線基板の製造方法 |
DE10143173A1 (de) | 2000-12-04 | 2002-06-06 | Cascade Microtech Inc | Wafersonde |
US7355420B2 (en) | 2001-08-21 | 2008-04-08 | Cascade Microtech, Inc. | Membrane probing system |
US6965244B2 (en) * | 2002-05-08 | 2005-11-15 | Formfactor, Inc. | High performance probe system |
US6724205B1 (en) * | 2002-11-13 | 2004-04-20 | Cascade Microtech, Inc. | Probe for combined signals |
US7057404B2 (en) * | 2003-05-23 | 2006-06-06 | Sharp Laboratories Of America, Inc. | Shielded probe for testing a device under test |
KR100407284B1 (en) * | 2003-06-25 | 2003-12-03 | From 30 Co Ltd | Clamping force measuring apparatus of molding press for manufacturing semiconductor package |
KR100532447B1 (ko) * | 2003-07-11 | 2005-11-30 | 삼성전자주식회사 | 높은 테스트 전류 주입이 가능한 집적 회로 소자의 병렬테스트 장치 및 방법 |
DE10355296B3 (de) * | 2003-11-27 | 2005-06-09 | Infineon Technologies Ag | Testeinrichtung zum Wafertest von digitalen Halbleiterschaltungen |
DE112004002554T5 (de) | 2003-12-24 | 2006-11-23 | Cascade Microtech, Inc., Beaverton | Active wafer probe |
KR100555544B1 (ko) * | 2004-01-02 | 2006-03-03 | 삼성전자주식회사 | 피시험 장치의 내부 임피던스 변화에 무관한 전류 소스를갖는 테스트 자극 신호를 발생하는 장치 |
JP2005321379A (ja) * | 2004-04-07 | 2005-11-17 | Agilent Technol Inc | 半導体特性測定装置の統合接続装置およびケーブルアセンブリ |
US7173446B2 (en) * | 2004-06-24 | 2007-02-06 | Intel Corporation | Mechanism to stabilize power delivered to a device under test |
US7365556B2 (en) * | 2004-09-02 | 2008-04-29 | Texas Instruments Incorporated | Semiconductor device testing |
WO2006031646A2 (en) | 2004-09-13 | 2006-03-23 | Cascade Microtech, Inc. | Double sided probing structures |
US7247956B2 (en) * | 2004-11-30 | 2007-07-24 | Infineon Technologies Ag | Performance test board |
KR100688517B1 (ko) * | 2005-01-11 | 2007-03-02 | 삼성전자주식회사 | 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법 |
US7535247B2 (en) | 2005-01-31 | 2009-05-19 | Cascade Microtech, Inc. | Interface for testing semiconductors |
US7656172B2 (en) | 2005-01-31 | 2010-02-02 | Cascade Microtech, Inc. | System for testing semiconductors |
GB0502829D0 (en) * | 2005-02-11 | 2005-03-16 | Ibm | Connection error avoidance in apparatus connected to a power supply |
US7005879B1 (en) * | 2005-03-01 | 2006-02-28 | International Business Machines Corporation | Device for probe card power bus noise reduction |
US7609080B2 (en) * | 2005-03-22 | 2009-10-27 | Formfactor, Inc. | Voltage fault detection and protection |
US7621733B2 (en) * | 2005-09-30 | 2009-11-24 | 3D Systems, Inc. | Rapid prototyping and manufacturing system and method |
KR100735749B1 (ko) * | 2005-11-28 | 2007-07-06 | 삼성전자주식회사 | 반도체 메모리 장치, 메모리 시스템, 및 데이터 송수신시스템 |
JP4940643B2 (ja) * | 2005-12-08 | 2012-05-30 | 日本電気株式会社 | 電源ノイズ耐性検査回路及び電源ノイズ耐性検査方法 |
US7859277B2 (en) * | 2006-04-24 | 2010-12-28 | Verigy (Singapore) Pte. Ltd. | Apparatus, systems and methods for processing signals between a tester and a plurality of devices under test at high temperatures and with single touchdown of a probe array |
US7557592B2 (en) * | 2006-06-06 | 2009-07-07 | Formfactor, Inc. | Method of expanding tester drive and measurement capability |
TW200745572A (en) * | 2006-06-09 | 2007-12-16 | Visera Technologies Co Ltd | Manufacturing method of wafer-level testing circuit board, and the structure thereof |
US7764072B2 (en) | 2006-06-12 | 2010-07-27 | Cascade Microtech, Inc. | Differential signal probing system |
US7403028B2 (en) | 2006-06-12 | 2008-07-22 | Cascade Microtech, Inc. | Test structure and probe for differential signals |
US7723999B2 (en) | 2006-06-12 | 2010-05-25 | Cascade Microtech, Inc. | Calibration structures for differential signal probing |
US7737715B2 (en) * | 2006-07-31 | 2010-06-15 | Marvell Israel (M.I.S.L) Ltd. | Compensation for voltage drop in automatic test equipment |
US7956628B2 (en) * | 2006-11-03 | 2011-06-07 | International Business Machines Corporation | Chip-based prober for high frequency measurements and methods of measuring |
US7852094B2 (en) * | 2006-12-06 | 2010-12-14 | Formfactor, Inc. | Sharing resources in a system for testing semiconductor devices |
US7812628B2 (en) * | 2006-12-13 | 2010-10-12 | Renesas Electronics Corporation | Method of on-chip current measurement and semiconductor IC |
CN101663629B (zh) * | 2007-03-01 | 2012-10-03 | 拉姆伯斯公司 | 用于电子系统的优化电源 |
US7876114B2 (en) | 2007-08-08 | 2011-01-25 | Cascade Microtech, Inc. | Differential waveguide probe |
US7859318B2 (en) * | 2008-02-14 | 2010-12-28 | International Business Machines Corporation | Delay line regulation using high-frequency micro-regulators |
US7962110B2 (en) * | 2008-02-14 | 2011-06-14 | Advantest Corporation | Driver circuit and test apparatus |
TWI362496B (en) * | 2008-03-05 | 2012-04-21 | Nanya Technology Corp | Apparatus for testing chip and circuit of probe card |
JP5446112B2 (ja) * | 2008-03-31 | 2014-03-19 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の動作監視方法 |
US8154315B2 (en) * | 2008-04-08 | 2012-04-10 | Formfactor, Inc. | Self-referencing voltage regulator |
US7872481B1 (en) * | 2008-05-01 | 2011-01-18 | Keithley Instruments, Inc. | Low glitch multiple form C summing node switcher |
WO2009150694A1 (ja) * | 2008-06-09 | 2009-12-17 | 株式会社アドバンテスト | 半導体集積回路および試験装置 |
WO2010007654A1 (ja) * | 2008-07-14 | 2010-01-21 | 株式会社アドバンテスト | 信号出力回路、タイミング発生回路、試験装置、および受信回路 |
US7924035B2 (en) * | 2008-07-15 | 2011-04-12 | Formfactor, Inc. | Probe card assembly for electronic device testing with DC test resource sharing |
US8344746B2 (en) * | 2008-09-29 | 2013-01-01 | Thermo Fisher Scientific Inc. | Probe interface for electrostatic discharge testing of an integrated circuit |
US7888957B2 (en) | 2008-10-06 | 2011-02-15 | Cascade Microtech, Inc. | Probing apparatus with impedance optimized interface |
US8410806B2 (en) | 2008-11-21 | 2013-04-02 | Cascade Microtech, Inc. | Replaceable coupon for a probing apparatus |
KR101647302B1 (ko) * | 2009-11-26 | 2016-08-10 | 삼성전자주식회사 | 프로브 카드 및 이를 포함하는 테스트 장치 |
US8564319B2 (en) * | 2010-06-17 | 2013-10-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Probe card for simultaneously testing multiple dies |
US8896336B2 (en) * | 2010-07-06 | 2014-11-25 | Formfactor, Inc. | Testing techniques for through-device vias |
JP2012019600A (ja) * | 2010-07-07 | 2012-01-26 | Sony Corp | 充電装置、及び充電制御方法 |
JP2012098220A (ja) * | 2010-11-04 | 2012-05-24 | Advantest Corp | 試験装置 |
US20130120010A1 (en) * | 2011-11-10 | 2013-05-16 | Qualcomm Incorporated | Power Measurement System for Battery Powered Microelectronic Chipsets |
JP2013181831A (ja) * | 2012-03-01 | 2013-09-12 | Advantest Corp | 試験装置 |
US9297846B2 (en) | 2012-12-01 | 2016-03-29 | Keysight Technologies, Inc. | Continuous broken sense lead detection system |
US9024678B2 (en) * | 2013-05-22 | 2015-05-05 | Infineon Technologies Ag | Current sensing circuit arrangement for output voltage regulation |
US9651596B2 (en) * | 2013-08-30 | 2017-05-16 | Keysight Technologies, Inc. | System and apparatus for measuring capacitance |
TWI531803B (zh) * | 2013-12-17 | 2016-05-01 | 致伸科技股份有限公司 | 電路板之測試系統 |
US20150247886A1 (en) | 2014-02-28 | 2015-09-03 | International Business Machines Corporation | Transformer Phase Permutation Causing More Uniform Transformer Phase Aging and general switching network suitable for same |
KR101553352B1 (ko) * | 2014-05-16 | 2015-09-15 | 주식회사 씨자인 | 테스트 기능을 구비한 반도체 회로 |
DE102014111675A1 (de) * | 2014-08-15 | 2016-02-18 | Dspace Digital Signal Processing And Control Engineering Gmbh | Simulationsvorrichtung und Verfahren zur Simulation einer an ein Regelungsgerät anschließbaren peripheren Schaltungsanordnung |
CN105548864B (zh) * | 2016-02-03 | 2018-06-08 | 中国电子科技集团公司第三十八研究所 | 一种数字阵列雷达dam接收数字电路测试系统 |
US9958487B2 (en) * | 2016-02-04 | 2018-05-01 | Dialog Semiconductor (Uk) Limited | Method and apparatus for powering an electronic device |
FR3047633B1 (fr) * | 2016-02-08 | 2019-03-22 | Continental Automotive France | Circuit integre avec broches auxiliaires d'alimentation electrique |
US10199995B2 (en) * | 2016-03-30 | 2019-02-05 | Mediatek Inc. | Programmable amplifier circuit capable of providing large or larger resistance for feedback path of its amplifier |
US10060968B2 (en) * | 2016-08-26 | 2018-08-28 | Teradyne, Inc. | Combining current sourced by channels of automatic test equipment |
KR102637795B1 (ko) * | 2017-02-10 | 2024-02-19 | 에스케이하이닉스 주식회사 | 반도체 장치 |
KR102293671B1 (ko) | 2017-11-29 | 2021-08-24 | 삼성전자주식회사 | 반도체 장치 테스트 장비 및 반도체 장치 테스트 방법 |
US11049386B2 (en) * | 2018-06-14 | 2021-06-29 | Eaton Intelligent Power Limited | Switch with current and voltage collection |
WO2020163360A1 (en) * | 2019-02-04 | 2020-08-13 | Nigam Vivek P | Intelligent current limiter for a computing device |
WO2020183024A1 (en) | 2019-03-13 | 2020-09-17 | Advantest Corporation | Power supply, automated test equipment, method for operating a power supply, method for operating an automated test equipment and computer program using a voltage variation compensation mechanism |
US11105844B2 (en) * | 2019-06-28 | 2021-08-31 | Microsoft Technology Licensing, Llc | Predictive voltage transient reduction in integrated circuits |
US11105843B2 (en) | 2019-10-10 | 2021-08-31 | Analog Devices International Unlimited Company | Robust architecture for mode switching of a force and measure apparatus |
KR20210143471A (ko) * | 2020-05-20 | 2021-11-29 | 삼성전자주식회사 | 프로브 카드 검사 장치 |
KR102180582B1 (ko) * | 2020-05-29 | 2020-11-18 | (주)에이블리 | 반도체검사장비에서의 전류 인식 시스템 및 방법 |
TWI824624B (zh) * | 2021-08-18 | 2023-12-01 | 仁寶電腦工業股份有限公司 | 模擬測試系統以及模擬測試方法 |
CN114720851B (zh) * | 2022-04-01 | 2023-01-17 | 珠海妙存科技有限公司 | 一种芯片电源兼容性验证系统及方法 |
WO2024055141A1 (en) * | 2022-09-13 | 2024-03-21 | Innoscience (suzhou) Semiconductor Co., Ltd. | Semiconductor testing device and method of operating semiconductor testing device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10506197A (ja) * | 1994-11-15 | 1998-06-16 | フォームファクター,インコーポレイテッド | プローブカード・アセンブリ及びキット、及びそれらを用いる方法 |
JPH11133068A (ja) * | 1997-10-31 | 1999-05-21 | Hewlett Packard Japan Ltd | 電圧電流特性測定装置 |
US6031361A (en) * | 1998-10-30 | 2000-02-29 | Volterra Semiconductor Corporation | Voltage regulation using an estimated current |
JP2000171493A (ja) * | 1998-12-02 | 2000-06-23 | Advantest Corp | 電流測定方法及び電流測定装置 |
WO2001073929A2 (en) * | 2000-01-18 | 2001-10-04 | Formfactor, Inc. | Apparatus for reducing power supply noise in an integrated circuit |
Family Cites Families (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4144536A (en) * | 1977-11-21 | 1979-03-13 | Probe-Rite, Inc. | Inker network for probing machine |
DE3234004A1 (de) | 1982-09-14 | 1984-03-15 | Christoph Emmerich GmbH & Co KG, 6000 Frankfurt | Speicherbaustein fuer mikroprozessoren |
US4646299A (en) * | 1983-08-01 | 1987-02-24 | Fairchild Semiconductor Corporation | Method and apparatus for applying and monitoring programmed test signals during automated testing of electronic circuits |
US5652624A (en) * | 1985-09-23 | 1997-07-29 | Lippel; Bernard | Systems for dither-quantizing and reconstruction of digital television signals |
US5476211A (en) * | 1993-11-16 | 1995-12-19 | Form Factor, Inc. | Method of manufacturing electrical contacts, using a sacrificial member |
CN1016820B (zh) * | 1988-03-10 | 1992-05-27 | 天津大学 | 便携式微机控制多功能继电保护测试仪 |
US5101149A (en) * | 1989-07-18 | 1992-03-31 | National Semiconductor Corporation | Modifiable IC board |
US5070297A (en) * | 1990-06-04 | 1991-12-03 | Texas Instruments Incorporated | Full wafer integrated circuit testing device |
JPH04218785A (ja) * | 1990-12-19 | 1992-08-10 | Advantest Corp | Ic試験装置 |
JP2641816B2 (ja) * | 1991-07-23 | 1997-08-20 | 三菱電機株式会社 | 半導体集積回路の測定方法 |
US5254939A (en) * | 1992-03-20 | 1993-10-19 | Xandex, Inc. | Probe card system |
US5974662A (en) * | 1993-11-16 | 1999-11-02 | Formfactor, Inc. | Method of planarizing tips of probe elements of a probe card assembly |
US5422562A (en) * | 1994-01-19 | 1995-06-06 | Unitrode Corporation | Switching regulator with improved Dynamic response |
US5731700A (en) | 1994-03-14 | 1998-03-24 | Lsi Logic Corporation | Quiescent power supply current test method and apparatus for integrated circuits |
US6055661A (en) * | 1994-06-13 | 2000-04-25 | Luk; Fong | System configuration and methods for on-the-fly testing of integrated circuits |
US5502671A (en) * | 1994-08-31 | 1996-03-26 | Texas Instruments Incorporated | Apparatus and method for a semiconductor memory configuration-dependent output buffer supply circuit |
US5592077A (en) * | 1995-02-13 | 1997-01-07 | Cirrus Logic, Inc. | Circuits, systems and methods for testing ASIC and RAM memory devices |
US6150186A (en) * | 1995-05-26 | 2000-11-21 | Formfactor, Inc. | Method of making a product with improved material properties by moderate heat-treatment of a metal incorporating a dilute additive |
JP3233559B2 (ja) * | 1995-08-14 | 2001-11-26 | シャープ株式会社 | 半導体集積回路のテスト方法および装置 |
US5917331A (en) | 1995-10-23 | 1999-06-29 | Megatest Corporation | Integrated circuit test method and structure |
US5721495A (en) * | 1995-10-24 | 1998-02-24 | Unisys Corporation | Circuit for measuring quiescent current |
US5652524A (en) * | 1995-10-24 | 1997-07-29 | Unisys Corporation | Built-in load board design for performing high resolution quiescent current measurements of a device under test |
US5714888A (en) * | 1995-12-26 | 1998-02-03 | Motorola, Inc. | Method and apparatus for testing electronic circuitry in a manufacturing environment |
JP3743094B2 (ja) * | 1996-04-11 | 2006-02-08 | ソニー株式会社 | 信号処理装置と集積回路およびその自己診断方法 |
US5931962A (en) * | 1996-09-23 | 1999-08-03 | Xilinx, Inc. | Method and apparatus for improving timing accuracy of a semiconductor test system |
US5822166A (en) * | 1996-12-05 | 1998-10-13 | Intel Corporation | DC power bus voltage transient suppression circuit |
US5926384A (en) | 1997-06-26 | 1999-07-20 | Harris Corporation | DC-dC converter having dynamic regulator with current sourcing and sinking means |
US6087843A (en) * | 1997-07-14 | 2000-07-11 | Credence Systems Corporation | Integrated circuit tester with test head including regulating capacitor |
JP2000074997A (ja) * | 1998-09-01 | 2000-03-14 | Advantest Corp | Ic試験装置及び複合ic試験装置 |
US6268015B1 (en) * | 1998-12-02 | 2001-07-31 | Formfactor | Method of making and using lithographic contact springs |
JP2001004692A (ja) * | 1999-01-01 | 2001-01-12 | Advantest Corp | 半導体試験装置 |
CN2403063Y (zh) * | 1999-09-21 | 2000-10-25 | 阿姆斯戴尔公司 | 集成保护电源 |
US6232759B1 (en) * | 1999-10-21 | 2001-05-15 | Credence Systems Corporation | Linear ramping digital-to-analog converter for integrated circuit tester |
JP2001153915A (ja) * | 1999-11-29 | 2001-06-08 | Ando Electric Co Ltd | Icテスタ、及びic試験方法 |
US6657455B2 (en) | 2000-01-18 | 2003-12-02 | Formfactor, Inc. | Predictive, adaptive power supply for an integrated circuit under test |
US7342405B2 (en) | 2000-01-18 | 2008-03-11 | Formfactor, Inc. | Apparatus for reducing power supply noise in an integrated circuit |
CN2447848Y (zh) * | 2000-10-31 | 2001-09-12 | 深圳市Tcl电脑科技有限责任公司 | 计算机用宽交流输入范围开关电源 |
AU2002222557A1 (en) * | 2000-11-29 | 2002-06-11 | Morinaga Milk Industry Co., Ltd. | Interferon therapeutic effect-potentiating agents |
US6791344B2 (en) * | 2000-12-28 | 2004-09-14 | International Business Machines Corporation | System for and method of testing a microelectronic device using a dual probe technique |
JP4173726B2 (ja) * | 2002-12-17 | 2008-10-29 | 株式会社ルネサステクノロジ | インターフェイス回路 |
-
2002
- 2002-07-25 US US10/206,276 patent/US6657455B2/en not_active Expired - Lifetime
-
2003
- 2003-01-29 KR KR1020047011685A patent/KR101024872B1/ko not_active IP Right Cessation
- 2003-01-29 CN CNB038064588A patent/CN100454216C/zh not_active Expired - Fee Related
- 2003-01-29 EP EP03707580A patent/EP1470432B1/en not_active Expired - Lifetime
- 2003-01-29 WO PCT/US2003/002581 patent/WO2003065064A2/en active IP Right Grant
- 2003-01-29 JP JP2003564605A patent/JP2005516226A/ja active Pending
- 2003-12-01 US US10/725,824 patent/US6949942B2/en not_active Expired - Fee Related
-
2005
- 2005-09-27 US US11/237,092 patent/US7245120B2/en not_active Expired - Fee Related
-
2007
- 2007-07-17 US US11/779,188 patent/US7714603B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10506197A (ja) * | 1994-11-15 | 1998-06-16 | フォームファクター,インコーポレイテッド | プローブカード・アセンブリ及びキット、及びそれらを用いる方法 |
JPH11133068A (ja) * | 1997-10-31 | 1999-05-21 | Hewlett Packard Japan Ltd | 電圧電流特性測定装置 |
US6031361A (en) * | 1998-10-30 | 2000-02-29 | Volterra Semiconductor Corporation | Voltage regulation using an estimated current |
JP2000171493A (ja) * | 1998-12-02 | 2000-06-23 | Advantest Corp | 電流測定方法及び電流測定装置 |
WO2001073929A2 (en) * | 2000-01-18 | 2001-10-04 | Formfactor, Inc. | Apparatus for reducing power supply noise in an integrated circuit |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012189607A (ja) * | 2005-01-07 | 2012-10-04 | Formfactor Inc | 電子デバイスをテストするためのシステムの動作周波数を増加させるための装置 |
US8742771B2 (en) | 2005-08-26 | 2014-06-03 | Power Integrations, Inc. | Method and apparatus to select a parameter/mode based on a time measurement |
JP2013055882A (ja) * | 2005-08-26 | 2013-03-21 | Power Integrations Inc | 集積制御回路 |
JP4598645B2 (ja) * | 2005-10-13 | 2010-12-15 | 富士通セミコンダクター株式会社 | 試験方法および試験装置 |
JP2007108016A (ja) * | 2005-10-13 | 2007-04-26 | Fujitsu Ltd | 試験方法および試験装置 |
JPWO2010029709A1 (ja) * | 2008-09-10 | 2012-02-02 | 株式会社アドバンテスト | 試験装置、試験方法、回路システム、ならびに電源装置、電源評価装置、電源環境のエミュレート方法 |
WO2010029709A1 (ja) * | 2008-09-10 | 2010-03-18 | 株式会社アドバンテスト | 試験装置、試験方法、回路システム、ならびに電源装置、電源評価装置、電源環境のエミュレート方法 |
TWI407131B (zh) * | 2008-09-10 | 2013-09-01 | Advantest Corp | 測試裝置 |
WO2010029597A1 (ja) * | 2008-09-10 | 2010-03-18 | 株式会社アドバンテスト | 試験装置および回路システム |
US8933716B2 (en) | 2008-09-10 | 2015-01-13 | Advantest Corporation | Test apparatus and testing method |
TWI485419B (zh) * | 2008-09-10 | 2015-05-21 | Advantest Corp | 測試裝置、測試方法以及電源環境的模擬方法 |
US8427182B2 (en) | 2009-09-04 | 2013-04-23 | Advantest Corporation | Test apparatus and power supply apparatus |
JP2011059124A (ja) * | 2010-10-14 | 2011-03-24 | Advantest Corp | 試験装置および電源装置 |
JP2014106220A (ja) * | 2012-11-30 | 2014-06-09 | Hioki Ee Corp | 検査装置および検査方法 |
Also Published As
Publication number | Publication date |
---|---|
US6657455B2 (en) | 2003-12-02 |
WO2003065064A2 (en) | 2003-08-07 |
US20060022699A1 (en) | 2006-02-02 |
US20040075459A1 (en) | 2004-04-22 |
CN100454216C (zh) | 2009-01-21 |
US7714603B2 (en) | 2010-05-11 |
EP1470432A2 (en) | 2004-10-27 |
CN1643389A (zh) | 2005-07-20 |
US7245120B2 (en) | 2007-07-17 |
US20020186037A1 (en) | 2002-12-12 |
US6949942B2 (en) | 2005-09-27 |
WO2003065064A3 (en) | 2003-10-16 |
US20070257696A1 (en) | 2007-11-08 |
KR101024872B1 (ko) | 2011-03-31 |
EP1470432B1 (en) | 2007-12-05 |
KR20040079960A (ko) | 2004-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005516226A (ja) | 被テスト集積回路用の予測適応電源 | |
US7342405B2 (en) | Apparatus for reducing power supply noise in an integrated circuit | |
US6456103B1 (en) | Apparatus for reducing power supply noise in an integrated circuit | |
US7521948B2 (en) | Integrated circuit load board and method having on-board test circuit | |
TWI287095B (en) | Compensation for test signal degradation due to DUT fault | |
KR100649648B1 (ko) | 자동 테스트 장치용 원격 테스트 모듈 | |
US9086453B2 (en) | Method and apparatus for testing integrated circuits | |
US20080204066A1 (en) | Automatic test equipment capable of high speed test | |
US7433800B2 (en) | System and method for measuring performance of a voltage regulator module attached to a microprocessor | |
US7053648B2 (en) | Distributed, load sharing power supply system for IC tester | |
TWI537575B (zh) | 測試積體電路的方法及裝置 | |
TWI298922B (en) | Predictive, adaptive power supply for an integrated circuit under test | |
TWM599460U (zh) | 記憶體操作條件檢查裝置 | |
KR102292231B1 (ko) | 전원 모듈 | |
US7509545B2 (en) | Method and system for testing memory modules | |
TW202346884A (zh) | 電子裝置的測試電路、及包括測試電路的電子裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090128 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090428 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090511 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090528 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090604 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090629 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100907 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110706 |